JP2005244205A - コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びel表示装置の作製方法 - Google Patents

コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びel表示装置の作製方法 Download PDF

Info

Publication number
JP2005244205A
JP2005244205A JP2005019248A JP2005019248A JP2005244205A JP 2005244205 A JP2005244205 A JP 2005244205A JP 2005019248 A JP2005019248 A JP 2005019248A JP 2005019248 A JP2005019248 A JP 2005019248A JP 2005244205 A JP2005244205 A JP 2005244205A
Authority
JP
Japan
Prior art keywords
organic film
film
forming
mask pattern
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005019248A
Other languages
English (en)
Other versions
JP4667051B2 (ja
JP2005244205A5 (ja
Inventor
Itsuki Fujii
厳 藤井
Hiroko Kiguchi
裕子 城口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005019248A priority Critical patent/JP4667051B2/ja
Publication of JP2005244205A publication Critical patent/JP2005244205A/ja
Publication of JP2005244205A5 publication Critical patent/JP2005244205A5/ja
Application granted granted Critical
Publication of JP4667051B2 publication Critical patent/JP4667051B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 従来の半導体装置の作製工程においてコンタクトホールを開孔する際、コンタクトホールが形成される箇所以外の膜上にレジストを塗布形成しようとすると、ほぼ基板全面にレジストを形成する事になるため、スループットが大幅に低下する。
【解決手段】 本発明に係るコンタクトホールの形成方法、並びに半導体装置、EL表示装置及び液晶表示装置の作製方法は、半導体層、導電層又は絶縁層の上方に島状の有機膜を選択的に形成し、前記島状の有機膜の周囲に絶縁膜を形成することによりコンタクトホールを設けるため、従来のようなレジストによるパターニングが不要となり、スループットの向上、コストの削減を図ることができる。
【選択図】 図1

Description

本発明は、インクジェット法に代表される液滴吐出法を用いた半導体装置の作製方法、液晶表示装置の作製方法及びEL表示装置の作製方法に関するものであり、特に半導体装置に設けられるコンタクトホールを形成する技術に特徴を有するものである。
半導体装置又は液晶表示装置、EL表示装置の作製において、設備の低コスト化、工程の簡略化を目的として、半導体装置に用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いることが検討されている。
その際、半導体装置におけるコンタクトホールを形成するにあたっては、レジストを基板全面に塗布形成しプリベークを行った後、マスクを介して紫外線等を照射し、現像によってレジストパターンを形成するというフォトリソグラフィー工程を経た後、該レジストパターンをマスクとしてコンタクトホールとなるべき部分に存在する絶縁膜、半導体膜、金属膜等をエッチング除去することにより、コンタクトホールを形成する方法が用いられていた。
ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、1回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた(例えば、特許文献1参照。)。
特開平11−326951号公報
しかしながら、従来の半導体装置の作製工程においてコンタクトホールを開孔する際、コンタクトホールが形成される箇所以外の膜上にレジストを塗布形成しようとすると、ほぼ基板全面にレジストを形成する事になるため、スループットが大幅に低下する。また、スループットを改善したとしても、レジストの塗布量及び下地の表面状態の制御が不十分だと、コンタクトホール部分にもレジストが広がってしまい、コンタクト不良が発生してしまう可能性がある。
本発明は、このような問題点に鑑みてなされたものであり、簡単な工程で良好なコンタクトホール、及びその周辺に設けられる層間膜、平坦化膜、ゲート絶縁膜等の絶縁膜を形成する方法を提案し、ひいては低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
(1)本発明に係るコンタクトホールの形成方法は、半導体層、導電層又は絶縁層の上方に有機膜を形成し、前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、前記島状有機膜の周囲に絶縁膜を形成した後に、前記島状有機膜を除去することを特徴としている。
ここで、有機膜とは、後に形成される絶縁膜に対して撥液性(撥水性)を有する、有機材料を主成分とする膜をいう。したがって、該有機膜を、コンタクトホールを形成したい箇所に選択的に、例えば島状にパターン形成し、その後絶縁膜を塗布法などによって形成すると、該島状有機膜が存在する部分では絶縁膜を構成する絶縁材料は弾かれ、該島状有機膜の周囲にのみ、絶縁膜が形成されることになり、結果的に、該絶縁膜が形成されない領域(該島状有機膜が存在する部分の上方)に、コンタクトホールが自己整合的に形成されることとなる(図1参照)。
ここで、絶縁膜としては、例えば、TFT(薄膜トランジスタ)に用いられる層間絶縁膜や平坦化膜として、ポリイミド系樹脂、アクリル系樹脂、ポリアミド系樹脂やシロキサン系樹脂(シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料)等の有機材料が用いられる。従って、有機膜としてはこれらの絶縁膜に対して撥液性を有するものを用い、代表的なものとしてシランカップリング剤がある。シランカップリング剤は、Rn−Si−X4-n(n=1、2、3)で表される珪素化合物であり、Rはアルキル基などの比較的不活性な基、又はビニル基、アミノ基あるいはエポキシ基などの反応性基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。また、フッ素系のシランカップリング剤として、代表的なものとしてフルオロアルキルシラン(FAS)が挙げられる。
また、前記有機膜は、CF4、CHF3等のフッ素を含む雰囲気下におけるプラズマ処理により形成してもよい。これによって、フッ素を含む有機膜を形成することができる。有機膜の膜厚は、処理条件及び処理時間により制御することができる。また、プラズマ処理によって形成された有機膜は、O2雰囲気下におけるプラズマ処理(アッシング)により除去することが可能である。
なお、有機膜と絶縁膜の組合せは上記に限定されるものではなく、有機膜が絶縁膜に対して撥液性を有しているものであれば適宜採用することができる。また、絶縁膜は、層間絶縁膜や平坦化膜に限定されるものではなく、TFT等の半導体装置(半導体デバイス)におけるゲート絶縁膜や、EL表示装置においては、有機化合物又は無機化合物からなる発光層、電子注入層、電子輸送層、正孔注入層、正孔輸送層等(以下、これらを総称して「発光層等」と呼ぶことがある。)の周囲に形成される絶縁膜(隔壁、バンク、土手ともいう。)等のあらゆる絶縁膜を指す。
また、有機膜のパターン形成方法としては、まず、有機膜をスピンコート、スリットコーター、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等の塗布法によって全面に形成した後、コンタクトホールを形成すべき箇所にマスクパターンを形成し、該マスクパターンをマスクとして、該有機膜を除去する。これにより、選択的に、例えば島状に有機膜を形成することができる。該有機膜を除去する方法としては、その有機膜を構成する材料によっても異なるが、O2アッシングや大気圧プラズマ等によって行えばよい。勿論、プラズマエッチングやウエットエッチング、アッシング等を採用しても良い。
なお、以下、有機膜という場合には、上記塗布法によって形成された有機膜、及びプラズマ処理によって形成された有機膜のいずれをも含むものとする。
なお、上記エッチングには、薬液を用いたウエットエッチング、活性なラジカルや反応性ガスのプラズマを用いたドライ又はプラズマエッチング等があるが、以後、単にエッチングと言った場合には、これらを含むあらゆるエッチング方法を指すものとする。また、ウエットエッチングに用いる薬液としては、代表的には、フッ酸(HF)、硝酸、酢酸、熱リン酸や、これらの混液、又はこれらを水やフッ化アンモニウムで希釈した混液を用いることができるが、勿論これらに限定されるものではない。また、ドライエッチングに用いられるガスとしては、代表的には、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、O2やこれらの混合ガス、又はこれらのガスにHe、Ar等の希ガスを混合させたガスを用いることができるが、勿論これらに限定されるものではない。
ここで、マスクパターンとしては、PVA(ポリビニルアルコール)等の水溶性樹脂や、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン、PVAC等の有機樹脂を用いることができる。これらの材料は、液滴吐出法によってコンタクトホールを形成すべき箇所に選択的に形成するのが望ましいが、従来の露光、現像工程を経てパターニング形成しても良い。マスクパターンを形成し、有機膜をパターン形成した後は、これらの材料を除去する。
特に、PVAを用いた場合には、H2Oによって簡単に除去することができ、またポリイミドやアクリルを用いた場合には、2−アミノエタノール、グライコールエーテルを主成分とするナガセケムテックス社製「ナガセレジストストリップN−300」剥離液(以下、単に「N300剥離液」という。)や、o−ジクロロベンゼン、フェノール、アルキルベンゼンスルホン酸を主成分とする東京応化工業社製「剥離液710」(以下、単に「710剥離液」という。)等の剥離液によって簡単に除去することができる。勿論、アッシングやエッチングによって除去しても良い。また、従来通り、マスクパターンをパターニング形成する場合にも、これらの除去方法を採用することができる。
なお、マスクパターンは、必ず除去する必要はなく、マスクパターンの材料が、後に形成する絶縁膜に対して撥液性を有している場合には、そのまま残存させておいても良い。この場合には、コンタクトホール形成後、マスクパターンと有機膜とを、同時又は段階的に除去すればよい。
なお、有機膜のパターンは、液滴吐出法等によって直接選択的に形成することも可能である。
また、コンタクトホールの代表的なものとしては、例えばTFT等の半導体デバイスにおいては、不純物領域であるソース、ドレイン領域と、ソース、ドレイン配線(2nd配線とも呼ばれる。)とを接続する際に設けられるコンタクトホールがあるが、当然これに限定されるものではなく、TFT等の半導体装置(LCDやELディスプレイ等の表示装置に用いられるTFT等の半導体デバイスのみならず、LSI、メモリ、論理回路等の集積回路(IC)に用いられるトランジスタも含む。)や、TFT等によって駆動される液晶表示装置、EL表示装置等の作製の中で、コンタクトホールを形成する必要があるすべての場合において、適宜本発明を実施することができる。例えば、EL表示装置における発光層等の有機又は無機化合物からなる層は、前述した隔壁の間に形成されるものであるが(図11(E)参照)、発光層等が形成される部分に有機膜を選択的に形成しておき、その後、隔壁となる絶縁材料を全面に塗布形成すれば、所望の位置に隔壁を形成することができる。
(2)本発明に係る半導体装置の作製方法は、基板の上方にゲート電極を形成し、前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、前記半導体層の上方に有機膜を形成し、前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、前記島状有機膜の周囲に絶縁膜を形成した後に、前記島状有機膜を除去することによりコンタクトホールを形成し、前記コンタクトホールに導電体を形成することを特徴としている。
ここでいう、半導体装置とは、主に電界効果型トランジスタ(Field Effect Transistor : FET)(ユニポーラ型トランジスタとも呼ばれる。)を指す。FETは、ゲート電極部の構造の相違により、絶縁ゲート型電界効果型トランジスタ(Insulated Gate FET : IGFET)、ゲート電極をメタルとしたMISFET(Metal Insulator Semiconductor FET)、絶縁膜として酸化珪素膜を用いたMOSFET(Metal Oxide Semiconductor FET)、ガラス、セラミック等の絶縁体上に非晶質シリコン(a−Si)や多結晶シリコン(p−Si)等の半導体薄膜を形成し、その膜内にMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を形成した薄膜トランジスタ(Thin Film Transistor : TFT)等に分類される。これらのトランジスタには、それぞれ、nチャネル型トランジスタと、p型トランジスタとがあり、両者を用いて形成した回路(例えばインバータ回路)を特にCMOS(Complementary MOS)回路と呼ぶ。
また、半導体装置には、半導体材料を用いた上記トランジスタを含む液晶パネル、ELパネル等も含まれるものとする。
また、トランジスタの構造には、ソース、ドレイン、チャネル領域が一層の半導体層からなるコプレナ型と、異なる層からなるスタガ型とがあり、それぞれについて、トップゲート型とボトムゲート型とがある。したがって、前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成すると言った場合、トップゲート型トランジスタの場合、半導体層、ゲート絶縁膜、ゲート電極の順で積層され、ボトムゲート型トランジスタの場合、ゲート電極、ゲート絶縁膜、半導体層の順で積層されることにより、トランジスタが形成されることになる。
なお、コンタクトホールに形成される導電体は、ここでは、半導体層と接続するために形成される。半導体層と導電体とは、直接接するように形成しても良いし、半導体層上に、他の導電膜や半導体膜を設けて間接的に接続させても良い。
なお、その余の構成、字句の解釈は、上記(1)の本発明に準ずる。
(3)本発明に係るEL表示装置の作製方法は、基板の上方にゲート電極を形成し、前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、前記半導体層の上方に有機膜を形成し、前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、前記島状有機膜の周囲に絶縁膜を形成した後に、前記島状有機膜を除去することによりコンタクトホールを形成し、前記コンタクトホールに導電体を形成し、前記導電体の上方に有機化合物又は無機化合物を含む層を設けることを特徴としている。
ここで、EL表示装置は、エレクトロルミネセンス(EL:Electro Luminescence)を利用した発光素子を有する表示装置であり、パッシブ型(単純マトリクス型)とアクティブマトリクス型に大別される。特にTFT等の半導体装置によって制御可能となるEL表示装置をアクティブマトリクス型EL表示装置(ELディスプレイ)という。
なお、上記発光素子は、一対の電極間にキャリア輸送特性の異なる有機化合物又は無機化合物を含む発光層を積層し、一方の電極からは正孔を注入し、他方の電極からは電子を注入できるように形成され、一方の電極から注入された正孔と、他方の電極から注入された電子とが再結合して発光中心を励起して、それが基底状態に戻るときに光を放出する現象を利用した素子である。発光層への正孔及び電子の注入性は、電極を形成する材料の仕事関数(金属や半導体の表面から、一個の電子をその表面のすぐ外側に取り出すのに必要な最小のエネルギー)の大小をもって一つの指標とされ、正孔を注入する側の電極には仕事関数が高いことが好ましく、電子を注入する側の電極には仕事関数が低い材料が望まれている。
なお、少なくとも発光層として有機化合物材料を用いた場合、有機ELディスプレイと呼び、少なくとも発光層として無機化合物材料を用いた場合、無機ELディスプレイと呼ぶ。また、有機化合物材料と無機化合物材料の両方を用いた場合には、ハイブリッド型ELディスプレイなどと呼ばれる。
なお、コンタクトホールに形成される導電体は、ここでは、半導体層と発光層等を電気的に接続するために形成される。アクティブマトリクス型のEL表示装置において、TFT等の半導体装置は、主に、EL素子に電流を供給するか否かを選択するスイッチ及びEL素子に電流を供給する通り道としての役目を果たしており、半導体層を流れる電流は、導電体を介して、EL素子へと流れることになる。なお、該導電体は、EL素子と直接接続される画素電極を兼ねていても良いし、画素電極を別途形成しても良い。また、半導体層と導電体とは、直接接するように形成しても良いし、半導体層上に、他の導電膜や半導体膜を設けて間接的に接続させても良い。
なお、その余の構成、字句の解釈は、上記(1)、(2)の本発明に準ずる。
(4)本発明に係る液晶表示装置の作製方法は、基板の上方にゲート電極を形成し、前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、前記半導体層の上方に有機膜を形成し、前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、前記島状有機膜の周囲に絶縁膜を形成した後に、前記島状有機膜を除去することによりコンタクトホールを形成し、前記コンタクトホールに導電体を形成し、前記導電体の上方に液晶層を設けることを特徴としている。
ここで、液晶表示装置とは、液体と固体の中間の状態にあり、自然状態では分子がゆるやかな規則性をもって並んでいる液晶分子を有し、液晶分子の電圧をかけると分子の並び方が変わる性質を利用した表示装置をいう。パッシブ型(単純マトリクス型)とアクティブマトリクス型に大別され、特にTFT等の半導体装置によって制御可能となる液晶表示装置をアクティブマトリクス型液晶表示装置(AM−LCD)という。また、LCDは、バックライトを光源とする透過型と、太陽光や室内灯の外光を光源とする反射型LCDがある。
なお、液晶分子からなる液晶層は、ディップ法や、液晶滴下法などによって形成することができる。液晶分子の種類も、ポジ型ネマチック液晶、ネガ型ネマチック液晶、TN液晶(Twisted Nematic:ねじれネマチック液晶)、STN液晶(Super Twiseted Nematic:超ねじれネマチック液晶)、強誘電性液晶、反強誘電性液晶等のあらゆる液晶材料を用いることができる。
なお、コンタクトホールに形成される導電体は、ここでは、半導体層と、液晶層に電圧を与える画素電極とを電気的に接続するために形成される。アクティブマトリクス型の液晶表示装置において、TFT等の半導体装置は、液晶層に電圧を印可するか否かを選択するスイッチの役目を果たしている。なお、該導電体は、画素電極を兼ねていても良いし、画素電極を別途形成しても良い。また、半導体層と導電体とは、直接接するように形成しても良いし、半導体層上に、他の導電膜や半導体膜を設けて間接的に接続させても良い。
なお、その余の構成、字句の解釈は、上記(1)、(2)の本発明に準ずる。
本発明のごとく、半導体層、導電層又は絶縁層の上方の、コンタクトホールを形成すべき箇所に、層間絶縁膜、平坦化膜、ゲート絶縁膜等を構成する絶縁材料に対して撥液性を有する有機膜を選択的に形成した後に、該有機膜の周囲に絶縁膜を形成することにより、これらの絶縁膜を所望の箇所に形成することができ、かつ該絶縁膜の間にコンタクトホールを自己整合的に形成することができる。しかも、レジストマスクを用いた露光・現像プロセス等を経ることなく、コンタクトホール及び上記絶縁膜を形成することができるため、従来と比較して、工程を大幅に簡略化することができる。
また、ゲート電極、マスクパターン、導電体等を形成する際に、液滴吐出法を用いることによって、それらの膜の材料を含む液滴の吐出口であるノズルと基板との相対的な位置を変化させることで任意の場所に液滴を吐出でき、ノズル径、液滴の吐出量及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できるため、それらの膜を所望の箇所に精度良く吐出形成することができる。また、パターニング工程、すなわちレジストマスクを用いた露光・現像プロセスを省略することができるため、工程の大幅な簡略化及びコストの低減を図ることが可能となる。また、液滴吐出法を用いることにより、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が1〜2m、さらには畳6畳分のサイズを越えるような大面積の半導体素子基板も、低コストで歩留まり良く製造することができる。
このように、本発明を用いることによって、半導体装置におけるコンタクトホール、及びその周囲に設けられる絶縁膜を、簡単な工程で精度良く形成することができ、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更することができる。例えば、本実施形態及び本実施例の各々を適宜組み合わせて本発明を実施することができる。したがって、本実施の形態の記載内容に限定して解釈されるものではない。
また本発明は、積極的に液滴吐出法等のマスクレスプロセスを用いて、あらゆる半導体装置の作製方法、液晶表示装置の作製方法及びEL表示装置の作製方法を提供するものであるが、すべての工程をマスクレスプロセスによって行う必要はなく、少なくとも一部の工程にマスクレスプロセスが含まれていればよい。したがって、以下、液滴吐出法のみの工程を示した場合であっても、従来のパターニング工程をはじめとする他の作製方法に代替できるものとする。
(実施形態1)
本実施形態では、主に図1を参照して、本発明に係るコンタクトホールの形成方法について説明する。
まず、基板10上に、導電膜又は半導体膜11を形成した後に、有機膜12をスピンコート、スリットコーター法等の塗布法によって全面に形成した。(図1(A))。有機膜12としては、代表的には、フルオロアルキルシラン等のフッ素系のシランカップリング剤を用いることができるが、これに限定されるものではない。
次に、コンタクトホールを形成すべき箇所に、マスクパターン13を選択的に形成する(図1(B))。マスクパターン13は、液滴吐出法によって選択的に形成するのが望ましい。マスクパターン13としては、PVA(ポリビニルアルコール)等の水溶性樹脂や、ポリイミド、アクリル、シロキサン等の有機樹脂を用いることができるが、これに限定されるものではない。
次に、マスクパターン13をマスクとして、有機膜12を除去し、島状有機膜14を形成した(図1(C))。有機膜12の除去方法としては、O2アッシング又は大気圧放電プラズマを用いるのが望ましいが、これに限定されるものではない。例えば、UVオゾン処理、レーザー処理等を採用することができる。
次に、マスクパターン13を除去した(図1(D))。マスクパターン13の除去は、例えば、マスクパターン13としてPVAを用いた場合には、H2O(水洗処理)によって簡単に除去することができ、またポリイミドやアクリルを用いた場合には、N300剥離液や710剥離液によって簡単に除去することができる。勿論、アッシングやエッチングによって除去しても良い。
なお、ここでは、マスクパターン13を除去したが、マスクパターン13が、後に形成される絶縁膜に対して撥液性を有する場合には、マスクパターン13は残しておいても良い。また、マスクパターン13が撥液性を有していない場合であっても、マスクパターン13形成後、CF4プラズマ処理等を施すことにより、撥液性を得ることができる。
次に、絶縁膜15を基板全面に塗布形成する。ここでは、耐熱性樹脂であるシロキサンを形成したが、これに限定されるものではない。絶縁膜15を塗布形成すると、島状有機膜14が形成された箇所においては、絶縁膜15が弾かれるため、島状有機膜上には、絶縁膜15は形成されず、コンタクトホール16が自己整合的に形成される。また、この際、絶縁膜15の形状はテーパー状となり、その後形成する導電膜とのカバレッジが良好になることが分かった(図1(E))。なお、島状有機膜14は、その後O2アッシングや大気圧プラズマ等によって除去する。UVオゾン処理、レーザー処理等を採用してもよい。
次に、コンタクトホール16内に、導電材料を含む組成物を液滴吐出法によって吐出することにより、下部の導電膜又は半導体膜11と接続(コンタクト)するための導電体17を形成する(図1(F))。なお、導電膜又は半導体膜11上に、別途絶縁膜が形成されている場合には、エッチング等によって除去することにより、コンタクトホールが形成される。該エッチングは、下部の導電膜又は半導体膜11と選択比(被エッチング材料のエッチング速度aと、エッチングマスク材料及び下地材料のエッチング速度bとの比:a/b)の高いエッチャントを用いるのが望ましい。
上記方法によるコンタクトホールの作製方法は、TFT等の半導体装置(LCDやELディスプレイ等の表示装置に用いられるTFT等の半導体デバイスのみならず、LSI、メモリ、論理回路等の集積回路(IC)に用いられるトランジスタも含む。)や、TFT等によって駆動される液晶表示装置、EL表示装置等の作製の中で、コンタクトホールを形成する必要があるすべての場合において、適宜本発明を実施することができる。
(実施形態2)
本実施形態では、図2、図3を参照して、本発明に係るボトムゲート型TFTの作製方法のうち、特に、チャネル保護型TFTの作製方法について説明する。
まず、基板上の少なくともゲート電極が形成される部分に対して下地前処理を行う。ここでは、基板100上に酸化チタン(TiOx)膜103を基板全面に形成する(図2(A))。これによって、後に導電材料を含む組成物を吐出することによって形成される導電膜(ここではゲート電極102)と基板100との密着性を高めることができる。また、酸化チタンを形成した場合には、光の透過率を向上させることができる。なお、酸化チタン以外にも、ポリイミド、アクリルや、シロキサン等の耐熱性樹脂を形成してもよい。または、プラズマ処理を施してもよい。
なお、酸化チタンの他にも、チタン酸ストロンチウム(SrTiO3)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO3)、硫化カドミウム(CdS)、酸化ジルコニウム(ZrO2)、酸化ニオブ(Nb25)、酸化亜鉛(ZnO)、酸化鉄(Fe23)、酸化タングステン(WO3)等の光触媒物質を形成してもよい。又は、3d遷移元素若しくはその酸化物、窒化物又は酸窒化物を含む層を形成しても良い。ここで、3d遷移元素としては、Ti(チタン)、Sc(スカンジウム)、V(バナジウム)、Cr(クロム)、Mn(マンガン)、Fe(鉄)、Co(コバルト)、Ni(ニッケル)、Cu(銅)、Zn(亜鉛)が挙げられる。上記下地前処理は、基板と導電膜との密着性を向上させるため、できるだけ行うことが望ましい。
なお、チタンのような導電膜を用いて下地前処理を行う場合には、図8に示すように幾つかの方法がある。図8(A)は、図2(A)と同様に、導電膜の酸化物(ここでは、TiOx膜830)を基板全面又は少なくともゲート電極802上に形成する方法である。図8(B)は、チタン膜のような導電膜(ここでは、Ti膜829)を全面に形成した後、ゲート電極802を形成し、ゲート電極802をマスクとして、Ti膜829の酸化処理(焼成又はO2イオン注入後に焼成等)を行い、ゲート電極802の周囲をTiOx膜831とする方法である。これにより、ゲート電極同士のショートを防止することができる。図8(C)は、Ti膜829を全面に形成した後、ゲート電極802を形成し、ゲート電極802をマスクとして、露出したTi膜829をエッチングする方法である。この場合には、ゲート電極同士のショートを防止することができる。
次に、酸化チタン膜103の上方に、導電材料を含む組成物(以後「導電ペースト」と呼ぶことがある。)をノズル101から吐出することにより、ゲート電極102を形成する(図2(A))。ゲート電極は、該組成物を吐出した後、該組成物に対し100℃、3分間の乾燥を行い、さらに窒素又は酸素雰囲気下において、200〜350℃で15分間〜30分間の焼成を行うことにより形成するが、この条件に限定されるものではない。なお、ノズル101の形態は、図2(A)に示したものに限定されない。
なお、特に上記焼成をO2とN2の混合雰囲気中で行うことにより、導電ペースト(例えば、Agペースト)内に含まれているバインダ(熱硬化性樹脂)などの有機物が分解され、有機物をほとんど含まない導電膜を得ることができる。また、膜表面を平滑にすることができる。ここで、N2に対するO2とN2の混合比は、10〜30%(好ましくは25%程度)にするのが望ましい。なお、導電ペーストを減圧下で吐出することにより、導電ペースト中の溶媒が揮発するため、後の加熱処理を省略、又は加熱処理時間を短縮することができる。
また、導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀(Ag)、銅(Cu)、金(Au)、ニッケル(Ni)、白金(Pt)、クロム(Cr)、スズ(Sn)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、レニウム(Re)、タングステン(W)、アルミニウム(Al)、タンタル(Ta)、インジウム(In)、テルル(Te)、モリブデン(Mo)、カドミウム(Cd、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、シリコン(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ガリウム、ニオブ、ナトリウム−カリウム合金、マグネシウムと銅の混合物、マグネシウムと銀の混合物、マグネシウムとアルミニウムの混合物、マグネシウムとインジウムの混合物、アルミニウムと酸化アルミニウムの混合物、リチウムとアルミニウムの混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO:Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)、酸化インジウムに2〜20%の酸化亜鉛を混合した酸化インジウム亜鉛(IZO:Indium Zinc Oxide)、有機インジウム、有機スズ、窒化チタン等を用いることができる。また、特に透明導電膜として用いられる材料に対しては、珪素(Si)又は酸化珪素(SiOx)を、上記ペーストやスパッタ用のターゲットに含有させて用いてもよい。例えば、ITOに酸化珪素を含有させた導電材料(通常「ITO−SiOx」と称されるが、ここでは便宜的に「ITSO」と呼ぶ。)を用いることができる。また、これらの材料からなる層を積層させて所望の導電膜を形成してもよい。
また、液滴吐出手段に用いるノズルの径は、0.1〜50μm(好適には0.6〜26μm)に設定し、ノズルから吐出される組成物の吐出量は0.00001pl〜50pl(好適には0.0001〜10pl)に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には0.1〜2mm程度に設定する。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル(TaN:Tantalum Nitride)など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
なお、液滴吐出法に用いる組成物の粘度は300mPa・s以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ITO、ITSO、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜50mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・sである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
ナノレベルの導電粒子を用いた導電ペーストを、ナノペーストというが、一例として、Ag、Auの場合、導電粒子の粒径は、3〜7nmとするのが望ましい。
なお、ナノペーストにおける金属コンテント(含有量)は10〜75wt%とするのがよい。例えば、銀ナノペーストの場合40〜60wt%、金ナノペーストの場合、30〜50wt%とするのがよい。また、溶剤の含有量は20〜80%、添加剤の含有量は10〜20%とするのがよい。ここで、溶剤の代表的なものとして、銀ナノペーストに対してはテトラデカン、金ナノペーストに対してはAFソルベント(ナフテン分/パラフィン分=約8/2とする低芳香族成分の溶剤)が用いられる。また、粘度は、銀ナノペーストの場合、5〜20mPa・s、金ナノペーストの場合、10〜20mPa・sとするのがよい。
また、導電ペーストに混入するCl、Fe、K、Na、SO4等の不純物は、TFTの半導体層(特にチャネル領域中)に混入すると、欠陥を形成し、TFTの特性を低下させるため、いずれも10ppm以下に抑えるのが望ましい。
また、ナノペーストは、220〜250℃の温度で加熱することにより、硬化させることができる。ここで、硬化後の諸特性のうち抵抗率は、銀ナノペーストについては1〜5μΩ・cm、金ナノペーストについては1〜10μΩ・cmとするのが望ましい。また、硬化後の膜厚は、銀ナノペーストについては5μm以下、金ナノペーストについては1μm以下とするのが望ましい。また、硬化後の金属含有量は、銀、金ナノペーストともに、95〜98wt%とするのが望ましい。
なお、導電粒子としては、電界法、アトマイズ法、湿式還元法等で製造される一般的な導電ペーストと、ナノペーストを組み合わせたハイブリッドペーストを用いることもできる。
なお、一導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極層を形成してもよい。この際、両導電材料の間にバッファ層を設けておくのが望ましい。例えば、図23に示すように、Cuの周りをAgで覆った粒子(図23(A))において、Cu310とAg311の間にNi又はNiB(ニッケルボロン)からなるバッファ層312を設けた粒子構造が挙げられる(図23(B))。
なお、導電材料を含む組成物の焼成工程において、分圧比で10〜30%の酸素を混合させたガスを積極的に用いることにより、ゲート電極層を構成する導電膜の抵抗率を下げ、かつ、該導電膜の薄膜化、平滑化を図ることができる。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
また、上記乾燥及び焼成工程に加えて、さらに表面を平滑化、平坦化するための処理を行ってもよい。該処理としては、ヒーターで加熱しながら加圧するプレス処理、ローラー処理、CMP(化学的機械的研磨)処理等がある。
なお、ゲート電極102は、予め導電膜を基板全面に成膜しておき、マスクパターンを用いてエッチング形成してもよい。この際、該マスクパターンは、従来通り露光・現像プロセスを行って形成してもよいが、液滴吐出法によって形成する方が工程を簡略化できる点において望ましい。該マスクパターンとしては、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコールなどの有機物を含む組成物を、導電膜の上に液滴吐出法により選択的に吐出させることで形成することができる。液滴吐出法を用いることで、選択的に組成物を吐出して所望の領域にのみパターンを形成することができる。
また、該マスクパターンの材料としては、感光剤を含む組成物でもよく、ポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。その他、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料(代表的にはシロキサン系ポリマー)を用いてもよい。なお、マスクパターンは、導電膜をエッチング加工する前に焼成して硬化させておくことが望ましい。
また、エッチング加工によりゲート電極102を形成する場合には、後に形成される半導体膜111との導通を防ぐために、テーパー形状として、ステップカバレッジを良好にしておくのが望ましい。なお、マスクパターンは、エッチング加工した後に除去する。
なお、基板としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)など(x、y=1、2・・・)、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておいてもよい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
次に、ゲート電極102上にゲート絶縁膜104を形成する。ゲート絶縁膜はプラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。ここでは、基板側から窒化珪素膜(SiNX膜)104a、酸化珪素膜(SiOX膜)104b、窒化珪素膜(SiNX膜)104cの3層構造としたが、この構造、材料、方法に限定されるものではない(図2(B))。
次に、ゲート絶縁膜104上に、半導体膜105を形成する(図2(C))。半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム(SixGe1-x)等を主成分とする半導体膜を用いることができる。また、半導体膜は、プラズマCVD法等によって形成することができる。なお、半導体膜の膜厚は、10〜100nmとするのが望ましい。
ここで、上記セミアモルファス半導体のうち、SAS(セミアモルファスシリコン(微結晶シリコン、マイクロクリスタルシリコンとも呼ばれる。))について簡単に説明する。SASは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。希釈率は10倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1Pa〜133Paの範囲で行えば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。基板加熱温度は300度以下が好ましく、100〜200度の基板加熱温度が推奨される。
また、珪化物気体中に、CH4、C26などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。
また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、TFTのチャネル形成領域を設ける半導体膜に対しては、p型を付与する不純物元素を、この成膜と同時に、又は成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的には硼素であり、B26、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。例えば、p型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を1×1014〜6×1016atoms/cm3とすると良い。なお、上記SASでチャネル形成領域を構成することにより1〜10cm2/V・secの電界効果移動度を得ることができる。
また、結晶性半導体膜は、アモルファス半導体膜をニッケル等の触媒を含む溶液で処理した後、500〜750℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施すことによって得ることができる。
また、ジシラン(Si26)とフッ化ゲルマニウム(GeF4)の原料ガスとして、LPCVD(減圧CVD)法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、Si26/GeF4=20/0.9、成膜温度は400〜500℃、キャリアガスとしてHe又はArを用いたが、これに限定されるものではない。
次に、半導体膜105上に絶縁膜106を形成する(図2(C))。絶縁膜106としては、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することができる。また、ポリイミド、アクリル、シロキサン等の樹脂を全面に塗布しても良い。
次に、レジスト等を用いて第1のマスクパターン107を選択的に形成し、第1のマスクパターン107をマスクとして、絶縁膜106をウエットエッチング又はドライエッチングによりエッチングし、チャネル保護膜108を形成する(図2(D))。なお、第1のマスクパターン107は、液滴吐出法によって選択的に形成するのが望ましいが、従来通り、露光、現像工程を経て形成しても良い。なお、第1のマスクパターンとしては、レジストの他に、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコールなどの電気絶縁性の膜を形成してもよい。以下に述べる種々のマスクパターンについても同様である。
次に、第1のマスクパターン107を除去した後、n型半導体膜109を形成する(図2(E))。ここで、n型半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成することができる。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とする半導体膜を用いることができる。なお、n型の不純物元素としては、砒素(As)、燐(P)を用いることができる。n型半導体膜の形成方法としては、プラズマCVD法等を用いることができる。例えば、SAS(セミアモルファスシリコン)を用いてn型の半導体膜を形成する場合、SiH4、H2、PH3(フォスフィン)の混合ガスを、プラズマCVD法を用いてグロー放電分解することによって、n型(n+)のシリコン膜を形成することができる。なお、ここでは、n型半導体膜を用いたが、硼素(B)のようなp型不純物元素を含むp型半導体膜を用いても構わない。
なお、図示しないが、n型半導体膜やp型半導体膜は、別途形成されたマスクパターンをマスクとして、不純物元素をドーピングすることによって形成してもよい。不純物元素としては、p型を付与する硼素(B)や、n型を付与する砒素(As)や燐(P)を用いれば良い。ドーピング処理はイオンドープ法、若しくはイオン注入法で行うことができる。なお、ドーピング後熱処理による活性化を行っても良い。
次に、レジスト等を用いて第2のマスクパターン110を選択的に形成し、第2のマスクパターン110をマスクとして、半導体膜105及びn型半導体膜109をウエットエッチング又はドライエッチングによりエッチングし、島状半導体膜111、ソース領域112a、ドレイン領域112bを形成する(図3(F))。なお、第2のマスクパターン110は、液滴吐出法によって選択的に形成するのが望ましいが、従来通り、露光、現像工程を経て形成しても良い。
なお、上記では島状半導体膜111の形成と、ソース、ドレイン領域112a、112bの形成とを同時に行ったが、まず、第2のマスクパターン110を用いて、島状半導体膜及び島状n型半導体膜を形成した後に、別途マスクパターンを設けて島状n型半導体膜をエッチングにより分離し、ソース、ドレイン領域を形成しても良い。
ここで、チャネル保護膜108が形成されているため、n型半導体膜をエッチングにより分離し、ソース、ドレイン領域を形成する際に、チャネル領域119に対するオーバーエッチング等による損傷を防止することができる。
なお、図示しないが、ソース、ドレイン領域上にさらに、パッシベーション膜を形成しても良い。これにより、半導体膜中への不純物の混入、拡散を防止することができる。パッシベーション膜は、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素、酸化窒化アルミニウム、酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。また、上記マスクパターンと同様の材料を用いてもよい。さらに、これらの材料を積層させて形成してもよい。
次に、後に形成される層間絶縁膜に対して、撥液性を有する有機膜113を基板全面に成膜する(図3(G))。ここでは、シランカップリング剤の一種であるフルオロアルキルシラン(FAS)をスリットコーター法によって形成したが、材料、形成方法はこれに限定されるものではない。なお、FASは単分子膜であるため、その膜厚は数nm程度となる。
ここで、シランカップリング剤による表面処理について、簡単に説明する。まず、シランカップリング剤を、基板全面に、あるいは少なくとも有機膜を形成する箇所にスピンコート、スリットコーター法等によって塗布する。次に、室温下に放置してシランカップリング剤を乾燥させ、水洗処理を行って過剰に塗布された部分を除去する。最後に、シランカップリング剤を焼成することにより、CF2鎖、CF3鎖を含むシロキサンネットワーク(SiとOとの結合で骨格構造が構成され、置換基に少なくとも水素を含む、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する構造)が構築される。なお、乾燥、及び水洗処理は省略してもよい。このCF2、CF3の存在によって、シランカップリング剤による表面処理を行った膜の表面は撥液性を有するようになる。
なお、シランカップリング剤は、Rn−Si−X4-n(n=1、2、3)で表される珪素化合物である。ここで、Rは、アルキル基などの比較的不活性な基、又はビニル基、アミノ基あるいはエポキシ基などの反応性基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。特に、Rがアルキル基など不活性な基の場合は、改質表面上に、撥水、付着や摩滅の防止、潤滑、つや保持等の性質を付与する。Rの本数、すなわちn=1のものはカップリング剤として、n=2はシロキサンポリマーの原料、n=3はシリル化剤あるいはポリマーのブロック剤(ポリマーの両端を止めるエンドキャッピング剤)として用いられている。本実施形態で用いたFASは、(CF3)(CF2x(CH2y(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。
シランカップリング剤の代表的なものとして、フッ素系アルコキシ型シランカップリング剤がある。例えば、CF3(CF2kCH2CH2Si(OCH33、CF3(CF2kCH2CH2SiCH3(OCH32、CF3(CF2kCH2CH2Si(OCH2CH33、(以上、k=3,5,7,9)、あるいは、(CF32CF(CF2mCH2CH2Si(OCH33、(CF32CF(CF2mCH2CH2SiCH3(OCH32(以上、m=4,6,8)、あるいは、CF3(CF2j(C64)C24Si(OCH33、CF3(CF2j(C64)C24SiCH3(OCH32(以上、j=0,3,5,7)が挙げられる。 また、シランカップリング剤の一例として、Rにアルキル基を有するアルコキシシランを用いることができる。アルコキシシランとしては、炭素数2〜30のアルコキシシランが好ましい。代表的には、エチルトリエトキシシラン、プロピルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、オクタデシルトリエトキシシラン(ODS)、エイコシルトリエトキシシラン、トリアコンチルトリエトキシシランが挙げられる。
ここで、CF3(CF2kCH2CH2Si(OCH33で、絶縁体であるガラスの表面改質を行った場合のガラス表面の構造を図22に示す。なお、ガラス上に付着した液体(例えば水)に対する接触角は、CF<CF2<CF3の順に増大し、また、フッ化炭素鎖長が長いほど大きくなる傾向にある。なお、接触角θとは、静止液体の自由表面が固体壁に接する場所で、液面と固体面との成す角として定義される。これは、液体分子間の凝集力と液体と固体壁間の付着力の大小関係によって決まり、液体が固体を濡らす(付着力が大きい)場合には鋭角となり、濡らさない(付着力が小さい)場合は鈍角となる。即ち、接触角θが大きいほど付着力は小さくなり、撥液性は大きくなる。
また、FAS以外で撥液性を有するフッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE/PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。なお、接触角が35°以上(より好ましくは45°以上)あれば、有機膜は撥液性を有していると言える。
なお、有機膜113は、CF4ガス又はCHF3ガスを用いたプラズマ処理によって形成しても良い。この場合、希ガス系のガスで希釈した混合ガスを用いてもよい。また、フッ素を含むガスであれば、上記ガスに限定されない。
次に、層間絶縁膜の間のコンタクトホールを形成すべき箇所に、第3のマスクパターン114を選択的に形成する(図3(G))。第3のマスクパターン114は、液滴吐出法によって選択的に形成するのが望ましい。第3のマスクパターン114としては、PVA(ポリビニルアルコール)を用いたが、これに限定されるものではなく、例えば、他の水溶性樹脂や、ポリイミド、アクリル、シロキサン等の有機樹脂を用いることができる。
次に、第3のマスクパターン114をマスクとして、有機膜113を除去し、島状有機膜115を形成した(図3(H))。有機膜113の除去方法としては、O2アッシング又は大気圧放電プラズマを用いるのが望ましいが、これに限定されるものではない。例えば、UVオゾン処理、レーザー処理等を採用することができる。
次に、PVAからなる第3のマスクパターン114を、H2O(水洗処理)によって除去する(図3(H))。なお、ポリイミドやアクリルを用いた場合には、N300剥離液や710剥離液によって簡単に除去することができる。勿論、アッシングやエッチングによって除去しても良い。
なお、ここでは、第3のマスクパターン114を除去したが、マスクパターン114が、後に形成される層間絶縁膜に対して撥液性を有する場合には、第3のマスクパターン114は残しておいても良い。また、第3のマスクパターン114が撥液性を有していない場合であっても、第3のマスクパターン114形成後、CF4プラズマ処理等を施すことにより、撥液性を得ることができる。例えば、PVA等の水溶性樹脂に対してCF4プラズマ処理を行うことにより、層間絶縁膜として用いられるポリイミド、アクリル、シロキサン等の有機樹脂に対して、撥液性を得ることができる。
次に、有機樹脂からなる層間絶縁膜116を、基板全面に塗布形成する。ここでは、耐熱性を有するシロキサン樹脂を用いたが、これに限定されるものではなく、ポリイミド、アクリル等の有機樹脂を用いてもよい。この際、島状有機膜115が形成された箇所においては、前記有機樹脂が弾かれるため、島状有機膜上には、層間絶縁膜116は形成されず、コンタクトホール117が自己整合的に形成される(図3(H))。また、この際、層間絶縁膜116の形状はテーパー状となるため、その後形成する導電膜とのステップカバレッジを向上させることができる。なお、島状有機膜115はその後O2アッシングや大気圧プラズマ等によって除去する。或いは、UVオゾン処理、レーザー処理等をしてもよい。
次に、コンタクトホール117内に、導電材料を含む組成物を液滴吐出法によって吐出し、乾燥又は焼成を行うことにより、ソース配線118a、ドレイン配線118b(両者を併せて2nd配線ということがある。)を形成する(図3(I))。これら2nd配線は、TFTにおけるソース、ドレイン領域112a、112bと接続される。なお、ソース、ドレイン領域上に、別途パッシベーション膜が形成されている場合には、層間絶縁膜116をマスクとしてエッチング等によって除去することにより、コンタクトホール117が形成される。該エッチングは、下部のソース、ドレイン領域112a、112bを構成する半導体膜に対し選択比の高いエッチャントを用いるのが望ましい。ここで、ソース、ドレイン配線を構成する導電材料は、ゲート電極を構成する導電材料と同様の材料を用いることができる。
なお、ここでは、ソース、ドレイン領域とソース、ドレイン配線とを直接接続したが、間に他の導電層(単層又は積層)を形成しても良い。
かくして、チャネル保護型TFTを得ることができる。チャネル保護型TFTには、チャネル保護膜108が形成されているため、n型半導体膜をエッチングにより分離し、ソース、ドレイン領域を形成する際に、チャネル領域119に対するオーバーエッチング等による損傷を防止することができ、安定した特性で高移動度化が可能となる。
(実施形態3)
本実施形態では、図4、図5を参照して、本発明に係るボトムゲート型TFTの作製方法のうち、特に、チャネルエッチ型TFTの作製方法について説明する。
基板上に、ゲート電極102、ゲート絶縁膜104、半導体膜105を形成する工程までは、実施形態2と同様に行うことができる(図4(A)、図2(A)〜(C)参照)。なお、ここでは、酸化チタン膜形成等の下地前処理を省略したが、勿論、実施形態2と同様に形成することができる。また、ゲート絶縁膜104も一層構造となっているが、多層構造としても良い。なお、本実施形態では、チャネル保護膜を形成しないため、実施形態2における第1のマスクパターンに相当するマスクパターンは不要である。
次に、半導体膜105上にn型半導体膜4009を形成した後、マスクパターン4020(実施形態2における第2のマスクパターンに相当する。本実施形態において、第2のマスクパターンという。)を形成する(図4(A))。ここで、n型半導体膜、第2のマスクパターンの材料、形成方法は、実施形態2と同様とすればよい。なお、ここでは、n型半導体膜を用いたが、硼素(B)のようなp型不純物元素を含むp型半導体膜を用いても構わない。
次に、第2のマスクパターン4020をマスクとしてエッチングを行うことにより、島状半導体膜4011、島状n型半導体膜4021を形成する(図4(B))。
次に、ソース電極4022、ドレイン電極4023を形成する(図4(C))。ソース、ドレイン電極は、導電材料を含む組成物を液滴吐出法によって吐出した後に、乾燥又は焼成することによって形成するのが望ましい。導電材料は、実施形態2におけるゲート電極を構成する導電材料として示した材料の中から適宜選択して用いることができる。
次に、ソース、ドレイン電極4022、4023をマスクとして、島状n型半導体膜4021をエッチングすることにより、ソース領域4012a、ドレイン領域4012bを形成する(図4(D))。この際、TFTのチャネル領域4019を含む島状半導体膜4011の損傷を抑えるため、エッチングレート、処理時間等を制御する必要がある。
なお、図示しないが、ソース、ドレイン領域4012a、4012b上にさらに、パッシベーション膜を形成しても良い。これにより、半導体膜中への不純物の混入を防止することができる。パッシベーション膜としては、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成するのがよい。
次に、後に形成される層間絶縁膜に対して、撥液性を有する有機膜4013を基板全面に成膜する(図5(E))。ここでは、フルオロアルキルシラン(FAS)をスピンコート、スリットコーター法によって形成したが、材料、形成方法はこれに限定されるものではない。なお、FASは単分子膜であるため、その膜厚は数nm程度となる。
なお、有機膜4013は、CF4ガス又はCHF3ガスを用いたプラズマ処理によって形成しても良い。この場合、希ガス系のガスで希釈した混合ガスを用いてもよい。また、フッ素を含むガスであれば、上記ガスに限定されない。
次に、層間絶縁膜の間のコンタクトホールを形成すべき箇所に、マスクパターン4014(実施形態2における第3のマスクパターンに相当する。本実施形態において、第3のマスクパターンという。)を選択的に形成する(図5(A))。第3のマスクパターン4014は、液滴吐出法によって選択的に形成するのが望ましい。第3のマスクパターン4014としては、PVA(ポリビニルアルコール)を用いたが、これに限定されるものではなく、例えば、他の水溶性樹脂や、ポリイミド、アクリル、シロキサン等の有機樹脂を用いることができる。
次に、第3のマスクパターン4014をマスクとして、有機膜4013を除去し、島状有機膜4015を形成した(図5(B))。有機膜4013の除去方法としては、O2アッシング又は大気圧放電プラズマを用いるのが望ましいが、これに限定されるものではない。例えば、UVオゾン処理、レーザー処理等を採用することができる。
次に、PVAからなる第3のマスクパターン4014を、H2O(水洗処理)によって除去する(図5(B))。なお、ポリイミドやアクリルを用いた場合には、N300剥離液や710剥離液によって簡単に除去することができる。勿論、アッシングやエッチングによって除去しても良い。
なお、ここでは、第3のマスクパターン4014を除去したが、マスクパターン4014が、後に形成される層間絶縁膜に対して撥液性を有する場合には、第3のマスクパターン4014は残しておいても良い。また、第3のマスクパターン4014が撥液性を有していない場合であっても、第3のマスクパターン4014形成後、CF4プラズマ処理等を施すことにより、撥液性を得ることができる。例えば、PVA等の水溶性樹脂に対してCF4プラズマ処理を行うことにより、層間絶縁膜として用いられるポリイミド、アクリル、シロキサン等の有機樹脂に対して、撥液性を得ることができる。
次に、有機樹脂からなる層間絶縁膜4016を、基板全面に塗布形成する。ここでは、耐熱性を有するシロキサン樹脂を用いたが、これに限定されるものではなく、ポリイミド、アクリル等の有機樹脂を用いてもよい。この際、島状有機膜4015が形成された箇所においては、前記有機樹脂が弾かれるため、島状有機膜上には、層間絶縁膜4016は形成されず、コンタクトホール4017が自己整合的に形成される(図5(B))。また、この際、層間絶縁膜4016の形状はテーパー状となるため、その後形成する導電膜とのステップカバレッジを向上させることができる。なお、島状有機膜4015はその後O2アッシングや大気圧プラズマ等によって除去する。
次に、コンタクトホール4017内に、導電材料を含む組成物を液滴吐出法によって吐出し、乾燥又は焼成を行うことにより、ソース配線4018a、ドレイン配線4018bを形成する(図5(C))。これら2nd配線は、TFTにおけるソース、ドレイン電極と接続される。なお、ソース、ドレイン電極上に、別途パッシベーション膜が形成されている場合には、層間絶縁膜4016をマスクとしてエッチング等によって除去することにより、コンタクトホールが形成される。該エッチングは、下部のソース、ドレイン電極に対し選択比の高いエッチャントを用いるのが望ましい。ここで、ソース、ドレイン配線を構成する導電材料は、実施形態2におけるゲート電極を構成する導電材料として示した材料の中から適宜選択して用いることができる。
かくして、チャネルエッチ型TFTを得ることができる。チャネルエッチ型TFTは、チャネル保護膜を形成する必要がなく、マスクパターンの形成を簡略化することができるという特長を有する。
(実施形態4)
本実施形態では、図6、図7を参照して、本発明に係るトップゲート型TFTの作製方法について説明する。
まず、基板6100上に半導体膜6105を形成する(図6(A))。半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム(SixGe1-x)等を主成分とする半導体膜を用いることができる。また、半導体膜は、プラズマCVD法等によって形成することができる。なお、半導体膜の膜厚は、10〜100nmとするのが望ましい。
次に、半導体膜6105上に、n型半導体膜6109を形成する(図6(A))。ここで、n型半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成することができる。いずれも、シリコン、シリコン・ゲルマニウム(SixGe1-x)等を主成分とする半導体膜を用いることができる。なお、n型の不純物元素としては、砒素(As)、燐(P)を用いることができる。n型半導体膜の形成方法としては、プラズマCVD法等を用いることができる。例えば、SAS(セミアモルファスシリコン)を用いてn型の半導体膜を形成する場合、SiH4、H2、PH3(フォスフィン)の混合ガスを、プラズマCVD法を用いてグロー放電分解することによって、n型(n+)のシリコン膜を形成することができる。なお、ここでは、n型半導体膜を用いたが、硼素(B)のようなp型不純物元素を含むp型半導体膜を用いても構わない。
次に、n型半導体膜6109上に、導電材料を含む組成物をノズルから吐出することにより、ソース電極6124、ドレイン電極6125を形成する(図6(A))。ソース、ドレイン電極6124、6125は、該組成物を吐出した後、該組成物に対し100℃、3分間の乾燥を行い、さらに窒素又は酸素雰囲気下において、200〜350℃で15分間〜30分間の焼成を行うことにより形成するが、この条件に限定されるものではない。また、導電材料としては、ここでは、Agを含む組成物(以下、Agナノペーストと呼ぶことがある。)を吐出することにより形成したが、実施形態2におけるゲート電極を構成する導電材料として示した材料の中から適宜選択して用いることができる。
なお、ソース、ドレイン電極6124、6125は、スパッタ法によって導電膜を形成した後、パターニングすることによって形成しても良い。
次に、ソース、ドレイン電極6124、6125をマスクとして、n型半導体膜6109をエッチングし、ソース領域6112a、ドレイン領域6112bを形成する(図6(B))。この際、半導体膜6105がエッチング除去されないように、エッチング条件を制御する必要がある。図6(B)に示すように、半導体膜6105の表面が僅かにエッチングされる程度であればTFTの特性上問題はない。
次に、ソース、ドレイン電極6124、6125上にゲート絶縁膜6104を形成する(図6(C))。ゲート絶縁膜はプラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。ここでは、窒化珪素膜を100nmの厚さに成膜した。積層する場合には、例えば、下層からSiNx、SiOx、SiNxの3層構造とするのがよい。
次に、レジスト等を用いて、マスクパターン6126を選択的に形成し、マスクパターン6126をマスクとして、ゲート絶縁膜6104及び半導体膜6105をエッチングすることにより、島状半導体膜119を形成した(図6(C))。なお、マスクパターン126は、液滴吐出法によって選択的に形成するのが望ましいが、従来通り、露光、現像工程を経て形成しても良い。その後、マスクパターン6126は除去する。
なお、ここでは、ソース、ドレイン領域6112a、6112bを形成した後に、島状半導体膜6119を形成したが、図6(A)の半導体膜6105及びn型半導体膜6109を形成した時点で、島状半導体膜及び島状n型半導体膜を形成し、その後、ソース、ドレイン電極をマスクとして、ソース、ドレイン領域を形成しても良い。この場合、ゲート絶縁膜をエッチングする必要はなくなる。
次に、ゲート絶縁膜6104上に、導電材料を含む組成物をノズル6127から吐出することにより、ゲート電極6128を形成する(図6(D))。ゲート電極6129は、該組成物を吐出した後、該組成物に対し100℃、3分間の乾燥を行い、さらに窒素又は酸素雰囲気下において、200〜350℃で15分間〜30分間の焼成を行うことにより形成するが、この条件に限定されるものではない。また、導電材料としては、ここではAgナノペーストを吐出することにより形成したが、実施形態2におけるゲート電極を構成する導電材料として示した材料の中から適宜選択して用いることができる。なお、ノズル6127の形態は、図6(D)に示したものに限定されない。
なお、図示しないが、ゲート絶縁膜6104上の少なくともゲート電極6128が形成される部分に対して、上述した下地前処理を行ってもよい。これにより、ゲート電極6128とゲート絶縁膜6104との密着性を高めることができる。
また、図示しないが、ゲート電極6128上にさらに、パッシベーション膜を形成しても良い。これにより、半導体膜中への不純物の混入を防止することができる。パッシベーション膜としては、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成するのがよい。
次に、後に形成される層間絶縁膜に対して、撥液性を有する有機膜6113を基板全面に成膜する(図7(A))。ここでは、フルオロアルキルシラン(FAS)をスリットコーター法によって形成したが、材料、形成方法はこれに限定されるものではない。なお、FASは単分子膜であるため、その膜厚は数nm程度となる。
なお、有機膜6113は、CF4ガス又はCHF3ガスを用いたプラズマ処理によって形成しても良い。この場合、希ガス系のガスで希釈した混合ガスを用いてもよい。また、フッ素を含むガスであれば、上記ガスに限定されない。
次に、層間絶縁膜の間のコンタクトホールを形成すべき箇所に、マスクパターン6114(実施形態2、3の第3のマスクパターンに相当)を選択的に形成する(図7(B))。マスクパターン6114は、液滴吐出法によって選択的に形成するのが望ましい。ここで、マスクパターン6114としては、PVA(ポリビニルアルコール)を用いたが、これに限定されるものではなく、例えば、他の水溶性樹脂や、ポリイミド、アクリル、シロキサン等の有機樹脂を用いることができる。
次に、マスクパターン6114をマスクとして、有機膜113を除去し、島状有機膜115を形成した(図7(B))。有機膜6113の除去方法としては、O2アッシング又は大気圧放電プラズマを用いるのが望ましいが、これに限定されるものではない。例えば、UVオゾン処理、レーザー処理等を採用することができる。
次に、PVAからなるマスクパターン6114を、H2O(水洗処理)によって除去する(図7(C))。なお、ポリイミドやアクリルを用いた場合には、N300剥離液や710剥離液によって簡単に除去することができる。勿論、アッシングやエッチングによって除去しても良い。
なお、ここでは、マスクパターン6114を除去したが、マスクパターン6114が、後に形成される層間絶縁膜に対して撥液性を有する場合には、マスクパターン6114は残しておいても良い。また、マスクパターン6114が撥液性を有していない場合であっても、マスクパターン6114形成後、CF4プラズマ処理等を施すことにより、撥液性を得ることができる。例えば、PVA等の水溶性樹脂に対してCF4プラズマ処理を行うことにより、層間絶縁膜として用いられるポリイミド、アクリル、シロキサン等の有機樹脂に対して、撥液性を得ることができる。
次に、有機樹脂からなる層間絶縁膜6116を、基板全面に塗布形成する。ここでは、耐熱性を有するシロキサン樹脂を用いたが、これに限定されるものではなく、ポリイミド、アクリル等の有機樹脂を用いてもよい。この際、島状有機膜6115が形成された箇所においては、前記有機樹脂が弾かれるため、島状有機膜上には、層間絶縁膜6116は形成されず、コンタクトホール6117が自己整合的に形成される(図7(C))。また、この際、層間絶縁膜6116の形状はテーパー状となるため、その後形成する導電膜とのステップカバレッジを向上させることができる。なお、島状有機膜6115はその後O2アッシングや大気圧プラズマ等によって除去する。
次に、層間絶縁膜6116をマスクとして、露出したゲート絶縁膜6104をエッチング除去することにより、コンタクトホール6117が完成する。なお、ゲート絶縁膜6104の除去は、島状有機膜6115の除去と同時に行っても良い。
次に、コンタクトホール6117内に、導電材料を含む組成物を液滴吐出法によって吐出し、乾燥又は焼成を行うことにより、ソース配線6118a、ドレイン配線6118b(両者を併せて2nd配線ということがある。)を形成する(図7(D))。これら2nd配線は、TFTにおけるソース、ドレイン電極と接続される。なお、ソース、ドレイン電極上に、別途パッシベーション膜が形成されている場合には、層間絶縁膜6116をマスクとしてエッチング等によって除去することにより、コンタクトホールが形成される。該エッチングは、下部のソース、ドレイン電極に対し選択比の高いエッチャントを用いるのが望ましい。ここで、ソース、ドレイン配線を構成する導電材料は、ゲート電極と同様の材料を用いることができる。
なお、ここでは、ソース、ドレイン領域とソース、ドレイン配線とを直接接続したが、間に他の導電層(単層又は積層)を形成しても良い。
かくして、トップゲート型TFT(ここでは、逆スタガ型)を得ることができる。なお、ここでは、本発明に係るコンタクトホールの形成方法を積極的に利用して、ソース、ドレイン電極を形成した後に、本発明に係る方法でコンタクトホールを形成し、さらにソース、ドレイン配線を形成した。しかし、TFTを形成するにあたっては、この方法に限定されるものではなく、ソース、ドレイン電極が、配線の機能を兼ねていても良い。この場合には、ソース、ドレイン配線6118a、6118bは不要となる(図6(D)が完成状態の断面図となる)。また、ソース、ドレイン電極は、n型半導体膜をエッチングする際の、所謂メタルマスクとしても機能する。
上述した図6、図7のTFTの作製方法は、コンタクトホールの形成方法を含む点のみならず、ソース、ドレイン電極をメタルマスクとして、n型半導体膜を分離し、ソース、ドレイン領域を形成する点においても、新規な作製方法である。したがって、図6に示した方法も、液滴吐出法を積極的に用いて、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的に叶っている。
本実施例では、主に図9〜図12を参照して、本発明を用いたアクティブマトリクス型EL発光装置の作製方法について説明する。
有機化合物又は無機化合物を含む層からなる発光素子(代表的にはエレクトロルミネセンス(EL:Electro Luminescence)を利用した発光素子)を、薄膜トランジスタ(TFT)で駆動させる場合、図9に示すように、画素領域に設けられるスイッチング用TFTのON電流のバラツキを抑えるため、駆動用TFTを備えた、少なくとも2トランジスタ型の構造を有するのが一般的である。
ここで、上記発光素子は、一対の電極間にキャリア輸送特性の異なる有機化合物又は無機化合物を含む発光層を積層し、一方の電極からは正孔を注入し、他方の電極からは電子を注入できるように形成され、一方の電極から注入された正孔と、他方の電極から注入された電子とが再結合して発光中心を励起して、それが基底状態に戻るときに光を放出する現象を利用した素子である。
なお、図9(B)は、発光素子を順積みにした場合の回路図であり、ここで順積みとは、駆動用TFT1602の画素電極が正孔注入電極(陽極)となる場合をいう。なお、図10(B)は、発光素子を逆積みにした場合の回路図であり、ここで逆積みとは、駆動用TFT1602の画素電極が電子注入電極(陰極)となる場合をいう。
また、図9(B)の1601はスイッチング用TFTであり、画素へ流れる電流のON/OFFを制御するものである。ここで、図9(B)からも分かるように、スイッチング用TFT1601のドレイン配線(又はソース配線)は、駆動用TFT1602のゲート電極層1609と接続された構成となるが、ゲート電極層と2nd配線1605、1608(ソース配線又はドレイン配線)の層との間には、ゲート絶縁膜や半導体層が存在するため、駆動用TFT1602のゲート電極層1609と、スイッチング用TFT1601のドレイン配線1608(又はソース配線)とは、コンタクトホールのような開孔部1610を介して、電気的に接続される(図9(A)参照)。なお、以上の符号は、図10においても同様である。また、図9、10において、1611は、容量部を示しているが、容量部を形成する領域は、この領域に限定されない。なお、1607は電源線、1606はゲート線、1603は発光素子を示している。
本発明を用いた発光装置及びその作製方法について、図11を参照して説明する。図11は、図9又は図10のX−X’(スイッチング用TFT側)、Y−Y’(駆動用TFT側)の断面構造を示したものである。
まず、基板1100上の少なくともゲート電極層が形成される部分に、チタン(Ti)、酸化チタン(TiOx)等の所謂光触媒物質や、ポリイミド、アクリルや、シロキサン等の耐熱性樹脂を形成する(図示せず)。又は、プラズマ処理を施してもよい。これらの前処理によって、後に導電材料を含む組成物を吐出することによって形成される導電膜(ここではゲート電極層1101、1102)と基板1100との密着性を高めることができる。また、酸化チタンを形成した場合には、光の透過率を向上させることができる。酸化チタンは直接形成してもよいし、チタンを成膜した後に、導電膜を焼成する際に同時に焼成することによっても得ることができる。なお、チタン、酸化チタンの他にも、チタン酸ストロンチウム(SrTiO3)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO3)、硫化カドミウム(CdS)、酸化ジルコニウム(ZrO2)、酸化ニオブ(Nb25)、酸化亜鉛(ZnO)、酸化鉄(Fe23)、酸化タングステン(WO3)等の光触媒物質を形成してもよい。上記前処理は、基板と導電膜との密着性を向上させるため、できるだけ行うことが望ましい。
次に、基板1100上に、前記前処理を行った場合には、該処理が施された部分の上方に、第1の導電材料を含む組成物を吐出することにより、スイッチング用TFTのゲート電極層1101、駆動用TFTのゲート電極層1102を形成する。ここで、ゲート電極層とは、少なくともTFTのゲート電極部を含む一層又は多層の導電体からなる層を指す。ゲート電極層は、該組成物を吐出した後、該組成物に対し100℃、3分間の乾燥を行い、さらに窒素又は酸素雰囲気下において、200〜350℃で15分間〜30分間の焼成を行うことにより形成するが、この条件に限定されるものではない。
また、第1の導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀(Ag)、銅(Cu)、金(Au)、ニッケル(Ni)、白金(Pt)、クロム(Cr)、スズ(Sn)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、レニウム(Re)、タングステン(W)、アルミニウム(Al)、タンタル(Ta)、インジウム(In)、テルル(Te)、モリブデン(Mo)、カドミウム(Cd、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、シリコン(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ガリウム、ニオブ、ナトリウム−カリウム合金、マグネシウムと銅の混合物、マグネシウムと銀の混合物、マグネシウムとアルミニウムの混合物、マグネシウムとインジウムの混合物、アルミニウムと酸化アルミニウムの混合物、リチウムとアルミニウムの混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO:Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)、酸化インジウムに2〜20%の酸化亜鉛を混合した酸化インジウム亜鉛(IZO:Indium Zinc Oxide)、有機インジウム、有機スズ、窒化チタン等を用いることができる。
また、特に透明導電膜として用いられる材料に対しては、珪素(Si)又は酸化珪素(SiOx)を、上記導電材料に含有させて用いてもよい。例えば、ITOに酸化珪素を含有させた導電材料(通常「ITO−SiOx」と称されるが、ここでは便宜的に「ITSO」と呼ぶ。)を用いることができる。また、これらの導電材料からなる層を積層させて所望の導電膜を形成してもよい。
また、液滴吐出手段に用いるノズルの径は、0.1〜50μm(好適には0.6〜26μm)に設定し、ノズルから吐出される組成物の吐出量は0.00001pl〜50pl(好適には0.0001〜10pl)に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には0.1〜2mm程度に設定する。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル(TaN:Tantalum Nitride)など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
なお、液滴吐出法に用いる組成物の粘度は300mPa・s以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ITO、ITSO、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜50mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・sである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
また、一導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極層を形成してもよい。この際、両導電材料の間にバッファ層を設けておくのが望ましい。例えば、Cuの周りをAgで覆った粒子において、CuとAgの間にNi又はNiB(ニッケルボロン)からなるバッファ層を設けた粒子構造が挙げられる。
なお、導電材料を含む組成物の焼成工程において、分圧比で10〜30%の酸素を混合させたガスを積極的に用いることにより、ゲート電極層を構成する導電膜の抵抗率を下げ、かつ、該導電膜の薄膜化、平滑化を図ることができる。Agのような導電材料を含むナノペーストは、導電材料を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合し、ナノペーストが硬化する。この際、ナノ粒子は、数十〜百数十nmまで成長し、近接する成長粒子同士で融着、及び互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど(約80〜90%)は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜と、その外側を覆う有機成分からなる膜が形成される。そして、有機成分からなる膜は、ナノペーストを窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機成分からなる膜中に含まれる炭素や水素などとが反応することにより、除去することができる。また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機成分からなる膜を除去することができる。このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、又は乾燥後酸素プラズマで処理することによって、有機成分からなる膜は除去されるため、残存した金属連鎖体を含む導電膜の平滑化、薄膜化、低抵抗化を図ることができる。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
また、上記乾燥及び焼成工程に加えて、さらに表面を平滑化、平坦化するための処理を行ってもよい。該処理としては、CMP(化学的機械的研磨)法や、該導電膜上に平坦性を有する絶縁膜を形成した後に、エッチングすることによって該導電膜を平坦化する方法(エッチバック法と呼ばれる。)等を用いることができる。
なお、基板としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)など(x、y=1、2・・・)、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておいてもよい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
次に、ゲート電極層1101、1102上にゲート絶縁膜1103を形成する。ゲート絶縁膜はプラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。ここでは、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の3層構造としたが、この構造、材料、方法に限定されるものではない。
次に、ゲート絶縁膜1103上に、半導体膜を形成する。半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とする半導体膜を用いることができる。また、半導体膜は、プラズマCVD法等によって形成することができる。なお、半導体膜の膜厚は、10〜100nmとするのが望ましい。
ここで、上記セミアモルファス半導体のうち、SAS(セミアモルファスシリコン)について簡単に説明する。SASは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。希釈率は10倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1Pa〜133Paの範囲で行えば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。基板加熱温度は300度以下が好ましく、100〜200度の基板加熱温度が推奨される。
また、珪化物気体中に、CH4、C26などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。
また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、TFTのチャネル形成領域を設ける第1の半導体膜に対しては、p型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的には硼素であり、B26、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。例えば、p型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を1×1014〜6×1016atoms/cm3とすると良い。なお、上記SASでチャネル形成領域を構成することにより1〜10cm2/V・secの電界効果移動度を得ることができる。
また、結晶性半導体膜は、アモルファス半導体膜をニッケル等の触媒を含む溶液で処理した後、500〜750℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施すことによって得ることができる。
また、ジシラン(Si26)とフッ化ゲルマニウム(GeF4)の原料ガスとして、LPCVD(減圧CVD)法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、Si26/GeF4=20/0.9、成膜温度は400〜500℃、キャリアガスとしてHe又はArを用いたが、これに限定されるものではない。
次に、半導体膜上に、n型半導体膜を形成する。ここで、n型の不純物元素としては、砒素(As)、燐(P)を用いることができる。例えば、n型の半導体膜を形成する場合、SiH4、H2、PH3(フォスフィン)の混合ガスを、プラズマCVD法を用いてグロー放電分解することによって、n型(n+)のシリコン膜を形成することができる。また、n型半導体膜の代わりに、硼素(B)のようなp型不純物元素を含む半導体膜を用いてもよい。
次に、n型半導体膜上に、第2の導電材料を含む組成物を吐出することにより、ソース電極1106、1130及びドレイン電極1107、1140を形成する。第2の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第1の導電材料において示したものの中から適宜採用することができる。なお、第1及び第2の導電材料や粒子構造は同じでもよいし、異なっていてもよい。
なお、図示しないが、n型半導体膜上に、第2の導電材料を含む組成物を吐出する前に、n型半導体膜と、ソース、ドレイン電極との密着性を向上させるための前処理を行ってもよい。これは、ゲート電極層を形成する際の前処理と同様に行えばよいが、導電性のある材料を用いる必要がある。
次に、ソース、ドレイン電極1106、1130、1107、1140をマスクとして、n型半導体膜をエッチングし、ソース領域1110、1112、ドレイン領域1111、1113を形成する。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。なお、n型半導体膜をエッチングする際に半導体膜もエッチング除去されてしまうので、エッチレートや時間には注意する必要がある。ただし、図11(A)に示すように、半導体膜の一部がエッチングされていても、チャネル領域の半導体膜の厚さが5nm(50Å)以上、好ましくは10nm(100Å)以上、さらに好ましくは50nm(500Å)以上であれば、TFTとして十分な移動度を確保することができる。
次に、半導体膜のチャネル領域となる部分の上方に、絶縁膜1115を液滴吐出法によって形成する。絶縁膜1115は、チャネル保護膜として機能するため、吐出する組成物としては、シロキサン等の耐熱性樹脂、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコール等の耐エッチング性、絶縁性を有するものを選択する。好適には、シロキサン、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護するために、絶縁膜1115の厚さは100nm以上、好ましくは200nm以上の厚さとするのが望ましい。したがって、図示しないが、絶縁膜1115は、ソース、ドレイン電極上に盛り上がるように形成しても良い。
次に、ソース、ドレイン電極及び絶縁膜1115をマスクとして半導体膜をエッチングし、島状半導体膜1116、1118を形成する。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。なお、島状半導体膜のうちチャネル領域の上方には、チャネル保護膜の絶縁膜1115が形成されているため、上記エッチング工程において、オーバーエッチングによる損傷を受けることがない。これによって、安定した特性と高移動度を有するチャネル保護型(チャネルストッパー型)TFTを、レジストマスクを一切用いることなく作製することができる。
さらに、ソース、ドレイン電極1106、1130、1107、1140に接して、第3の導電材料を含む組成物を吐出しソース、ドレイン配線1121〜1123を形成する。ここで、ソース、ドレイン配線と同時に、配線1120を形成する。配線1120は、ゲート−ドレイン間のコンタクトホールを開孔する際のマスクとしての機能と、ゲート−ドレイン間配線としての機能を兼ねている。
なお、第3の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第1の導電材料において示したものの中から適宜採用することができる。なお、第2及び第3の導電材料や粒子構造は同じでもよいし、異なっていてもよい。また、画素電極は、液滴吐出法によって形成するのが望ましく、材料としては、ITO、ITSO、ZnO、GZO、IZO、有機インジウム、有機スズ等の透光性導電膜を採用するのが望ましい。
なお、図示しないが、ソース配線1121、1123、ドレイン配線1122を形成する際にも、下層との密着性を向上させるための前処理を行ってもよい。これは、ゲート電極層1102を形成する際の前処理と同様に行えばよい。
次に、配線1120、1122をマスクとして、ゲート絶縁膜1103をエッチング除去し、コンタクトホールを形成する。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用してもよい。その後、第4の導電材料を含む組成物を吐出し、コンタクトホールを埋め、ゲート−ドレイン間を接続するための導電体1125を形成する。なお、第4の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第1の導電材料において示したものの中から適宜採用することができる。なお、第3及び第4の導電材料や粒子構造は同じでもよいし、異なっていてもよい。
なお、図示しないが、ソース、ドレイン配線上に、TFT上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。なお、該パッシベーション膜は、絶縁体材料の微粒子を含む組成物を液滴吐出法によって吐出することによっても形成することができる。
次に、TFTのソース、ドレイン電極上に、撥液性材料1162を液滴吐出法、スピン塗布法、スリットコーター法、スプレー法等によって形成し、コンタクトホールを形成したい箇所に、PVAやポリイミド等からなるマスク1163を形成する(以上、図11(A)参照)。撥液性材料1162の材料としては、FAS(フルオロアルキルシラン)等のフッ素系シランカップリング剤を用いることができる。PVAやポリイミド等のマスク1163は液滴吐出法で選択的に吐出すればよい。
次に、PVA等をマスクとして撥液性材料1162を除去する(図11(B))。また、撥液性材料1162は、O2アッシングや大気圧プラズマによって除去することができる。その後、マスク163は、PVAの場合は水洗処理によって、ポリイミドの場合には、N300剥離液等によって除去する。
次に、コンタクトホールが形成される箇所に撥液性材料1162を残した状態で、平坦化膜1151を液滴吐出法やスピン塗布法等によって形成する(図11(C))。この際、コンタクトホールが形成される箇所には、撥液性材料1162が存在するので、その上方に平坦化膜が形成されることはない。また、コンタクトホール形状が逆テーパーとなる虞も生じない。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたSi−O結合とSi−CHX結晶手を含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。平坦化膜1151を形成した後、撥液性材料1162は、O2アッシングや大気圧プラズマによって除去する。なお、パッシベーション膜が形成されている場合には、それも除去する。
その後、さらに、平坦化膜上に、コンタクトホールを介してソース電極又はドレイン電極と接続される画素電極1126を液滴吐出法によって形成する(図11(D))。なお、画素電極は、光を透過するか否かによって、ITO、ITSO等の透明導電材料や、MgAg等の反射性導電材料を選択する。なお、画素電極がITOや、ITSOの場合に、窒化珪素膜からなるバリア膜1150を形成することで、発光効率を向上させることもできる。
さらに、画素電極1126上に、有機樹脂膜、無機絶縁膜を用いて形成された隔壁(土手、バンク等とも呼ばれる。)1127を液滴吐出法によって選択的に形成する。隔壁としては、シロキサン等の耐熱性樹脂、ポリイミド、アクリル等の樹脂を用いるのが望ましい。特に、シロキサンを用いることにより、後の真空ベーク工程を高温で行うことができ、EL素子に悪影響を及ぼす水分を十分に除去することができる。なお、隔壁1127は、選択的に形成されることにより、開口部を有しており、該開口部において画素電極1126が露出している。なお、該開口部の形成に際し、本発明のコンタクトホールの形成方法を採用しても良い。
次に、隔壁1127の開口部において画素電極1126と接するように、有機化合物を含む層1128(電界発光層)を形成する。有機化合物を含む層1128は、単数の層で構成しても良いし、複数の層を積層させて構成しても良い。複数の層で構成する場合、半導体素子側(画素電極側)から見て、(1)陽極、ホール(正孔)注入層、ホール輸送層、発光層、電子輸送層、陰極、(2)陽極、ホール注入層、発光層、電子輸送層、陰極、(3)陽極、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、陰極、(4)陽極、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、陰極、(5)陽極、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層、陰極、等の素子構造とすればよい。これは、所謂順積みと呼ばれる構造で、画素電極1126は、陽極として機能する。一方、半導体素子側(画素電極側)から見て、陰極が先に来る場合には、逆積みと呼ばれ、画素電極1126は陰極として機能する。
次に、有機化合物を含む層1128を覆うように、電子注入電極1129(陰極)を形成する。これは、順積みの場合であって、逆積みの場合には陽極を形成する。電子注入電極1128は、仕事関数が小さい公知の材料、例えば、Ca、Al、CaF、MgAg、AlLi等を用いることができる。隔壁1127の開口部において、正孔注入電極1126と有機化合物を含む層1128と電子注入電極129が重なり合うことで、発光素子が形成される(以上、図11(E))。
なお実際には、図11(E)の状態まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。ここでは、絶縁物1152を介して、封止基板1153で封止した。
以上の工程により、EL発光装置が完成する。なお、EL発光装置に用いるTFTは、本実施例の構成に限定されるものではない。
なお、本実施例のEL発光装置は、図12(A)に示すトップエミッション型発光装置、図12(B)に示すボトムエミッション型発光装置、図7(C)に示すデュアルエミッション型発光装置のいずれに対しても適用できる。
まず、デュアルエミッション型発光装置の場合から説明する。この場合、正孔注入電極の材料としては、ITO、ITSO、ZnO、IZO、GZO等の透明導電膜を用いることもできる。また、陽極(正孔注入電極)1226としてITSOを用いる場合には、濃度の異なる酸化珪素を含むITSOを積層させることによって形成してもよい。好ましくは、下部ITSO層(ソース又はドレイン配線側)の酸化珪素濃度を低濃度に、上部ITSO層(発光層側)の酸化珪素濃度を高濃度にするのがよい。これにより、TFTとの接続間の低抵抗を維持しつつ、EL層への正孔注入効率を高めることができる。勿論、他の材料とITSOの積層構造(例えば、下部ITO層と上部ITSO層の積層構造)としてもよいし、他の材料同士を積層させてもよい。
一方、陰極1243としては、発光層からの光を透過させるべく、1〜10nmの薄アルミニウム膜、もしくはLiを微量に含むアルミニウム膜等を用いることにより、上下に発光素子1246からの光を取り出すことのできるデュアルエミッション型発光装置が得られる(図12(C))。なお、1245は封止基板、1241は隔壁、1242は有機化合物を含む層、1244は絶縁物である。
なお、陰極1243として、陽極1226と同様の材料、すなわちITO、ITSO等の透明導電膜を採用しても、デュアルエミッション型発光装置を得ることができる。この場合において、透明導電膜に珪素または酸化珪素を含有させて用いても良いし、積層構造を採用しても良い。
次に、トップエミッション型発光装置の場合について、図12(A)を参照して説明する。一般的には、図12(B)のボトムエミッション型における正孔注入電極1226(陽極)と電子注入電極1243(陰極)を入れ替え、さらに有機化合物を含む層を逆積みとし、電流制御用TFTの極性を反転させることにより(ここでは、nチャネル型TFTを用いる。)、基板と反対側(上側)に発光素子からの光を取り出すことのできるトップエミッション型発光装置が得られる。また図12(A)のように、電極及び有機化合物を含む層を逆積みとした場合、正孔注入電極1226として、酸化珪素濃度の含有量に高低の差を設けた透光性酸化物導電層の積層構造を採用することにより、発光効率の向上、低消費電力化等の効果により、安定性の高い発光装置を得ることができる。ここで、電子注入電極1243(陰極)としては、光反射性のある金属電極等を用いればよい。
なお、図12(B)のボトムエミッション型における正孔注入電極1226と電子注入電極1243を入れ替えずとも、電子注入電極1226(陰極)としてITO、ITSO等の透明導電膜を採用することにより、トップエミッション型発光装置を得ることもできる。この陰極に用いられる透明導電膜としては、珪素又は酸化珪素を含有したものを用いてもよいし、それらを積層させた構造としてもよい。なお、図12(A)〜(C)においては、TFTの少なくとも島状半導体膜の側面に絶縁体1227(エッジカバー等と呼ばれる。)が形成されている。これによって、ソース・ドレイン配線を良好なカバレッジで滑らかに形成することができるので、断線等を防止することができる。絶縁体の材質に特に制限はないが、液滴吐出法で形成できるものが望ましい。
なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
実施例1により作製されるEL表示モジュールによって、ELテレビ受像機を完成させることができる。図13はELテレビ受像機の主要な構成を示すブロック図を示している。EL表示パネルには、表示パネルの画素部のみが形成されて走査線側駆動回路903と信号線側駆動回路902とがTAB方式により実装される場合と、表示パネルの画素部とその周辺に走査線側駆動回路903と信号線側駆動回路902とがCOG方式により実装される場合と、SASでTFTを形成し、表示パネルの画素部と走査線側駆動回路903を基板上に一体形成し信号線側駆動回路902を別途ドライバICとして実装する場合などがあるが、どのような形態としても良い。なお、901はEL表示パネルを示す。
その他の外部回路の構成として、映像信号の入力側では、チューナ904で受信した信号のうち、映像信号を増幅する映像信号増幅回路905と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路906と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路907などからなっている。コントロール回路907は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路908を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ904で受信した信号のうち、音声信号は、音声信号増幅回路909に送られ、その出力は音声信号処理回路910を経てスピーカ913に供給される。制御回路911は受信局(受信周波数)や音量の制御情報を入力部912から受け、チューナ904や音声信号処理回路910に信号を送出する。
このような外部回路を組みこんで、ELモジュールを、筐体に組みこんで、図25(A)に示すようなテレビ受像機を完成させることができる。EL表示モジュールにより表示画面が形成され、その他付属設備としてスピーカ、操作スイッチなどが備えられている。このように、本発明によりテレビ受像機を完成させることができる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
本実施例では、主に図14、15を参照して、本発明を用いたアクティブマトリクス型液晶表示装置の作製方法について説明する。
なお、図14は、液晶表示装置の一画素における上面図である。1601はスイッチング用TFTであり、画素へ流れる電流のON/OFFを制御するものである。ここでは、シングルゲート構造としたが、本発明はこれに限定されずマルチゲート構造でも良い。1605は、ソース又はドレイン配線(2nd配線、2ndメタル等とも呼ばれる。)、1613は容量配線であり、画素電極1603との間で、容量部1611を形成している。なお、容量部を形成する領域は、この領域に限定されない。なお、1606はゲート線を示す。
本発明を用いた液晶表示装置及びその作製方法について、図15を参照して説明する。図15は、図14のZ−X(駆動用TFT及び端子側)、X−Y(スイッチング用TFT側)の断面構造を示したものである。
図15におけるTFTの構造及び作製方法は、実施例1と同様に行った(図11(A)参照)。なお、ここでは、ゲート電極層1501、1502と同時に、端子部の配線1540を形成した。また、端子部におけゲート絶縁膜1503は、メタルマスク1541を用いて除去し、それによって形成されたコンタクトホールに導電体を充填させ、端子電極1542を形成した。勿論、このコンタクトホール開孔の際も、本発明を用いてもよい。
なお、図示しないが、ソース、ドレイン配線上に、TFT上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。なお、該パッシベーション膜は、絶縁体材料の微粒子を含む組成物を液滴吐出法によって吐出することによっても形成することができる。
次に、TFTのソース、ドレイン電極上に、撥液性材料を液滴吐出法、スピン塗布法、スリットコーター法、スプレー法等によって形成し、コンタクトホールを形成したい箇所に、PVAやポリイミド等からなるマスクを形成する。撥液性材料の材料としては、FAS(フルオロアルキルシラン)等のフッ素系シランカップリング剤を用いることができる。PVAやポリイミド等のマスクは液滴吐出法で選択的に吐出すればよい。
次に、PVA等をマスクとして撥液性材料を除去する。また、撥液性材料は、O2アッシングや大気圧プラズマによって除去することができる。その後、マスクは、PVAの場合は水洗処理によって、ポリイミドの場合には、N300剥離液等によって除去する。
次に、コンタクトホールが形成される箇所に撥液性材料を残した状態で、平坦化膜1551を液滴吐出法、スピン塗布法、スリットコーター法等によって形成する(以上、図15(B))。この際、コンタクトホールが形成される箇所には、撥液性材料1562が存在するので、その上方に平坦化膜が形成されることはない。また、コンタクトホール形状が逆テーパーとなる虞も生じない。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたSi−O結合とSi−CHX結合手を含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。平坦化膜1551を形成した後、撥液性材料1562は、O2アッシングや大気圧プラズマによって除去する。なお、パッシベーション膜が形成されている場合には、それも除去する。
その後、さらに、平坦化膜上に、コンタクトホールを介してソース電極又はドレイン電極と接続される画素電極1526を液滴吐出法によって形成する。なお、画素電極は、光を透過するか否かによって、ITO、ITSO等の透明導電材料や、MgAg等の反射性導電材料を選択する。
さらに、TFT基板と対向基板1574との間に液晶層1571を挟持させ、シール材1576で貼り合わせた状態を示している。TFT基板上には柱状のスペーサ1575を形成する。柱状のスペーサ1575は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサは用いる液晶材料にも依存するが、3〜10μmの高さで形成する。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。
TFT基板上には、配向膜1570を形成しラビング処理を行う。対向基板1574には透明導電膜1573、配向膜1572を形成する。その後、TFT基板および対向基板1574をシール材により貼り合わせて液晶を注入し、液晶層1571を形成する。以上のようにして、アクティブマトリクス駆動の液晶表示装置を完成させることができる。
なお、液晶層1525は、両基板をシール材を介して貼り合わせた後、貼り合わせた基板(セル)に設けた液晶注入口のある一辺を液晶に浸けて、毛細管現象によりセル内部に注入するディップ法(吸い上げ法)や、図16に示すように、シール材328とバリア層329が設けられた一方の基板321に、ノズル(ディスペンサ)326から液晶を滴下し、対向基板330を貼り合わせる、所謂液晶滴下法を用いて形成することができる。特に、液晶滴下法は、基板サイズが大面積化した場合に有効な手段である。なお、図16におけるバリア層329は、液晶分子327とシール材328との化学反応を防止するために設けられるものである。両基板を貼り合わせる場合には、予め両基板に形成されたアライメントマーカー322又は331を撮像手段323で検出し、CPU324、コントローラ325を介して、両基板が配置されたステージ320を制御することにより行う。
次に、FPC(Flexible Print Circuit)1544を、異方性導電膜1543により公知の手法で端子電極1542と貼り付ける。端子電極1542は、ゲート電極と同時に形成された配線1540と接続され、透明導電膜を用いて形成するのが望ましい。
以上の工程を経て、画素部654、駆動回路部653、端子部652からなるアクティブマトリクス型LCD基板が完成する(以上、図15(C)参照)。また、1500は基板、1510は絶縁膜、1511〜1514はソース又はドレイン電極、1516、1518は島状半導体膜を示す。LCD基板に用いるTFTは、本実施例の構成に限定されるものではない。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
実施例3により作製される液晶表示パネルによって、液晶テレビ受像機を完成させることができる。図17は液晶テレビ受像機の主要な構成を示すブロック図を示している。液晶表示パネル401には、画素部のみが形成されて走査線側駆動回路403と信号線側駆動回路402とがTAB方式により実装される場合と、画素部とその周辺に走査線側駆動回路403と信号線側駆動回路402とがCOG方式により実装される場合と、SASでTFTを形成し、画素部と走査線側駆動回路403を基板上に一体形成し信号線側駆動回路402を別途ドライバICとして実装する場合などがあるが、どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ404で受信した信号のうち、映像信号を増幅する映像信号増幅回路405と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路406と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路407などからなっている。コントロール回路407は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路408を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ404で受信した信号のうち、音声信号は、音声信号増幅回路409に送られ、その出力は音声信号処理回路410を経てスピーカ413に供給される。制御回路411は受信局(受信周波数)や音量の制御情報を入力部412から受け、チューナ404や音声信号処理回路410に信号を送出する。
この液晶表示モジュールを筐体に組みこんで、図25(A)に示すような、テレビ受像機を完成させることができる。勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
本実施例では、上記実施例のEL表示パネル又はLCDパネルをモジュール化した状態を、図18を参照して説明する。
図18(A)で示すモジュールは、画素部701の周辺に駆動回路が形成されたドライバICは、COG(Chip On Glass)方式で実装している。勿論、ドライバICは、TAB(Tape Automated Bonding)方式で実装してもよい。
基板700は対向基板703とシール材702によって固着されている。画素部701は、実施例3、4で示すように液晶を表示媒体として利用したものであってもよいし、実施例1、2で示すようにEL素子を表示媒体として利用するものであってもよい。ドライバIC705a、705b及びドライバIC707a、707b、707cは、単結晶の半導体又は多結晶の半導体を用いて形成した集積回路を利用することができる。ドライバIC705a、705b及びドライバIC707a、707b、707cには、FPC704a、704b、704cまたはFPC706a、706bを介して信号や電源が供給される。
図18(B)で示すモジュールは、ゲートドライバー712を基板700上に一体形成し、FPC710と接続したものである。ゲートドライバー712は、移動度の高いセミアモルファスシリコン(SAS)を用いて作製するのが望ましい。また、ソースドライバー709は、多結晶シリコンを用いて別途形成し、スティック状に分断したものを貼り付け、FPC711と接続した。なお、ゲートドライバー712も、多結晶シリコンを用いて別途形成し、スティック状に分断したものを用いてもよい。このように、ドライバー(駆動回路)部を、基板上に一体形成又はスティック状にして形成することにより、ICチップを多数貼り付ける方法に比べて工程を簡略化でき、また、基板スペースを有効利用することができる。
なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
本実施例では、半導体層をSASで形成することによって、走査線側の駆動回路を基板上に形成する場合について説明する。
図19は、1〜15cm2/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。
図19において500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。501はバッファ回路であり、その先に画素502が接続さる。
図20は、パルス出力回路500の具体的な構成を示したものであり、nチャネル型のTFT601〜613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。
また、バッファ回路501の具体的な構成を図21に示す。バッファ回路も同様にnチャネル型のTFT620〜636で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。
なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
本発明に係る液晶表示装置は、図24に示す液滴吐出システムによって形成するのがよい。まず、CAD、CAM、CAE等の回路設計ツール2400によって、回路設計が行われ、所望の薄膜及びアライメントマーカーの配置箇所を決定する。
次に、設計された薄膜及びアライメントマーカーの配置箇所を含む薄膜パターンのデータ2401は、記録媒体又はLAN(Local Area Network)等の情報網を介して、液滴吐出装置を制御するコンピュータ2402に入力される。そして、薄膜パターンのデータ2401に基づいて、液滴吐出手段2403が有するノズル(筒状の、先の細い穴から液体や気体を噴出させる装置)のうち、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルが決定され、続いて、液滴吐出手段2403の走査経路(移動経路)が決定される。なお、予め最適なノズルが決まっている場合いは、該ノズルの移動経路のみを設定すればよい。
次に、該薄膜が形成される基板2404上にフォトリソグラフィー技術やレーザー光を用いて、アライメントマーカー2417を形成する。そして、アライメントマーカーが形成された基板を液滴吐出装置内のステージ2416に設置し、該装置に具備された撮像手段2405によりアライメントマーカーの位置を検出し、画像処理装置2406を介して、コンピュータ2402に位置情報2407として入力される。コンピュータ2402では、CAD等により設計された薄膜パターンのデータ2401と、撮像手段2405によって得られるアライメントマーカーの位置情報2407とを照らし合わせて、基板2404と液滴吐出手段2403との位置合わせを行う。
その後、コントローラ2408によって制御された液滴吐出手段2403が、決定された走査経路に従って、組成物2418を吐出することにより、所望の薄膜パターン2409が形成される。なお、組成物の吐出量は、吐出口の径を選択することにより、適宜調整することができるが、吐出口の移動速度、吐出口と基板との間隔、組成物の吐出速度、吐出空間の雰囲気、該空間の温度、湿度等のあらゆる条件によって微妙に異なってくるため、これらの条件も制御できるようにすることが望ましい。これらは、予め実験、評価によって最適な条件を求めておき、組成物の材料毎にデータベース化しておくのがよい。
ここで、薄膜パターンデータとしては、例えば、液晶表示装置、EL表示装置等に用いられるアクティブマトリクス型TFT基板の回路図等が挙げられる。図24中の円内の回路図は、このようなアクティブマトリクス型TFT基板に用いられる導電膜を模式的に示したものである。2421は所謂ゲート配線、2422はソース信号線(2nd配線)、2423は画素電極又は正孔注入電極若しくは電子注入電極を指す。また、2420は基板、2424はアライメントマーカーを示している。当然、薄膜パターン2409は、薄膜パターン情報におけるゲート配線2421に対応するものである。
また、液滴吐出手段2403は、ここでは、ノズル2410、2411、2412が一体化された構成となっているが、これに限定されるものではない。また、各ノズルは、それぞれ複数の吐出口2413、2414、2415を有している。上記薄膜パターン2409は、ノズル2410のうち、所定の吐出口2413を選択することによって形成されたものである。
なお、液滴吐出手段2403は、あらゆる線幅の薄膜パターンの作製に対応できるように、また、タクトタイムを向上させるため、吐出口径、吐出量、又はノズルピッチの異なる複数のノズルを備えておくのが望ましい。また、吐出口の間隔はできる限り狭い方が望ましい。また、一辺が1m以上から6畳程度の大面積の基板に対して、スループットの高い吐出を行うために、1m以上の長さを有するノズルを備えておくことが望ましい。また、伸縮機能を備え、吐出口の間隔を自由に制御することができるようにしてもよい。また、高解像度、即ち、滑らかなパターンを描画するために、ノズル又はヘッドが斜めに傾くようにしておくのが望ましい。これによって、矩形状など、大面積の描画が可能となる。
また、ヘッドのノズルピッチを変えたものを一つのヘッドに平行に備え付けてもよい。この場合、吐出口径は同じでもよいし、異ならせてもよい。
また、上記のように、複数のノズルを用いた液滴吐出装置となる場合には、私用していないノズルを収納するための、待機場所を設けておく必要がある。この待機場所には、またガス供給手段とシャワーヘッドを設けることにより、組成物の溶媒と同じ気体の雰囲気下に置換することができるため、乾燥をある程度防止することができる。さらに、清浄な空気を供給し、作業領域の埃を低減するクリーンユニット等を備え付けてもよい。
ただし、ノズルの仕様上、吐出口の間隔が狭くできないときには、ノズルピッチが表示装置における画素の整数倍となるように設計するとよい。これによってノズルをずらして組成物を吐出することができる。
また、撮像手段2405としては、CCD(電荷結合素子)のような光の強弱を電気信号に変換する能動素子を用いたカメラを用いればよい。
上述した方法は、基板2404を載せたステージ2416を固定し、液滴吐出手段2403を決定された経路に従って走査させることによって、薄膜パターン2409を形成するものである。それに対して、液滴吐出手段2403を固定し、薄膜パターンのデータ2401に基づいて決定された経路に従って、ステージ2416をXYθ方向に搬送させることによって、薄膜パターン2409を形成してもよい。この際、液滴吐出手段2403が複数のノズルを有している場合には、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルを決定する必要がある。
また、上述した方法は、ノズル2410の所定の一つの吐出口のみを用いて薄膜パターン2409を吐出形成するものであるが、形成する薄膜の線幅や膜厚に応じて、複数の吐出口を用いて組成物を吐出してもよい。
また、複数のノズルを用い、冗長機能を持たせてもよい。例えば、最初にノズル2412(又は2411)から組成物が吐出されるが、ノズル2410からも、同一の組成物が吐出されるよう吐出条件を制御することにより、前方のノズル2412において吐出口詰まり等の支障を来しても、後方のノズル2410から組成物を吐出することができるため、少なくとも配線の断線等を防止することが可能となる。
また、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、平坦な薄膜を、より短縮されたタクトタイムで形成することができる。この方法は、特にLCDにおける画素電極のように、組成物の吐出面積が大きく、かつ平坦性が要求されるような薄膜の形成に特に適している。
さらに、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、配線の線幅が異なるパターンを一度に形成することができる。
さらに、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、絶縁膜の一部に設けられたアスペクト比が高い開孔部に、組成物を充填させることができる。この方法によれば、ボイド(絶縁膜と配線の間に生じる虫食い状の孔)が生じることなく、平坦化された配線を形成することができる。
薄膜や配線の形成に用いられる液滴吐出システムにおいて、上記のごとく、薄膜パターンを示すデータを入力する入力手段と、前記データに基づいて、前記薄膜を構成する材料を含む組成物を吐出するためのノズルの移動経路を設定する設定手段と、基板上に形成されたアライメントマーカーを検出するための撮像手段と、前記ノズルの移動経路を制御する制御手段とを有する構成とすることにより、液滴吐出時におけるノズル又は基板の移動経路を的確に制御する必要がある。液滴吐出システムを制御するコンピュータに組成物吐出条件制御プログラムを読み込ませることにより、吐出する組成物やそのパターンに応じて、ノズル又は基板移動速度、組成物の吐出量・噴射距離・噴射速度、吐出環境の雰囲気・温度・湿度、基板加熱温度などの諸条件も的確に制御することができる。
これによって、所望の太さ、厚さ、形状を有する薄膜や配線を、短いタクトタイム、高スループットの下で、所望の箇所に精度良く作製することができ、ひいては、それらの薄膜や配線を用いて作製したTFTのような能動素子、該能動素子を用いて作製した液晶ディスプレイ(LCD)、有機ELディスプレイのような発光装置、LSI等の製造歩留まりを向上させることができる。特に、本発明を用いることにより、任意の場所に薄膜や配線のパターンを形成でき、形成するパターンの太さ、厚さ、形状も調整できるので、大面積の能動素子基板等も、低コストで歩留まり良く製造することができる。
実施例2、4、5のモジュールを用いた電子機器の一例として、図25に示すテレビ受像器、携帯書籍(電子書籍)、携帯電話を完成させることができる。
図25(A)のテレビ受像器は、筐体2001に液晶又はEL素子を利用した表示用モジュール2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信可能な構成とすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。
また、テレビ受像器にも、主画面2003の他にサブ画面2008を第2の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用モジュールで形成し、サブ画面をEL表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。
図25(B)は携帯書籍(電子書籍)であり、本体3101、表示部3102、3103、記憶媒体3104、操作スイッチ3105、アンテナ3106等を含む。
図25(C)は携帯電話であり、3001は表示用パネル、3002は操作用パネルである。表示用パネル3001と操作用パネル3002とは接続部3003において接続されている。接続部3003における、表示用パネル3001の表示部3004が設けられている面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部3005、電源スイッチ3007、音声入力部3008、アンテナ3009を有している。
いずれにしても、本発明により工程数が簡略化されるので、大画面で、かつ、低コストでテレビ受像器、携帯書籍、携帯電話を歩留まりよく製造することができる。
本実施例では、図1で説明したコンタクトホール形成の際のマスクパターンの粒径と溶質濃度依存性について以下に説明する。
まず、170度に加熱したホットプレート上に、ガラス基板及びその周囲にフルオロアルキルシラン(FAS)が設けられたトレイを設置した。この後、トレイを封して10分加熱してガラス基板の表面にFASを吸着させた。この後、ガラス基板表面をエタノールで洗浄した。次に、FAS上のコンタクトホールを形成する箇所に、マスクパターンを形成する組成物を液滴吐出法により選択的に吐出し、溶媒が蒸発する温度で熱処理した。ここでは、120℃で10分間加熱した。
本実施例では、マスクパターンを形成する組成物の溶質の濃度を変化させた時の、FAS上に形成されるマスクパターンの粒径を測定した。本実施例では、マスクパターンを形成する組成物として、試料(a)、試料(b)、又は試料(c)を用いた。試料(a)〜試料(c)はそれぞれ、(a)溶質にポリイミド、溶媒にγブチロラクトンを有する溶液(東レ製、DL1602)、(b)溶質にポリビニルアセテート(PVAC)、溶媒にγブチロラクトンを有する溶液、(c)溶質にポリビニルアセテート(PVAC)、溶媒にエチルセロソルブ:ブチルセロソルブ=1:1を有する溶液に対応している。本実施例では、マスクパターンを形成する組成物を希釈する溶媒の量を変えることで溶質の濃度を変化させ、それぞれの濃度に対して粒径を5回ずつ測定した。表1に試料(a)の結果、表2に試料(b)の結果、表3に試料(c)の結果をそれぞれ示す。図26に表1〜表3の結果をまとめて図示した。
Figure 2005244205
Figure 2005244205
Figure 2005244205
図26に示すように、FASを形成した基板上にマスクパターンを形成する組成物を吐出した時、溶質の濃度を制御することによりマスクパターンの粒径を制御することができた。また、溶質の濃度の低減によりマスクパターンの粒径が縮小した。従って、FASを形成した基板上にマスクパターンを形成する組成物を吐出すると、溶質の濃度を制御することによりコンタクトホール径を制御することが可能であり、溶質の濃度の低減によりコンタクトホール径を縮小することが可能である。
本発明のごとく、半導体層、導電層又は絶縁層の上方に島状有機膜を選択的に形成し、前記島状有機膜の周囲に絶縁膜を形成することで、従来のレジストマスクを用いた露光・現像プロセス等を経ることなくコンタクトホール及び絶縁膜を形成できるため、工程を大幅に簡略化することができる。また、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することができる。
これらの効果を有する本発明は、実施例でも挙げたように、逆スタガ型TFT、トップゲート型TFT等、種々のタイプの半導体装置の作製方法に適用できる。また、該半導体装置を用いたアクティブマトリクス型基板の作製や、該基板を用いた液晶表示装置、EL表示装置等のディスプレイ、さらにはLSIの分野における、コンタクトホールの開孔においても応用することができ、その利用分野は多岐に渡る。
本発明に係るコンタクトホールの作製工程図 本発明に係る半導体装置の作製工程図(チャネル保護型TFT) 本発明に係る半導体装置の作製工程図(チャネル保護型TFT) 本発明に係る半導体装置の作製工程図(チャネルエッチ型TFT) 本発明に係る半導体装置の作製工程図(チャネルエッチ型TFT) 本発明に係る半導体装置の作製工程図(トップゲート型TFT) 本発明に係る半導体装置の作製工程図(トップゲート型TFT) 下地前処理の説明図 (A)本発明に係るEL表示装置の画素上面図(順積み) (B)回路図 (A)本発明に係るEL表示装置の画素上面図(逆積み) (B)回路図 本発明に係るEL表示装置の作製工程図 トップエミッション型、ボトムエミッション型、デュアルエミッション型発光装置の説明図 本発明を用いたELテレビ受像機の主要な構成を示すブロック図 本発明に係る液晶表示装置の画素上面図 本発明に係る液晶表示装置の作製工程図 液晶滴下システムの説明図 本発明を用いた液晶テレビ受像機の主要な構成を示すブロック図 EL表示パネル又はLCDパネルをモジュール化した状態を説明する図 本発明を利用した表示用パネルをモジュール化した状態の説明図 本発明を用いた表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(パルス出力回路) 本発明を用いた表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路) シランカップリング剤で改質されたガラスの表面構造を説明する図。 導電粒子の構造の説明図 液滴吐出システムの説明図 本発明を用いて作製された電子機器の一例を示す図 マスクパターンの粒径と溶質濃度依存性を示す図
符号の説明
10 基板
11 導電膜又は半導体膜
12 有機膜
13 マスクパターン
14 島状有機膜
15 絶縁膜
16 コンタクトホール
17 導電体
100 基板
101 ノズル
102 ゲート電極
103 酸化チタン膜
104 ゲート絶縁膜
104a SiNx膜
104b SiOx膜
104c SiNx膜
105 半導体膜
106 絶縁膜
107 マスクパターン
108 チャネル保護膜
109 n型半導体膜
110 第2のマスクパターン
111 半導体膜
112a ソース領域
112b ドレイン領域
113 有機膜
114 第3のマスクパターン
115 島状有機膜
116 層間絶縁膜
117 コンタクトホール
118a ソース配線
118b ドレイン配線
119 チャネル領域

Claims (27)

  1. 半導体層、導電層又は絶縁層の上方に有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することを特徴とするコンタクトホールの形成方法。
  2. 半導体層、導電層又は絶縁層の上方に、シランカップリング剤からなる有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することを特徴とするコンタクトホールの形成方法。
  3. 半導体層、導電層又は絶縁層の上方に、フッ素を含む雰囲気下でのプラズマ処理によって有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することを特徴とするコンタクトホールの形成方法。
  4. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成することを特徴とする半導体装置の作製方法。
  5. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に、シランカップリング剤からなる有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成することを特徴とする半導体装置の作製方法。
  6. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に、フッ素を含む雰囲気下でのプラズマ処理によって有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成することを特徴とする半導体装置の作製方法。
  7. 請求項5において、
    前記シランカップリング剤は、FAS(フルオロアルキルシラン)であることを特徴とする半導体装置の作製方法。
  8. 請求項4乃至7のいずれか一項において、
    前記マスクパターンは、PVA(ポリビニルアルコール)又はポリイミドからなることを特徴とする半導体装置の作製方法。
  9. 請求項4乃至8のいずれか一項において、
    前記絶縁膜は、ポリイミド系樹脂、アクリル系樹脂、ポリアミド系樹脂、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料からなることを特徴とする半導体装置の作製方法。
  10. 請求項4乃至9のいずれか一項において、
    前記絶縁膜は、スリットコーター法又はスピンコート法によって形成される半導体装置の作製方法。
  11. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成し、
    前記導電体の上方に有機化合物又は無機化合物を含む層を設けることを特徴とするEL表示装置の作製方法。
  12. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に、シランカップリング剤からなる有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成し、
    前記導電体の上方に有機化合物又は無機化合物を含む層を設けることを特徴とするEL表示装置の作製方法。
  13. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に、フッ素を含む雰囲気下でのプラズマ処理によって有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成し、
    前記導電体の上方に有機化合物又は無機化合物を含む層を設けることを特徴とするEL表示装置の作製方法。
  14. 請求項12において、
    前記シランカップリング剤は、FAS(フルオロアルキルシラン)であることを特徴とするEL表示装置の作製方法。
  15. 請求項11乃至14のいずれか一項において、
    前記マスクパターンは、PVA(ポリビニルアルコール)又はポリイミドからなることを特徴とするEL表示装置の作製方法。
  16. 請求項11乃至15のいずれか一項において、
    前記絶縁膜は、ポリイミド系樹脂、アクリル系樹脂、ポリアミド系樹脂、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料からなることを特徴とするEL表示装置の作製方法。
  17. 請求項11乃至16のいずれか一項において、
    前記絶縁膜は、スリットコーター法又はスピンコート法によって形成されるEL表示装置の作製方法。
  18. 請求項11乃至17のいずれか一項によって作製されたEL表示装置を用いたテレビ受像機(双方向通信可能なものを含む。)。
  19. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成し、
    前記導電体の上方に液晶層を設けることを特徴とする液晶表示装置の作製方法。
  20. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に、シランカップリング剤からなる有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成し、
    前記導電体の上方に液晶層を設けることを特徴とする液晶表示装置の作製方法。
  21. 基板の上方にゲート電極を形成し、
    前記ゲート電極に接して、かつゲート絶縁膜を介して半導体層を形成し、
    前記半導体層の上方に、フッ素を含む雰囲気下でのプラズマ処理によって有機膜を形成し、
    前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、
    前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、
    前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することによりコンタクトホールを形成し、
    前記コンタクトホールに導電体を形成し、
    前記導電体の上方に液晶層を設けることを特徴とする液晶表示装置の作製方法。
  22. 請求項に20おいて、
    前記シランカップリング剤は、FAS(フルオロアルキルシラン)であることを特徴とする液晶表示装置の作製方法。
  23. 請求項19乃至22のいずれか一項において、
    前記マスクパターンは、PVA(ポリビニルアルコール)又はポリイミドからなることを特徴とする液晶表示装置の作製方法。
  24. 請求項19乃至23のいずれか一項において、
    前記絶縁膜は、ポリイミド系樹脂、アクリル系樹脂、ポリアミド系樹脂、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料からなることを特徴とする液晶表示装置の作製方法。
  25. 請求項19乃至24のいずれか一項において、
    前記絶縁膜は、スリットコーター法又はスピンコート法によって形成される液晶表示装置の作製方法。
  26. 請求項19乃至25のいずれか一項において、
    前記液晶層は、液晶滴下法によって設けられることを特徴とする液晶表示装置の作製方法。
  27. 請求項19乃至26のいずれか一項によって作製された液晶表示装置を用いたテレビ受像機(双方向通信可能なものを含む。)。
JP2005019248A 2004-01-29 2005-01-27 半導体装置の作製方法 Expired - Fee Related JP4667051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005019248A JP4667051B2 (ja) 2004-01-29 2005-01-27 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004022039 2004-01-29
JP2005019248A JP4667051B2 (ja) 2004-01-29 2005-01-27 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005244205A true JP2005244205A (ja) 2005-09-08
JP2005244205A5 JP2005244205A5 (ja) 2008-03-06
JP4667051B2 JP4667051B2 (ja) 2011-04-06

Family

ID=35025563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019248A Expired - Fee Related JP4667051B2 (ja) 2004-01-29 2005-01-27 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4667051B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227618A (ja) * 2004-02-13 2005-08-25 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2007189234A (ja) * 2006-01-13 2007-07-26 Icf Technology Co Ltd 基板構造及び該基板構造上に薄膜パターン層を形成する方法
JP2007324510A (ja) * 2006-06-05 2007-12-13 Sony Corp 半導体装置の製造方法
JP2008227498A (ja) * 2007-03-09 2008-09-25 Korea Electronics Telecommun n型及びp型CISを含む薄膜トランジスタ及びその製造方法
JP2009019266A (ja) * 2007-06-15 2009-01-29 Mec Kk シランカップリング剤皮膜の形成方法
JP2010123759A (ja) * 2008-11-19 2010-06-03 Mitsubishi Electric Corp 太陽電池用基板の粗面化方法および太陽電池セルの製造方法
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法
JP2012204657A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 回路基板の製造方法
KR101235510B1 (ko) 2007-12-31 2013-02-20 인텔 코오퍼레이션 미세 라인 및 간격 패키징 응용을 위한 고밀도 금속 배선을 형성하는 방법과 그에 의해 형성된 구조체
JP2013038404A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013073813A (ja) * 2011-09-28 2013-04-22 Toppan Printing Co Ltd 有機エレクトロルミネッセンスパネルの製造方法
JP2014131014A (ja) * 2012-11-28 2014-07-10 Shin Etsu Chem Co Ltd 透明酸化物電極用表面修飾剤、表面修飾された透明酸化物電極、及び表面修飾された透明酸化物電極の製造方法
JP2019083345A (ja) * 2009-05-29 2019-05-30 株式会社半導体エネルギー研究所 半導体装置
JP2019165192A (ja) * 2018-03-20 2019-09-26 シャープ株式会社 アクティブマトリクス基板
JP2019179923A (ja) * 2009-03-05 2019-10-17 株式会社半導体エネルギー研究所 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566575B2 (ja) * 2004-02-13 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2005227618A (ja) * 2004-02-13 2005-08-25 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2007189234A (ja) * 2006-01-13 2007-07-26 Icf Technology Co Ltd 基板構造及び該基板構造上に薄膜パターン層を形成する方法
JP2007324510A (ja) * 2006-06-05 2007-12-13 Sony Corp 半導体装置の製造方法
JP2008227498A (ja) * 2007-03-09 2008-09-25 Korea Electronics Telecommun n型及びp型CISを含む薄膜トランジスタ及びその製造方法
JP2009019266A (ja) * 2007-06-15 2009-01-29 Mec Kk シランカップリング剤皮膜の形成方法
KR101235510B1 (ko) 2007-12-31 2013-02-20 인텔 코오퍼레이션 미세 라인 및 간격 패키징 응용을 위한 고밀도 금속 배선을 형성하는 방법과 그에 의해 형성된 구조체
JP2010123759A (ja) * 2008-11-19 2010-06-03 Mitsubishi Electric Corp 太陽電池用基板の粗面化方法および太陽電池セルの製造方法
JP2019179923A (ja) * 2009-03-05 2019-10-17 株式会社半導体エネルギー研究所 表示装置
JP2019083345A (ja) * 2009-05-29 2019-05-30 株式会社半導体エネルギー研究所 半導体装置
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法
JP2012204657A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 回路基板の製造方法
JP2013038404A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013073813A (ja) * 2011-09-28 2013-04-22 Toppan Printing Co Ltd 有機エレクトロルミネッセンスパネルの製造方法
JP2014131014A (ja) * 2012-11-28 2014-07-10 Shin Etsu Chem Co Ltd 透明酸化物電極用表面修飾剤、表面修飾された透明酸化物電極、及び表面修飾された透明酸化物電極の製造方法
JP2019165192A (ja) * 2018-03-20 2019-09-26 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
JP4667051B2 (ja) 2011-04-06

Similar Documents

Publication Publication Date Title
JP4667051B2 (ja) 半導体装置の作製方法
KR101123749B1 (ko) 콘택홀의 형성방법, 반도체장치의 제조방법,액정표시장치의 제조방법 및 전계발광 표시장치의 제조방법
US7572718B2 (en) Semiconductor device and manufacturing method thereof
US8518728B2 (en) Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
US7868957B2 (en) Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7642038B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7598129B2 (en) Light-emitting device and method for manufacturing the same
JP4712361B2 (ja) 薄膜トランジスタの作製方法
JP4522904B2 (ja) 半導体装置の作製方法
JP2005150710A (ja) 半導体素子の作製方法
JP4712352B2 (ja) 発光装置の作製方法
JP4583904B2 (ja) 表示装置の作製方法
JP4877868B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4667051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees