JP2005244082A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2005244082A
JP2005244082A JP2004054545A JP2004054545A JP2005244082A JP 2005244082 A JP2005244082 A JP 2005244082A JP 2004054545 A JP2004054545 A JP 2004054545A JP 2004054545 A JP2004054545 A JP 2004054545A JP 2005244082 A JP2005244082 A JP 2005244082A
Authority
JP
Japan
Prior art keywords
core
main surface
jig
wiring board
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004054545A
Other languages
English (en)
Inventor
Toshiya Asano
俊哉 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004054545A priority Critical patent/JP2005244082A/ja
Publication of JP2005244082A publication Critical patent/JP2005244082A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 加工用治具を用いる配線基板の製造方法で、配線基板の反りを更に低減でき、配線基板を加工用治具から取り出しやすい配線基板の製造方法を提供する。
【解決手段】 コア収容部を有する板状の加工用治具を用意し、
コア収容部にコア基板を収容する工程と、
加工用治具およびコア基板の一方の主表面に接着剤を接着する工程と、
加工用治具およびコア基板の接着されていない主表面に、誘電体層および配線層を交互に積層する積層体形成工程と、
加工用治具ごと切断して、配線基板を個分けする切断工程と、
を備える。
【選択図】図11

Description

本発明は配線基板の製造方法に関するものである。
多層プリント配線基板を製造する方法にビルドアップ法がある。これは、コア基板上に、絶縁樹脂材からなる層間誘電体膜を用いて誘電体層を積層形成し、その上に配線層を形成することで多層化される。また、絶縁樹脂材からなる層間絶縁膜は、コア基板上に被覆形成させた後に硬化処理がなされることで、所定の誘電体層となるものである。つまり、ビルドアップ法を用いることで、コア基板上に、誘電体層および配線層を有するビルドアップ層(以下、積層体とも記す)が形成されることになる。
上記積層体では、誘電体層を隔てた2つの配線層をなす配線パターンがビアと呼ばれる層間導体により電気的に接続される。このビアは誘電体層に孔設されるビアホールに導体をメッキすることにより形成される。このビアホールの形成には、主に2つの方法が用いられている。1つは、層間誘電体膜に感光性樹脂成分を含有させ誘電体層に感光性を付与させるとともに、マスクを通して紫外線を誘電体層に照射し露光、現像することにより、所定位置にビアホールのパターンを形成させるものである。もう1つは、積極的に層間誘電体膜に感光性樹脂成分を含有させることなく、レーザを用いて、誘電体層の所定位置にビアホールのパターンを形成させるものである。
上述のような形態とされる積層体であるが、この積層体が形成された多層プリント配線基板には、コア基板の一方の主表面上にのみ積層体が形成された片面積層配線基板と、コア基板の両主表面上に積層体が形成された両面積層配線基板とがある。これら片面積層配線基板および両面積層配線基板は、使用用途に応じて適宜どちらかの形態になるように製造される。
従来から、配線基板を製造する場合は複数の配線基板に対応した大きなコア基板を用意して、これに複数の配線基板に対応した配線積層体を形成する方法が採用されてきた。その後、この連結配線基板を切断し、個々の配線基板に個分けするのである。このように一挙に製造することで、生産効率を高め、製造コストを下げることがなされてきた。しかしながらこのような製造方法ではコア基板が大きいために、コア基板と積層体の熱膨張率差に起因する反りを生じやすい。特に片面積層配線基板では、片面にしか積層体が形成されないため大きな反りを生じやすい問題があった。反りが大きいと、ビアや配線の位置ずれが大きくなり、配線基板の製造歩留まりを低下させる原因となる。
本発明者らは、このような問題を解決するために、個々の配線基板の大きさに対応した複数のコア基板を加工用治具に収容し、その後で積層体を形成することで、反りの少ない配線基板を製造する方法を開発し、下記特許文献にて開示した。大きなコア基板を用いず、個々の配線基板の大きさに対応した比較的小さなコア基板を使うことで、配線基板の反りを小さくすることが可能となる。
特開2003−133687号公報
しかしながら上記製造方法では、配線基板を個分けする時に、加工用治具から配線基板を取り出しにくい問題があった。また、上記製造方法を用いても、配線基板には依然として反りが生じる問題があった。
本発明は上述のような事情を背景になされたもので、特に、加工用治具を用いる配線基板の製造方法で、配線基板の反りを更に低減でき、配線基板を加工用治具から取り出しやすい配線基板の製造方法を提供することを課題とする。
課題を解決するための手段および発明の効果
上記課題を解決するために本発明の配線基板の製造方法は、第一コア主表面および第二コア主表面を有するコア基板の、少なくとも一方の主表面に誘電体層および配線層を有する積層体を形成する配線基板の製造方法であって、第一治具主表面と、第二治具主表面と、コア収容部とを有する加工用治具を用意し、加工用治具のコア収容部にコア基板を収容するコア基板収容工程と、加工用治具の第二治具主表面およびコア基板の第二コア主表面とに接着剤を接着する接着工程と、加工用治具の第一治具主表面に、収容されたコア基板とともに、誘電体層および配線層を交互に積層することで、第一コア主表面に積層体を形成する積層体形成工程と、加工用治具ごと切断することにより配線基板を個分けする切断工程と、を含むことを主要な特徴とする。
また、本発明の配線基板の製造方法は、第一コア主表面および第二コア主表面を有するコア基板の、少なくとも一方の主表面に誘電体層および配線層を有する積層体を形成する配線基板の製造方法であって、第一治具主表面と、第二治具主表面と、コア収容部とを有する加工用治具を2枚用意し、各加工用治具のコア収容部にコア基板を収容するコア基板収容工程と、第一の加工用治具の第二治具主表面および第一冶具側コア基板の第二コア主表面と、第二の加工用治具の第一治具主表面および第二冶具側コア基板の第一コア主表面とを、接着剤で接着する接着工程と、第一の加工用治具の第一治具主表面と、第二の加工用治具の第二治具主表面との少なくとも一方に、収容されたコア基板とともに、誘電体層および配線層を交互に積層することで、第一コア主表面と第二コア主表面の少なくとも一方に積層体を形成する積層体形成工程と、接着剤で接着された第一コア主表面および第二コア主表面を剥離する剥離工程と、加工用治具ごと切断することにより配線基板を個分けする切断工程と、を含むことを主要な特徴とする。
上記加工用治具には有底または無底(貫通孔)のコア収容部が形成されており、このコア収容部にコア基板を収容する。コア収容部が有底の場合、コア収容部の底部とコア基板とを第一の接着剤で接着する。コア収容部が無底の場合は、加工用治具の一方の治具主表面に、収容したコア基板のコア主表面とともに第一の接着剤を塗布する。接着剤は、例えばエポキシ樹脂(例えば、ガラス布やアラミド繊維布等の基材にエポキシ樹脂やポリイミド樹脂などの合成樹脂を含浸し、乾燥させて半硬化させて得られたプリプレグ)を使用する。その後、コア主表面に、加工用治具とともに、誘電体層および配線層を交互に積層する積層体形成工程を施す。
片面積層配線基板を製造する場合は、加工用治具を2枚用意し、各加工用治具のコア収容部にそれぞれコア基板を収容した上で、2枚の加工用治具をコア基板とともに接着剤で接着すると良い。このようにした後で、両方のコア主表面に一度に積層体を形成すれば、片面ずつ積層体を形成する場合に比べて製造効率が2倍になる。
積層体形成工程終了後、コア基板を加工用治具から分離して個々の配線基板を得る。上述したように2枚の加工用治具を接着する場合は、離型シートを介して接着すると、配線基板を分離しやすくなるのでよい。
コア収容部とコア基板との隙間に存在する空気を追い出すため、次のような工程を加えてもよい。それは、加工用治具の治具主表面に収容したコア基板のコア主表面とともに圧力をかける工程であり、その結果、圧縮された第一の接着剤が隙間を充填するのである。このようにすると、充填した接着剤が空気を追い出すので、たとえ積層体を形成する工程において温度が高くなっても、空気の膨張によって積層体が剥離する不具合が低減できる。
上記コア収容部は、有底でも無底(貫通孔)でもよいが、貫通孔であることが望ましい。コア収容部が有底であると、上記隙間充填工程を施した場合に、コア収容部の底部に存在する接着剤のみが隙間を充填する。それに対してコア収容部が貫通形成されていると、加工用治具の治具主表面に接着した接着剤と、コア基板に接着した接着剤との両方が隙間の充填に関与するので、隙間を充填する効率が高い。
上記コア収容部の大きさは、収容するコア基板の大きさに対応していることが望ましい。このようにすると、コア収容部に1つずつコア基板を収容することが可能となる。一つのコア収容部に複数のコア基板を収容する構造と比べて、熱膨張差による熱収縮が生じにくく、より反りの問題が生じにくくなる。
また、加工用治具には、複数のコア収容部が形成されていることが望ましい。一度に多数の配線基板を取得することができ、より効率のよい製造が可能となる。
さらに、2枚の加工用治具を使用する場合は、それぞれの加工用治具に形成されたコア基板の位置が合うように、2枚の加工用治具を接着することが望ましい。コア基板の位置が合っていると、後の工程で配線基板を個分けするために、例えば加工用治具と配線基板の隙間を加工用治具ごと切断した場合、切断具によってコア基板を損傷してしまうこともないからである。
コア収容部とコア基板の隙間が接着剤で充填されている場合は特に、個々の配線基板を加工用治具から取り出しにくい。そこで本発明では、コア収容部とコア基板の隙間を、加工用治具ごと切断して、配線基板を個分けする。そのため、加工用治具は切断しやすい材料からなることが望ましく、特に高分子材料製であることが望ましい。
上記コア基板はアルミナ、窒化アルミニウム、ガラスセラミック、低温焼成セラミックなどのセラミックでも、エポキシ樹脂、BT樹脂などの樹脂でも、あるいはガラス−エポキシ樹脂複合材料、セラミック−樹脂複合材料などの複合材料などであってもよい。しかし特にセラミックが望ましい。その理由は、配線基板にはICが接続されるのであるが、高分子材料は熱膨張係数が17〜20ppm/℃と大きいので、ICを接続したときに接続不良が発生する場合があるからである。セラミックの熱膨張係数は6ppm/℃以下なので、この点において高分子材料よりも好ましい。さらには、低温焼成セラミックがより好ましい。その理由は、コア基板を作成するときに、電気抵抗の低い銅を使った配線を内部に形成しつつセラミックを焼成するのであるが、高い温度をかけると配線が溶けてしまうからである。
また、本発明の配線基板の製造方法は、加工用治具から分離したコア基板には接着剤がソルダーレジスト層として残されており、該ソルダーレジスト層が配線基板の反り防止層を兼ねる。このようにすると、個々のコア基板に別途ソルダーレジスト層を形成する工程が省略できる。また、接着剤と積層体の熱膨張係数が略等しい場合、それらの熱収縮がコア基板の両面でバランスするので、配線基板の反りが小さくなる。すなわち、ソルダーレジストに反り防止層としての機能を兼ねさせることが可能となる。このようにするために、接着剤および積層体の熱膨張係数が略等しくなるように、予め材料の選定をしておくとよい。
以下、本発明の実施の形態を、図面を用いて説明する。
図1は、配線基板の一実施形態を示す概略断面図である。配線基板1は、以下のような構造を有する。低温焼成セラミックで構成されたコア基板100の両表面に、所定のパターンにコア配線層3,13がそれぞれ形成されている。これらコア配線層3,13はコア基板100の表面の大部分を被覆するように形成され、電源層または接地層として用いられるものである。他方、コア基板100にはドリルまたはレーザ等により穿設されたスルーホール12が形成され、その内壁面にはコア配線層3,13を互いに導通させるスルーホール導体30が形成される。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア配線層3の上層には、第一層目の誘電体層4が形成されている。さらに、その表面には第一層目の配線層5がCuメッキにより形成されている。コア配線層3と配線層5とはビア導体32により層間接続がなされている。同様にして、さらに第一層目の配線層5の上層には第二層目の誘電体層4が形成されており、誘電体層4の表面には第二層目の配線層5がCuメッキにより形成されている。これら第一層目および第二層目の配線層5は、ビア導体32により層間接続されている。
第二層目の誘電体層4上には第二層目の配線層5と導通する下地導電性パッド10が多数設けられている。これら下地導電性パッド10は、配線層5の表面に、図示しない無電解Ni−PメッキおよびAuメッキが施される。第二層目の配線層5が形成されている側には、配線層5を覆う形でソルダーレジスト層8が形成されている。一方、コア配線層13が形成されている側には、コア配線層13を覆うようにソルダーレジスト40が形成されている。ソルダーレジスト40は、製造途中において使用された接着剤を残したものであり、本発明においては積極的に残すことで、ソルダーレジストとして使用するとともに、反り防止効果を高めている。また、コア配線層13側にも、同様に該層13と導通する下地導電性パッド17が多数設けられている。
下地導電性パッド10は図2(a)に示すように、基板のほぼ中央部分に正方形状に配列し、各々その上に形成されたハンダバンプ11とともにICチップ等の電子部品を実装させる際の搭載部となる。一方、下地導電性パッド17は図2(b)に示すように配列し、配線基板をマザーボードや他の配線基板に接続させることができる形態とされる。
本発明に用いるコア基板100は、加工用治具に収容する前に、スルーホール12、スルーホール導体30、樹脂製穴埋め材31、コア配線層3,13が予め形成されている。その工程例を図3を用いて説明する。まず、第一コア主表面CP1および第二コア主表面CP2に、銅箔23,33を全面に貼り付ける(図3(a))。その後、コア基板100の所定の位置に、ドリルまたはレーザを用いて、コア基板100の両表面を貫通するように複数のスルーホール12を形成する(図3(b))。次に、スルーホール12の内壁に、予めPdなどを含むメッキ触媒を付着した後、コア基板100の全面に対して無電解銅メッキおよび電解銅メッキを施す。すると、図3(c)に示すようにスルーホール12の内壁に、スルーホール導体30が形成される。その後、エポキシ樹脂等の樹脂製穴埋め材31を充填する。そしてコア基板100の両面に図示しない銅メッキ層を形成した後、エッチングレジストを使って所望の配線パターンを形成し、フォトレジストに覆われていない部分の銅メッキ層および銅箔23,33をエッチング除去すると、コア配線層3,13が形成される。
図4(a)は加工用治具200の断面図であり、図4(b)は同じく表面図である。加工用治具200は第一治具主表面JP1および第二治具主表面JP2を備え、第一治具主表面JP1および第二治具主表面JP2を貫通するように、コア収容部70が形成されている。加工用治具200は高分子材料製であるのが望ましい。
図5(a)及び図5(b)はそれぞれ、コア基板100を収容した加工用治具の断面図および表面図である。加工用治具とコア基板100の厚さは、図に示すように、略等しいことが望ましい。厚さが等しいと、コア主表面CP1と治具主表面JP1が面一となるとともに、コア主表面CP2と治具主表面JP2も面一となり、後で説明する積層体形成工程において平坦な面に積層体を形成することが可能となる。第一の加工用治具201の第二治具主表面JP2と第二の加工用治具202の第一主表面JP1には、収容したコア基板とともに接着剤40が塗布されている。接着剤の間には、図5(a)に示すように離型シート50を入れると、後の工程でコア基板及び加工用治具を剥離しやすくなる。離型シート50には、例えば2枚のポリエチレンフィルムの間に熱可塑性樹脂を介在させた樹脂モディファイドポリエチレン3層構造フィルム(商品名:パコタンプラス)のようなシートが用いられる。一方、後の工程で隙間60をダイシングして、加工用治具とコア基板を分離する作業が行われる。そのため、第一の加工用治具201側のコア基板と第二の加工用治具202側のコア基板は、図5(a)に示すように上下の位置が合うように接着しておき、上下の隙間60を一度にダイシングできるようにしておくのが望ましい。
コア基板100を加工用治具に収容するには、例えば図6のような工程がなされる。まず図6(a)に示すように、第一の加工用治具201と第二の加工用治具202の、各コア収容部70にコア基板100を収容する。次に、図6(b)に示すように、第一の加工用治具201の第二治具主表面JP2と、第二の加工用治具202の第一治具主表面JP1に、コア基板とともに接着剤40を塗布する。そして図6(c)に示すように、第二治具主表面JP2および第一治具主表面JP1を、各コア基板とともに離型シート50を介して接着する。
コア基板の収容は、図7のような工程としてもよい。まず図7(a)に示すように、第二の加工用治具202にのみコア基板100を収容する。次に図7(b)に示すように第二の加工用治具202の第一治具主表面JP1に接着剤40を塗布する。接着剤40の上に離型シート50を載せ、さらに接着剤40を塗布する。図7(c)に示すように、接着剤の上から第一の加工用治具201を接着する(加工用治具接着工程)。そして図7(d)に示すように、第一の加工用治具201のコア収容部70にコア基板100を収容する。
コア基板の収容は、図8のようにしてもよい。まず、図8(a)に示すように、第一の加工用治具201および第二の加工用治具202を、接着剤40と離型シート50を介して接着する。そして図8(b)に示すように、それぞれのコア収容部70にコア基板100を収容する。すると図8(c)の状態になる。
以上説明したようにコア基板を加工用治具に収容した後、図9に示す隙間充填工程を施してもよい。隙間充填工程においては、図9(a)及び図9(b)に示すように、加工用治具201,202にコア基板100を収容し、治具主表面をコア基板とともに接着剤40で接着したものに、接着剤40を接着していない加工用冶具の主表面側(第一の加工用治具202の第一治具主表面JP1、第二の加工用治具202の第一治具主表面JP2)にプレス機80を用いて真空熱プレスする。具体的には、圧力5.5kg/cm2、80℃の条件にてプレスして冶具に固定した後、圧力5.5kg/cm2、180℃の条件にて加熱硬化する。真空熱プレスすると図9(c)に示すように、接着剤40が隙間60に這い上がり、隙間を充填する。その結果、隙間60から空気を追い出すことができる。
次に、コア基板100に、加工用治具とともに積層体を形成する。積層体形成工程において高温状態が生じることがあるが、隙間60は接着剤40で充填されているので、隙間の空気が膨張することはなく、その結果、積層体が剥離するような不具合は生じにくい。積層体形成工程は、図10に示すようになされる。まず図10(a)に示すように、接着されていないコア主表面に、図示しない加工用治具とともに第一層目の誘電体層4を形成する。次に第一層目の誘電体層4の、所定の位置にレーザを照射してビアホールを形成する(図10(b))。または、誘電体層4を、感光性樹脂成分を含有させた感光性誘電体層として形成しておき、マスクを通して紫外線を照射し露光、現像することでビアホールを形成してもよい。次に誘電体層4に、図示しない銅メッキ層を形成した後、所定のパターンを有する図示しないエッチングレジストを形成する。エッチングレジストに覆われていない部分の銅メッキ層をエッチング除去すると、ビア導体32および配線層5が形成される。以上の工程を繰り返すことによって、誘電体層4と配線層5を交互に積層した積層体が形成される。
図11は、配線基板の個分工程を示したものである。図11(a)のように、積層体BUを形成した後、図11(b)に示すように、コア基板100を加工用治具とともに剥離する(剥離工程)。この際、剥離シート50を介しているので、容易に剥離できる。その後、図11(c)に示すように、コア基板と加工用治具の隙間60を加工用治具ごと切断して(切断工程)、配線基板を個分けする。後には加工用治具の切断片201’及び202’が残される。
本発明は、図12のように個分けすることもできる。図12(a)のように、積層体BUを形成した後、図12(b)に示すように、隙間60を加工用治具ごと切断する(切断工程)。加工用治具の切断片201’および202’が残される。そして図12(c)に示すように、接着された配線基板を剥離して(剥離工程)、配線基板を個分けする。
本切断工程では、コア基板と加工用治具の隙間60を切断しているが、コア基板100の間の加工用冶具を切断しても構わない。また、個分けした配線基板の周囲に残っている切断された加工用冶具或は、隙間60に充填されている接着剤を、研磨またはダイシングにより取り除く工程を備えていてもよい。
配線基板を個分けした後、コア基板100を接着していた接着剤40は熱処理を施して硬化される。その後、図1に示す下地導電性パッド17上部の接着剤40にレーザを照射して、下地導電性パッド17を開口させる。加工用治具から分離された配線基板は、接着剤40が残ったままの状態で最終製品とされる。つまり接着剤40は、ビルドアップ層が形成されていないコア主表面に直接、またはコア主表面に作られたコア配線パターン上に残されており、反り防止効果を有するソルダーレジスト層として使用される。
配線基板の一実施形態を示す断面図。 同じく(a)表面図及び(b)裏面図。 コア基板100の断面図。 加工用治具200の(a)断面図および(b)表面図。 コア基板100を加工用治具に収容した状態の(a)断面図および(b)表面図。 コア基板100を加工用治具に収容する工程の一実施形態。 図6とは別の工程図。 図6および図7とは別の工程図。 隙間充填工程の一実施形態を示す断面図。 積層体形成工程の断面図。 切断工程の一実施形態。 切断工程で、図11とは異なる実施形態。
符号の説明
1 配線基板
40 接着剤
60 隙間
70 コア収容部
100 コア基板
201 第一の加工用治具
202 第二の加工用治具

Claims (5)

  1. 第一コア主表面および第二コア主表面を有するコア基板の、少なくとも一方の主表面に誘電体層および配線層を有する積層体を形成する配線基板の製造方法であって、
    第一治具主表面と、第二治具主表面と、コア収容部とを有する加工用治具を用意し、
    前記加工用治具の前記コア収容部に前記コア基板を収容するコア基板収容工程と、
    前記加工用治具の前記第二治具主表面および前記コア基板の前記第二コア主表面とに接着剤を接着する接着工程と、
    前記加工用治具の前記第一治具主表面に、収容された前記コア基板とともに、前記誘電体層および前記配線層を交互に積層することで、前記第一コア主表面に前記積層体を形成する積層体形成工程と、
    前記加工用治具ごと切断することにより配線基板を個分けする切断工程と、
    を含むことを特徴とする配線基板の製造方法。
  2. 第一コア主表面および第二コア主表面を有するコア基板の、少なくとも一方の主表面に誘電体層および配線層を有する積層体を形成する配線基板の製造方法であって、
    第一治具主表面と、第二治具主表面と、コア収容部とを有する加工用治具を2枚用意し、
    各前記加工用治具の前記コア収容部に前記コア基板を収容するコア基板収容工程と、
    第一の前記加工用治具の前記第二治具主表面および第一冶具側コア基板の前記第二コア主表面と、第二の前記加工用治具の前記第一治具主表面および第二冶具側コア基板の前記第一コア主表面とを、接着剤で接着する接着工程と、
    前記第一の加工用治具の前記第一治具主表面と、前記第二の加工用治具の前記第二治具主表面との少なくとも一方に、収容された前記コア基板とともに、前記誘電体層および前記配線層を交互に積層することで、前記第一コア主表面と前記第二コア主表面の少なくとも一方に前記積層体を形成する積層体形成工程と、
    前記接着剤で接着された前記第一コア主表面および前記第二コア主表面を剥離する剥離工程と、
    前記加工用治具ごと切断することにより配線基板を個分けする切断工程と、
    を含むことを特徴とする配線基板の製造方法。
  3. 前記加工用治具の前記コア収容部は、前記第一治具主表面および第二治具主表面を貫通するように形成され、
    前記加工用治具の前記第一治具主表面および前記コア基板の前記第一コア主表面に圧力をかけることにより、圧縮された前記第一の接着剤が前記コア収容部と前記コア基板との隙間に入り、前記隙間を充填する隙間充填工程をさらに含む請求項1または請求項2に記載の配線基板の製造方法。
  4. 前記接着工程は、前記接着剤の間に離型シートを挟む形で接着することを特徴とする請求項1ないし請求項3のいずれか1項に記載の配線基板の製造方法。
  5. 前記加工用治具から分離したコア基板には前記接着剤がソルダーレジスト層として残されており、該ソルダーレジスト層が前記配線基板の反り防止層を兼ねる請求項1ないし請求項4のいずれか1項に記載の配線基板の製造方法。
JP2004054545A 2004-02-27 2004-02-27 配線基板の製造方法 Pending JP2005244082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004054545A JP2005244082A (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004054545A JP2005244082A (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005244082A true JP2005244082A (ja) 2005-09-08

Family

ID=35025467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004054545A Pending JP2005244082A (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005244082A (ja)

Similar Documents

Publication Publication Date Title
US8745860B2 (en) Method for manufacturing printed wiring board
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2011199077A (ja) 多層配線基板の製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
TWI466610B (zh) 封裝結構及其製作方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP5307922B2 (ja) プリント基板製造用キャリアの製造方法、及びプリント基板の製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR101694575B1 (ko) 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP6682963B2 (ja) 多層配線基板の製造方法及び剥離用積層基板
JP2005244082A (ja) 配線基板の製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2005244023A (ja) 配線基板の製造方法
JP2005244087A (ja) 配線基板の製造方法
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20070025493A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
JP2010258081A (ja) プリント基板の製造方法