JP2010258081A - プリント基板の製造方法 - Google Patents
プリント基板の製造方法 Download PDFInfo
- Publication number
- JP2010258081A JP2010258081A JP2009104033A JP2009104033A JP2010258081A JP 2010258081 A JP2010258081 A JP 2010258081A JP 2009104033 A JP2009104033 A JP 2009104033A JP 2009104033 A JP2009104033 A JP 2009104033A JP 2010258081 A JP2010258081 A JP 2010258081A
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- circuit
- plate
- insulating base
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】支持部材(4B)に導電層(4A)を積層して板状体を準備し、第1板状体(4)に形成された第1導体回路(2a)及びバンプ(3a)と第2板状体(4)に形成された第2導体回路(2b)とを、半硬化状態の絶縁基材(1)を介在させた状態で所要位置に対向して位置させ、加熱及び加圧して、絶縁基材(1)の第1面(1a)側に第1導体回路(2a)を、絶縁基材の第2面(1b)側に第2導体回路(2b)をそれぞれ埋め込ませると共に、絶縁基材(1)を貫通させたバンプ(3a)により第1導電回路(2a)と第2導電回路(2b)の層間を電気的に接続させた後に、絶縁基材(1)を硬化させ、その後に導電層を含む板状体を除去してプリント基板を製造する。
【選択図】図7
Description
そこで、両面基板の層間接続を確保する方法として、導電材料からなる接続粒子を絶縁基材に形成した貫通穴(ビア)に配置し、この絶縁材料の両面に導電部材を重ね合わせて加熱、加圧して導電部材間を電気的に接続して両面プリント基板用材料を形成し、次いで導電部材に回路パターンを形成した両面プリント基板が知られている。(特許文献1)。
更に、プリント基板用材料の両面が平坦であっても、その後に形成される回路の高さ分だけプリント基板の両面に凹凸ができることとなり、即ち、プリント基板両面の平坦化は困難であった。
板状体の導電層は、この層上の微細孔によって、メッキにより形成する導体回路を固定するアンカー効果が得られ、形成させる導体回路が微細であってもバンプの形成時や絶縁基材への埋め込み転写時にも導体回路を保持して回路ずれや剥がれを防止する。
更に、加熱及び加圧により導体回路が絶縁基材に埋め込まれ、プリント基板の両面が平坦化されているので、回路の多層化が容易であり、それ故、請求項2に係る発明によれば、前記絶縁基材の第1面及び第2面の少なくとも一方側に多重化導体回路層を積層して多層化する工程を備えることを特徴とするプリント基板の製造方法が提供される。
を備えることを特徴とするプリント基板の製造方法が提供される。
先ず、本発明に係るプリント基板の製造方法により得られるリジット両面プリント基板A0について図1を参照して説明する。
両面プリント基板A0は、絶縁層である1枚の絶縁基材1と、その下面(第1面)1aと上面(第2面)1bにそれぞれ所要パターンが形成された導体回路2a、2bと、導体回路2a、2bを電気的に接続するバンプ3aにより構成されている。
本発明のバンプ3aは、後述するように、導体回路2aの所定位置にスクリーン印刷法により導電性ペーストを印刷し、乾燥させて形成される。このバンプ3aは後述する絶縁基材1を貫通することが容易なように先端が尖った円錐形状に形成され、図6に示される中間体A4が得られる。この時に用いる導電性ペーストとしては、例えばXH9626−7(商品名、ナミックス社製のはんだ代替用導電性接着剤)などをあげることができる。従って、バンプ3aの基端は導体回路2aに接合がなされ、先端は導体回路2bに加熱・加圧による接合がなされており、バンプ3aは、導体回路2a、2b間を電気的に確実に接続している。
導体回路2a、2bの露出回路面は、用途に応じ種々の形状をしてそれぞれ回路パターンの一部をなしており、例えば表面実装される部品の端子形状に合致させたパッド形状、バンプと接合されるランド形状、パッドやランド間を接続する配線形状等に形成されている。
本発明方法は、いわゆる単板プレス法(転写法)と呼ばれるもので、図2は、単板としての役割を担う板状体4の断面図を示す。
この板状体4は、導電材料から成る導電層4Aとこの導電層4Aよりも厚い支持部材4Bを剥離可能に積層した2層構造となっており、工程1により準備される。この導電層4Aは、回路パターンを形成して積層した後に支持部材4B及び回路パターンから剥がすので、支持部材4B及び回路パターンから剥がし易い素材であればよく、又、最終製品であるプリント基板A0から選択エッチングで除去することになるので、回路パターンの形成に支障がない程度の厚みであればよい。導電層4Aとしては、特に限定されないが、例えばニッケルなどが好適である。導電層4Aは、ニッケル等を支持部材4Bにめっきして形成してもよいし、ニッケル箔を支持部材4Bに貼着するようにしてもよい。また、この支持部材4Bは導電層4Aを支持するための支持材であって、必ずしも導電材料である必要はないが、例えばSUS板などが好適である。
工程2。この工程は、図3〜5に示されるように、板状体4の導電層4Aの上に、アディティブ法のパターンメッキ技術により導体回路2aのパターンAを形成するフォトリソグラフィ工程である。導体回路2aは、前述したパッド、後述するバンプ3a(図6参照)と接合させるランド、これらのパッドやランドを接続する配線部等から構成されている。
更に、このレジスト層5により形成された領域に導体回路2aを銅めっきでパターン形成し、図4に示される中間体A2を作製し、その後、レジスト層5を除去し、図5に示される第1導体回路2aを備えた中間体A3が得られる。
ついで、中間体A3は工程3に移送される。
工程3。この工程は、図6に示されるように、工程2で得られた中間体A3の第1導体回路2aの一部にバンプ3aを形成する工程である。
バンプ3aは、導体回路2aの所定位置にスクリーン印刷法により導電性ペーストを印刷し、乾燥させて形成させる。このバンプ3aは後述する絶縁基材1を貫通するように先端が尖った略円錐形状に形成され、図6に示される中間体A4が得られる。この時に用いる導電性ペーストとしては、例えばXH9626−7(商品名、ナミックス社製のはんだ代替用導電性接着剤)などをあげることができる。
工程4。この工程は、第1及び第2導体回路2a、2bを備える中間体A4、A5を、絶縁基材1を介在させた状態で所要位置に対向して配置させる。
絶縁基材1の材料としては、バンプ3aが容易に貫通できるものでなければならず、含浸した樹脂を半硬化させたプリプレグ材や、前駆体の液状樹脂を塗布したり、未硬化の樹脂、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、不飽和ポリエステルのような絶縁樹脂からなる絶縁シートであってもよい。
このようにして、導体回路2a上に形成したバンプ3aと導体回路2bとを、加熱加圧下で両者を接合し、これらを電気的に接続させる。その後、絶縁基材1を硬化させ中間体A6を作製する。
上述のように、導電層4Aと支持部材4Bとは剥離可能に貼着されているので、中間体A6から支持部材4Bを物理的に剥離除去することができる。この剥離時には、導電層4Aが導電回路2a、2bの剥離を防ぐ。なお、支持部材4Bを剥離するこの工程は、多層化層を積層する場合には、中間体A6の外面片側のみ行うことができる。
導電層4Aのニッケルを銅と異なるエッチングレートでエッチングすることにより絶縁基材1及び導体回路2a、2bから導電層4Aを除去することができ、その結果、絶縁基材1の下面1a及び上面1bにこれらと同一面内で平坦化された導電回路2a及び2b面が露出され、図1に示されるように、導体回路2a及び2bが絶縁基材1に埋め込まれ、バンプ3aを介して層間接続される両面板のプリント基板A0が得られる。
また、導体回路2a及び2bは、絶縁基材1に埋め込まれ、絶縁基材1の上面1a及び下面1bと同一面内に露出されることから、両面板プリント基板A0の両外面は絶縁材料1の上面1a及び下面1bと一致し、両面板プリント基板A0の両外面の平坦化が実現される。それ故、両面板プリント基板A0に更に積層した多層プリント基板も容易に得ることができる。
また、この両面プリント基板A0の製造方法は、導体回路2の形成から加熱、加圧による積層工程の間、支持部材4B及び導電層4Aが貼着されているので、導体回路2は高密度微細化パターンの形成が可能であるとともに、層間接続においても位置づれを起こしにくくし、両面プリント基板A0の信頼性向上を図ることができる。
多層化層A8を両面基板A0に積層するにあたり、以下の準備を行う。先ず、図8に示す中間体A6から一方の板状体、図9(a)に示す実施例では、図において下部に位置する第1板状体(4A,4B)だけを除去して中間体A7を準備する。この中間体A7は、図から明らかなように、下面(第1面)1aと同一面に平坦化された導体回路2aの回路面が露出しており、この露出回路面のランド部に後述する多層化層A8のバンプ3cが電気的に接合される。
次に、工程4aにおいて、図9(a)に示すように、導体回路2aが露出している中間体A7と、バンプ3cを備えた中間体A8とを対向させ、絶縁基材1を介在させた状態でこれらを所要の位置に配置させる。
中間体A9の両面から支持部材4B及び導電層4Aを剥離することで、3層のプリント基板A9′(図示せず)を得ることができるが、この場合、導体回路2cは絶縁基材1に埋め込まれているので、プリント基板A9′の厚さは、導体回路2cの高さによらず、絶縁基材1の厚さのみで決まることとなり、3層プリント基板A9′の薄型化が容易となる。
また、中間体A7は支持部材4Bで支持されると共に絶縁基材1は硬化しており、また、中間体A8も支持部材4Bに支持されていることから、3層プリント基板A9′においても両外面が平坦化されることになる。それ故、更に積層して多層化することも可能である。
上述した工程5と同様に加熱、加圧して導体回路2d及びバンプ3dを絶縁基材1に埋め込み、導体回路2bと導体回路2dとをバンプ3dを介して接続させて中間体A12を作製し(図10)、両外面から支持部材4B及び導電層4Aを剥離することで、図11に示される4層プリント基板A13を得る。
また、4層プリント基板A13の両外面も平坦化されていることから、更に積層することもできる。
例えば、工程2における導体回路2の形成は、上述の方法に限定されることはなく、例えば、サブトラクティブ法により導体回路2を形成してもよい。
また、3層プリント基板A9′や、4層プリント基板A13においてバンプ3aとバンプ3cとは導体回路2aの同じ水平位置で上下貫通するように接続するようにしたが(この場合、アース線や電力源として好適)、バンプ3aとバンプ3cとはそれぞれ異なる導体回路2aの位置に接続されてもよく、バンプ3aとバンプ3dとの位置関係についても同様のことが言える。
1a 絶縁基材の上面
1b 絶縁基材の下面
2a、2b、2c、2d 導体回路
3a、3c、3d バンプ
4 板状体
4A 導電層
4B 支持部材
5 レジスト層
Claims (3)
- 第1及び第2支持部材とこれらの第1及び第2支持部材のそれぞれに剥離可能に積層された第1及び第2導電層とからなる第1及び第2板状体を準備する工程1と、
前記第1及び第2板状体の各導電層上のそれぞれに所要パターンの第1及び第2導体回路を形成する工程2と、
第2導体回路上にバンプを形成する工程3と、
第1板状体に形成された第1導体回路と第2板状体に形成された第2導体回路及びバンプとを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程4と、
加熱及び加圧して、絶縁基材の第1面側に第1導体回路を、絶縁基材の第2面側に第2導体回路をそれぞれ埋め込ませると共に、絶縁基材を貫通させたバンプにより第1導電回路と第2導電回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程5と、
第1板状体から第1支持部材を除去する工程6と、
第2板状体から第2支持部材を除去する工程7と、及び
第1及び第2導電層をエッチングにより除去して、絶縁基材の第1面及び第2面にこれらと同一面内で平坦化された第1及び第2導電層の各回路面を露出させる工程8と、
を備えることを特徴とするプリント基板の製造方法。 - 前記絶縁基材の第1面及び第2面の少なくとも一方側に多重化導体回路層を積層して多層化する工程を備えることを特徴とする、請求項1記載のプリント基板の製造方法。
- 第3支持部材とこれに剥離可能に積層された第3導電層とからなる第3板状体を準備する工程1aと、
第3導電層上に所要パターンの第3導体回路を形成する工程2aと、
第3導体回路上にバンプを形成する工程3aと、
第3板状体に形成された第3導体回路及びバンプと前記絶縁基材の第1面及び第2面の少なくとも一方側に露出した導体回路とを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程4aと、
加熱及び加圧して、第3導体回路を絶縁基材の積層後外面側に埋め込ませると共に、絶縁基材を貫通させたバンプにより前記一方側に露出した導体回路と第3導電回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程5aと、
を備えることを特徴とする、請求項2に記載のプリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104033A JP5483921B2 (ja) | 2009-04-22 | 2009-04-22 | プリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104033A JP5483921B2 (ja) | 2009-04-22 | 2009-04-22 | プリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258081A true JP2010258081A (ja) | 2010-11-11 |
JP5483921B2 JP5483921B2 (ja) | 2014-05-07 |
Family
ID=43318688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009104033A Expired - Fee Related JP5483921B2 (ja) | 2009-04-22 | 2009-04-22 | プリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5483921B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013021477A1 (ja) * | 2011-08-10 | 2013-02-14 | 株式会社メイコー | 回路基板の製造方法 |
KR20200139242A (ko) * | 2018-10-22 | 2020-12-11 | 도요보 가부시키가이샤 | 디바이스 연결체의 제조 방법 및 디바이스 연결체 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139450A (ja) * | 1994-11-07 | 1996-05-31 | Toshiba Corp | 印刷配線板の製造方法 |
JP2006318964A (ja) * | 2005-05-10 | 2006-11-24 | Sanyo Epson Imaging Devices Corp | 配線基板の製造方法、配線基板および電気光学装置 |
JP2008098366A (ja) * | 2006-10-11 | 2008-04-24 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板および電子部品内蔵基板の製造方法 |
JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
-
2009
- 2009-04-22 JP JP2009104033A patent/JP5483921B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139450A (ja) * | 1994-11-07 | 1996-05-31 | Toshiba Corp | 印刷配線板の製造方法 |
JP2006318964A (ja) * | 2005-05-10 | 2006-11-24 | Sanyo Epson Imaging Devices Corp | 配線基板の製造方法、配線基板および電気光学装置 |
JP2008098366A (ja) * | 2006-10-11 | 2008-04-24 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板および電子部品内蔵基板の製造方法 |
JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013021477A1 (ja) * | 2011-08-10 | 2013-02-14 | 株式会社メイコー | 回路基板の製造方法 |
KR20200139242A (ko) * | 2018-10-22 | 2020-12-11 | 도요보 가부시키가이샤 | 디바이스 연결체의 제조 방법 및 디바이스 연결체 |
KR102461568B1 (ko) * | 2018-10-22 | 2022-10-31 | 도요보 가부시키가이샤 | 디바이스 연결체의 제조 방법 및 디바이스 연결체 |
Also Published As
Publication number | Publication date |
---|---|
JP5483921B2 (ja) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005045150A (ja) | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 | |
WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
JP4994988B2 (ja) | 配線基板の製造方法 | |
JP2008124398A (ja) | 半導体パッケージおよびその製造方法 | |
JP2009224415A (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
JP4195619B2 (ja) | 多層配線板およびその製造方法 | |
TW201501600A (zh) | 多層電路板及其製作方法 | |
JP5047906B2 (ja) | 配線基板の製造方法 | |
JP2004079773A (ja) | 多層プリント配線板及びその製造方法 | |
JP5483921B2 (ja) | プリント基板の製造方法 | |
JP2007005815A (ja) | 多層印刷回路基板およびその製造方法 | |
KR101205464B1 (ko) | 인쇄회로기판 제조방법 | |
JP2010278379A (ja) | 配線基板およびその製造方法 | |
JP4538513B2 (ja) | 多層配線板の製造方法 | |
JP5483920B2 (ja) | プリント基板の製造方法 | |
JP2001237550A (ja) | 多層プリント配線板およびその製造方法 | |
JP2009043833A (ja) | 中空ヒンジ部を有する配線基板の製造方法 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP2001308521A (ja) | 多層回路基板の製造方法 | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
TW202339570A (zh) | 多層基板、多層基板的製造方法及電子機器 | |
JP2012191101A (ja) | 回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5483921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |