JP2005243225A - 読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法及び装置 - Google Patents

Abstract

【課題】今日の高密度記録は書き込みプリコンペンセイションにおける一層の柔軟性を必要としている。現在、書き込みプリコンペンセイションの方法は余分な設計時間を必要とする独立型回路に依存している。
【解決手段】読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法と装置が開示される。本発明においては、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のフェーズ・クロック信号を発生させ（１２１０）、第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のフェーズ・クロック信号を発生させ（１２２０）、そして第１及び第２のクロック信号を用いて書き込みデータをシフトして第１の望ましいプリコンペンセイションを含む書き込みデータを達成する（１２３０）。
【選択図】図１２

Description

本発明は一般的にはデータ処理に関するものであり、より具体的には読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法及び装置に関するものである。

磁気ディスク・ドライブ装置（ハード・ディスク・ドライブなど）のような最近開発されたデータ記憶装置では記憶容量とデータ・アクセス速度が増大してきている。こうした利点によって、磁気ディスク・ドライブはコンピュータ・システム用の補助記憶装置として広く用いられるようになってきている。より一般的には、ディスク・ドライブ技術におけるこうした改良に関連するパルス通信における発展は、最近、広範囲のパルス通信システムにおける速度と信頼性の増大をもたらしている。以下に本発明を磁気ディスク・ドライブ装置との関連で詳細に説明するが、パルス通信の分野の当業者であれば、本発明が多様なパルス通信におけるデータ・パルス検出のための改良された方法を提供することが容易に理解されよう。

記憶容量及びアクセス速度に影響を及ぼす磁気ディスク・ドライブ装置の基本的な特徴はヘッド、記録媒体、サーボ機構、読み取り／書き込みチャンネルで用いられる信号処理技術などである。これらのうちで、PRML（部分応答最尤度）検出を用いた信号処理技術が最近のディスク・ドライブ装置において認められる記憶容量の増大及び高アクセス速度に大きく貢献している。

磁気ディスク・ドライブ装置の一般的な読み取り／書き込みチャネル回路における読み取りチャネル回路はその装置の読み取り／書き込みヘッドによって発生するアナログ読み取り信号の初期処理用の構成部品を含んでいる。この処理は自動ゲイン制御（AGC）増幅、フィルタリング、及び等化、さらにアナログ−デジタル変換を行う。

磁気ディスクあるいはテープ記憶装置においては、データは通常飽和記録によって磁気媒体上に記憶され、その媒体の各部分は２つの方向のうちの１つの飽和点まで磁気化される。記憶されるデータは通常一定の制約を満たすように符号化され、符号化されたデータは磁気化の方向を調節するために用いられる。NRZIとして知られている符号化表示においては、符号化されたデータの各“１”ビットが磁気化の方向における遷移をもたらし、その符号化されたデータの各“０”ビットが磁気化方向を無変化のままにする。記録ヘッドが媒体上のトラックに沿って移動する際に各クロック毎に１ビットが書き込まれるように、一連の符号化されたNRZIビットを書き込むためにクロック信号が用いられる。NRZの場合、強度変調（AM）におけるゼロ強度、フェーズ・シフト・キーイング（PSK）におけるゼロ・フェーズ・シフト、あるいは周波数シフト・キーイング（FSK）における中間周波数などのように中立、あるいは静止状態は存在しない。任意のデータ・シグナリング速度、つまりビット・レートで、NRZはマンチェスター・コーディングが必要とする帯域幅の半分だけを必要とする。NRZコーディングの場合、磁石極性変化を示すために“１”を、そして極性変化がないことを示すために“０”を用いることができる。

読み取りヘッドが記録されたデータ・トラック上を通過すると、磁気化の各遷移毎に電圧パルスが生じる。連続的な磁気遷移は反対方向であるから、連続した電圧パルスは反対の極性を有している。“１”ビットをパルスが発生したあらゆるクロック、そして“０”ビットをパルスが発生しなかったあらゆるクロックと関連付けることによって、得られた電圧波形から書き込まれたNRZIデータ配列を再構成することができる。そして最初のユーザ・データをそのNRZIデータから復号することができる。

書き込まれた、あるいは送信されたデータ配列を復元するために、受信装置はクロック信号と受信される波形との同期化を必要とする。この同期化されたクロック信号毎に、受信装置あるいは読み取り回路は取り囲んでいる波形を処理して１ビット分のNRZIデータ配列を発生させる。個別の同期化クロック信号をデータ波形と共に記憶あるいは送信することは不可能であるか、あるいは少なくとも望ましくない場合が往々にしてある。その代わり、タイミング情報をそのデータ波形自体から取り出して同期化されたクロック信号を「復元」するために用いることができるようにするために、符号化されるNRZIデータ配列には一定の制約が課される。そうした方式は「自己クロッキング」と呼ばれる。

磁気記録における非線形ビット・シフト（NLBS）は先行する遷移の近接効果による書き込み遷移の位置のシフトである。PRMLにおいては、読み出された波形が同期的に規則正しい時間間隔でサンプリングされる。サンプル値は書き込み遷移の位置に依存している。従って、非線形ビット・シフトなどの望ましくないシフトはサンプル値に誤差を発生させ、それがPRMLチャネルの性能を劣化させる。

書き込みプリコンペンセイションとは信号の事前等化を助けるために書き込みデータ・タイミングの方向をシフトさせる方法である。これによって最終的な読み出し信号が最適化される、つまり、物理的／磁気的特性の理解に基づいて、つまり磁気媒体上に磁気を書き込む前にその位置の前後の磁気からの歪み効果を予測して、どんな書き込み信号が最も鮮明な読み出し信号を作り出すかについての予測に基づいて修正された書き込み信号が得られる。ディスク媒体には磁気が書き込まれているので、近接した磁気は望ましくない信号タイミング・シフトとして部分的に相互を消去し合う場合がある。書き込みプリコンペンセイションはこの問題を解決するのに役立つ。媒体上の磁気は隣接磁気に基づいて相当量の書き込みプリコンペンセイションを必要とする場合がある。磁気が２あるいは３磁気分離れていても（１００１）、この部分消去による影響が読み出し性能に悪影響を及ぼすほど大きくなってしまう可能性もある。

しかしながら、NLBSを測定し、書き込みプリコンペンセイションを調整するための周知の方法によって、PRMLチャネルの複雑性は増大する。今日の高密度記録は書き込みプリコンペンセイションにおける一層の柔軟性を必要としている。現在、書き込みプリコンペンセイションの方法は余分な設計時間を必要とする独立型回路に依存している。

従って、読み取り信号処理のための既存の回路を利用し、設計時間を最小限にするが、読み取りタイミング・パスを用いた効果的な書き込みプリコンペンセイションを行うプリコンペンセイションの必要性があることが理解される。

上に述べた先行技術における制約を克服するため、そして、本明細書を読み進め理解すると明らかになるその他の制約を克服するために、本発明は読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法及び装置を開示する。

本発明は、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のフェーズ・クロック信号を発生させ、第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のフェーズ・クロック信号を発生させ、そして第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションで構成される書き込みデータを達成することによって上記の問題を解決する。

本発明の原理に基づくシステムは、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のクロック信号を発生させるための第１のフェーズ・クロック・ソースと、第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のクロック信号を発生させるための第２のフェーズ・クロック・ソースと、そして第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションで構成される書き込みデータを達成するための書き込みプリコンペンセイション回路を含んでいる。

本発明の別の実施の形態では、磁気記憶装置が提供される。その磁気記憶装置はデータを記録するための磁気記憶媒体と、上記磁気記憶媒体を動かすためのモータと、上記磁気記憶媒体からデータを読み取り、上記媒体にデータを書き込むためのヘッドと、磁気記憶媒体に対して上記ヘッドの位置を合わせるためのアクチュエータと、そして上記磁気記憶媒体上で符号化された信号を処理するためのデータ・チャネルを含んでおり、上記データ・チャネルは、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のクロック信号を発生させるための第１のフェーズ・クロック・ソースと、第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のクロック信号を発生させるための第２のフェーズ・クロック・ソースと、そして第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションで構成される書き込みデータを達成するための書き込みプリコンペンセイション回路を含んでいる。

本発明の別の実施の形態では、読み取り信号タイミングを用いた書き込みプリコンペンセイションを行う方法が提供される。その方法は、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のフェーズ・クロック信号を発生させるステップと、第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のフェーズ・クロック信号を発生させるステップと、そして第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションで構成される書き込みデータを達成するステップを含んでいる。

これらの、そして他の種々の、本発明を特徴付ける新規性の利点及び特徴が本明細書に附属の特許請求の範囲に指摘されている。しかしながら、本発明とその利用によって得られる利点や目的をよりよく理解するためには、明細書の別の一部を形成する図面と、それに伴う本発明による装置の具体例を図示、説明している記述部分を参照するべきであろう。

本発明によれば、読み取り信号処理のための既存の回路を利用して、読み取りタイミング・パスを用いた効果的な書き込みプリコンペンセイションを行うことができる。

本発明の実施の形態についての以下の説明で、本明細書の一部を構成し、本発明の実施が可能な具体的な実施の形態を図示した添付図面を参照する。以下の図面全体で、同じ参照番号は対応する部分を示す。なお、本発明の範囲から逸脱せずに構造的変更を行うことができるので、その他の実施の形態も可能である。

本発明は読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法及び装置を提供する。本発明は、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のフェーズ・クロック信号を発生させ、第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のフェーズ・クロック信号を発生させ、そして第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションで構成される書き込みデータを達成する。

図１は本発明の１つの実施の形態による記憶システム１００を示している。図１で、トランスデューサ１１０はアクチュエータ１２０の制御下にある。上記アクチュエータ１２０はトランスデューサ１１０の位置を制御する。トランスデューサ１１０は磁気媒体１３０上にデータを書き込んだりそれからデータを読み取ったりする。この読み取り／書き込み信号はデータ・チャンネル１４０に送られる。信号処理システム１５０はアクチュエータ１２０を制御して、データ・チャネル１４０の信号を処理する。加えて、メディア・トランスレータ１６０は信号処理システム１５０に制御されて、磁気媒体１３０をトランスデューサ１１０に対して移動させる。本発明は特定のタイプの記憶システム１００あるいはその記憶システム１００で用いられる媒体１３０のタイプには限定されない。

図２は本発明の１つの実施の形態による磁気ディスク・ドライブ装置２００の構成図である。図２で、ディスク２１０はスピンドル・モータ２３４によって回転され、ヘッド２１２はディスク２１０の対応する１つの表面にそれぞれ配置される。ヘッド２１２はE型ブロック・アセンブリ２１４からディスク２１０に延びる対応するサーボ・アーム上に取り付けられている。ブロック・アセンブリ２１４はそのブロック・アセンブリ２１４を駆動してそれによってヘッド２１２の位置を変化させ、１つあるいは複数のディスク２１０上の特定の位置からデータを読み取ったり、その特定の位置にデータを書き込むための関連回転ボイス・コイル・アクチュエータ２３０を有している。

プリアンプ２１６はヘッド２１２によってピックアップされた信号を事前増幅して、それによって読み取り／書き込みチャネル回路２１８に読み取り操作中に増幅された信号を提供する。書き込み操作中には、プリアンプ２１６は符号化された書き込みデータ信号を読み取り／書き込みチャネル回路２１８からヘッド２１２に送る。読み取り操作において、読み取り／書き込みチャネル回路２１８はプリアンプ２１６によって提供された読み取り信号からデータ・パルスを検出し、そのデータ・パルスを復号する。読み取り／書き込みチャネル回路２１８はその復号されたデータ・パルスをディスク・データ制御装置（DDC）２０に送る。さらに、読み取り／書き込みチャネル回路２１８はDDC２２０から受信した書き込みデータを符号化して、その符号化したデータをプリアンプ２１６に提供する。

DDC２２０はホスト・コンピュータ（図示せず）から受信したデータを、読み取り／書き込みチャネル回路２１８及びプリアンプ２１６を通じてディスク２１０上に書き込むと共に、ディスク２１０からの読み取りデータを上記ホスト・コンピュータに転送する。DDC２２０は上記ホスト・コンピュータとマイクロコントローラ２２４間の仲立ちも行う。バッファRAM（ランダム・アクセス・メモリー）２２２はDDC２２０とホスト・コンピュータ、マイクロコントローラ２２４、及び読み取り／書き込みチャネル回路２１８間で転送されるデータを一時的に保存する。マイクロコントローラ２２４はホスト・コンピュータからの読み取り及び書き込みコマンドに応じて、トラック・シーキング及びトラック・フォローイング機能を制御する。

ROM（読み取り専用メモリー）２２６はマイクロコントローラ２２４用の制御プログラム及び種々の設定値を記憶する。サーボ・ドライバ２２８はヘッド２１２の位置を制御するマイクロコントローラ２２４から発生する制御信号に応じて駆動アクチュエータ２３０用の駆動電流を発生させる。その駆動電流はアクチュエータ２３０のボイス・コイルに与えられる。アクチュエータ２３０はサーボ・ドライバ２２８から供給される駆動電流の方向と量に従って、ディスク２１０に対するヘッド２１２の位置決めを行う。スピンドル・モータ・ドライバ２３２はスピンドル・モータ２３４を駆動し、このスピンドル・モータ２３４はディスク２１０を制御するためのマイクロコントローラ２２４から発生する制御値に従ってディスク２１０を回転させる。

図３は本発明の１つの実施の形態による書き込みデータのための書き込みプリコンペンセイション３００を示す。書き込みプリコンペンセイションとは信号の事前等化を助けるために書き込みデータ・タイミングの方向をシフトさせる方法である。ディスク媒体には磁気が書き込まれているので、近接した磁気は望ましくない信号タイミング・シフトとして部分的に相互を消去し合う場合がある。書き込みプリコンペンセイションはこの問題を解決するのに役立つ。ポジティブ・プリコンペンセイションとは隔離された磁気に対して所定の配列の磁気の正の方向をシフトさせる時間として定義される。図３に、ポジティブ・プリコンペンセイション３１０及びネガティブ・プリコンペンセイション３２０を示す。

例えば、ポジティブ・プリコンペンセイション３１０については、４つの磁気的“１”３１２−３１８は一列に書き込まれ、最後の３つの“１”３１４−３１８は右へ一定量シフトされた時間である。ネガティブ・プリコンペンセイション３２０も同様であるが、方向が反対である。現在の水平記録技術ではポジティブ・プリコンペンセイションが有利であることが示されており、一方現在の垂直記録技術ではネガティブ・プリコンペンセイションが有利であることが示されて入る。長さ１の磁気プリコンペンセイション量が１％から２％の精度で０から＋／−30％であることが必要である。

図４は本発明の１つの実施の形態による書き込みプリコンペンセイションを有する書き込みパス４１０及び読み取りパス４５０の構成図４００である。NRZI書き込みデータ４１２は書き込み及び読み取りパス回路を用いてプリコンペンセイトされる。読み取りパス４５０はVCOリング４０２から粗フェーズ信号４０４を受信する第１のクロック・フェーズ・インターポレータ４５２を含んでおり、クロック信号４５４をアナログ・デジタル・コンバータ４６０に提供する。アナログ・デジタル・コンバータ４６０は信号４６２を読み取りシフト・ロジック４７０に提供し、読み取りシフト・ロジック４７０は、読み取りフェーズ選択位置信号４７２を第１のクロック・フェーズ・インターポレータ４５２に提供する。読み取り操作の間に上記第１のクロック・フェーズ・インターポレータ４５２を用いてデータ信号をトラック・フォローし、Ａ／Ｄコンバータ４６０と読み取りシフト・ロジック４７０を用いて同期信号及びデータをデータ・チャンネル・システムに提供する。従って、同期タイミングは第１のクロック・フェーズ・インターポレータ４５２によって提供される。

書き込みパス４１０において、粗フェーズ信号４０４は第２のクロック・フェーズ・インターポレータ４１４に提供される。書き込みシフト・ロジック４１６は書き込みフェーズ選択位置４１８を第２のクロック・フェーズ・インターポレータ４１４に提供する。上記第２のクロック・フェーズ・インターポレータ４１４は第２のクロック４２０を第１のラッチ４２２及び書き込みロジック４２４に提供する。書き込みロジック４２４は書き込みデータ４２６を第１のラッチ４２２及び第２のラッチ４２８に提供する。第２のラッチ４２８は読み取りパス４５０に示される第１のクロック・フェーズ・インターポレータ４５２からのクロック信号４５４によって制御される。一定量のシフト差分を有する上記クロック・フェーズ・インターポレータ４５２の同一コピーを作ることによって、正確なフェーズ・シフトを有する２つのクロックが得られ、書き込みプリコンペンセイション操作を達成することができる。

書込み操作の間に第２のクロック・フェーズ・インターポレータ４１４を第１のクロック・フェーズ・インターポレータ４５２と共に用いて、書き込みプリコンペンセイションのための２つのクロック４２０、４５４を提供する。クロックＡ４５４及びクロックＢ４２０は書き込みデータ４２６をラッチし、クロックMux４３０はデータＡ４３２またはデータＢ４３４パスのうちいずれを選択して、書き込みドライバ４４０に提供するか決定する。この方式の利点は：正確で非較正的な書き込みプリコンペンセイション遅延量、設計時間を最小限にする既存読み取り回路の再利用、そしてポジティブあるいはネガティブなプリコンペンセイション量のいずれかを供給することである。

クロック・フェーズ・インターポレータ４５２、４１４を用いて、適切な正確度を有する異なる量のプリコンペンセイションを発生させる。磁気はディスク媒体に書き込まれているので、近接した磁気は望ましくない信号タイミング・シフトとして部分的に相互を消去し合う場合がある。１％から２％の精度で０から＋／−30％である長さ１の磁気プリコンペンセイション量を提供する書き込みプリコンペンセイションが必要である。

図５は本発明の１つの実施の形態によるクロック・フェーズ・インターポレータから発生する可能性のあるクロック・フェーズ５００の一部を示す。読み取り信号パスのために、第１のクロック・フェーズ・インターポレータは全クロック期間の間正確なフェーズ増分を発生させる必要がある。リングVCOからの遅延段階は粗フェーズを発生させることができる。４段階差分VCOリング設計は４５度離れた８個の異なるフェーズを発生させることができる。１例として、上記クロック・フェーズ・インターポレータはこれら８個の異なるフェーズを用いて５．６２５度離れた６４個の異なるフェーズ５１０を発生させることができる。

図６は本発明の１つの実施の形態によるポジティブ・プリコンペンセイション・タイミング６００を示す。図６で、２つの同一のクロック・フェーズ・インターポレータ、つまりクロックＡ６１０及びクロックＢ６１２が生成される。プリコンペンセイションの量は上記クロック・フェーズ・インターポレータ間のフェーズ差分を選択することによって選択することができる。書き込みデータ６２０はユーザから生成され、クロックＡ６１０及びクロックＢ６１２によってラッチされて、データＡ６３０及びデータＢ６３２となる。磁気をプリコンペンセイトするため、データMux選択６４０が有効になり、この場合はデータMux選択６４０が高レベルにある時、クロックＢ６１２がクロックMuxから選択されて、上記磁気の右へのシフトを引き起こし、それによってポジティブ・プリコンペンセイションが行われ、その結果NRZI書き込みデータ６５０が生成される。ネガティブ・プリコンペンセイションも同様に行われる。

図７は本発明の１つの実施の形態によるネガティブ・プリコンペンセイション・タイミング７００を示す。図７はネガティブ・プリコンペンセイションを行うNRZI書き込みデータの結果としてクロックＡの左へシフトされたクロックＢを示す。図７で、２つの同一のクロック・フェーズ・インターポレータ、つまりクロックＡ７１０及びクロックＢ７２０が生成される。プリコンペンセイションの量は上記クロック・フェーズ・インターポレータ間のフェーズ差分を選択することによって選択することができる。書き込みデータ７２０はユーザから生成され、クロックＡ７１０及びクロックＢ７１２によってラッチされて、データＡ７３０及びデータＢ７３２となる。磁気をプリコンペンセイトするために、データMux選択７４０が有効になり、この場合はデータMux選択７４０が高レベルにある時、クロックＢ７３２がクロックMuxから選択されて、磁気の左へのシフトを引き起こし、ネガティブ・プリコンペンセイションが行われて、その結果NRZI書き込みデータ７５０が生成される。

書き込みプリコンペンセイション回路も読み取りパスの上記第１のクロック・フェーズ・インターポレータを利用するので、読み取りパスの上記第１のクロック・フェーズ・インターポレータは読み取り操作の間に回転または位置を変化させる。通常そのステップ・サイズは読み取り操作の時間の５％未満と小さい。同一量のプリコンペンセイションを保持するため、第２のクロック・フェーズ・インターポレータは読み取り操作の間に第１のクロック・フェーズ・インターポレータを追従する必要がある。その理由は、書き込み操作は直ちに読み取り操作を追従し、クロック・フェーズ・インターポレータをリセットしたり１０％を超える大きなフェーズ・ステップ移動を動かすのに十分な時間がないためである。３０％のクロック・フェーズ・インターポレータ移動は通常１ステップ当たり６．２５％の小さな増分で行われ、５ステップでは移動の合計が３１．２５％になる。

図８は本発明の１つの実施の形態によるクロック・フェーズ８００を示す。図８で、読み取り操作を開始する前は、クロックＡはフェーズ位置０ ８１０にあり、クロックＢはフェーズ位置１６ ８１２にある。読み取り操作後、クロックＡはいずれかの任意の位置へ移動してそこに留まる。この例でクロックＡはフェーズ位置２４ ８２０で停止し、クロックＢはフェーズ位置４０ ８２２で停止する。そのフェーズ差分は両方の場合で１６に維持され、＋２５％のプリコンペンセイションを行う。

図９は本発明の１つの実施の形態による読み取り操作後に維持される書き込みプリコンペンセイションを示す。図９で、ヘッドは正しいトラックに配置され、そして通常読み取り操作が行われて、さらなる読み取り操作あるいは書き込み操作が続く。本発明の１つの実施の形態によれば、読み取りあるいは書き込みが行われる前に、第１のクロック・フェーズ・インターポレータ及び第２のクロック・フェーズ・インターポレータはプリコンペンセイションをロードするための差分に設定される。図９のこの例で、クロックＢ９１０は、クロックＡ９２０の後にヘッド０ ９０２に対して２４フェーズ位置９１２に設定される。この差分はヘッド０ ９０２に対するすべての読み取りあるいは書き込み操作について維持される。別のヘッドに交換するには新たなプリコンペンセイション量が必要となり、ヘッド１ ９５０が選択された後に引き続いて、プリコンペンセイションのロード９５２を、その次の読み取りあるいは書き込み操作の前に再度行うことができる。鍵となるのは、ディスク・ドライブ操作に関わらずクロックＡフェーズとクロックＢフェーズの間の正しいフェーズ差分を維持することである。

本発明の別の実施の形態は、プリコンペンセイションに追加的な状態を提供するように構成することもできる。図１０は本発明の別の実施の形態による読み取り信号タイミングを用いた拡張されたプリコンペンセイションを行うための回路の構成図１０００である。図１０に示されるように、クロックＡ １０５４及びクロックＢ １０２０から利用できるただ２つだけのプリコンペンセイション状態を有する代わりに、追加的なクロックＣ １０８０を図１０に示されるように付加することができる。従って、第３のクロック・フェーズ・インターポレータ１０８２及び第３のラッチ１０８４が提供される。図１０で、第３のクロック・フェーズ・インターポレータ１０８２はクロック信号を書き込みロジックに提供する。その結果、クロックＣ １０８０を追加的なプリコンペンセイション状態のために用いることができる。

図１１は本発明の別の実施の形態による３段階プリコンペンセイション１１００がどのように用いられるかの１例を示す。図１１に示されるように、クロックＡ １１１０は０％の書き込みプリコンペンセイション１１１２を提供し、クロックＢ １１２０は１１％の書き込みプリコンペンセイション１１２２を提供し、そしてクロックＣ １１３０は２５％の書き込みプリコンペンセイション１１３２を提供する。

図１２は本発明の１つの実施の形態による読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法のフローチャート１２００である。図１２で、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のフェーズ・クロック信号が発生する１２１０。第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のフェーズ・クロック信号が発生する１２２０。第１及び第２のクロック信号は書き込みデータをシフトして、第１の望ましいプリコンペンセイションで構成される書き込みデータを達成するために用いられる１２３０．
図１−１２を参照して上に説明したプロセスは、例えば、図１に示す１台以上の固定及び／又は取り外し可能データ記憶装置１８８、あるいはその他のデータ記憶またはデータ通信装置など、コンピュータで読み取り可能な媒体あるいは担体に具体的に組み入れることができる。コンピュータ・プログラム１９０をメモリ１７０にロードし、そのコンピュータ・プログラム１９０を実行させるようにプロセッサ１７２を構成することもできる。そのコンピュータ・プログラム１９０は、図１のプロセッサ１７２によって読み出され、実行されると、その装置が本発明の１つの実施の形態のステップあるいは要素を実行するために必要なステップを行わせる命令を含んでいる。

本発明の例示的な実施の形態に関する上の説明は説明の目的で提示されたものである。すべての可能な実施の形態を述べている訳ではなく、開示されている具体的な形態に本発明を限定する意図もない。上の教示に照らせば、多くの修正や変更が可能である。本発明の範囲は、上の詳細な説明ではなく、附属の特許請求の範囲によって限定されることが意図されている。

本発明の一実施形態による記憶システムを示すブロック図である。 本発明の一実施形態による磁気ディスク・ドライブ装置の構成図である。 書き込みデータのための書き込みプリコンペンセイションを示す図である。 本発明の一実施形態による書き込みプリコンペンセイションを有する書き込み及び読み取りパスの構成図である。 本発明の一実施形態によるクロック・フェーズ・インターポレータから発生する可能性のあるクロック・フェーズの一部を示す図である。 本発明の一実施形態によるポジティブ・プリコンペンセイション・タイミングを示す図である。 本発明の一実施形態によるネガティブ・プリコンペンセイションを行うNRZI書き込みデータの結果としてクロックＡの左へシフトされたクロックＢを示す図である。 本発明の一実施形態によるクロック・フェーズを示す図である。 本発明の一実施形態による読み取り操作後に維持される書き込みプリコンペンセイションを示す図である。 本発明の別の実施形態による読み取り信号タイミングを用いた拡張されたプリコンペンセイションを行うための回路の構成図である。 本発明の別の実施の形態による３段階プリコンペンセイションがどのように用いられるかの１例を示す図である。 本発明の１つの実施の形態による読み取りタイミング・パスを用いた書き込みプリコンペンセイションを行うための方法のフローチャートである。

符号の説明

１００…記憶システム、１１０…トランスデューサ、１２０…アクチュエータ、
１３０…メディア、１４０…データ・チャネル、１５０…信号処理システム、
１６０…メディア・トランスレータ、１７０…メモリ、１７２…プロセッサ、
１８８…固定及び／又は取り外し可能なデータ記憶装置、
１９０…コンピュータ・プルグラム、
２００…磁気ディスク・ドライブ装置、２１０…ディスク、２１２…ヘッド、
２１４…Ｅ型ブロック・アセンブリ、２１６…プリアンプ、
２１８：読み取り／書き込みチャネル回路、２２０…DDC、２２２…バッファRAM、
２２４…マイクロコントローラ、２２６…ROM、２２８…サーボ・ドライバ、
２３０…ボイス・コイル・アクチュエータ、２３２…スピンドル・モータ・ドライバ、
２３４…スピンドル・モータ、３００…書き込みプリコンペンセイション、
３１０…ポジティブ・プリコンペンセイション、
３２０…ネガティブ・プリコンペンセイション、
４００…書き込みパス及び読み取りパス、
４０２…VCOリング、４０４…粗フェーズ信号、４１０…書き込みパス、
４１４…クロック・フェーズ・インターポレータB、
４１６…書き込みシフト・ロジック、４１８…書き込みフェーズ選択位置、
４２０…クロックB、４２２，４２８…ラッチ、４２４…書き込みロジック、
４２６…書き込み・データ、４３２…データA、４３４…データB、
４３０…クロックMux、４４０…書き込みドライバ、４１２…NRZI書き込みデータ、
４５０…読み取りパス、４５２…クロック・フェーズ・インターポレータA、
４５４…クロックA、４６０…アナログ・デジタル・コンバータ、
４７０…読み取りシフト・ロジック、４７２…読み取りフェーズ選択位置、
５００…クロック・フェーズ、５１０…フェーズ、
６００…ポジティブ・プリコンペンセイション・タイミング、
６１０…クロックA、６１２…クロックB、６２０…書き込みデータ、
６３０…データA、６３２…データB、６４０…データMux選択、
６５０…NRZI書き込みデータ、
７００…ネガティブ・プリコンペンセイション・タイミング、
７１０…クロックA、７１２…クロックB、７２０…書き込みデータ、
７３０…データA、７３２…データB、７４０…データMux選択、
７５０…NRZI書き込みデータ、
８００…クロック・フェーズ、８１０…クロックAフェーズ０、
８１２…クロックBフェーズ１６、８２０…クロックAフェーズ２４、
８２２…クロックBフェーズ４０、
９００…読み取り操作後に維持される書き込みプリコンペンセイション、
９０２…サーボをヘッド０へ切換え、９１０…クロックBフェーズ、
９２０…クロックAフェーズ、９５０…サーボをヘッド１へ切換え、
９５２…ロード・プリコンペンセイション、
１０００…読み取り信号を用いた拡張されたプリコンペンセイション回路、
１０１６…書き込みシフト・ロジック、１０８０…クロックC、
１０８２…クロック・フェーズ・インターポレータC、１０８４…ラッチ。

Claims (30)

1. 第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のクロック信号を発生させるための第１のフェーズ・クロック・ソースと、
   前記第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のクロック信号を発生させるための第２のフェーズ・クロック・ソースと、
   前記第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションを含んでいる書き込みデータを達成するための書き込みプリコンペンセイション回路と、
   を有することを特徴とする読み取り信号タイミングを用いた書き込みプリコンペンセイションを行うための回路。
2. 前記第２のフェーズ・クロック・ソースが、前記読み取りパスからの読み取りフェーズ選択位置信号及び書き込みフェーズ選択位置信号に応じて前記第２のクロック信号を発生させることを特徴とする請求項１記載の回路。
3. 前記書き込みプリコンペンセイション回路がさらに、
   書き込みデータを受信するための書き込みロジックと、
   該書き込みロジックから書き込みデータを受信し、第１のデータ信号を提供するために前記第１のクロック信号を用い、そして第２のデータ信号を提供するために前記第２のクロック信号を用いる、前記書き込みロジックに連結された第１及び第２のラッチと、
   前記書き込みロジックからデータ選択信号を受信し、そして前記データ選択信号の状態に基づいて前記第１または第２のデータ信号を出力するための、前記書き込みロジックに連結されたデータ・セレクタと、
   を有することを特徴とする請求項２記載の回路。
4. 前記書き込みプリコンペンセイション回路がさらに、
   書き込みデータを受信するための書き込みロジックと、
   該書き込みロジックから書き込みデータを受信し、第１のデータ信号を提供するために前記第１のクロック信号を用い、そして第２のデータ信号を提供するために前記第２のクロック信号を用いる、前記書き込みロジックに連結された第１及び第２のラッチと、
   前記書き込みロジックからデータ選択信号を受信し、そして前記データ選択信号の状態に基づいて前記第１または第２のデータ信号を出力するための、前記書き込みロジックに連結されたデータ・セレクタと、
   を有することを特徴とする請求項１記載の回路。
5. さらに粗フェーズ・クロック・ソースを有し、前記第１及び第２のフェーズ・クロック・ソースが第１及び第２の密フェーズ・クロック・ソースであり、該第１及び第２の蜜フェーズ・クロック・ソースが前記粗フェーズ・クロック・ソースからの粗フェーズ信号に基づいて前記第１及び第２のクロック信号を発生させることを特徴とする請求項１記載の回路。
6. 前記第２のフェーズ・クロック・ソースが読み取り操作の間に前記第１のフェーズ・クロック・ソースのフェーズを追従することを特徴とする請求項１記載の回路。
7. 前記第２のフェーズ・クロック・ソースと前記第１のフェーズ・クロック・ソースの間のフェーズ差分が維持されることを特徴とする請求項６記載の回路。
8. 前記第２のフェーズ・クロック・ソースと前第１のフェーズ・クロック・ソースの間のフェーズ差分が維持されることを特徴とする請求項１記載の回路。
9. 前記第１及び第２のフェーズが変化させられて、第２の望ましいプリコンペンセイションを含んでいる書き込みデータを提供することを特徴とする請求項１記載の回路。
10. さらに、少なくとも１つの追加的なフェーズ・クロック・ソースを有し、該少なくとも１つの追加的なフェーズ・クロック・ソースが少なくとも１つの追加的なプリコンペンセイション状態を提供することを特徴とする請求項１記載の回路。
11. データを記録するための磁気記憶媒体と、
    該磁気記憶媒体を動かすためのモータと、
    前記磁気記憶媒体からデータを読み取り、当該磁気記録媒体にデータを書き込むためのヘッドと、
    前記磁気記憶媒体に対して前記ヘッドの位置決めを行うアクチュエータと、
    前記磁気記憶媒体上で符号化された信号を処理するためのデータ・チャネルとを有し、
    前記データ・チャネルが、第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のクロック信号を発生させるための第１のフェーズ・クロック・ソースと、前記第１のクロック信号と所定のフェーズ差分で第２のフェーズを有する第２のクロック信号を発生させるための第２のフェーズ・クロック・ソースと、そして前記第１及び第２のクロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションを含んでいる書き込みデータを達成するための書き込みプリコンペンセイション回路とを含んでいることを特徴とする磁気記憶装置。
12. 前記第２のフェーズ・クロック・ソースが、前記読み取りパスからの読み取りフェーズ選択位置信号及び書き込みフェーズ選択位置信号に応じて前記第２のクロック信号を発生させることを特徴とする請求項１１記載の磁気記憶装置。
13. 前記書き込みプリコンペンセイション回路がさらに、
    書き込みデータを受信するための書き込みロジックと、
    該書き込みロジックに連結され、当該書き込みロジックから書き込みデータを受信し、第１のデータ信号を提供するために前記第１のクロック信号を用い、そして第２のデータ信号を提供するために前記第２のクロック信号を用いる第１及び第２のラッチと、
    前記書き込みロジックに連結され、該書き込みロジックからデータ選択信号を受信し、そして前記データ選択信号の状態に基づいて前記第１または第２のデータ信号を出力するためのデータ・セレクタと、
    を有することを特徴とする請求項１２記載の磁気記憶装置。
14. 前記書き込みプリコンペンセイション回路がさらに、
    書き込みデータを受信するための書き込みロジックと、
    該書き込みロジックに連結され、当該書き込みロジックから書き込みデータを受信し、第１のデータ信号を提供するために前記第１のクロック信号を用い、そして第２のデータ信号を提供するために前記第２のクロック信号を用いる第１及び第２のラッチと、
    前記書き込みロジックからデータ選択信号を受信し、そして前記データ選択信号の状態に基づいて前記第１または第２のデータ信号を出力するためのデータ・セレクタと、
    を有することを特徴とする請求項１１記載の磁気記憶装置。
15. さらに粗フェーズ・クロック・ソースを有し、前記第１及び第２のフェーズ・クロック・ソースが第１及び第２の密フェーズ・クロック・ソースであり、該第１及び第２の密フェーズ・クロック・ソースが前記粗フェーズ・クロック・ソースからの粗フェーズ信号に基づいて前記第１及び第２のクロック信号を発生させることを特徴とする請求項１１記載の磁気記憶装置。
16. 前記第２のフェーズ・クロック・ソースが読み取り操作の間、前記第１のフェーズ・クロック・ソースのフェーズを追従することを特徴とする請求項１１記載の磁気記憶装置。
17. 前記第２のフェーズ・クロック・ソースと前記第１のフェーズ・クロック・ソースの間のフェーズ差分が維持されることを特徴とする請求項１６記載の磁気記憶装置。
18. 前記第２のフェーズ・クロック・ソースと前記第１のフェーズ・クロック・ソースの間のフェーズ差分が維持されることを特徴とする請求項１１記載の磁気記憶装置。
19. 前記第１及び第２のフェーズが変化させられて、第２の望ましいプリコンペンセイションを含んでいる書き込みデータを提供することを特徴とする請求項１１記載の磁気記憶装置。
20. さらに、少なくとも１つの追加的なフェーズ・クロック・ソースを有し、該少なくとも１つの追加的なフェーズ・クロック・ソースが少なくとも１つの追加的なプリコンペンセイション状態を提供することを特徴とする請求項１１記載の磁気記憶装置。
21. 第１のフェーズを有して読み取りパスの読み取り信号と同期させられる第１のフェーズ・クロック信号を発生させるステップと、
    前記第１のフェーズ・クロック信号と所定のフェーズ差分で第２のフェーズを有する第２のフェーズ・クロック信号を発生させるステップと、
    前記第１及び第２のフェーズ・クロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションを含んでいる書き込みデータを達成するステップと、
    を含むことを特徴とする読み取り信号タイミングを用いた書き込みプリコンペンセイションを行うための方法。
22. 前記第２のフェーズ・クロック信号を発生させるステップが、読み取りパスからの読み取りフェーズ選択位置信号及び書き込みフェーズ選択位置信号に基づいていることを特徴とする請求項２１記載の方法。
23. 前記第１及び第２のフェーズ・クロック信号を用いて書き込みデータをシフトして、第１の望ましいプリコンペンセイションを含んでいる書き込みデータを達成するステップがさらに、
    書き込みデータを受信するステップと、
    前記書き込みデータを第１のラッチ及び第２のラッチに提供するステップと、
    前記第１のフェーズ・クロック信号を用いて第１のラッチをラッチして第１のデータ信号を提供するステップと、
    前記第２のフェーズ・クロック信号を用いて第２のラッチをラッチして第２のデータ信号を提供するステップと、
    受信されたデータ選択信号の状態に基づいて前記第１または第２のデータ信号を出力するステップと、
    を含むことを特徴とする請求項２２記載の方法。
24. さらに、
    書き込みデータを受信するステップと、
    前記書き込みデータを第１のラッチ及び第２のラッチに提供するステップと、
    前記第１のフェーズ・クロック信号を用いて前記第１のラッチをラッチして第１のデータ信号を提供するステップと、
    前記第２のフェーズ・クロック信号を用いて前記第２のラッチをラッチして第２のデータ信号を提供するステップと、
    受信されたデータ選択信号の状態に基づいて前記第１または第２のデータ信号を出力するステップと、
    を含むことを特徴とする請求項２１記載の方法。
25. 前記第１のフェーズ・クロック信号を発生させるステップ及び第２のフェーズ・クロック信号を発生させるステップがさらに、
    粗フェーズ・クロック信号を発生させるステップと、
    前記粗フェーズ・クロック信号に基づいて前記第１及び第２のフェーズ・クロック信号を発生させるステップと、
    を含むことを特徴とする請求項２１記載の方法。
26. 前記第１のフェーズ・クロック信号を発生させるステップ及び第２のフェーズ・クロック信号を発生させるステップがさらに、読み取り操作の間に前記第１のフェーズ・クロック信号のフェーズを追従するフェーズを有する前記第２のフェーズ・クロック信号を発生させるステップを含むことを特徴とする請求項２１記載の方法。
27. 前記第１のフェーズ・クロック信号を発生させるステップ及び第２のフェーズ・クロック信号を発生させるステップがさらに、前記第２のフェーズ・クロック信号と前記第１のフェーズ・クロック信号の間のフェーズ差分を維持するステップを含むことを特徴とする請求項２６記載の方法。
28. 前記第１のフェーズ・クロック信号を発生させるステップ及び第２のフェーズ・クロック信号を発生させるステップがさらに、前記第２のフェーズ・クロック信号と前記第１のフェーズ・クロック信号の間のフェーズ差分を維持するステップを含むことを特徴とする請求項２１記載の方法。
29. 前記第１のフェーズ・クロック信号を発生させるステップ及び第２のフェーズ・クロック信号を発生させるステップがさらに、前記第１及び第２のフェーズ・クロック信号のフェーズを変化させて、第２の望ましいプリコンペンセイションを含んでいる書き込みデータを提供するステップを含むことを特徴とする請求項２１記載の方法。
30. さらに、少なくとも１つの追加的なプリコンペンセイション状態を提供するために少なくとも１つの追加的なフェーズ・クロック信号を発生させるステップを含むことを特徴とする請求項２１記載の方法。

Images