JP2005242003A - Ｔｆｔアレイおよびその試験方法、試験装置 - Google Patents

Ｔｆｔアレイおよびその試験方法、試験装置 Download PDF

Info

Publication number
JP2005242003A
JP2005242003A JP2004052046A JP2004052046A JP2005242003A JP 2005242003 A JP2005242003 A JP 2005242003A JP 2004052046 A JP2004052046 A JP 2004052046A JP 2004052046 A JP2004052046 A JP 2004052046A JP 2005242003 A JP2005242003 A JP 2005242003A
Authority
JP
Japan
Prior art keywords
switch
transistor
current
terminal
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004052046A
Other languages
English (en)
Inventor
Kayoko Tajima
佳代子 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP2004052046A priority Critical patent/JP2005242003A/ja
Priority to US11/004,117 priority patent/US20050190169A1/en
Priority to TW093137458A priority patent/TW200535769A/zh
Priority to CN2004101025233A priority patent/CN1661378A/zh
Priority to KR1020050015200A priority patent/KR20060043165A/ko
Publication of JP2005242003A publication Critical patent/JP2005242003A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/06—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency using wave or particle radiation
    • G07D7/12—Visible light, infrared or ultraviolet radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/04—Testing magnetic properties of the materials thereof, e.g. by detection of magnetic imprint
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D2207/00—Paper-money testing devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】カレントコピー型の画素において、実使用状態に近い状態で、駆動用トランジスタの電流量を測定し、画素の欠陥の有無を試験することが可能なＴＦＴアレイおよびその試験装置を提供する。
【解決手段】上記課題は、電流量を制御するトランジスタと、前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、前記トランジスタのゲート端子とドレイン端子との間に接続された第１のスイッチと、前記第１のスイッチの制御を行う第１の制御線と、前記トランジスタのドレイン端子に一端が接続された第２のスイッチと、前記第２のスイッチの制御を行う第２の制御線と備える画素を有することを特徴とするＴＦＴアレイにより解決される。
【選択図】図１

Description

本発明は、ＥＬ素子を駆動するＴＦＴアレイおよびその試験方法、試験装置関し、特にカレントコピー型の画素を有するＴＦＴアレイおよびその試験方法、試験装置に関する。
近年、フラット・パネル・ディスプレイの表示用素子として、ＥＬ素子（エレクトロルミネッセンス素子）が注目されている。ＥＬ素子は自己発光型の素子であるため、従来の液晶を利用した表示素子と比べて、表示色域が広く、消費電力が小さいという特徴がある。
ＥＬ素子は、駆動電流によって発光輝度が変化する。このため、ＥＬ素子駆動用のＴＦＴアレイは、従来の電圧制御型の液晶用にＴＦＴアレイと異なり、発光素子に印加する電流量を制御できる構成が必要がある（特許文献１、２参照）。
図２に代表的なＥＬ素子駆動用のＴＦＴアレイの画素２であるカレントコピー型の画素構成を示す。ＥＬ素子２５（ＴＦＴアレイの状態では未封入）が接続される電極１５、２８は、一方の電極１５が接地され、他方の電極２８がトランジスタスイッチ２３に接続されている。トランジスタスイッチ２３の他端は、ＥＬ素子２５の駆動電流を供給する駆動用トランジスタ２２のドレイン端子に接続されている。駆動用トランジスタ２２のゲート端子とソース端子の間にはキャパシタ２４が接続されている。駆動用トランジスタ２２のソース端子には、画素２外に設置されたＥＬ素子２５の駆動用電源２７が接続されている。また、駆動用トランジスタ２２のゲート端子とドレイン端子の間には、トランジスタスイッチ２１が接続されており、ドレイン端子には別のトランジスタスイッチ２０が接続されている。トランジスタスイッチ２０と２１はともに同一の制御線１２により開閉動作を行う。さらに、トランジスタスイッチ２０の他端は、データ線１０に接続され、データ線は画素２外に設置された電流源２６に接続されている。
次に、図２の画素２の動作について説明を行う。はじめに、制御線１２に電圧を印加してスイッチ２０と２１をオン状態とするとともに、制御線１６をオフ電圧にしてスイッチ２３をオフ状態にする。すると、電源２７から供給された電流が、駆動用トランジスタ２２とスイッチ２０を経由して電流源２６に流入する。このとき流れる電流量Ｉは、電流源２６により規定される。また、スイッチ２１がオン状態であるため、キャパシタ２４が充電される。充電後のキャパシタ２４の電位は、駆動用トランジスタ２２に電流量Ｉを流したときのゲート・ソース間電圧Ｖと等しくなる。
キャパシタ２４の充電が完了すると、制御線１２をオフ電圧にしてスイッチ２０と２１をオフ状態にする。スイッチ２１がオフ状態であるため、キャパシタ２４は電位差Ｖを保持する。その後、制御線１６に電圧を印加し、スイッチ２３をオン状態にする。すると、電源２７から供給された電流は、駆動用トランジスタ２２とスイッチ２３を経由してＥＬ素子２５に流れる。このときＥＬ素子２５に流れる電流量は、駆動用トランジスタ２２のゲート・ソース間電圧で制御される。駆動用トランジスタ２２のゲート・ソース間には、電位差Ｖに充電されたキャパシタ２４が接続されていることから、ゲート・ソース間電圧はＶとなる。前述したように、ゲート・ソース間電圧はＶのときに駆動トランジスタ２２を流れる電流量はＩとなるから、ＥＬ素子２５には電流量Ｉの駆動電流が流れることになる。
このように、図２の駆動トランジスタ２２は、電流源２６との接続を絶った後も、電流源２６で規定した電流量ＩでＥＬ素子２５を駆動することができるという特徴を有する。このような特徴を有する画素をカレントコピー型の画素という。なお、電極１５は必ずしも接地する必要はなく、所定の電圧源に接続する等の使用態様をとってもよい。
特開２００４−４８０１号公報 特開２００３−３２３１５２号公報
ＴＦＴアレイは、基板上にエッチング、蒸着、スピンコーティングなど不安定なプロセスにより各機能部品を順次形成して製造されるため、画素欠陥を有するＴＦＴアレイが製造されることがある。このため、製造されたＴＦＴアレイに画素欠陥が有るか否かを試験することが不可欠である。ＴＦＴアレイの画素欠陥の検査は、データ線１０に接地した電流源２６と同じ電流量の電流がＥＬ素子２５に供給されるか否かで判断する。しかし、ＴＦＴアレイにＥＬ素子２５を封入した後に欠陥が発見されると、高価なＥＬ素子２５が無駄になってしまうため、ＥＬ材料を封入する前に、ＴＦＴアレイの画素欠陥を試験することが望ましい。他方、ＥＬ素子２５が未封入の状態では、図２の駆動回路は閉回路にならないため、駆動電流が流れない。
そこで、駆動用トランジスタ２２に流れる電流を電流源２６を除去したデータ線１０に流して、その電流量を測定することによって、実使用状態に近い電流量の測定を行う方法が考えられる。具体的には、キャパシタ２４を所定電圧Ｖに充電した後に、データ線１０を実使用状態における電極１５と同じ電位（本実施例では接地）にして、駆動用トランジスタ２２のドレイン・ソース間に流れる電流をデータ線１０に流して、データ線１０に流れる電流量Ｉの測定を行う。
ところが、図２の画素２は、第１のトランジスタと第２のトランジスタの開閉動作が連動する構造となっているため、データ線１０の電流量測定の際にスイッチ２０をオン状態にすると、スイッチ２１も連動してオン状態となってしまう。その結果、ゲート電極とドレイン電極が同一電位のときのＩＶ特性しか測定することができない。しかし、実際の使用時にはスイッチ２１をオフ状態にしてＥＬ素子２５を駆動するため、ゲート電極とドレイン電極は同一電位とはならない。ゆえに、図２の画素２では、実使用状態における駆動用トランジスタ２２を流れる電流を測定することができないという問題がある。
本発明は、電流量を制御するトランジスタと、前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、前記トランジスタのゲート端子とドレイン端子との間に接続された第１のスイッチと、前記第１のスイッチの制御を行う第１の制御線と、前記トランジスタのドレイン端子に一端が接続された第２のスイッチと、前記第２のスイッチの制御を行う第２の制御線と備える画素を有することを特徴とするＴＦＴアレイにより、上記課題を解決する。
すなわち、第１のスイッチと第２のスイッチを独立に制御することによって、実使用時の動作点における駆動用トランジスタを流れる電流を測定する。より具体的には、トランジスタのソース端子に電源を接続するステップと、第１のスイッチおよび第２のスイッチをオン状態にするステップと、第２のスイッチの他端に所定の電流を印加しキャパシタを充電するステップと、電流の印加を停止するとともに第１のスイッチをオフ状態にするステップと、第２のスイッチを流れる電流量またはトランジスタに流れる電流量を測定するステップとを含む試験方法により、上記課題を解決する。
本発明により、カレントコピー型の画素において、より実使用状態に近い状態で、駆動用トランジスタの電流量を測定し、画素の欠陥の有無を試験することが可能となる。
以下に図面の参照下に、本発明の好適実施態様について詳細に説明する。図３は、本発明に係るＴＦＴアレイ４と試験装置３の概略構成図である。また、試験対象となる画素１と試験装置３との電気的接続をより詳細に示した説明図を図１に示す。
ＴＦＴアレイ４は、複数の画素１がマトリクス状に並んでいる。各画素には、ＥＬ素子（ＴＦＴアレイ４の状態では未封入）に駆動電流を供給する電源線１１と、画素を選択するのための制御線７０、データ線１０とが接続されている。制御線７０は、試験対象となる画素を選択する機能を有するディジタル信号線であり、より具体的には図１のような３本の制御線１２、１３、１４により構成される。また、データ線１０は、試験対象となる画素を選択する機能とともにＥＬ素子の駆動電流量（発光輝度）を示す役割を有するアナログ信号線である。他方、試験装置３は、電源線１１に電源を供給する電源２７と、測定シーケンスに従って制御線７０（１２、１３、１４）に印加する電圧を制御するシーケンサ６２、測定用の電流源６１や電流計６０などが格納される測定部７１から構成される。なお、スイッチ２０、２１、２３はいずれもＰチャンネルのＦＥＴで、ゲート端子に−５Ｖを印加するとオン状態となり（オン電圧）、０Ｖを印加するとオフ状態となる（オフ電圧）。
次に、画素１と試験装置３について、図１参照下により詳細に説明する。
本実施例の画素１と背景技術で説明した図２の画素２とは、スイッチ２０の制御線１２とスイッチ２１の制御線１３が独立して設けられてい点が大きく異なる。
ＥＬ素子（未封入）が接続される電極１５、２８は、一方の電極１５が接地され、他方の電極２８がトランジスタスイッチ２３に接続されている。トランジスタスイッチ２３の他端は、ＥＬ素子の駆動電流を供給する駆動用トランジスタ２２のドレイン端子に接続されている。駆動用トランジスタ２２のゲート端子とソース端子の間にはキャパシタ２４が接続されている。また、駆動用トランジスタ２２のゲート端子とドレイン端子の間には、トランジスタスイッチ２１が接続されており、ドレイン端子には別のトランジスタスイッチ２０が接続されている。トランジスタスイッチ２０は制御線１２によりオンオフ制御され、トランジスタスイッチ２１は制御線１３によりオンオフ制御される。
次に、図１の画素１および試験装置３の動作について説明を行う。はじめに、シーケンサ６２が、制御線１２および制御線１３にオン電圧を印加してスイッチ２０と２１をオン状態とする。制御線１４をオフ電圧にしてスイッチ２３をオフ状態にする。また、スイッチ３１は電流源６１と接続する。すると、電源２７から供給された電流が、駆動用トランジスタ２２とスイッチ２０を経由して電流源６１に流入する。このとき流れる電流量Ｉは、電流源６１により定まる。また、スイッチ２１がオン状態であるため、キャパシタ２４が充電される。充電後のキャパシタ２４の電位Ｖは、駆動用トランジスタ２２に電流量Ｉを流したときのゲート・ソース間電圧Ｖと等しくなる。
キャパシタ２４の充電が完了すると、シーケンサ６２は、制御線１３をオフ電圧にしてスイッチ２１をオフ状態にする。スイッチ３１を切り替え、電流計６０と接続する。スイッチ２１がオフ状態であるため、キャパシタ２４は電位差Ｖを保持し、トランジスタ２２には電流量Ｉの電流が流れる。トランジスタ２２の電流は、スイッチ２０を経由してデータ線１０流れる。この電流を電流計６０で測定することにより、トランジスタ２２に流れる電流量Ｉを測定する。測定された電流量Ｉが、電流源６１の電流量と同じであれば、画素１が正常に動作していることが確認できる。
なお、本実施例では、ＥＬ素子を封入する前のＴＦＴアレイを試験対象としているが、本発明は、ＥＬ素子封入後のＴＦＴパネルも同じ方法で動作試験を行うことができる。また、スイッチ２０、２１、２３は画素１の外部から開閉制御可能なスイッチであればよく、ＮチャンネルのＦＥＴスイッチでもよいし、トランジスタスイッチ以外のスイッチでもよい。また、電流計６０の他端は本実施例のように直接接地されている必要はなく、抵抗や電源などを介して接地されていてもよい。さらに、トランジスタ２２に流れる電流量を測定するための電流計６０は、本実施例のようにスイッチ３１の出力側に設ける必要はなく、スイッチ３１の入力側に設置してもよいし、電源線１１に設置するなど適宜変更可能である。電流計６０は複数であってもよい。例えば、データ線１０と電源線１１の両電流量を測定すれば、画素１内におけるリーク電流量を同時に測定することができる。
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。
本発明に係る画素と試験装置の説明図である。 従来のカレントコピー型の画素の概略構成図である。 本発明に係るＴＦＴアレイと試験装置の概略構成図である。
符号の説明
１、２ 画素
３ 試験装置
１０ データ線
１２、１３、１４ 制御線
１５、２８ 電極
２０、２１、２３ スイッチ
２２ 駆動用トランジスタ
２４ キャパシタ
２５ ＥＬ素子
２７ 電源
６０ 電流計
６１ 電流源
６２ シーケンサ
７１ 測定部

Claims (4)

  1. 電流量を制御するトランジスタと、
    前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
    前記トランジスタのゲート端子とドレイン端子との間に接続された第１のスイッチと、
    前記第１のスイッチの制御を行う第１の制御線と、
    前記トランジスタのドレイン端子に一端が接続された第２のスイッチと、
    前記第２のスイッチの制御を行う第２の制御線とを備える画素を有することを特徴とするＴＦＴアレイ。
  2. 前記画素が、さらに、
    前記ＥＬ素子を接続する電極と、
    前記電極と前記トランジスタのドレイン端子との間に接続されたの第３のスイッチと、
    前記第３のスイッチの制御を行う第３の制御線とを備えることを特徴とする請求項１記載のＴＦＴアレイ。
  3. 電流量を制御するトランジスタと、
    前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
    前記トランジスタのゲート端子とドレイン端子との間に接続された第１のスイッチと、
    前記トランジスタのドレイン端子に一端が接続された第２のスイッチとを備える画素を有するＴＦＴアレイの試験方法であって、
    前記トランジスタのソース端子に電源を接続するステップと、
    前記第１のスイッチおよび前記第２のスイッチをオン状態にするステップと、
    前記第２のスイッチの他端に所定の電流を印加し、前記キャパシタを充電するステップと、
    前記電流の印加を停止するとともに、前記第１のスイッチをオフ状態にするステップと、
    前記第２のスイッチを流れる電流量を測定するステップとを含むことを特徴とする試験方法。
  4. 電流量を制御するトランジスタと、
    前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
    前記トランジスタのゲート端子とドレイン端子との間に接続された第１のスイッチと、
    前記トランジスタのドレイン端子に一端が接続された第２のスイッチとを備える画素を有するＴＦＴアレイの試験を行う試験装置であって、
    前記第２のスイッチの他端に接続する電流源と、
    前記トランジスタのソース端子に接続する電源と、
    前記第１のスイッチおよび前記第２のスイッチを制御する制御手段と、
    前記トランジスタに流入する電流量を測定する電流計測手段とを備えることを特徴とする試験装置。

JP2004052046A 2004-02-26 2004-02-26 Ｔｆｔアレイおよびその試験方法、試験装置 Pending JP2005242003A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004052046A JP2005242003A (ja) 2004-02-26 2004-02-26 Ｔｆｔアレイおよびその試験方法、試験装置
US11/004,117 US20050190169A1 (en) 2004-02-26 2004-12-03 Method and device for testing a thin film transistor array
TW093137458A TW200535769A (en) 2004-02-26 2004-12-03 Method and device for testing a thin film transistor array
CN2004101025233A CN1661378A (zh) 2004-02-26 2004-12-24 Tft阵列及其试验方法、试验装置
KR1020050015200A KR20060043165A (ko) 2004-02-26 2005-02-24 Ｔｆｔ 어레이 및 그 시험 방법, 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052046A JP2005242003A (ja) 2004-02-26 2004-02-26 Ｔｆｔアレイおよびその試験方法、試験装置

Publications (1)

Publication Number Publication Date
JP2005242003A true JP2005242003A (ja) 2005-09-08

Family

ID=34879647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052046A Pending JP2005242003A (ja) 2004-02-26 2004-02-26 Ｔｆｔアレイおよびその試験方法、試験装置

Country Status (5)

Country Link
US (1) US20050190169A1 (ja)
JP (1) JP2005242003A (ja)
KR (1) KR20060043165A (ja)
CN (1) CN1661378A (ja)
TW (1) TW200535769A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073712A (ja) * 2004-09-01 2006-03-16 Agilent Technol Inc Ｔｆｔアレイ試験方法および試験装置
KR101348406B1 (ko) * 2005-03-14 2014-01-07 엘지디스플레이 주식회사 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
CN100405068C (zh) * 2006-01-13 2008-07-23 友达光电股份有限公司 有机发光显示面板的测试装置与方法
KR101987434B1 (ko) * 2013-01-15 2019-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그것의 테스트 방법
CN116794866B (zh) * 2023-06-29 2024-05-10 京东方科技集团股份有限公司 显示面板、显示装置及母板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW299448B (ja) * 1995-07-20 1997-03-01 Matsushita Electric Ind Co Ltd
TW578124B (en) * 2003-01-03 2004-03-01 Au Optronics Corp Method and driver for reducing power consumption of an LCD panel in a standby mode
US7333099B2 (en) * 2003-01-06 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, and electronic apparatus
US7215369B2 (en) * 2003-04-02 2007-05-08 Micron Technology, Inc. Compact pixel reset circuits using reversed current readout
US6937687B2 (en) * 2003-10-21 2005-08-30 Au Optronics Corporation Bi-directional shift register control circuit

Also Published As

Publication number Publication date
KR20060043165A (ko) 2006-05-15
CN1661378A (zh) 2005-08-31
TW200535769A (en) 2005-11-01
US20050190169A1 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
JP2005242001A (ja) Ｔｆｔアレイ試験方法
US7570072B2 (en) Display device including test circuit and electronic apparatus having the display device
CN104658482B (zh) Amoled像素驱动电路及像素驱动方法
CN100524427C (zh) 显示装置及其控制方法
JP5351268B2 (ja) アクティブマトリクス基板、表示パネル及びそれらの検査方法
KR100423110B1 (ko) 전류구동회로
US7091667B2 (en) Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel
US6768480B2 (en) Active matrix display device and inspection method therefor
CN101740606B (zh) 有机电致发光显示器件及其驱动方法
USRE43354E1 (en) Driving circuit electroluminescence cell
JP2008176287A (ja) 発光表示デバイス
CN105741724A (zh) 显示装置和驱动该显示装置的方法
CN106935203B (zh) 一种显示装置以及像素补偿方法
US20140022288A1 (en) Driving method of display apparatus
JP5211962B2 (ja) 表示装置
KR20170090539A (ko) 유기 발광 표시 장치의 검사 방법 및 이를 수행하는 유기 발광 표시 장치
JP2005242003A (ja) Ｔｆｔアレイおよびその試験方法、試験装置
JP2005266342A (ja) Ｔｆｔアレイ試験方法
CN115424554A (zh) 阵列基板及其vt测试方法、显示面板及显示装置
KR20020026105A (ko) 액정표시소자의 검사방법
JP2010243644A (ja) 表示装置、および検査装置
KR101243159B1 (ko) 유기발광다이오드 패널의 에이징 회로
US20230267882A1 (en) Pixel and display device
JP2007233353A (ja) 表示装置及び当該表示装置を具備する電子機器
JP2008083529A (ja) アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置