JP2005242001A - Tftアレイ試験方法 - Google Patents
Tftアレイ試験方法 Download PDFInfo
- Publication number
- JP2005242001A JP2005242001A JP2004052043A JP2004052043A JP2005242001A JP 2005242001 A JP2005242001 A JP 2005242001A JP 2004052043 A JP2004052043 A JP 2004052043A JP 2004052043 A JP2004052043 A JP 2004052043A JP 2005242001 A JP2005242001 A JP 2005242001A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- transistor
- current
- voltage
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B3/00—Measuring instruments characterised by the use of mechanical techniques
- G01B3/10—Measuring tapes
- G01B3/1061—Means for displaying or assisting reading of length measurement
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】EL素子未封入の状態でカレントコピー型の画素の欠陥の有無を試験することができる試験方法を提供する。
【解決手段】上記課題は、電流量を制御するためのトランジスタと、トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、トランジスタのドレイン端子に一端が接続され、第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、第1のスイッチおよび第2のスイッチをオン状態にするステップと、第2のスイッチの他端に、第1の電圧を印加するステップと、第2のスイッチの他端に、第2の電圧を印加するとともに、第1のスイッチを流れる電荷量を測定するステップとを含むことを特徴とする試験方法等により解決される。
【選択図】図1
【解決手段】上記課題は、電流量を制御するためのトランジスタと、トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、トランジスタのドレイン端子に一端が接続され、第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、第1のスイッチおよび第2のスイッチをオン状態にするステップと、第2のスイッチの他端に、第1の電圧を印加するステップと、第2のスイッチの他端に、第2の電圧を印加するとともに、第1のスイッチを流れる電荷量を測定するステップとを含むことを特徴とする試験方法等により解決される。
【選択図】図1
Description
本発明は、EL素子を駆動するTFTアレイの試験方法に関し、特にカレントコピー型の画素を有するTFTアレイの試験方法に関する。
近年、フラット・パネル・ディスプレイの表示用素子として、EL素子(エレクトロルミネッセンス素子)が注目されている。EL素子は自己発光型の素子であるため、従来の液晶を利用した表示素子と比べて、表示色域が広く、消費電力が小さいという特徴がある。
EL素子は、駆動電流によって発光輝度が変化する。このため、EL素子駆動用のTFTアレイは、従来の電圧制御型の液晶用にTFTアレイと異なり、発光素子に印加する電流量を制御できる構成が必要がある(特許文献1、2参照)。
図2に代表的なEL素子駆動用のTFTアレイの画素であるカレントコピー型の画素構成を示す。EL素子25(TFTアレイの状態では未接続)を接続する電極15、28は、一方の電極15が接地され、他方の電極28がトランジスタスイッチ23に接続されている。トランジスタスイッチ23の他端は、EL素子25の駆動電流を供給する駆動用トランジスタ22のドレイン端子に接続されている。駆動用トランジスタ22のゲート端子とソース端子の間にはキャパシタ24が接続されている。駆動用トランジスタ22のソース端子にはEL素子25の駆動用電源27が接続されている。また、駆動用トランジスタ22のゲート端子とドレイン端子の間には、トランジスタスイッチ21が接続されており、ドレイン端子には別のトランジスタスイッチ20が接続されている。トランジスタスイッチ20と21はともに同一の制御線12により開閉動作を行う。さらに、トランジスタスイッチ20の他端は、データ線10に接続され、データ線は電流源26に接続されている。トランジスタスイッチ20、21、23はいずれもPチャンネルのFETで、−5V(オン電圧)を印加することによってオン状態となり、0V(オフ電圧)にすることによってオフ状態となる。
次に、図2の画素の動作について説明を行う。はじめに、制御線12に電圧を印加してスイッチ20と21をオン状態とするとともに、制御線16をオフ電圧にしてスイッチ23をオフ状態にする。すると、電源27から供給された電流が、駆動用トランジスタ22とスイッチ20を経由して電流源26に流入する。このとき流れる電流量Iは、電流源26により規定される。また、スイッチ21がオン状態であるため、キャパシタ24が充電される。充電後のキャパシタ24の電位Vは、駆動用トランジスタ22に電流量Iを流したときのゲート・ソース間電圧Vと等しくなる。
キャパシタ24の充電が完了すると、制御線12をオフ電圧にしてスイッチ20と21をオフ状態にする。スイッチ21がオフ状態であるため、キャパシタ24は電位差Vを保持する。その後、制御線16に電圧を印加し、スイッチ23をオン状態にする。すると、電源27から供給された電流は、駆動用トランジスタ22とスイッチ23を経由してEL素子25に流れる。このときEL素子25に流れる電流量は、駆動用トランジスタ22のゲート・ソース間電圧で制御される。駆動用トランジスタ22のゲート・ソース間には、電位差Vに充電されたキャパシタ24が接続されていることから、ゲート・ソース間電圧はVとなる。前述したように、ゲート・ソース間電圧はVのときに駆動トランジスタ22を流れる電流量はIとなるから、EL素子25には電流量Iの駆動電流が流れることになる。
このように、図2の駆動トランジスタ22は、電流源26との接続を絶った後も、電流源26で規定した電流量IでEL素子25を駆動することができるという特徴を有する。このような特徴を有する画素をカレントコピー型の画素という。なお、本実施例のように電極15を接地せずに、所定の電位とする使用態様もあるが、動作原理は同じである。
ところで、このようなカレントコピー型の画素が正常に動作を行うためには、画素の各要素が全て正常に機能していなければならない。また、欠陥箇所がある場合には、欠陥箇所を特定する必要がある。このため、TFTアレイの製造工程では、画素の試験方法の確立が不可欠である。
さらに、EL素子25は高価であり、いったんTFTアレイとともにパネルに封入してしまうと再利用することは難しい。このため、封入前、すなわちTFTアレイの電極15、28にEL素子25を接続する前に、TFTアレイの画素の試験を行えることが望ましい。ところが、EL素子25が未封入の状態では電極15と電極28との間が開放状態となって回路が閉じていないために、実使用状態と同じように電流を流して試験することができないという問題がある。
本発明は、電流量を制御するためのトランジスタと、前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、前記第2のスイッチの他端に、前記トランジスタのスレッショルド電圧未満の第1の電圧を印加するステップと、前記第2のスイッチの他端に、前記トランジスタのスレッショルド電圧未満であって、前記第1の電圧と異なる第2の電圧を印加するとともに、前記第1のスイッチを流れる電荷量を測定するステップとを含むことを特徴とする試験方法により、上記課題を解決する。
また、本発明は、電流量を制御するためのトランジスタと、前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、前記第2のスイッチの他端に可変電圧源を接続するステップと、前記可変電圧源により電圧を変化させるとともに、前記電圧と前記第2のスイッチを流れる電流量との関係を測定するステップとを含むことを特徴とする試験方法より、上記課題を解決する。可変電圧源により電圧を可変する代わりに、可変電流源により電流量を変化させて、第2スイッチの他端の電圧と流れる電流量との関係を測定してもよい。
さらに、本発明は、EL素子を接続するための電極と、前記EL素子の駆動電流量を制御するトランジスタと、前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチと、前記電極の一端と前記トランジスタのドレイン端子との間に接続された第3のスイッチとを備える画素を有するTFTアレイの試験方法であって、前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、前記第3のスイッチをオン状態にして、前記電極の他端の電位を変化させ、前記第2のスイッチを流れる第1の電荷量を測定するステップと、前記第3のスイッチをオフ状態にして、前記電極の他端の電位を変化させ、前記第2のスイッチを流れる第2の電荷量を測定するステップと、前記第1の電荷量と前記第2の電荷量とを比較するステップとを含むことを特徴とする試験方法より、上記課題を解決する。
さらに、本発明は、電流量を制御するためのトランジスタと、前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、前記トランジスタのソース端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、前記第2のスイッチの他端に所定の電流を印加するステップと、前記トランジスタのソース端子に所定の電圧を印加するステップと、前記トランジスタのソース端子に流れる電流量を測定するステップとを含むことを特徴とする試験方法により、上記課題を解決する。
本発明により、EL素子未封入の状態でカレントコピー型の画素の欠陥の有無を試験することが可能となる。
以下に図面を参照して、本発明の好適実施態様となる試験方法について詳細に説明する。本試験方法は、以下に示す4つの試験により構成される。図6に各試験により動作確認を行うことができる試験箇所を示す。全ての試験を実施すると、TFTアレイの画素の全構成要素に欠陥要素がないことを確認することができる。しかし、全試験を実施すると試験時間が長くなるという問題がある。一般に、画素の各構成要素の欠陥が起きる確率は、構成要素毎に異なり、またTFTアレイの製造工程によっても大きく異なる。このため、必ずしも全試験を実施する必要はなく、欠陥可能性の高い構成要素の試験のみを実施することにより、試験時間の短縮と、欠陥TFTアレイの発見の両立を図ることができる。
(試験方法1)
図1に、TFTアレイの画素試験方法の一例を示す。本試験は、スイッチ20、21およびキャパシタ24の動作の試験を行う。データ線10に電荷量計30を接続する。電荷量計30の他端には双投スイッチ31の入力端子を接続する。双投スイッチ31の出力端子の一方には電源32が、他方の出力端子には電源33が接続されている。電源32の電圧V1と電源33の電圧V2は異なる電圧であり、電源33の電圧V2は電源27の電圧VOとの電位差が駆動用トランジスタ22のスレッショルド電圧の絶対値|VT|以下(|VT|>|VO−V2|)となるように設定される。
図1に、TFTアレイの画素試験方法の一例を示す。本試験は、スイッチ20、21およびキャパシタ24の動作の試験を行う。データ線10に電荷量計30を接続する。電荷量計30の他端には双投スイッチ31の入力端子を接続する。双投スイッチ31の出力端子の一方には電源32が、他方の出力端子には電源33が接続されている。電源32の電圧V1と電源33の電圧V2は異なる電圧であり、電源33の電圧V2は電源27の電圧VOとの電位差が駆動用トランジスタ22のスレッショルド電圧の絶対値|VT|以下(|VT|>|VO−V2|)となるように設定される。
次に試験方法を詳細に説明する。はじめに、制御線12にオン電圧を印加してスイッチ20、21をオン状態にする。制御線16はオフ電圧とし、スイッチ23はオフ状態とする。また、スイッチ31の入力端子を電源32と接続する。すると、キャパシタ24の電位差がVO−V1となる。このとき、キャパシタ24の容量をCとすると、キャパシタ24には電荷量Q1=C(VO−V1)の電荷が充電される。
充電に必要な時間経過後に、制御線12をオフ電圧にし、スイッチ31を電源33に切り替える。すると、スイッチ20がオフ状態となるため、理想的な回路であればデータ線10には電流が流れないはずである。もっとも、現実のTFTアレイでは微小なオフセット電流が存在するため、電流量はゼロにはならない。そこで、まず、スイッチ20をオフ状態にしたままで、電荷量計30でオフセット電流を測定する。
その後、再び制御線12にオン電圧を印加してスイッチ20、21をオン状態にする。すると、キャパシタ24の電位差はVO−V2となるため、キャパシタ24に蓄積される電荷量Q2=C(VO−V2)となる。このとき、Q1とQ2の差分ΔQ=Q1−Q2=C(V2−V1)が、データ線10を通って電源33に流入する。この電荷量ΔQを測定して、オフセット電流による電荷量を差し引いて真の電荷量ΔQ’を求める。最後に、キャパシタ24の容量C=ΔQ’/(V2−V1)を求めて、容量Cが所定の許容範囲のなかにあるか否かを判定する。
なお、制御線16にオン電圧を印加し、スイッチ23をオン状態にして同様な測定を行った結果と比較すると、スイッチ23の動作確認を行うことができる。すなわち、スイッチ23が正常に動作していれば、スイッチ23がオン状態のときとオフ状態のときとでは、トランジスタスイッチ23のゲート・ドレイン間の寄生容量やトランジスタスイッチ23のドレインと近接するデータ線や他画素の制御線間の寄生容量分だけ測定値が異なる。この違いを測定することにより、スイッチ23の動作確認を同時に行うことも可能である。
スイッチ20、21に欠陥がある場合には、キャパシタ24に充電ができなかったり、過大なオフセット電流が流れるなどの症状を呈するため、本試験によりスイッチ20、21の動作確認を同時に行うことができる。
(試験方法2)
図3に、TFTアレイの画素試験方法の別例を示す。本試験では、スイッチ20、21および駆動用トランジスタ22の動作試験を行う。本試験では、データ線10に可変電圧源29と電流計40を接続する。そして、制御線12にオン電圧を印加してスイッチ20、21をオン状態にする。制御線16はオフ電圧にしてスイッチ23はオフ状態とする。次に、可変電圧源源29の電圧を変化させ、各電圧Vごとにデータ線10の電流量Iを電流計40で測定する。トランジスタスイッチ20は、オン状態であるので、オン抵抗による電圧降下により誤差はあるものの、電圧Vは駆動トランジスタ22のゲート電圧とほぼ等しくなる。また、電流計40に流れる電流量Iは、電源27から駆動用トランジスタ22、スイッチ20経由して流れる電流であるから、駆動用トランジスタ22の駆動電流の電流量と等しくなる。よって、電流量Iと電圧Vとの関係は、駆動用トランジスタ22のIV特性とほぼ等しくなるため、測定結果から駆動用トランジスタ22が所望の特性を有するか否かを判定することができる。
図3に、TFTアレイの画素試験方法の別例を示す。本試験では、スイッチ20、21および駆動用トランジスタ22の動作試験を行う。本試験では、データ線10に可変電圧源29と電流計40を接続する。そして、制御線12にオン電圧を印加してスイッチ20、21をオン状態にする。制御線16はオフ電圧にしてスイッチ23はオフ状態とする。次に、可変電圧源源29の電圧を変化させ、各電圧Vごとにデータ線10の電流量Iを電流計40で測定する。トランジスタスイッチ20は、オン状態であるので、オン抵抗による電圧降下により誤差はあるものの、電圧Vは駆動トランジスタ22のゲート電圧とほぼ等しくなる。また、電流計40に流れる電流量Iは、電源27から駆動用トランジスタ22、スイッチ20経由して流れる電流であるから、駆動用トランジスタ22の駆動電流の電流量と等しくなる。よって、電流量Iと電圧Vとの関係は、駆動用トランジスタ22のIV特性とほぼ等しくなるため、測定結果から駆動用トランジスタ22が所望の特性を有するか否かを判定することができる。
なお、スイッチ20、21に欠陥がある場合には、可変電圧源の電圧を変化させても駆動用トランジスタ22に電流が流れないため、本試験によりスイッチ20、21の動作確認を同時に行うことができる。なお、本実施例の可変電圧源29の代わりに可変電流源を、電流計40の代わりに電圧計をそれぞれ接続して、可変電流源の電流量Iを変化させて、スイッチ20のドレイン端子の電圧Vを測定しても、トランジスタ22のIV特性を測定することができる。
(試験方法3)
図4に、TFTアレイの画素試験方法のさらに別の例を示す。本試験では、スイッチ20、および23の動作試験を行う。電極15に信号発生器50を接続し、データ線10には電荷量計30を接続する。この状態で、制御線12にオン電圧を印加して、スイッチ20をオン状態にする。
図4に、TFTアレイの画素試験方法のさらに別の例を示す。本試験では、スイッチ20、および23の動作試験を行う。電極15に信号発生器50を接続し、データ線10には電荷量計30を接続する。この状態で、制御線12にオン電圧を印加して、スイッチ20をオン状態にする。
はじめに、制御線16にオン電圧を印加してスイッチ23をオン状態とし、信号発生器50により、電極15にステップ信号を与える。電極15と電極28は、EL素子が未封入の状態であるためコンデンサとして機能するため、ステップ信号の微分波形の電流がスイッチ23および20を経由してデータ線10に流れる。このとき流れる電荷量Q1を電荷量計30で測定する。次に、制御線16をオフ電圧にしてスイッチをオフ状態としてから、電極15にステップ信号を与え、データ線10に流れる電荷量Q2を電荷量計30で測定する。スイッチ23が正常に動作していれば、スイッチ23がオフの状態ではデータ線10に電流が流れないから、電荷量Q1と電荷量Q2とは異なる値となる。よって、両電荷量の差ΔQ=Q1−Q2を求めることにより、スイッチ23の動作確認を行うことができる。
ここで、データ線10に流れるオフセット電流が大きい場合には、予めデータ線10に流れるオフセット電流を測定し、オフセット電流による電荷量を計算し、測定値から差し引いて真の電荷量を求める方法がある。また、予めオフセット電流を測定し、オフセット電流と同電流量で電流の向きが逆の定電流源をデータ線10に接続して、オフセット電流をキャンセルしておいてから、本試験を実施してもよい。
なお、信号発生器50の出力波形はステップ信号に限らず、パルス信号、三角波信号、正弦波信号などの時間とともに電圧が変化する信号であればよい。さらに、信号発生器50は、必ずしも電極15に接続する必要はなく、電極28に近接するデータ線や他画素の制御線などでもよい。この場合は、信号発生器50が接続された線と電極28の間の寄生容量に流れる電流による電荷量を測定することになる。
本試験において、スイッチ20に欠陥がある場合には、スイッチ23の開閉によらず電荷量計30に流れる電荷量が変化しない。このため、スイッチ20の欠陥の判定も同時に行うことが可能である。
本試験方法以外にも、スイッチ23を動作確認する方法として、制御線16がオフ電圧からオン電位に変化させたときに、電荷量計30に流れこむ電荷量を測定する方法がある。スイッチ23が正常にオンする場合と欠陥があってオンしない場合では、トランジスタスイッチ23のゲート・ドレイン間の寄生容量や、トランジスタスイッチ23のドレイン端子と近接するデータ線や他画素の制御線間の寄生容量分だけ測定値が異なるため、この違いを測定することによって、トランジスタ23の動作確認を行うことができる。この方法では、信号発生器50を使用してトランジスタスイッチ23の寄生容量にチャージせずとも、図1の回路のように、キャパシタ24をチャージして、電源27からの電流によってトランジスタスイッチ23の寄生容量をチャージしてもよい。この場合、予めオフセット電流量を測定し、データ線10にオフセット電流と同じ電流量で電流の向きが逆の定電流源を接続してオフセット電流をキャンセルしてから測定を行うと、測定結果からオフセット電流量を差し引いて真の電荷量を求める手間を省くことができる。
(試験方法4)
図5に、TFTアレイの画素試験方法のさらに別の例を示す。本試験では、スイッチ20、21および駆動用トランジスタ22の動作試験を行う。本試験では、電源27と駆動用トランジスタ22のソース端子の間に電流計50を設置する。そして、制御線12にオン電圧を印加してスイッチ20およびスイッチ21をオン状態にする。スイッチ20、21およびトランジスタ22が正常に動作していれば、電流計50には電流源26に流れる電流量と同じ電流量の電流が流れるはずである。一方、途中でリークや断線があったり、スイッチ20、21やトランジスタ22が動作しない場合には、電流源26からの出力と電流計50の値が異なる値となる。このように電流計50の測定値と電流源26に流れる電流量とを比較することにより、スイッチ20、21およびトランジスタ22の動作確認を行うことができる。
図5に、TFTアレイの画素試験方法のさらに別の例を示す。本試験では、スイッチ20、21および駆動用トランジスタ22の動作試験を行う。本試験では、電源27と駆動用トランジスタ22のソース端子の間に電流計50を設置する。そして、制御線12にオン電圧を印加してスイッチ20およびスイッチ21をオン状態にする。スイッチ20、21およびトランジスタ22が正常に動作していれば、電流計50には電流源26に流れる電流量と同じ電流量の電流が流れるはずである。一方、途中でリークや断線があったり、スイッチ20、21やトランジスタ22が動作しない場合には、電流源26からの出力と電流計50の値が異なる値となる。このように電流計50の測定値と電流源26に流れる電流量とを比較することにより、スイッチ20、21およびトランジスタ22の動作確認を行うことができる。
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。なお、本発明は、主としてEL素子25を封入する前の試験を対象としているが、EL素子25封入後のTFTパネルを試験する場合にも適用可能である。なお、EL素子25封入後は画素内の回路は閉回路となるため、図5のように電流計50を設置すれば、EL素子25の駆動電流を直接測定することができる。
10 データ線
12、16 制御線
20、21、23 スイッチ
22 駆動用トランジスタ
24 キャパシタ
25 EL素子
15、28 電極
26 電流源
29 可変電圧源
27 電圧源
30 電荷量計
40、50 電流計
12、16 制御線
20、21、23 スイッチ
22 駆動用トランジスタ
24 キャパシタ
25 EL素子
15、28 電極
26 電流源
29 可変電圧源
27 電圧源
30 電荷量計
40、50 電流計
Claims (5)
- 電流量を制御するためのトランジスタと、
前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、
前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、
前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、
前記第2のスイッチの他端に、前記トランジスタのスレッショルド電圧未満の第1の電圧を印加するステップと、
前記第2のスイッチの他端に、前記トランジスタのスレッショルド電圧未満であって、前記第1の電圧と異なる第2の電圧を印加するとともに、前記第1のスイッチを流れる電荷量を測定するステップとを含むことを特徴とする試験方法。 - 電流量を制御するためのトランジスタと、
前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、
前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、
前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、
前記第2のスイッチの他端に可変電圧源を接続するステップと、
前記可変電圧源の電圧を変化させて、前記電圧と前記第2のスイッチを流れる電流量との関係を測定するステップとを含むことを特徴とする試験方法。 - 電流量を制御するためのトランジスタと、
前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、
前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、
前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、
前記第2のスイッチの他端に可変電流源を接続するステップと、
前記可変電流源の電流量を変化させて、前記電流量と前記第2のスイッチの他端の電圧との関係を測定するステップとを含むことを特徴とする試験方法。 - EL素子を接続するための電極と、
前記EL素子の駆動電流量を制御するためのトランジスタと、
前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、
前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチと、
前記電極の一端と前記トランジスタのドレイン端子との間に接続されたの第3のスイッチとを備える画素を有するTFTアレイの試験方法であって、
前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、
前記第3のスイッチをオン状態にして、前記電極の他端の電位を変化させ、前記第2のスイッチを流れる第1の電荷量を測定するステップと、
前記第3のスイッチをオフ状態にして、前記電極の他端の電位を変化させ、前記第2のスイッチを流れる第2の電荷量を測定するステップと、
前記第1の電荷量と前記第2の電荷量とを比較するステップとを含むことを特徴とする試験方法。 - 電流量を制御するためのトランジスタと、
前記トランジスタのゲート端子とソース端子との間に接続されたキャパシタと、
前記トランジスタのゲート端子とドレイン端子との間に接続された第1のスイッチと、
前記トランジスタのドレイン端子に一端が接続され、前記第1のスイッチと同期して開閉動作を行う第2のスイッチとを備える画素を有するTFTアレイの試験方法であって、
前記第1のスイッチおよび前記第2のスイッチをオン状態にするステップと、
前記第2のスイッチの他端に所定の電流を印加するステップと、
前記トランジスタのソース端子に所定の電圧を印加するステップと、
前記トランジスタのソース端子に流れる電流量を測定するステップとを含むことを特徴とする試験方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004052043A JP2005242001A (ja) | 2004-02-26 | 2004-02-26 | Tftアレイ試験方法 |
| US11/003,165 US20050189960A1 (en) | 2004-02-26 | 2004-12-03 | Method for testing a thin film transistor array |
| TW093137515A TW200530610A (en) | 2004-02-26 | 2004-12-03 | Method for testing a thin film transistor array |
| CN2004101025214A CN1661377A (zh) | 2004-02-26 | 2004-12-24 | Tft阵列试验方法 |
| KR1020050015183A KR20060043163A (ko) | 2004-02-26 | 2005-02-24 | Tft 어레이 시험 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004052043A JP2005242001A (ja) | 2004-02-26 | 2004-02-26 | Tftアレイ試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005242001A true JP2005242001A (ja) | 2005-09-08 |
Family
ID=34879646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004052043A Pending JP2005242001A (ja) | 2004-02-26 | 2004-02-26 | Tftアレイ試験方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050189960A1 (ja) |
| JP (1) | JP2005242001A (ja) |
| KR (1) | KR20060043163A (ja) |
| CN (1) | CN1661377A (ja) |
| TW (1) | TW200530610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500620A (ja) * | 2006-08-15 | 2010-01-07 | イグニス・イノベイション・インコーポレーテッド | Oledの輝度劣化補償 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100405068C (zh) * | 2006-01-13 | 2008-07-23 | 友达光电股份有限公司 | 有机发光显示面板的测试装置与方法 |
| US7423446B2 (en) * | 2006-08-03 | 2008-09-09 | International Business Machines Corporation | Characterization array and method for determining threshold voltage variation |
| US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US8262900B2 (en) | 2006-12-14 | 2012-09-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| EP2639578B1 (en) | 2006-12-14 | 2016-09-14 | Life Technologies Corporation | Apparatus for measuring analytes using large scale fet arrays |
| CN101589338B (zh) | 2007-01-25 | 2014-09-10 | 东阳特克尼卡株式会社 | Tft液晶面板的物理性质测量方法及tft液晶面板的物理性质测量装置 |
| US8862426B2 (en) * | 2007-12-20 | 2014-10-14 | International Business Machines Corporation | Method and test system for fast determination of parameter variation statistics |
| US7868640B2 (en) * | 2008-04-02 | 2011-01-11 | International Business Machines Corporation | Array-based early threshold voltage recovery characterization measurement |
| US20100137143A1 (en) | 2008-10-22 | 2010-06-03 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
| US20100301398A1 (en) | 2009-05-29 | 2010-12-02 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
| US8776573B2 (en) | 2009-05-29 | 2014-07-15 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| CN106932456B (zh) * | 2010-06-30 | 2020-02-21 | 生命科技公司 | 用于测试isfet阵列的方法和装置 |
| CN119165030A (zh) | 2010-06-30 | 2024-12-20 | 生命科技公司 | 阵列列积分器 |
| WO2012003363A1 (en) | 2010-06-30 | 2012-01-05 | Life Technologies Corporation | Ion-sensing charge-accumulation circuits and methods |
| US11307166B2 (en) | 2010-07-01 | 2022-04-19 | Life Technologies Corporation | Column ADC |
| US8653567B2 (en) | 2010-07-03 | 2014-02-18 | Life Technologies Corporation | Chemically sensitive sensor with lightly doped drains |
| EP2617061B1 (en) | 2010-09-15 | 2021-06-30 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| TWI506288B (zh) * | 2011-09-26 | 2015-11-01 | United Microelectronics Corp | 待測電晶體陣列 |
| US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US8786331B2 (en) | 2012-05-29 | 2014-07-22 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
| US9080968B2 (en) | 2013-01-04 | 2015-07-14 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
| US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
| US8963216B2 (en) | 2013-03-13 | 2015-02-24 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
| US20140264471A1 (en) | 2013-03-15 | 2014-09-18 | Life Technologies Corporation | Chemical device with thin conductive element |
| EP2972280B1 (en) | 2013-03-15 | 2021-09-29 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
| US20140336063A1 (en) | 2013-05-09 | 2014-11-13 | Life Technologies Corporation | Windowed Sequencing |
| US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
| KR102593647B1 (ko) | 2014-12-18 | 2023-10-26 | 라이프 테크놀로지스 코포레이션 | 트랜스미터 구성을 갖춘 높은 데이터율 집적 회로 |
| US20190107569A1 (en) * | 2017-10-11 | 2019-04-11 | Qualcomm Incorporated | Digital current measurement for in-situ device monitoring |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999011A (en) * | 1998-03-26 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company | Method of fast testing of hot carrier effects |
-
2004
- 2004-02-26 JP JP2004052043A patent/JP2005242001A/ja active Pending
- 2004-12-03 US US11/003,165 patent/US20050189960A1/en not_active Abandoned
- 2004-12-03 TW TW093137515A patent/TW200530610A/zh unknown
- 2004-12-24 CN CN2004101025214A patent/CN1661377A/zh active Pending
-
2005
- 2005-02-24 KR KR1020050015183A patent/KR20060043163A/ko not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500620A (ja) * | 2006-08-15 | 2010-01-07 | イグニス・イノベイション・インコーポレーテッド | Oledの輝度劣化補償 |
| US8581809B2 (en) | 2006-08-15 | 2013-11-12 | Ignis Innovation Inc. | OLED luminance degradation compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060043163A (ko) | 2006-05-15 |
| CN1661377A (zh) | 2005-08-31 |
| TW200530610A (en) | 2005-09-16 |
| US20050189960A1 (en) | 2005-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005242001A (ja) | Tftアレイ試験方法 | |
| CN101013551B (zh) | 显示设备以及具有该显示设备的电子装置 | |
| CN107885003B (zh) | 具有修复结构的显示装置 | |
| KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
| US7317326B2 (en) | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel | |
| US6100865A (en) | Display apparatus with an inspection circuit | |
| US6930505B2 (en) | Inspection method and apparatus for EL array substrate | |
| CN115424554B (zh) | 阵列基板及其vt测试方法、显示面板及显示装置 | |
| US7012445B2 (en) | Method for testing a TFT array | |
| US20060158421A1 (en) | Driver circuit of display device and method of driving the same | |
| KR20060017586A (ko) | 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 oled 패널의 제조 방법 | |
| US6791350B2 (en) | Inspection method for array substrate and inspection device for the same | |
| CN110288956B (zh) | 显示装置 | |
| US20050122297A1 (en) | Semiconductor device and the method of testing the same | |
| CN107705737A (zh) | 短路不良的检测方法和装置 | |
| KR101308456B1 (ko) | 평판 표시장치와 이의 검사방법 및 제조방법 | |
| US20060125512A1 (en) | Method and apparatus for inspecting array substrate | |
| US20250174164A1 (en) | Display panel and detection method thereof, and display device | |
| CN109389919B (zh) | 显示面板的检测方法及装置 | |
| US20050190169A1 (en) | Method and device for testing a thin film transistor array | |
| CN112103199A (zh) | 显示基板、显示装置及晶体管的性能测试方法 | |
| JP2001042288A (ja) | 表示装置およびその駆動方法ならびに表示装置の検査方法 | |
| CN101459333B (zh) | 背光开路保护电路 | |
| KR20010077573A (ko) | 엘렉트로 루미네센스 셀 구동회로 | |
| JP2008015202A (ja) | 表示パネルおよび表示パネル検査方法 |