JP2005228872A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005228872A
JP2005228872A JP2004035096A JP2004035096A JP2005228872A JP 2005228872 A JP2005228872 A JP 2005228872A JP 2004035096 A JP2004035096 A JP 2004035096A JP 2004035096 A JP2004035096 A JP 2004035096A JP 2005228872 A JP2005228872 A JP 2005228872A
Authority
JP
Japan
Prior art keywords
stage
sputtering
sputtering target
target
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004035096A
Other languages
English (en)
Inventor
Hideichiro Yamanaka
秀一郎 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004035096A priority Critical patent/JP2005228872A/ja
Publication of JP2005228872A publication Critical patent/JP2005228872A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 途中で冷却することなく複数種類の層をスパッタリングにより半導体ウエハの上に形成することができるようにする。
【解決手段】 チャンバー1の内部に、半導体ウエハ10を載置する複数のステージ4a〜4dと、複数のステージ4a〜4dの3つそれぞれに対向するスパッタリングターゲット6a〜6cと、複数のステージ4a〜4dそれぞれと該ステージそれぞれに対向するスパッタリングターゲットとの間の空間を互いに仕切る仕切壁3a〜3cと、仕切壁3a〜3c及びスパッタリングターゲット6a〜6cをステージに対して相対的に移動させることにより、スパッタリングターゲットそれぞれに対向するステージを変更する変更手段30とを具備する。
【選択図】 図2


Description

本発明は、半導体製造装置及び半導体装置の製造方法に関する。特に本発明は、途中で冷却することなく複数種類の層をスパッタリングにより半導体ウエハの上に形成することができる半導体製造装置及び半導体装置の製造方法に関する。
図10は、従来の半導体製造装置の平面概略図である。この半導体製造装置は、チタンからなるバリア層、Al合金層、及びチタン/窒化チタン層からなる被覆層をこの順にスパッタリングにより積層してAl合金配線層を形成する装置であり、トランスファーチャンバー101の側壁にスパッタリングチャンバー102a、102b,102c及びロードロック104を等間隔で接続した構成である。スパッタリングチャンバー102aはバリア層を形成するためのチャンバーであり、スパッタリングチャンバー102bはバリア層の上にAl合金層を形成するためのチャンバーであり、スパッタリングチャンバー102cはAl合金層の上に被覆層を形成するためのチャンバーである。スパッタリングチャンバー102a,102b,102cの内部にはそれぞれ半導体ウエハを載置するためにステージ103a,103b,103cが設けられている。
またトランスファーチャンバー101の内部には搬送ブレード105が設けられている。搬送ブレード105は、ロードロック104の中の半導体ウエハをスパッタリングチャンバー102aに搬送し、またバリア層が形成された半導体ウエハをスパッタリングチャンバー102aからスパッタリングチャンバー102bに搬送する。さらに搬送ブレード105はバリア層及びAl合金層が形成された半導体ウエハを、スパッタリングチャンバー102bからスパッタリングチャンバー102cに搬送するとともに、バリア層、Al合金層及び被覆層が形成された半導体ウエハをスパッタリングチャンバー102cからロードロック104に搬送する。なおトランスファーチャンバー101及びスパッタリングチャンバー102a,102b,102cの内部はそれぞれ別の排気ポンプにより排気されている。
このような装置に類似する装置は、例えば非特許文献1に記載されている。
「半導体製造装置データブック」株式会社電子ジャーナル、2002年10月31日、第3章第6節
半導体ウエハの上にアルミ合金膜をスパッタリングにより高速で形成するとき、半導体ウエハが低温だとアルミ合金膜にボイドが生じる。上述した装置においてアルミ合金膜にボイドを生じさせないためには、スパッタリングチャンバー102bの内部にあるステージ103bを高温に維持することが考えられる。しかしこの場合、ステージ103bの温度が搬送ブレード105の温度よりかなり高くなるため、スパッタリングチャンバー102bで形成されたAl合金膜は、半導体ウエハが搬送ブレード105に載置された時に冷却されて熱収縮し、表面が荒れる。
本発明は上記のような事情を考慮してなされたものであり、その目的は、半導体ウエハを途中で冷却することなく複数種類の層をスパッタリングにより形成することができる半導体製造装置及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明にかかる半導体製造装置は、
第1の半導体ウエハを載置するための第1のステージと、
第2の半導体ウエハを載置するための第2のステージと、
第3の半導体ウエハを載置するための第3のステージと、
第4の半導体ウエハを載置するための第4のステージと、
前記第1のステージに対向して配置される第1のスパッタリングターゲットと、
前記第2のステージに対向して配置される第2のスパッタリングターゲットと、
前記第3のステージに対向して配置される第3のスパッタリングターゲットと、
前記第1のスパッタリングターゲットと前記第1のステージとの間の空間と、前記第2のスパッタリングターゲットと前記第2のステージとの間の空間と、前記第3のスパッタリングターゲットと前記第3のステージとの間の空間と、前記第4のステージ上の空間と、を互いに仕切る仕切壁と、
前記第1乃至第4のステージを移動させることにより、前記第1乃至第3のスパッタリングターゲットそれぞれに対向するステージを変更する変更手段と、
を具備する。
この半導体製造装置において、変更手段が第1乃至第4のステージを移動させると、第1,第2,第3のスパッタリングターゲットに対向しているステージは、それぞれ第2,第3,第4のステージになる。このため半導体ウエハを同一のステージ上に載置した状態で、複数種類の層をスパッタリングにより形成することができる。このため半導体ウエハを搬送ブレードに載置する必要はなくなり、複数の層を形成している途中において半導体ウエハ及びその上に形成された層は冷却されない。従ってスパッタリングにより高速で成膜しても、膜の品質は低下しない。
本発明にかかる他の半導体装置は、
第1の半導体ウエハを載置するための第1のステージと、
第2の半導体ウエハを載置するための第2のステージと、
第3の半導体ウエハを載置するための第3のステージと、
第4の半導体ウエハを載置するための第4のステージと、
前記第1のステージに対向して配置される第1のスパッタリングターゲットと、
前記第2のステージに対向して配置される第2のスパッタリングターゲットと、
前記第3のステージに対向して配置される第3のスパッタリングターゲットと、
前記第1のスパッタリングターゲットと前記第1のステージとの間の空間と、前記第2のスパッタリングターゲットと前記第2のステージとの間の空間と、前記第3のスパッタリングターゲットと前記第3のステージとの間の空間と、前記第4のステージ上の空間と、を互いに仕切る仕切壁と、
前記仕切壁及び前記第1乃至第3のスパッタリングターゲットを移動させることにより、該第1乃至第3のスパッタリングターゲットそれぞれに対向するステージを変更する変更手段と、
を具備する。
この半導体製造装置において、変更手段が第1乃至第3のスパッタリングターゲット及び仕切壁を移動させると、第1、第2及び第3のスパッタリングターゲットは、それぞれ第2、第3、第4のステージに対向する。このため半導体ウエハを同一のステージ上に載置した状態で、複数種類の層をスパッタリングにより形成することができる。このため半導体ウエハを搬送ブレードに載置する必要はなくなり、複数の層を形成している途中において半導体ウエハ及びその上に形成された層は冷却されない。従ってスパッタリングにより高速で成膜しても、膜の品質は低下しない。
本発明にかかる他の半導体装置は、
複数の半導体ウエハそれぞれを載置するためのステージと、
前記ステージそれぞれに対向して配置されるスパッタリングターゲットと、
前記ステージそれぞれと該ステージそれぞれに対向するスパッタリングターゲットとの間の空間を互いに仕切る仕切壁と、
前記仕切壁及び前記スパッタリングターゲットを前記ステージに対して相対的に移動させることにより、前記スパッタリングターゲットそれぞれに対向するステージを変更する変更手段と、
を具備する。
これらの半導体製造装置によれば、変更手段により半導体ウエハを同一のステージ上に載置したまま複数種類のスパッタリングターゲットに対向させることができるため、半導体ウエハを同一のステージ上に載置したまま複数種類の層をスパッタリングにより形成することができる。このため半導体ウエハを搬送ブレードに載置する必要はなくなり、複数の層を形成している途中において半導体ウエハ及びその上に形成された層は冷却されない。従ってスパッタリングにより高速で成膜しても、膜の品質は低下しない。
これらの半導体製造装置において、ステージそれぞれは同一間隔で円周に沿って配置されており、スパッタリングターゲットそれぞれは、ステージと略同一の円周に沿ってステージと同一の間隔で配置されており、変更手段は、ステージを仕切壁及びスパッタリングターゲットに対して回転移動させることにより、スパッタリングターゲットそれぞれに対向するステージを変更してもよい。
ここでスパッタリングターゲットの数はステージの数より少なくし、いずれのスパッタリングターゲットにも対向していないステージを他から気密に仕切る第2の仕切壁と、第2の仕切壁によって気密に仕切られた空間に繋がるロードロックをさらに具備してもよい。この場合、スパッタリングを行っている間に、いずれのスパッタリングターゲットにも対向していないステージに載置されている半導体ウエハとロードロック内の半導体ウエハを入れ替えることができる。
ステージは同一間隔で円周に沿って配置されており、スパッタリングターゲットは、ステージと略同一の円周に沿ってステージと同一間隔で配置されており、変更手段は、スパッタリングターゲット及び仕切壁をステージに対して回転させることにより、スパッタリングターゲットそれぞれに対向するステージを変更してもよい。
ここでスパッタリングターゲットの数はステージの数より少なくし、いずれのスパッタリングターゲットにも対向していないステージの上の空間を他から気密に仕切る第2の仕切壁と、ステージそれぞれごとに設けられたロードロックをさらに具備してもよい。この場合、いずれのスパッタリングターゲットにも対向していないステージは、第2の仕切壁により他から気密に仕切られているため、該ステージに載置されている半導体ウエハとロードロック内の半導体ウエハを入れ替えることができる。
少なくとも2つのスパッタリングターゲットは、配線を形成するための金属ターゲット及び配線を被覆する被覆層を形成するための被覆用ターゲットを含んでいてもよい。金属ターゲットは例えばAl合金ターゲットであり、被覆用ターゲットは例えばチタンターゲットである。この場合特に本発明は効果的である。ここで仕切り壁によって仕切られた空間のうちチタンターゲットを含む空間に窒素ガスを供給する配管をさらに具備してもよい。
また仕切壁により仕切られた空間ごとにスパッタガスを供給する配管をさらに具備してもよい。
本発明にかかる半導体装置の製造方法は、
第1のステージ上に載置された第1の半導体ウエハを、第1のスパッタリングターゲットに対向するように配置するとともに、第2のステージ上に載置された第2の半導体ウエハを、第2のスパッタリングターゲットに対向するように配置する工程と、
前記第1のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第2の半導体ウエハにスパッタリングを行う工程と、
前記第2のステージ及び前記第2の半導体ウエハを前記第2のスパッタリングターゲットに対向しない場所に移動させるとともに、前記第1のステージ及び前記第1の半導体ウエハを移動させて前記第2のスパッタリングターゲットに対向するように配置し、かつ第3のステージ及び前記第3のステージ上に配置された第3の半導体ウエハを、前記第1のスパッタリングターゲットに対向するように配置する工程と、
前記第1のスパッタリングターゲットを用いて前記第3の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行う工程と
を具備する。
本発明にかかる他の半導体装置の製造方法は、
第1のスパッタリングターゲットを第1の半導体ウエハに対向するように配置するとともに、第2のスパッタリングターゲットを第2の半導体ウエハに対向するように配置する工程と、
前記第1のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第2の半導体ウエハにスパッタリングを行う工程と、
前記第1のスパッタリングターゲットを移動させて第3の半導体ウエハに対向するように配置するとともに、前記第2のスパッタリングターゲットを移動させて前記第1の半導体ウエハに対向するように配置する工程と、
前記第1のスパッタリングターゲットを用いて前記第3の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行う工程と
を具備する。
発明を実施するための形態
以下、図面を参照して本発明の実施形態について説明する。図1(a)及び(b)は第1の実施形態にかかる半導体製造装置の縦断面概略図であり、図2及び図4は半導体製造装置を構成する部材の平面配置を示す概略図である。図3は図2のA―A断面に相当する縦断面概略図である。この半導体製造装置はシリコンウエハの上にAl合金配線層を形成する装置である。
図1(a)、(b)及び図2に示すように、円柱状のチャンバー1の内部には回転板4がチャンバー1の底面と略平行に設けられている。回転板4は円形であり、縁がチャンバー1の内側面に略沿っている。回転板4の下面には、回転板4の中心に位置する回転軸5が取り付けられており、回転板4の上面には、シリコンウエハ10を載置するステージ4a,4b,4c,4dが回転軸5を中心とした円に沿って同一間隔すなわち90°間隔で配置されている。なお回転軸5はチャンバー1の中心軸と重なっている。
チャンバー1の上内面には、Tiターゲット6a,Al合金ターゲット6b及びTiターゲット6cが配置されている。Tiターゲット6a,Al合金ターゲット6b及びTiターゲット6cはチャンバー1の中心軸を中心とした円に沿ってステージ4a,4b,4c,4dと同一の間隔すなわち90°間隔で配置されている。なお各ターゲットが沿っている円と各ステージが沿っている円は径が同一である。
またTiターゲット6a,Al合金ターゲット6b及びTiターゲット6cはそれぞれ円筒状の仕切壁3a,3b,3cによって囲われている。仕切壁3a,3b,3cの長さは同一であり、それぞれ上端がチャンバー1の上内面に接合し、下端がTiターゲット6a,Al合金ターゲット6b及びTiターゲット6cの下面より下方に出ている。
回転板4はチャンバー1内部の気密性を保持したまま回転軸5を中心にモータ30によって回転可能であり、かつ上下に移動可能である。なおモータ30は、各ターゲット6a,6b,6cそれぞれに対向するステージを変更する変更手段の一例である。回転板4が上に移動したとき、仕切壁3a,3b,3cは下端が回転板4と接し、それぞれ内部の空間を外部から仕切る。このとき各空間は仕切壁3a,3b,3cによって密閉されるのが好ましい。回転板4が上に移動した状態において、仕切壁3a内部の空間では、ステージ4a,4b,4c,4dの一つ(図1(b)及び図2においてはステージ4a)がTiターゲット6aと対向している。同様に,仕切壁3b内部の空間ではステージ4a,4b,4c,4dの他の一つ(図2においてはステージ4b)がAl合金ターゲット6bと対向しており、仕切壁3c内部の空間ではステージ4a,4b,4c,4dのさらに他の一つ(図1(b)及び図2においてはステージ4c)がTiターゲット6cと対向している。
チャンバー1の上面には仕切壁3a,3b,3cそれぞれの内側に位置する配管7a,7b、7c、及び各仕切壁の外部に位置する排気管1aが接続している。配管7a,7bは仕切壁3a,3bによって仕切られた空間にスパッタガス(例えばAr)を供給し、配管7cは仕切壁3cによって仕切られた空間にスパッタガス及び窒素を供給する。なお配管7cはスパッタガス及び窒素を混合した状態で供給することも可能であるが、これらを単独で供給することも可能である。排気管1aは排気ポンプ20に接続しており、チャンバー1の内部を排気している。
また図2に示すようにチャンバー1の側壁にはロードロック2がシャッター21を介して取り付けられている。ロードロック2は内部が図示しないポンプにより排気されており、その位置はチャンバー1の中心軸を中心にTiターゲット6a及びTiターゲット6cそれぞれから90°回った場所である。ロードロック2が取り付けられた部分を含む空間は、 仕切壁8によって他から仕切られている。図3に示すように仕切壁8の上辺はチャンバー1の上内面に接合しており、下辺は仕切壁3aの下端と同じ高さに位置する。回転板4が上に移動したときに、仕切壁8の下辺は仕切壁3a,3b,3cの下端とともに回転板4の上面と接する。この状態において仕切壁8は、ロードロック2が取り付けられた部分を含む空間を仕切壁3a,3b,3cが位置する空間から気密に仕切る。
次に半導体製造装置の動作について図2及び図4を用いて説明する。以下に示す各動作は半導体製造装置の制御部(図示せず)によって行われる。また以下の動作中において排気ポンプ20は常にチャンバー1内部を排気している。図2に示すようにステージ4a,4b,4c,4dそれぞれの上、及びロードロック2の中にはそれぞれシリコンウエハ10がある。ステージ4a上のシリコンウエハ10にはいずれの層も形成されていない。ステージ4b上のシリコンウエハ10にはバリア層が形成されている。ステージ4c上のシリコンウエハ10にはバリア層及びAl合金層がこの順に形成されている。ステージ4d上のシリコンウエハ10にはバリア層、Al合金層及び被覆層がこの順に形成されている。ロードロック2の中のシリコンウエハ10にはバリア層、Al合金層及び被覆層のいずれも形成されていない。なおステージ4a,4b,4c,4dは、いずれもヒーター(図示せず)によりAl合金層を形成するために十分な温度、例えば300℃〜350℃に維持されている。
まず制御部は、回転板4を上昇させて仕切壁3a,3b,3c,8と接させる。この状態において仕切壁3aの内部では、いずれの層も形成されていないシリコンウエハ10がTiターゲット6aと上下に対向しており、仕切壁3bの内部では、バリア層のみが形成されているシリコンウエハ10がAl合金ターゲット6bと上下に対向しており、仕切壁3cの内部では、バリア層及びAl合金層がこの順に形成されているシリコンウエハ10がTiターゲット6aと上下に対向している。また仕切壁8の内側では、バリア層、Al合金層及び被覆層が形成されているシリコンウエハ10がロードロック2と水平方向に対向している。
この状態において制御部は、配管7a,7b,7cから仕切壁3a,3b,3cの内部にスパッタガスを供給して気圧を適切な値にし、ステージ4aとTiターゲット6aの間、ステージ4bとAl合金ターゲット6bの間、Tiターゲット6cとステージ4cの間それぞれに電圧を印加することにより、仕切壁3a,3b,3cそれぞれの中でスパッタリングを行う。ここで仕切壁3cの内部には、途中から窒素ガスも供給する。これによりステージ4a上に位置するシリコンウエハ10にはTiからなるバリア層が形成され、ステージ4b上に位置するシリコンウエハ10にはAl合金層がバリア層の上に形成される。またステージ4c上に位置するシリコンウエハ10にはTi/TiN層からなる被覆層がAl合金層の上に形成される。
なお各ターゲット、各ステージ及びシリコンウエハ10は仕切壁3a,3b,3cによって他から仕切られているため、スパッタリングにより形成される膜には他のターゲットの成分は混入しない。
また仕切壁8の内側では、スパッタリングを行っている間にシャッター21を開き、ロードロック2の内部に位置するシリコンウエハ10とステージ4d上に位置するシリコンウエハ10を入れ替える。このときロードロック2の内部は常に排気されており、また仕切壁8がロードロック2及びステージ4dを他の空間から仕切っているため、シャッター21を開いてもスパッタリングには影響しない。
スパッタリングが終了すると、制御部は回転板4を下降させてから90°回転させる。これにより、図4に示すようにターゲットとステージの組み合わせが変更される。詳細には仕切壁3a及びTiターゲット6aの下方にはステージ4dが位置し、仕切壁3b及びAl合金ターゲット6bの下方にはステージ4aが位置し、仕切壁3c及びTiターゲット6cの内側にはステージ4bが位置する。また仕切壁8の内側にはステージ4cが位置する。この間においてもステージ4a,4b,4c,4dはAl合金層を形成するために十分な温度に維持されるため、シリコンウエハ10及びその上に形成された層は冷却されない。
そして制御部は、回転板4を上昇させて再び仕切壁3a,3b,3c,8と接させる。この状態において配管7a,7b,7cから仕切壁3a,3b,3cの内部にスパッタガスを供給して気圧を適切な値にし、仕切壁3a,3b,3cそれぞれの中でスパッタリングを行う。ここで仕切壁3cの内部には、途中から窒素ガスも供給する。これによりステージ4d上に位置するシリコンウエハ10にはTiからなるバリア層が形成され、ステージ4a上に位置するシリコンウエハ10にはAl合金層がバリア層の上に形成され、ステージ4b上に位置するシリコンウエハ10にはTi/TiN層からなる被覆層がAl合金層の上に形成される。
またスパッタリングを行っている間にシャッター21を開き、ロードロック2の内部に位置するシリコンウエハ10とステージ4c上に位置するシリコンウエハ10を入れ替える。
スパッタリングが終了すると、制御部は回転板4を下降させてから前回と同一方向に90°回転させる。
上記した動作を繰り返すことにより、制御部はステージ4a,4b,4c,4dそれぞれの上に載置されているシリコンウエハ10に順次バリア層、Al合金層及び被覆層をこの順に積層し、また積層が終わったシリコンウエハ10をロードロック2中のシリコンウエハ10と入れ替える。
このように本実施形態によれば、ステージ4a,4b,4c,4dそれぞれがTiターゲット6a、Al合金ターゲット6b及びTiターゲット6cの下に順次移動し、それぞれのターゲットとの間でスパッタリングを行う。シリコンウエハ10は、バリア層、Al合金層及び被覆層を形成している間は同一のステージ上に載置されたままである。従ってシリコンウエハ10及びその上に形成された層は冷却しないため、Al合金膜は熱収縮せず、Al合金膜に表面荒れは生じない。
またチャンバー1の中にバリア層、Al合金層及び被覆層を形成する機構すなわち仕切壁3a,3b,3c,8、回転板4、ステージ4a,4b,4c,4d、Tiターゲット6a、Al合金ターゲット6b及びTiターゲット6cを設けたため従来の半導体製造装置と比べて小型化することができる。
さらに従来はトランスファーチャンバーと各スパッタリングチャンバーそれぞれに排気ポンプを設ける必要があったが、本実施形態によれば排気ポンプは1つでよい。このため従来と比べて排気ポンプの数を少なくすることができる。
次に第2の実施形態について図5〜図8を用いて説明する。第1の実施形態ではシリコンウエハを載置するステージが移動することによりステージとその上方に位置するターゲットの組み合わせを変更したが、本実施形態ではターゲットが移動することによりステージとターゲットの組み合わせを変更する。なお第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
図5(a)及び(b)は本実施形態にかかる半導体製造装置の縦断面概略図であり、図6及び図8は半導体製造装置を構成する部品の平面配置を示す概略図である。図7は図6のA−A断面に相当する縦断面図である。この半導体製造装置において、ステージ4a,4b,4c,4dはチャンバー1の底面に固定されている。これらステージは、第1の実施形態と同様に、チャンバー1の中心を軸とする円に沿って同一間隔すなわち90°間隔に配置されている。
チャンバー1の内部には回転板3がチャンバー1の底面と略平行に設けられている。回転板3は円形であり、その中心はチャンバー1の中心と重なるとともに側面がチャンバー1の内側面に沿っている。回転板3の下面には仕切壁3a,3b,3c,8それぞれの上端が接合している。回転板3は回転軸9によって中心が支持されており、この回転軸9とともにモータ(図示せず)によって回転可能かつ上下に移動可能である。回転板3が下に移動したとき、仕切壁3a,3b,3cは下端はチャンバー1の底面と接し、内部の空間を他の空間から仕切る。このとき各内部の空間は仕切壁3a,3b,3cによって密閉されるのが好ましい。
また配管7a,7b,7c,7dはチャンバー1の底面に接続している。配管7a,7b,7c,7dはそれぞれ仕切壁3a,3b,3cと重なったときにこれらの内側に位置し、仕切壁3a,3b,3cにより仕切られた空間にスパッタリングガス及び窒素ガスを、単独または混合状態で供給することが可能である。
また図6に示すようにチャンバー1には、ロードロック2a,2b,2c,2dがそれぞれステージ4a,4b,4c,4dと対向する位置に取り付けられている。各ロードロック内部は図示しないポンプにより排気されている。
また図7に示すように仕切壁8は回転板3の下面に取り付けられている。このため仕切壁8により仕切られる空間は、回転板3が回転するたびに切り替わる。
次に本実施形態にかかる半導体装置の動作について図6及び図8を用いて説明する。図6に示すようにステージ4a,4b,4c,4dそれぞれの上、及びロードロック2a,2b,2c,2dそれぞれの中にはそれぞれシリコンウエハ10がある。ステージ4a上のシリコンウエハ10にはいずれの層も形成されていない。ステージ4b上のシリコンウエハ10にはバリア層が形成されている。ステージ4c上のシリコンウエハ10にはバリア層及びAl合金層がこの順に形成されている。ステージ4d上のシリコンウエハ10にはバリア層、Al合金層及び被覆層がこの順に形成されている。ロードロック2a,2b,2c,2dの中のシリコンウエハ10にはバリア層、Al合金層及び被覆層が形成されていない。なおステージ4a,4b,4c,4dは、いずれもヒーター(図示せず)によりAl合金層を形成するために十分な温度、例えば300℃〜350℃に維持されている。
まず制御部は、回転板3を下昇させて仕切壁3a,3b,3c,8をチャンバー1の底面に接させる。このとき仕切壁3aの内部では、いずれの層も形成されていないシリコンウエハ10がTiターゲット6aと上下に対向しており、仕切壁3bの内部では、バリア層のみが形成されているシリコンウエハ10がAl合金ターゲット6bと上下に対向しており、仕切壁3cの内部では、バリア層及びAl合金層がこの順に形成されているシリコンウエハ10がTiターゲット6aと上下に対向している。また仕切壁8の下方では、バリア層、Al合金層及び被覆層が形成されているシリコンウエハ10がロードロック2dと水平方向に対向している。
この状態において制御部は、第1の実施形態と同様にして、仕切壁3a,3b,3cそれぞれの中でスパッタリングを行う。これによりステージ4a上に位置するシリコンウエハ10にはTiからなるバリア層が形成され、ステージ4b上に位置するシリコンウエハ10にはAl合金層がバリア層の上に形成される。またステージ4c上に位置するシリコンウエハ10にはTi/TiN層からなる被覆層がAl合金層の上に形成される。
また仕切壁8の内側では、スパッタリングを行っている間にロードロック2dの内部に位置するシリコンウエハ10とステージ4d上に位置するシリコンウエハ10を入れ替える。
スパッタリングが終了すると、制御部は図8に示すように回転板3を上昇させてから90°回転する。これによりターゲットとステージの組み合わせが変更される。詳細には仕切壁3a及びTiターゲット6aの下方にはステージ4dが位置し、仕切壁3b及びAl合金ターゲット6bの下方にはステージ4aが位置し、仕切壁3c及びTiターゲット6cの下方にはステージ4bが位置する。また仕切壁8の下方にはステージ4cが位置する。
そして制御部は、回転板3を下降させて再び仕切壁3a,3b,3c,8をチャンバー1の底面に接させる。この状態において第1の実施形態と同様に、仕切壁3a,3b,3cそれぞれの中でスパッタリングを行う。これによりステージ4d上に位置するシリコンウエハ10にはTiからなるバリア層が形成され、ステージ4a上に位置するシリコンウエハ10にはAl合金層がバリア層の上に形成され、ステージ4b上に位置するシリコンウエハ10にはTi/TiN層がAl合金層の上に形成される。
またスパッタリングを行っている間にロードロック2cの内部に位置するシリコンウエハ10とステージ4c上に位置するシリコンウエハ10を入れ替える。
スパッタリングが終了すると、制御部は回転板3を上昇させてから前回と同一方向に90°回転する。
上記した動作を繰り返すことにより、制御部はステージ4a,4b,4c,4dそれぞれの上に載置されているシリコンウエハ10にバリア層、Al合金層及び被覆層からなる配線層を順次形成し、またロードロック2a,2b,2c,2d中のシリコンウエハ10と各ステージ上のシリコンウエハ10を入れ替える。
この実施形態においても第1の実施形態と同一の効果を得ることができる。
次に図9の部品の平面配置を示す概略図を用いて第3の実施形態にかかる半導体製造装置について説明する。この半導体製造装置は、シリコンウエハ10の上にコバルト配線層すなわちコバルト膜及び窒化チタンからなる被覆層を形成する。この半導体製造装置の構成は、仕切壁3aの内側にTiターゲット6aを配置しない点、及び仕切壁3bの内側にAl合金ターゲット6bの代わりにコバルトターゲット6dを配置する点を除いて第1の実施形態と同じである。仕切壁3aの内側ではシリコンウエハ10の上をクリーニングするための逆スパッタリングが行われる。
この半導体製造装置の動作は、仕切壁3cの内側には最初から窒素ガスが配管7cから供給される点を除いて第1の実施形態と概略同じである。
本実施形態においても第1の実施形態と同一の効果を得ることができる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
例えば第1及び第2の実施形態において、Tiターゲット6a及びAl合金ターゲット6bの代わりにバリア層を形成するためのターゲットを配置し、Tiターゲット6cの代わりにCuターゲットを配置してもよい。このようにするとシリコンウエハ10の上にCu配線層を形成することができる。
また第2の実施形態において仕切壁3aの内側にTiターゲット6aを配置せず、また仕切壁3bの内側においてAl合金ターゲット6bの代わりにコバルトターゲット6dを配置してもよい。この場合も第3の実施形態と同一の効果を得ることができる。
(a)及び(b)は第1の実施形態にかかる半導体製造装置の縦断面概略図。 半導体製造装置を構成する部品の平面配置を示す概略図。 図2のA―A断面に相当する縦断面概略図。 半導体製造装置を構成する部品の平面配置を示す概略図。 (a)及び(b)は第2の実施形態にかかる半導体製造装置の縦断面概略図。 半導体製造装置を構成する部品の平面配置を示す概略図。 図6のA−A断面に相当する縦断面概略図。 半導体製造装置を構成する部品の平面配置を示す概略図。 第3の実施形態にかかる半導体製造装置を構成する部品の平面配置を示す概略図。 従来の半導体製造装置の構成を示す平面概略図。
符号の説明
1…チャンバー、1a…排気管、2,2a,2b,2c,2d…ロードロック、3,4…回転板、3a,3b,3c,8…仕切壁、4a,4b,4c,4d…ステージ、5,9…回転軸、6a,6c…Tiターゲット、6b…Al合金ターゲット、6d…コバルトターゲット、7a,7b,7c,7d…配管、10…シリコンウエハ、20…排気ポンプ、21…シャッター、30…モータ、101…トランスファーチャンバー、102a,102b,102c…スパッタリングチャンバー、103a,103b,103c…ステージ、104…ロードロック、105…搬送ブレード

Claims (13)

  1. 第1の半導体ウエハを載置するための第1のステージと、
    第2の半導体ウエハを載置するための第2のステージと、
    第3の半導体ウエハを載置するための第3のステージと、
    第4の半導体ウエハを載置するための第4のステージと、
    前記第1のステージに対向して配置される第1のスパッタリングターゲットと、
    前記第2のステージに対向して配置される第2のスパッタリングターゲットと、
    前記第3のステージに対向して配置される第3のスパッタリングターゲットと、
    前記第1のスパッタリングターゲットと前記第1のステージとの間の空間と、前記第2のスパッタリングターゲットと前記第2のステージとの間の空間と、前記第3のスパッタリングターゲットと前記第3のステージとの間の空間と、前記第4のステージ上の空間と、を互いに仕切る仕切壁と、
    前記第1乃至第4のステージを移動させることにより、前記第1乃至第3のスパッタリングターゲットそれぞれに対向するステージを変更する変更手段と、
    を具備する半導体製造装置。
  2. 第1の半導体ウエハを載置するための第1のステージと、
    第2の半導体ウエハを載置するための第2のステージと、
    第3の半導体ウエハを載置するための第3のステージと、
    第4の半導体ウエハを載置するための第4のステージと、
    前記第1のステージに対向して配置される第1のスパッタリングターゲットと、
    前記第2のステージに対向して配置される第2のスパッタリングターゲットと、
    前記第3のステージに対向して配置される第3のスパッタリングターゲットと、
    前記第1のスパッタリングターゲットと前記第1のステージとの間の空間と、前記第2のスパッタリングターゲットと前記第2のステージとの間の空間と、前記第3のスパッタリングターゲットと前記第3のステージとの間の空間と、前記第4のステージ上の空間と、を互いに仕切る仕切壁と、
    前記仕切壁及び前記第1乃至第3のスパッタリングターゲットを移動させることにより、該第1乃至第3のスパッタリングターゲットそれぞれに対向するステージを変更する変更手段と、
    を具備する半導体製造装置。
  3. 複数の半導体ウエハそれぞれを載置するためのステージと、
    前記ステージそれぞれに対向して配置されるスパッタリングターゲットと、
    前記ステージそれぞれと該ステージそれぞれに対向するスパッタリングターゲットとの間の空間を互いに仕切る仕切壁と、
    前記仕切壁及び前記スパッタリングターゲットを前記ステージに対して相対的に移動させることにより、前記スパッタリングターゲットそれぞれに対向するステージを変更する変更手段と、
    を具備する半導体製造装置。
  4. 前記ステージそれぞれは同一間隔で円周に沿って配置されており、
    前記スパッタリングターゲットそれぞれは、前記ステージと略同一の円周に沿って前記ステージと同一の間隔で配置されており、
    前記変更手段は、前記ステージを前記仕切壁及び前記スパッタリングターゲットに対して回転移動させることにより、前記スパッタリングターゲットそれぞれに対向する前記ステージを変更する請求項3に記載の半導体製造装置。
  5. 前記スパッタリングターゲットの数は前記ステージの数より少なく、
    いずれの前記スパッタリングターゲットにも対向していない前記ステージの上の空間を他から気密に仕切る第2の仕切壁と、
    前記第2の仕切壁によって気密に仕切られた前記ステージ上の空間に繋がるロードロックをさらに具備する請求項4に記載の半導体製造装置。
  6. 前記ステージは同一間隔で円周に沿って配置されており、
    前記スパッタリングターゲットは、前記ステージと略同一の円周に沿って前記ステージと同一間隔で配置されており、
    前記変更手段は、前記スパッタリングターゲット及び前記仕切壁を前記ステージに対して回転させることにより、前記スパッタリングターゲットそれぞれに対向する前記ステージを変更する請求項3に記載の半導体製造装置。
  7. 前記スパッタリングターゲットの数は前記ステージの数より少なく、
    いずれの前記スパッタリングターゲットにも対向していない前記ステージ上の空間を他から気密に仕切る第2の仕切壁と、
    前記ステージそれぞれごとに設けられたロードロックをさらに具備する請求項6に記載の半導体製造装置。
  8. 前記スパッタリングターゲットは、配線を形成するための金属ターゲット及び前記配線を被覆する被覆層を形成するための被覆用ターゲットを含む請求項1〜7のいずれかに記載の半導体製造装置。
  9. 前記金属ターゲットはAl合金ターゲットであり、前記被覆用ターゲットはチタンターゲットである請求項8に記載の半導体製造装置。
  10. 前記仕切り壁によって仕切られた空間のうち前記チタンターゲットを含む空間に窒素ガスを供給する配管をさらに具備する請求項9に記載の半導体製造装置。
  11. 前記仕切壁により仕切られた空間ごとにスパッタガスを供給する配管をさらに具備する請求項1〜10のいずれかに記載の半導体製造装置。
  12. 第1のステージ上に載置された第1の半導体ウエハを、第1のスパッタリングターゲットに対向するように配置するとともに、第2のステージ上に載置された第2の半導体ウエハを、第2のスパッタリングターゲットに対向するように配置する工程と、
    前記第1のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第2の半導体ウエハにスパッタリングを行う工程と、
    前記第2のステージ及び前記第2の半導体ウエハを前記第2のスパッタリングターゲットに対向しない場所に移動させるとともに、前記第1のステージ及び前記第1の半導体ウエハを移動させて前記第2のスパッタリングターゲットに対向するように配置し、かつ第3のステージ及び前記第3のステージ上に配置された第3の半導体ウエハを、前記第1のスパッタリングターゲットに対向するように配置する工程と、
    前記第1のスパッタリングターゲットを用いて前記第3の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行う工程と
    を具備する半導体装置の製造方法。
  13. 第1のスパッタリングターゲットを第1の半導体ウエハに対向するように配置するとともに、第2のスパッタリングターゲットを第2の半導体ウエハに対向するように配置する工程と、
    前記第1のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第2の半導体ウエハにスパッタリングを行う工程と、
    前記第1のスパッタリングターゲットを移動させて第3の半導体ウエハに対向するように配置するとともに、前記第2のスパッタリングターゲットを移動させて前記第1の半導体ウエハに対向するように配置する工程と、
    前記第1のスパッタリングターゲットを用いて前記第3の半導体ウエハにスパッタリングを行うとともに、前記第2のスパッタリングターゲットを用いて前記第1の半導体ウエハにスパッタリングを行う工程と
    を具備する半導体装置の製造方法。

JP2004035096A 2004-02-12 2004-02-12 半導体製造装置及び半導体装置の製造方法 Withdrawn JP2005228872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004035096A JP2005228872A (ja) 2004-02-12 2004-02-12 半導体製造装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004035096A JP2005228872A (ja) 2004-02-12 2004-02-12 半導体製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005228872A true JP2005228872A (ja) 2005-08-25

Family

ID=35003352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004035096A Withdrawn JP2005228872A (ja) 2004-02-12 2004-02-12 半導体製造装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005228872A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102241728B1 (ko) * 2020-11-02 2021-04-19 주식회사 바코솔루션 막 형성 장치 및 그의 제어 방법
WO2021220839A1 (ja) * 2020-04-30 2021-11-04 東京エレクトロン株式会社 Pvd装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021220839A1 (ja) * 2020-04-30 2021-11-04 東京エレクトロン株式会社 Pvd装置
KR102241728B1 (ko) * 2020-11-02 2021-04-19 주식회사 바코솔루션 막 형성 장치 및 그의 제어 방법

Similar Documents

Publication Publication Date Title
JP4668286B2 (ja) 処理装置
US20050006230A1 (en) Semiconductor processing system
JP6749225B2 (ja) クリーニング方法
US11417504B2 (en) Stage device and processing apparatus
KR100472777B1 (ko) 박막 적층 방법
US20230062737A1 (en) Transfer robot for reduced footprint platform architecture
JP2008258188A (ja) 基板処理装置、基板処理方法及び記憶媒体
JP6457307B2 (ja) 半導体装置の製造方法、及び半導体製造装置
TW201440580A (zh) 用於感應耦合電漿之可調整線圈
TWI514500B (zh) A device for manufacturing a magnetoresistive element
JP3629371B2 (ja) 成膜装置および成膜方法
JP2018026528A (ja) 成膜装置、成膜方法及び記憶媒体
JP2012009519A (ja) 真空処理装置
WO2015151676A1 (ja) 基板処理システム
JP2004288704A (ja) プラズマ処理装置
JPH09104982A (ja) 基板処理装置
JP2009072845A (ja) 半導体デバイスの製造方法
US11293092B2 (en) Stage device and processing apparatus
JP2005228872A (ja) 半導体製造装置及び半導体装置の製造方法
JP2008034858A (ja) 処理装置
JP2004153185A (ja) 基板処理方法
JP2008088509A (ja) 成膜装置及び成膜装置による成膜方法
JP4783585B2 (ja) 成膜装置
JP2009191310A (ja) マルチターゲットスパッタリング装置
KR100505056B1 (ko) 반도체 장치의 복합막 형성 방법과, 이를 이용한 커패시터및 게이트 절연막 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501