JP2005217256A - Lamination ceramic electronic component and its manufacturing method - Google Patents
Lamination ceramic electronic component and its manufacturing method Download PDFInfo
- Publication number
- JP2005217256A JP2005217256A JP2004023175A JP2004023175A JP2005217256A JP 2005217256 A JP2005217256 A JP 2005217256A JP 2004023175 A JP2004023175 A JP 2004023175A JP 2004023175 A JP2004023175 A JP 2004023175A JP 2005217256 A JP2005217256 A JP 2005217256A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- via hole
- ceramic electronic
- connection
- interlayer connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、積層セラミック電子部品、特に、積層インダクタや積層LCフィルタなどの積層セラミック電子部品およびその製造方法に関する。 The present invention relates to a multilayer ceramic electronic component, in particular, a multilayer ceramic electronic component such as a multilayer inductor or a multilayer LC filter, and a method for manufacturing the same.
従来より、積層インダクタとして、特許文献1に記載のものが知られている。図4はこの積層インダクタ101の分解斜視図である。積層インダクタ101は、フェライトなどからなるセラミックシート102を複数積み重ねて積層体とし、各コイル導体パターン103をセラミックシート102に設けた層間接続用ビアホール104を介して電気的に接続して、螺旋状のコイルL2を形成している。コイル導体パターン103は、貫通孔を形成した後のセラミックシート102に導電ペーストをスクリーン印刷で塗布して形成されたものであり、この塗布時に、貫通孔内にも導電ペーストが充填され、層間接続用ビアホール104が形成される。
Conventionally, a multilayer inductor described in
コイル導体パターン103は、略コ字形に形成されるとともに、その端部に層間接続用ビアホール104との接続のための接続ランド105を有している。また、螺旋状コイルL2は、外層用セラミックシート102に設けた層間接続用ビアホール104および接続ランド105を介して積層体の両端部に引き出されている。
The
ここで、導電ペーストをセラミックシート102上にスクリーン印刷することによって、セラミックシート102に設けた貫通孔に重なるように接続ランド105を形成するとともに、貫通孔に導電ペーストを充填して層間接続用ビアホール104を形成する場合、接続ランド105の面積が小さいと、貫通孔に導電ペーストが充分に充填されず、層間接続用ビアホール104を確実に形成することができないことが知られている。接続ランド105の面積を大きくすると、確実に貫通孔に導電ペーストが充填されることはわかっているが、限られた部品サイズの範囲内で接続ランドの面積を大きくすることは困難である。特に、図4に示すように、接続ランド105が層間接続用ビアホール104に対して全方向に大きくなっている場合には、その困難性は著しい。
そこで、本発明の目的は、できるだけ小さい面積の接続ランドで確実に層間接続用ビアホールを形成することができる積層セラミック電子部品およびその製造方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer ceramic electronic component capable of reliably forming an interlayer connection via hole with a connection land having an area as small as possible, and a method for manufacturing the same.
前記目的を達成するため、本発明に係る積層セラミック電子部品は、内部導体パターンが印刷された複数のセラミックシートを積層して構成した積層セラミック電子部品であって、内部導体パターンは接続ランドを有し、該接続ランドに設けた層間接続用ビアホールによって異なる層の内部導体パターン同士が電気的に接続され、接続ランドは層間接続用ビアホールの開口部から10μm以上の長さの延伸部を有していることを特徴とする。 In order to achieve the above object, a multilayer ceramic electronic component according to the present invention is a multilayer ceramic electronic component configured by laminating a plurality of ceramic sheets on which an internal conductor pattern is printed, and the internal conductor pattern has a connection land. The internal conductor patterns of different layers are electrically connected by the interlayer connection via hole provided in the connection land, and the connection land has an extended portion having a length of 10 μm or more from the opening of the interlayer connection via hole. It is characterized by being.
接続ランドは、例えば略長方形、略長円形および略楕円形のいずれか一つの形状であり、接続ランドの延伸部の延伸方向と直交する方向の幅は、層間接続用ビアホールの径以上の寸法をもっている。 The connection land is, for example, any one of a substantially rectangular shape, a substantially oval shape, and a substantially oval shape, and the width in the direction perpendicular to the extending direction of the extending portion of the connecting land has a dimension equal to or larger than the diameter of the via hole for interlayer connection. Yes.
また、本発明に係る積層セラミック電子部品の製造方法は、導電ペーストをセラミックシート上にスクリーン印刷することによって、セラミックシートに設けた貫通孔に重なるように接続ランドを形成するとともに、貫通孔に導電ペーストを充填して層間接続用ビアホールを形成し、スクリーン印刷の際には、延伸部の延伸方向と平行な方向でかつ延伸部から貫通孔に向かう方向にスキージングを行うことを特徴とする。 In the method for manufacturing a multilayer ceramic electronic component according to the present invention, the conductive land is screen-printed on the ceramic sheet to form a connection land so as to overlap the through hole provided in the ceramic sheet, and the through hole is electrically conductive. An interlayer connection via hole is formed by filling with paste, and during screen printing, squeezing is performed in a direction parallel to the extending direction of the extending portion and in a direction from the extending portion toward the through hole.
本発明によれば、接続ランドは層間接続用ビアホールの開口部から10μm以上の長さの延伸部を有しているので、導電ペーストの塗布量が多く、貫通孔に導電ペーストを充分に充填することができる。一方、接続ランドの延伸部の延伸方向と直交する方向の幅は、必要最小限の寸法に設定されるので、接続ランドの面積を小さくできる。 According to the present invention, since the connection land has an extended portion having a length of 10 μm or more from the opening of the via hole for interlayer connection, the amount of the conductive paste applied is large, and the through paste is sufficiently filled with the conductive paste. be able to. On the other hand, since the width in the direction orthogonal to the extending direction of the extending portion of the connection land is set to the minimum necessary size, the area of the connection land can be reduced.
さらに、セラミックシート上にスクリーン印刷することによって、接続ランドを形成するとともに、貫通孔に導電ペーストを充填して層間接続用ビアホールを形成する際には、延伸部の延伸方向と平行な方向でかつ延伸部から貫通孔に向かう方向にスキージングを行うことにより、接続ランドへの導電ペーストの吐出量が多くなり、貫通孔に導電ペーストを充分に充填して確実に層間接続用ビアホールを形成することができる。 Further, when the connection land is formed by screen printing on the ceramic sheet, and the via hole for interlayer connection is formed by filling the through hole with the conductive paste, the direction is parallel to the extending direction of the extending portion and By performing squeezing in the direction from the stretched part toward the through hole, the amount of conductive paste discharged to the connection land increases, and the through hole is sufficiently filled with the conductive paste to reliably form the via hole for interlayer connection. Can do.
以下、本発明に係る積層セラミック電子部品およびその製造方法の実施例について添付の図面を参照して説明する。 Hereinafter, embodiments of a multilayer ceramic electronic component and a manufacturing method thereof according to the present invention will be described with reference to the accompanying drawings.
図1に示すように、積層インダクタ1は、コイル導体パターン3aと引出し導体パターン6と層間接続用ビアホール4とを設けたセラミックグリーンシート2と、コイル導体パターン3b,3cと層間接続用ビアホール4をそれぞれ設けたセラミックグリーンシート2と、コイル導体パターン3dと引出し導体パターン7を設けたセラミックグリーンシート2と、予め導体パターンを設けていない外層用セラミックグリーンシート2などで構成されている。
As shown in FIG. 1, the
セラミックグリーンシート2は、例えばFe−Ni−Cu系のフェライトセラミック粉末や誘電体セラミック粉末を結合剤などと一緒に混練したものを、ドクターブレード法などの方法でシート状にしたものである。 The ceramic green sheet 2 is obtained by kneading, for example, an Fe—Ni—Cu ferrite ceramic powder or dielectric ceramic powder together with a binder or the like into a sheet shape by a method such as a doctor blade method.
コイル導体パターン3a〜3dは端部に接続ランド5を有し、該接続ランド5に設けた層間接続用ビアホール4によって異なる層のコイル導体パターン3a〜3d同士が電気的に直列に接続して螺旋状コイルL1を形成する。
Each of the coil conductor patterns 3a to 3d has a
接続ランド5は、図2に示すように、例えば略長方形、略長円形および略楕円形のいずれか一つの形状である。本実施例では、長方形の接続ランド5とした。この接続ランド5に対して、層間接続用ビアホール4は片寄った位置に設けられており、層間接続用ビアホール4の開口部から10μm以上の長さWの延伸部5aを有している。接続ランド5の延伸部5aの延伸方向と直交する方向の幅Dは、層間接続用ビアホール4の径d以上の寸法をもっている。またここでは、幅Dはコイル導体パターン3aの幅よりも広く形成した。
As shown in FIG. 2, the
コイル導体パターン3a〜3dや引出し導体パターン6,7は、Ag,Pd,Cu,Auやこれらの合金などからなり、スクリーン印刷の方法により形成される。また、層間接続用ビアホール4は、レーザビームなどを用いてセラミックグリーンシート2に貫通孔を形成し、この貫通孔にAg,Pd,Cu,Auやこれらの合金などの導電ペーストを充填することによって形成される。 The coil conductor patterns 3a to 3d and the lead conductor patterns 6 and 7 are made of Ag, Pd, Cu, Au, alloys thereof, or the like, and are formed by a screen printing method. Further, the interlayer connection via hole 4 is formed by forming a through hole in the ceramic green sheet 2 using a laser beam or the like and filling the through hole with a conductive paste such as Ag, Pd, Cu, Au, or an alloy thereof. It is formed.
すなわち、導電ペーストをセラミックグリーンシート2上にスクリーン印刷することによって、セラミックグリーンシート2に設けた貫通孔に接続ランド5が重なるようにコイル導体パターン3a〜3cを形成すると同時に、貫通孔に導電ペーストを充填して層間接続用ビアホール4を形成する。このとき、スクリーン印刷は、延伸部5aの延伸方向と平行な方向でかつ延伸部5aから貫通孔に向かう方向(図1および図2において矢印Kの方向)にスキージングを行う。これにより、スクリーン版を通して多くの導電ペーストが接続ランド5の延伸部5aに塗布されるとともに、貫通孔に充填される。
That is, the conductive paste is screen-printed on the ceramic green sheet 2 to form the coil conductor patterns 3a to 3c so that the
螺旋状コイルL1の両端部は引出し導体パターン6,7に電気的に接続されている。引出し導体パターン6,7はシート2の左右の辺にそれぞれ露出している。 Both ends of the spiral coil L1 are electrically connected to the lead conductor patterns 6 and 7. The lead conductor patterns 6 and 7 are exposed on the left and right sides of the sheet 2, respectively.
各シート2は積み重ねられて圧着された後、一体的に焼成されて図3に示すような直方体形状を有する積層体11とされる。積層体11の左右の端面には入出力外部電極12,13が形成されている。外部電極12、13は、塗布焼付、スパッタリング、あるいは蒸着などの方法により形成される。外部電極12,13には、引出し導体パターン6,7がそれぞれ接続されている。さらに、外部電極12,13の表面に、はんだ付け性改善などの目的でNiめっきおよびSnめっきなどを施す。
Each sheet 2 is stacked and pressure-bonded, and then fired integrally to form a
以上の構成からなる積層インダクタ1は、接続ランド5が層間接続用ビアホール4の開口部から10μm以上の長さの延伸部5aを有しているので、導電ペーストの塗布量が多く、貫通孔に導電ペーストを充分に充填することができる。一方、接続ランド5の延伸部5aの延伸方向と直交する方向の幅Dは、必要最小限の寸法に設定されるので、接続ランド5の面積を図4に示した従来の接続ランド105と比較して小さくできる。
In the
より具体的には、図2に示すように、層間接続用ビアホール4の径d、層間接続用ビアホール4の開口部から接続ランド5の延伸部5aの端部までの長さW、さらに、接続ランド5の延伸部5aの延伸方向と直交する方向の幅Dを種々変えた積層インダクタ1(実施例1〜実施例8)を作成して、その評価を行った。評価結果を表1―1に示す。なお、表1―2には、比較例1および比較例2を記載している。
More specifically, as shown in FIG. 2, the diameter d of the interlayer connection via hole 4, the length W from the opening of the interlayer connection via hole 4 to the end of the extension portion 5a of the
表1−1と表1−2より、長さWが10μm以上のときは、層間接続用ビアホール4の断線率は0%、かつ、サージ試験(±30kV×20回)による断線率も0%であった。つまり、長さWが10μm以上であれば、延伸部5aの延伸方向と平行な方向でかつ延伸部5aから貫通孔に向かう方向にスキージングを行うことにより、接続ランド5への導電ペーストの吐出量が多くなり、貫通孔に導電ペーストが充分に充填されて確実に層間接続用ビアホール4を形成できることがわかる。
From Table 1-1 and Table 1-2, when the length W is 10 μm or more, the disconnection rate of the interlayer connection via hole 4 is 0%, and the disconnection rate by the surge test (± 30 kV × 20 times) is also 0%. Met. That is, if the length W is 10 μm or more, the conductive paste is discharged to the
なお、本発明は、前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品としては、積層インダクタの他に、例えば積層LCフィルタ、積層インピーダンス素子などがある。 In addition, this invention is not limited to the said Example, It can change variously within the range of the summary. Examples of the multilayer ceramic electronic component include a multilayer LC filter and a multilayer impedance element in addition to the multilayer inductor.
1…積層インダクタ
2…セラミックグリーンシート
3a〜3d…コイル導体パターン
4…層間接続用ビアホール
5…接続ランド
5a…延伸部
L1…螺旋状コイル
W…延伸部の長さ
D…接続ランドの幅
d…層間接続用ビアホールの径
DESCRIPTION OF
Claims (4)
前記内部導体パターンは接続ランドを有し、該接続ランドに設けた層間接続用ビアホールによって異なる層の内部導体パターン同士が電気的に接続され、前記接続ランドは前記層間接続用ビアホールの開口部から10μm以上の長さの延伸部を有していることを特徴とする積層セラミック電子部品。 In a multilayer ceramic electronic component constructed by laminating a plurality of ceramic sheets printed with an internal conductor pattern,
The internal conductor pattern has a connection land, and the internal conductor patterns of different layers are electrically connected to each other by an interlayer connection via hole provided in the connection land, and the connection land is 10 μm from the opening of the interlayer connection via hole. A multilayer ceramic electronic component having an extending portion having the above length.
導電ペーストを前記セラミックシート上にスクリーン印刷することによって、前記セラミックシートに設けた貫通孔に重なるように前記接続ランドを形成するとともに、前記貫通孔に導電ペーストを充填して前記層間接続用ビアホールを形成し、前記スクリーン印刷の際には、前記延伸部の延伸方向と平行な方向でかつ前記延伸部から前記貫通孔に向かう方向にスキージングを行うことを特徴とする積層セラミック電子部品の製造方法。 A method for producing a multilayer ceramic electronic component according to any one of claims 1 to 3,
The connection lands are formed so as to overlap the through holes provided in the ceramic sheet by screen-printing the conductive paste on the ceramic sheets, and the via holes for interlayer connection are formed by filling the through holes with the conductive paste. A method of manufacturing a multilayer ceramic electronic component, wherein squeezing is performed in the direction parallel to the stretching direction of the stretched portion and in the direction from the stretched portion toward the through hole during the screen printing. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023175A JP2005217256A (en) | 2004-01-30 | 2004-01-30 | Lamination ceramic electronic component and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023175A JP2005217256A (en) | 2004-01-30 | 2004-01-30 | Lamination ceramic electronic component and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005217256A true JP2005217256A (en) | 2005-08-11 |
Family
ID=34906290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004023175A Pending JP2005217256A (en) | 2004-01-30 | 2004-01-30 | Lamination ceramic electronic component and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005217256A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109065332A (en) * | 2018-07-11 | 2018-12-21 | 深圳振华富电子有限公司 | Flat-plate transformer |
CN109065337A (en) * | 2018-07-11 | 2018-12-21 | 深圳振华富电子有限公司 | Printed circuit board flat-plate transformer |
CN109872867A (en) * | 2017-12-05 | 2019-06-11 | 株式会社村田制作所 | Coil component |
-
2004
- 2004-01-30 JP JP2004023175A patent/JP2005217256A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109872867A (en) * | 2017-12-05 | 2019-06-11 | 株式会社村田制作所 | Coil component |
JP2019102691A (en) * | 2017-12-05 | 2019-06-24 | 株式会社村田製作所 | Coil component |
CN109065332A (en) * | 2018-07-11 | 2018-12-21 | 深圳振华富电子有限公司 | Flat-plate transformer |
CN109065337A (en) * | 2018-07-11 | 2018-12-21 | 深圳振华富电子有限公司 | Printed circuit board flat-plate transformer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4283834B2 (en) | Multilayer capacitor | |
US8159322B2 (en) | Laminated coil | |
US6590486B2 (en) | Multilayer inductor | |
JP2007096926A (en) | Multilayered filter | |
JP4432973B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP3058164B1 (en) | Multilayer inductor | |
JP6328370B2 (en) | Multilayer chip electronic components | |
JP5262775B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP2018006411A (en) | Laminated coil component | |
JP3594031B1 (en) | Multilayer ceramic electronic component, multilayer coil component, and method of manufacturing multilayer ceramic electronic component | |
JP2006310475A (en) | Laminated coil | |
JP2005217256A (en) | Lamination ceramic electronic component and its manufacturing method | |
JP6784183B2 (en) | Multilayer coil parts | |
JP2004039957A (en) | Multilayer inductor | |
JP2005142302A (en) | Laminated coil component and manufacturing method thereof | |
JP2012221995A (en) | Multilayer electronic component | |
KR101963267B1 (en) | Multi-layered inductor and board for mounting the same | |
JP2005167029A (en) | Laminated inductor | |
JP2001060518A (en) | Laminated electronic component | |
JP3582480B2 (en) | Screen printing plate, screen printing method, and multilayer capacitor | |
JP4185452B2 (en) | Multilayer electronic components | |
JP2009164513A (en) | Electronic component | |
JP4325357B2 (en) | Multilayer coil component and method for manufacturing multilayer coil component | |
JP2005072267A (en) | Laminated inductor | |
JP2006352568A (en) | Multilayer filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
A977 | Report on retrieval |
Effective date: 20090612 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A02 | Decision of refusal |
Effective date: 20091027 Free format text: JAPANESE INTERMEDIATE CODE: A02 |