JP2005167029A - Laminated inductor - Google Patents

Laminated inductor Download PDF

Info

Publication number
JP2005167029A
JP2005167029A JP2003405121A JP2003405121A JP2005167029A JP 2005167029 A JP2005167029 A JP 2005167029A JP 2003405121 A JP2003405121 A JP 2003405121A JP 2003405121 A JP2003405121 A JP 2003405121A JP 2005167029 A JP2005167029 A JP 2005167029A
Authority
JP
Japan
Prior art keywords
conductor
magnetic
multilayer inductor
paste
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003405121A
Other languages
Japanese (ja)
Inventor
Masazumi Arata
正純 荒田
Shigetoshi Kiuchi
重俊 木内
Nobunori Mochizuki
宣典 望月
Rei Sato
玲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003405121A priority Critical patent/JP2005167029A/en
Publication of JP2005167029A publication Critical patent/JP2005167029A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated inductor wherein the amount of a conductor paste is decreased, the DC resistance value thereof is reduced, and the inductance value thereof can be set to a desired value. <P>SOLUTION: The laminated inductor 1 comprises an element 2 and a pair of terminal electrodes 3, 3 formed on both side surfaces of the element 2. The element 2 comprises a magnetic substance laminated part 4 and a coil-shaped conductor 5 built in the magnetic substance laminated part 4. The coil-shaped conductor 5 comprises a plurality of conductor patterns 7 and has a nearly semi-circular cross-section. Further, both ends 5a, 5b of the coil-shaped conductor 5 are led out to the edge of the magnetic substance laminated part 4 and connected to the terminal electrodes 3, 3 respectively. Moreover, the thickness X of the conductor pattern 7 is equal to 90-115% of the distance Y between two conductor patterns 7 adjacent in the lamination direction, and the edges 5c, 5d of the conductor pattern 7 in the widthwise direction thereof are rounded. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、積層型インダクタに関する。   The present invention relates to a multilayer inductor.

一般に、面実装可能なインダクタは、工法の違いにより積層型と巻線型とに大別される。このうち積層型インダクタは、比較的小型化が容易であるため、チョーク用や信号用等として様々な機器に使用されている。   In general, inductors that can be surface-mounted are roughly classified into a laminated type and a wound type depending on the construction method. Of these, multilayer inductors are relatively easy to downsize, and are therefore used in various devices such as chokes and signals.

このような積層型インダクタとしては、例えば、下記特許文献1に記載されたものが知られている。この特許文献1には、導電性粉末ペースト、磁性粉末ペースト及び非磁性粉末ペーストを用い、一層の積層厚が、磁性層及び非磁性層では約30μm、導電体では約15μmの積層巻線となるように印刷積層を行った積層型インダクタが開示されている。
特開平8−236354号公報
As such a multilayer inductor, for example, one described in Patent Document 1 below is known. In Patent Document 1, conductive powder paste, magnetic powder paste, and nonmagnetic powder paste are used, and a single layer thickness is about 30 μm for the magnetic layer and nonmagnetic layer, and about 15 μm for the conductor. A multilayer inductor that has been printed and laminated is disclosed.
JP-A-8-236354

しかしながら、上記特許文献1に記載のものを始めとする従来の積層型インダクタでは、内部電極(導電体)が、断面積の非常に小さいシート状(薄膜状)に形成されている。そのため、チョーク用途等において重要な特性となる直流抵抗値が高い。そこで、内部電極の断面積を大きくすることが考えられるが、その場合、内部電極を構成する導体ペーストの使用量が増えてしまう。   However, in the conventional multilayer inductor including the one described in Patent Document 1, the internal electrode (conductor) is formed in a sheet shape (thin film shape) having a very small cross-sectional area. Therefore, the DC resistance value which is an important characteristic for choke applications is high. Therefore, it is conceivable to increase the cross-sectional area of the internal electrode. In this case, however, the amount of the conductive paste constituting the internal electrode increases.

また、通常、積層型インダクタは製造する過程で焼成が行われる。その際、磁性層は含有する溶剤が蒸発するため収縮するが、内部電極は薄膜状であるためあまり収縮することなく焼き固まる。このため、内部電極より硬度が低い磁性層は、内部電極に密着した部分においてクラックを生じる虞がある。クラックが生じてしまうと、所望のインダクタンス値を得ることが困難となる。   In general, the multilayer inductor is fired during the manufacturing process. At that time, the magnetic layer shrinks due to evaporation of the solvent contained therein, but the internal electrode is thin and hardened without shrinking so much. For this reason, the magnetic layer whose hardness is lower than that of the internal electrode may cause a crack in a portion in close contact with the internal electrode. If a crack occurs, it becomes difficult to obtain a desired inductance value.

本発明は、上記従来技術の有する問題に鑑みてなされたものであり、導体ペースト量の低減を図りながら、直流抵抗値が低く、インダクタンス値を所望値にすることができる積層型インダクタを提供することを目的とする。   The present invention has been made in view of the above-described problems of the prior art, and provides a multilayer inductor having a low DC resistance value and a desired inductance value while reducing the amount of conductor paste. For the purpose.

本発明は、フェライト粉末を含有する磁性ペーストを印刷積層した磁性体積層部と、磁性体積層部に内蔵され、導電性金属粉末を含有する導体ペーストを印刷積層した複数の導体パターンによって構成されたコイル状導体と、磁性体積層部の側面に形成され、コイル状導体の両端に接続された一対の端子電極と、を備え、コイル状導体の断面は、略半円形状であることを特徴とするものである。   The present invention is constituted by a magnetic body laminate portion obtained by printing and laminating magnetic paste containing ferrite powder, and a plurality of conductor patterns embedded in the magnetic body laminate portion and printed and laminated by conductor paste containing conductive metal powder. A coil-shaped conductor and a pair of terminal electrodes formed on the side surface of the magnetic layered portion and connected to both ends of the coil-shaped conductor, and the coil-shaped conductor has a substantially semicircular cross section. To do.

本発明に係る積層型インダクタのコイル状導体によれば、断面を略半円形状に形成するため、矩形状の断面を有する従来のシート状電極に比べ、少ない導体ペースト量で厚みの増した状態に形成することができる。したがって、断面積が大きくなるため、直流抵抗値を低減させることができる。   According to the coiled conductor of the multilayer inductor according to the present invention, since the cross section is formed in a substantially semicircular shape, the thickness is increased with a small amount of conductor paste compared to the conventional sheet electrode having a rectangular cross section. Can be formed. Therefore, since the cross-sectional area becomes large, the DC resistance value can be reduced.

また、厚みが増した状態に形成されることにより、導体パターンの焼成時の縮率と磁性体積層部の焼成時の縮率との差が、シート状に形成された場合よりも小さくなる。したがって、導体パターンに密着した磁性体積層部にクラックが発生する事態が防止され、インダクタンス値を所望値とすることができる。   Moreover, by forming in the state where thickness increased, the difference between the shrinkage ratio at the time of baking of a conductor pattern and the shrinkage ratio at the time of baking of a magnetic laminated body becomes smaller than the case where it forms in a sheet form. Therefore, it is possible to prevent the occurrence of cracks in the magnetic layered portion in close contact with the conductor pattern, and to set the inductance value to a desired value.

この場合、導体パターンの厚みは、積層方向に隣り合う導体パターン間の距離の90〜115%であることが好ましい。これにより、導体パターンの厚みを、積層方向に隣り合う導体パターン間でのショートを引き起こすことなく大きくすることができるため、直流抵抗値を確実に低減させることができる。   In this case, the thickness of the conductor pattern is preferably 90 to 115% of the distance between conductor patterns adjacent in the stacking direction. Thereby, since the thickness of the conductor pattern can be increased without causing a short circuit between conductor patterns adjacent in the stacking direction, the direct current resistance value can be reliably reduced.

また、導体パターンの幅方向の縁部は丸みを帯びていることが好ましい。これにより、焼成後における導体パターンの縁部と磁性体積層部との間には、導体パターンの他の部位と磁性体積層部との間隙よりも大きな間隙が形成される。このため、例えば、プリント基板上に実装する際の半田付けによる熱ストレスや、プリント基板からの外力に起因する応力などによる磁性体積層部への影響が低減されるため、より確実にインダクタンス値を所望値にすることができる。   Moreover, it is preferable that the edge part of the width direction of a conductor pattern is rounded. Thereby, a gap larger than the gap between the other portion of the conductor pattern and the magnetic layered portion is formed between the edge of the conductor pattern after firing and the magnetic layered portion. For this reason, for example, the thermal stress due to soldering when mounting on a printed circuit board and the effect on the magnetic layered portion due to the stress caused by external force from the printed circuit board are reduced, so the inductance value can be more reliably set. A desired value can be obtained.

本発明によれば、導体パターンの断面を略半円形状としたため、少ない導体ペーストで、直流抵抗値が低く、インダクタンス値を所望値にすることができる積層型インダクタを得ることができる。   According to the present invention, since the conductor pattern has a substantially semicircular cross section, it is possible to obtain a multilayer inductor that has a low DC resistance value and a desired inductance value with a small amount of conductor paste.

以下、添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or corresponding elements are denoted by the same reference numerals, and redundant description is omitted.

図1は、本発明の実施形態に係る積層型インダクタを示す斜視図であり、図2は、図1に示す積層型インダクタの端子電極同士を結ぶ線に沿う断面図であり、図3は、図1に示す積層型インダクタの端子電極同士を結ぶ線に直交する方向の断面図である。また、図4は、図3に示す領域Aを示す拡大図である。   FIG. 1 is a perspective view showing a multilayer inductor according to an embodiment of the present invention, FIG. 2 is a sectional view taken along a line connecting terminal electrodes of the multilayer inductor shown in FIG. 1, and FIG. FIG. 2 is a cross-sectional view in a direction orthogonal to a line connecting terminal electrodes of the multilayer inductor shown in FIG. 1. FIG. 4 is an enlarged view showing a region A shown in FIG.

積層型インダクタ1は、直方体形状の素子2と、この素子2の長手方向の両側面に形成された1対の端子電極3,3とを備えている。素子2は、図2,3に示すように、磁性材料からなる磁性体積層部4と、該磁性体積層部4に内蔵され、コイル状に巻回されたコイル状導体5とから構成されている。   The multilayer inductor 1 includes a rectangular parallelepiped element 2 and a pair of terminal electrodes 3 and 3 formed on both side surfaces of the element 2 in the longitudinal direction. As shown in FIGS. 2 and 3, the element 2 includes a magnetic layered portion 4 made of a magnetic material, and a coiled conductor 5 incorporated in the magnetic layered portion 4 and wound in a coil shape. Yes.

コイル状導体5は、導電性材料からなり、略半円形状の断面を有している。また、コイル状導体5の両端部5a,5bは、図2に示すように、磁性体積層部4の縁部まで引き出されており、それぞれ端子電極3,3に接続されている。このようなコイル状導体5は、導体ペーストを印刷積層した導体パターン7が複数連続することによって構成されている。   The coiled conductor 5 is made of a conductive material and has a substantially semicircular cross section. Further, as shown in FIG. 2, both end portions 5a and 5b of the coiled conductor 5 are led out to the edge of the magnetic layered portion 4, and are connected to the terminal electrodes 3 and 3, respectively. Such a coiled conductor 5 is constituted by a plurality of continuous conductor patterns 7 in which a conductor paste is printed and laminated.

図3を参照して、導体パターン7の厚みXは、積層方向に隣り合う導体パターン7間の距離Yの90〜115%の厚みとなっている。また、図4に示すように、導体パターン7の幅方向の縁部5c,5dは丸みを帯びている。   Referring to FIG. 3, the thickness X of the conductor pattern 7 is 90 to 115% of the distance Y between the conductor patterns 7 adjacent in the stacking direction. Further, as shown in FIG. 4, the edges 5c and 5d in the width direction of the conductor pattern 7 are rounded.

次に、上記の積層型インダクタ1の製造方法について説明する。   Next, a method for manufacturing the multilayer inductor 1 will be described.

まず、磁性ペースト及び導体ペーストを作製する。磁性ペーストは、Ni−Cu−Zn系フェライト粉末、Ni−Cu−Zn−Mg系フェライト粉末、Ni−Cu系フェライト粉末等の磁性粉末をバインダ及び溶剤と共に所定の比率で配合した後、混練することによって作製する。また、導体ペーストは、例えば、Ag粉末をバインダ及び溶剤と共に所定の比率で配合した後、混練することによって作製する。なお、混練には、三本ロール、ホモジナイザーやサンドミル等を用いる。   First, a magnetic paste and a conductor paste are prepared. For magnetic paste, magnetic powder such as Ni-Cu-Zn-based ferrite powder, Ni-Cu-Zn-Mg-based ferrite powder, Ni-Cu-based ferrite powder and the like are blended together with a binder and a solvent at a predetermined ratio and then kneaded. To make. The conductor paste is prepared, for example, by mixing Ag powder together with a binder and a solvent at a predetermined ratio and then kneading. For kneading, a three roll, a homogenizer, a sand mill or the like is used.

次に、上記の磁性ペーストを、印刷法により所定の厚さになるまで積層する。そして、積層された磁性ペーストの上に、上記の導体ペースト及び磁性ペーストを用いて、所定のターン数(巻数)のらせん状の積層巻線(コイル状導体5)をフェライト磁性体(磁性体積層部4)中に形成するように印刷積層を行う。   Next, the above magnetic paste is laminated by a printing method until a predetermined thickness is reached. Then, on the laminated magnetic paste, the above-described conductor paste and magnetic paste are used to form a spiral laminated winding (coiled conductor 5) having a predetermined number of turns (number of turns) into a ferrite magnetic substance (magnetic substance laminate). Part 4) is printed and laminated to form.

そして、その上に磁性ペーストを印刷法により所定の厚さで積層することによって、生の積層体を得る。積層巻線を形成する際は、図4に示すようにコイル状導体5を構成する導体パターン7の断面形状を略半円形状にすると共に、導体パターン7の厚みが、積層方向に隣り合う導体パターン7間の距離の90〜115%の厚みとなるようにする。これにより、従来の積層型インダクタのようなシート状の内部電極(コイル状導体)の場合に比べて、少ない導体ペーストであっても導体パターン7の厚みが大きくなる。また、導体パターン7の幅方向の縁部5c,5dには丸みを与える。このように縁部5c,5dに丸みを帯びさせることによって、後述する焼成処理を施した後、導体パターン7の縁部5c,5dと磁性体積層部4との間には、図4に示すような間隙6a,6bが形成される。   And a raw laminated body is obtained by laminating | stacking magnetic paste on it by the printing method by predetermined thickness. When forming the laminated winding, as shown in FIG. 4, the conductor pattern 7 constituting the coiled conductor 5 has a substantially semicircular cross section, and the conductor pattern 7 has a thickness adjacent to the lamination direction. The thickness is set to 90 to 115% of the distance between the patterns 7. As a result, the thickness of the conductor pattern 7 is increased even with a small amount of conductor paste, as compared with the case of a sheet-like internal electrode (coiled conductor) such as a conventional multilayer inductor. Further, the edges 5c and 5d in the width direction of the conductor pattern 7 are rounded. By rounding the edges 5c and 5d in this manner, after performing a baking process described later, the gap between the edges 5c and 5d of the conductor pattern 7 and the magnetic laminate 4 is shown in FIG. Such gaps 6a and 6b are formed.

間隙6a,6bは、導体パターン7の他の部位と磁性体積層部4との間隙よりも大きく、例えば、磁性体積層部4に発生する、プリント基板上に実装する際の半田付けによる熱ストレスやプリント基板からの外力に起因する応力などを逃すスペースとなる。したがって、磁性体積層部4に及ぼされる影響が低減され、インダクタンス値の変化が防止される。なお、コイル状導体5のターン数は、得ようとする直流抵抗及びインダクタンス値に応じて決定されるが、例えば、直流抵抗1Ω以下かつインダクタンス値10μHとする場合は、18.5ターンとする。   The gaps 6a and 6b are larger than the gap between the other part of the conductor pattern 7 and the magnetic layered portion 4, for example, thermal stress generated in the magnetic layered portion 4 due to soldering when mounted on the printed circuit board. And a space for releasing stress caused by external force from the printed circuit board. Therefore, the influence exerted on the magnetic layered portion 4 is reduced, and a change in inductance value is prevented. The number of turns of the coiled conductor 5 is determined according to the DC resistance and inductance value to be obtained. For example, when the DC resistance is 1Ω or less and the inductance value is 10 μH, the number of turns is 18.5.

このような積層体は、通常、複数個が配列されたウェハ状に形成されるため、該ウェハを所定の大きさに切断することによって、それぞれ1個のコイル状導体5を内蔵する複数の生の積層体素子を得る。このとき、コイル状導体5の両端部5a,5bの端面が積層体素子の対向する2つの側面からそれぞれ露出するように切断する。   Since such a multilayer body is usually formed in the form of a wafer in which a plurality are arranged, by cutting the wafer into a predetermined size, a plurality of living bodies each containing one coil-shaped conductor 5 are formed. The laminated body element is obtained. At this time, it cut | disconnects so that the end surface of the both ends 5a and 5b of the coil-shaped conductor 5 may each be exposed from the two side surfaces which a laminated body element opposes.

その後、所定の大きさに切断して得られた積層体素子を脱バインダ後、所定の温度で一体焼成することによって上記素子2を得る。なお、焼成温度は、例えば850〜900℃程度である。   Thereafter, the laminated element obtained by cutting to a predetermined size is subjected to binder removal and then integrally fired at a predetermined temperature to obtain the element 2. The firing temperature is, for example, about 850 to 900 ° C.

次に、焼成して得られた素子2における、コイル状導体5の両端部5a,5bの端面が露出している側面に、Agを主成分とした導電性ペーストを塗布して、例えば、600℃程度で焼き付けを行うことによって端子電極3,3を形成する。その後、通常、端子電極3,3には更に電気めっきを施す。以上により、本実施形態に係る積層型インダクタ1が完成する。なお、電気めっきは、銅とニッケルと錫、ニッケルと錫、ニッケルと金、ニッケルと銀などを用いて行うのが好ましい。   Next, in the element 2 obtained by firing, a conductive paste mainly composed of Ag is applied to the side surface where the end surfaces of both end portions 5a and 5b of the coiled conductor 5 are exposed, for example, 600 The terminal electrodes 3 and 3 are formed by baking at about ° C. Thereafter, the terminal electrodes 3 and 3 are usually further electroplated. Thus, the multilayer inductor 1 according to this embodiment is completed. The electroplating is preferably performed using copper, nickel and tin, nickel and tin, nickel and gold, nickel and silver, and the like.

以上のような積層型インダクタ1では、コイル状導体5の断面が略半円形状に形成されていることによって、矩形状の断面の場合に比べ、少ない導体ペースト量で厚みを確保することができる。したがって、コイル状導体5は、断面積が大きくなるため、直流抵抗値が低減されると共に、導体ペースト量の低減化を図ることができる。また、導体パターン7の厚みXを、積層方向に隣り合う導体パターン7間の距離の90〜115%の厚みとすることによって、隣り合う導体パターン7間でのショートを防止しながら、各導体パターン7の厚みを大きくすることができる。このため、高い信頼性を維持しつつ、確実に直流抵抗値を低減させることができる。   In the multilayer inductor 1 as described above, the thickness of the coiled conductor 5 can be ensured with a small amount of conductor paste compared to the rectangular cross section because the cross section of the coiled conductor 5 is formed in a substantially semicircular shape. . Therefore, since the coil-shaped conductor 5 has a large cross-sectional area, the DC resistance value can be reduced and the amount of the conductor paste can be reduced. Further, by setting the thickness X of the conductor pattern 7 to 90 to 115% of the distance between the conductor patterns 7 adjacent to each other in the stacking direction, each conductor pattern 7 is prevented while preventing a short-circuit between the adjacent conductor patterns 7. 7 can be increased in thickness. For this reason, it is possible to reliably reduce the direct current resistance value while maintaining high reliability.

更に、導体パターン7(コイル状導体5)は、厚みが増したことによって、焼成時の縮率が大きくなる。このため、焼成時の磁性体積層部4の縮率との差が小さくなる。したがって、焼成時における磁性体積層部4と導体パターン7との収縮量の差が低減され、磁性体積層部4の導体パターン7と密着した部位でのクラックの発生が抑制される。これにより、インダクタンス値の変化も防止され、所望のインダクタンス値を得ることができる。   Furthermore, the conductive pattern 7 (coiled conductor 5) has a larger shrinkage ratio during firing due to the increase in thickness. For this reason, the difference with the shrinkage | contraction rate of the magnetic body laminated part 4 at the time of baking becomes small. Therefore, the difference in shrinkage between the magnetic layered portion 4 and the conductor pattern 7 during firing is reduced, and the occurrence of cracks at the portion in close contact with the conductor pattern 7 of the magnetic layered portion 4 is suppressed. Thereby, the change of an inductance value is also prevented and a desired inductance value can be obtained.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、コイル状導体を構成する導体パターンが形成された磁性体グリーンシートを積層・圧着することにより素子を作製するシ−ト法にも適用可能である。   The preferred embodiment of the present invention has been described in detail above, but the present invention is not limited to the above embodiment. For example, the present invention can also be applied to a sheet method in which an element is manufactured by laminating and pressing a magnetic green sheet on which a conductor pattern constituting a coiled conductor is formed.

以下、実施例及び比較例を挙げ、図5〜図9を参照して本発明に係る積層型インダクタについてさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。   Hereinafter, although an Example and a comparative example are given and it demonstrates in more detail about the multilayer inductor which concerns on this invention with reference to FIGS. 5-9, this invention is not limited to these Examples at all.

実施例1では、上述した製造方法にしたがい、以下のようにして積層型インダクタを製造した。磁性ペーストは、磁性粉末として平均粒径0.7μmのNi−Cu−Zn系フェライト粉末を用いて作製し、導体ペーストは、平均粒径0.6μmのAg粉末を用いて作製した。   In Example 1, according to the manufacturing method described above, a multilayer inductor was manufactured as follows. The magnetic paste was prepared using Ni—Cu—Zn ferrite powder having an average particle size of 0.7 μm as the magnetic powder, and the conductor paste was prepared using Ag powder having an average particle size of 0.6 μm.

次に、これらの磁性ペーストと導体ペーストとを用いて、18.5ターンの積層巻線をフェライト磁性体中に形成するように印刷積層を行った。このとき、一層の積層厚は、導体ペーストからなる導体パターンの厚み(図3中、厚みX)を18μmとし、積層方向に隣り合う導体パターンの間に位置する磁性ペーストからなるフェライト磁性体(磁性体積層部)の厚み(図3中、厚さY)を16μmとした。この積層巻線を内蔵するフェライト磁性体の全体の厚みは、690μmである。そして、このフェライト磁性体には、上下から挟むように各150μmの磁性ペーストを印刷法により積層し、全体として、厚さ990μmの生の積層体を作製した。次いで、この積層体を切断して、長さ1.84mm、幅0.90mmの積層体素子を得た。   Next, using these magnetic paste and conductor paste, printing lamination was performed so as to form a 18.5 turn laminated winding in the ferrite magnetic body. At this time, the lamination thickness of one layer is such that the thickness of the conductor pattern made of the conductor paste (thickness X in FIG. 3) is 18 μm, and the ferrite magnetic body (magnetic) made of the magnetic paste positioned between the conductor patterns adjacent in the lamination direction. Body thickness) (thickness Y in FIG. 3) was 16 μm. The total thickness of the ferrite magnetic body incorporating this multilayer winding is 690 μm. And on this ferrite magnetic body, magnetic pastes of 150 μm were laminated by a printing method so as to be sandwiched from above and below, and a raw laminate having a thickness of 990 μm was produced as a whole. Next, this laminate was cut to obtain a laminate element having a length of 1.84 mm and a width of 0.90 mm.

次に、この積層体素子を脱バインダ後に865℃で同時焼成して、図1〜図3に示す素子を得た。そして、この素子における、コイル状導体の両端部の端面が露出している側面に、Agを主成分とした導電性ペーストを塗布して、約620℃で焼き付けして端子電極を形成した。以上により、1608形状の積層型インダクタ(実施例1)を得た。   Next, this laminated body element was co-fired at 865 ° C. after removing the binder to obtain the element shown in FIGS. And the conductive paste which has Ag as a main component was apply | coated to the side surface which exposed the end surface of the both ends of a coil-shaped conductor in this element, and it baked at about 620 degreeC, and formed the terminal electrode. Thus, a 1608-shaped multilayer inductor (Example 1) was obtained.

図5は、1608形状および2012形状における、X/Yの値と直流抵抗値Rdc[Ω]との関係を示す図である。同図において、実施例1は、上記の1608形状の積層型インダクタを示し、比較例1は、実施例1とX/Yの値が異なる1608形状の積層型インダクタを示している。また、実施例2及び比較例2は、それぞれX/Yの値が異なる2012形状の積層型インダクタを示している。なお、実施例2及び比較例1,2に係る積層型インダクタは、大きさ及びX/Yの値を変えた以外は、上記実施例1と同様の製造方法により製造した。   FIG. 5 is a diagram illustrating the relationship between the X / Y value and the DC resistance value Rdc [Ω] in the 1608 shape and the 2012 shape. In the same figure, Example 1 shows the above-described 1608-shaped multilayer inductor, and Comparative Example 1 shows a 1608-shaped multilayer inductor having X / Y values different from those of Example 1. In addition, Example 2 and Comparative Example 2 show a 2012-type multilayer inductor having different X / Y values. The multilayer inductors according to Example 2 and Comparative Examples 1 and 2 were manufactured by the same manufacturing method as in Example 1 except that the size and the value of X / Y were changed.

実施例1は、X=18,Y=16であることから、X/Yが1.125(112.5%)となり、直流抵抗値Rdcを測定したところ、図5に示すように、0.9Ωであった。一方、比較例1では、X/Yが約0.86であり、Rdcは約1.1Ωであった。   In Example 1, since X = 18 and Y = 16, X / Y was 1.125 (112.5%), and when the DC resistance value Rdc was measured, as shown in FIG. It was 9Ω. On the other hand, in Comparative Example 1, X / Y was about 0.86, and Rdc was about 1.1Ω.

また、実施例2は、X/Yが約0.9であり、Rdcは約0.32Ωであった。一方、比較例2は、X/Yが約0.68であり、Rdcは約0.45Ωであった。   In Example 2, X / Y was about 0.9, and Rdc was about 0.32Ω. On the other hand, in Comparative Example 2, X / Y was about 0.68, and Rdc was about 0.45Ω.

以上のように、同じ形状(サイズ)において、X/Yが0.9以上、すなわち導体パターンの厚みXが導体パターン同士の間の距離Yの90%以上のとき、直流抵抗値Rdcが低減されることが確認された。   As described above, in the same shape (size), when X / Y is 0.9 or more, that is, when the thickness X of the conductor pattern is 90% or more of the distance Y between the conductor patterns, the DC resistance value Rdc is reduced. It was confirmed that

次に、図6〜図9を参照して、実施例1に係る積層型インダクタにおける種々の信頼性試験結果について説明する。各信頼性試験では、実施例1に係る積層型インダクタにおける、96,240,500,1000時間(h)経過時のインダクタンス値(L)の変化率(%)を測定した。図6は、125℃での高温負荷試験結果を示し、図7は、湿度90%、温度60℃での耐湿負荷試験結果を示し、図8は、湿度90%、温度60℃での耐湿放置試験結果を示し、図9は、温度−55〜125℃での熱衝撃試験結果を示す図である。   Next, various reliability test results in the multilayer inductor according to Example 1 will be described with reference to FIGS. In each reliability test, the change rate (%) of the inductance value (L) when 96, 240, 500, and 1000 hours (h) elapsed in the multilayer inductor according to Example 1 was measured. 6 shows the results of a high temperature load test at 125 ° C., FIG. 7 shows the results of a moisture resistance load test at a humidity of 90% and a temperature of 60 ° C., and FIG. 8 shows a moisture resistance leaving test at a humidity of 90% and a temperature of 60 ° C. A test result is shown and FIG. 9 is a figure which shows the thermal shock test result in temperature -55-125 degreeC.

図6〜図9から分かるように、実施例1に係る積層型インダクタは、インダクタンス値の変化率がどの試験においても約10%の範囲での変動となっており、インダクタンス値の変化が非常に小さいことが確認された。   As can be seen from FIGS. 6 to 9, in the multilayer inductor according to Example 1, the change rate of the inductance value varies within a range of about 10% in any test, and the change of the inductance value is very large. It was confirmed to be small.

本発明の実施形態に係る積層型インダクタを示す斜視図である。1 is a perspective view showing a multilayer inductor according to an embodiment of the present invention. 図1に示す積層型インダクタの端子電極同士を結ぶ線に沿う断面図である。It is sectional drawing which follows the line | wire which connects the terminal electrodes of the multilayer inductor shown in FIG. 図1に示す積層型インダクタの端子電極同士を結ぶ線に直交する方向の断面図である。FIG. 2 is a cross-sectional view in a direction orthogonal to a line connecting terminal electrodes of the multilayer inductor shown in FIG. 1. 図3に示す領域Aを示す拡大図である。It is an enlarged view which shows the area | region A shown in FIG. 実施例に係る、X/Yの値と直流抵抗値との関係を示す図である。It is a figure which shows the relationship between the value of X / Y and DC resistance value based on an Example. 実施例に係る、信頼性試験の結果を示す図である。It is a figure which shows the result of the reliability test based on an Example. 実施例に係る、信頼性試験の結果を示す図である。It is a figure which shows the result of the reliability test based on an Example. 実施例に係る、信頼性試験の結果を示す図である。It is a figure which shows the result of the reliability test based on an Example. 実施例に係る、信頼性試験の結果を示す図である。It is a figure which shows the result of the reliability test based on an Example.

符号の説明Explanation of symbols

1…積層型インダクタ、2…素子、3…端子電極、4…磁性体積層部、5…コイル状導体、5a,5b…両端部、5c,5d…縁部、6a,6b…間隙、7…導体パターン。
DESCRIPTION OF SYMBOLS 1 ... Multilayer inductor, 2 ... Element, 3 ... Terminal electrode, 4 ... Magnetic laminated part, 5 ... Coiled conductor, 5a, 5b ... Both ends, 5c, 5d ... Edge, 6a, 6b ... Gap, 7 ... Conductor pattern.

Claims (3)

フェライト粉末を含有する磁性ペーストを印刷積層した磁性体積層部と、
前記磁性体積層部に内蔵され、導電性金属粉末を含有する導体ペーストを印刷積層した複数の導体パターンによって構成されたコイル状導体と、
前記磁性体積層部の側面に形成され、前記コイル状導体の両端に接続された一対の端子電極と、を備え、
前記コイル状導体の断面は、略半円形状であることを特徴とする積層型インダクタ。
A magnetic laminate layer obtained by printing and laminating a magnetic paste containing ferrite powder;
A coiled conductor constituted by a plurality of conductor patterns printed and laminated with a conductor paste containing conductive metal powder, which is built in the magnetic layered portion; and
A pair of terminal electrodes formed on the side surface of the magnetic laminate and connected to both ends of the coiled conductor;
The coil-shaped conductor has a substantially semicircular cross section.
前記導体パターンの厚みは、積層方向に隣り合う前記導体パターン間の距離の90〜115%であることを特徴とする請求項1記載の積層型インダクタ。   2. The multilayer inductor according to claim 1, wherein the thickness of the conductor pattern is 90 to 115% of the distance between the conductor patterns adjacent to each other in the lamination direction. 前記導体パターンの幅方向の縁部は丸みを帯びていることを特徴とする請求項1又は2記載の積層型インダクタ。
The multilayer inductor according to claim 1 or 2, wherein an edge in the width direction of the conductor pattern is rounded.
JP2003405121A 2003-12-03 2003-12-03 Laminated inductor Pending JP2005167029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003405121A JP2005167029A (en) 2003-12-03 2003-12-03 Laminated inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003405121A JP2005167029A (en) 2003-12-03 2003-12-03 Laminated inductor

Publications (1)

Publication Number Publication Date
JP2005167029A true JP2005167029A (en) 2005-06-23

Family

ID=34727914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003405121A Pending JP2005167029A (en) 2003-12-03 2003-12-03 Laminated inductor

Country Status (1)

Country Link
JP (1) JP2005167029A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117664A (en) * 2007-11-07 2009-05-28 Tdk Corp Laminated inductor and manufacturing method thereof
JP2009117665A (en) * 2007-11-07 2009-05-28 Tdk Corp Laminated inductor and manufacturing method thereof
KR101037288B1 (en) 2007-11-07 2011-05-26 티디케이가부시기가이샤 Laminated inductor and manufacturing method thereof
JP2013125819A (en) * 2011-12-14 2013-06-24 Murata Mfg Co Ltd Laminated inductor element and method for manufacturing the same
JP5382002B2 (en) * 2009-01-14 2014-01-08 株式会社村田製作所 Electronic component and manufacturing method thereof
JP2016225663A (en) * 2016-10-05 2016-12-28 Tdk株式会社 Manufacturing method of multilayer coil component
WO2019031220A1 (en) * 2017-08-07 2019-02-14 パナソニックIpマネジメント株式会社 Common mode noise filter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182832A (en) * 1991-12-27 1993-07-23 Toko Inc Multilayer inductor
JPH06120065A (en) * 1992-10-05 1994-04-28 Taiyo Yuden Co Ltd Manufacture of multilayer ceramic inductor
JPH07192954A (en) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd Production of multilayer electronic device
JPH08236354A (en) * 1995-02-28 1996-09-13 Tokin Corp Laminated inductor
JPH09129458A (en) * 1995-10-30 1997-05-16 Matsushita Electric Ind Co Ltd Coil
JP2000003826A (en) * 1998-06-12 2000-01-07 Fuji Elelctrochem Co Ltd Manufacture of laminated chip coil component
JP2000133520A (en) * 1998-10-28 2000-05-12 Tdk Corp Thin film coil
JP2002093623A (en) * 2000-09-20 2002-03-29 Fdk Corp Laminated inductor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182832A (en) * 1991-12-27 1993-07-23 Toko Inc Multilayer inductor
JPH06120065A (en) * 1992-10-05 1994-04-28 Taiyo Yuden Co Ltd Manufacture of multilayer ceramic inductor
JPH07192954A (en) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd Production of multilayer electronic device
JPH08236354A (en) * 1995-02-28 1996-09-13 Tokin Corp Laminated inductor
JPH09129458A (en) * 1995-10-30 1997-05-16 Matsushita Electric Ind Co Ltd Coil
JP2000003826A (en) * 1998-06-12 2000-01-07 Fuji Elelctrochem Co Ltd Manufacture of laminated chip coil component
JP2000133520A (en) * 1998-10-28 2000-05-12 Tdk Corp Thin film coil
JP2002093623A (en) * 2000-09-20 2002-03-29 Fdk Corp Laminated inductor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117664A (en) * 2007-11-07 2009-05-28 Tdk Corp Laminated inductor and manufacturing method thereof
JP2009117665A (en) * 2007-11-07 2009-05-28 Tdk Corp Laminated inductor and manufacturing method thereof
KR101037288B1 (en) 2007-11-07 2011-05-26 티디케이가부시기가이샤 Laminated inductor and manufacturing method thereof
JP4737182B2 (en) * 2007-11-07 2011-07-27 Tdk株式会社 Multilayer inductor and manufacturing method thereof
JP4737181B2 (en) * 2007-11-07 2011-07-27 Tdk株式会社 Multilayer inductor and manufacturing method thereof
JP5382002B2 (en) * 2009-01-14 2014-01-08 株式会社村田製作所 Electronic component and manufacturing method thereof
JP2013125819A (en) * 2011-12-14 2013-06-24 Murata Mfg Co Ltd Laminated inductor element and method for manufacturing the same
JP2016225663A (en) * 2016-10-05 2016-12-28 Tdk株式会社 Manufacturing method of multilayer coil component
WO2019031220A1 (en) * 2017-08-07 2019-02-14 パナソニックIpマネジメント株式会社 Common mode noise filter
CN110622263A (en) * 2017-08-07 2019-12-27 松下知识产权经营株式会社 Common mode noise filter
JPWO2019031220A1 (en) * 2017-08-07 2020-06-25 パナソニックIpマネジメント株式会社 Common mode noise filter

Similar Documents

Publication Publication Date Title
JP4150394B2 (en) Manufacturing method of multilayer filter
JP4201043B2 (en) Laminated coil
JP4019071B2 (en) Coil parts
JP3571247B2 (en) Multilayer electronic components
JP5533673B2 (en) Electronic components
JP4737181B2 (en) Multilayer inductor and manufacturing method thereof
US8159322B2 (en) Laminated coil
US8742881B2 (en) Electronic component
US8395471B2 (en) Electronic component
WO2009125656A1 (en) Electronic component
JP3132786B2 (en) Multilayer chip inductor and method of manufacturing the same
WO2007074580A1 (en) Laminated coil part
JP2005167029A (en) Laminated inductor
JP5009267B2 (en) Manufacturing method of multilayer inductor
JP4272183B2 (en) Multilayer electronic components
JP4462355B2 (en) Ferrite paste and method for producing multilayer ceramic component
JP2009176829A (en) Electronic component
JP4400430B2 (en) Multilayer inductor
US10319508B2 (en) Electronic component
JP2003272923A (en) Electronic component
JP2006147790A (en) Inductor component
JP2004006760A (en) Electronic component
JP2710244B2 (en) Laminated LR filter and method of manufacturing the same
JP2002164215A (en) Laminated ceramic electronic component and its manufacturing method
JP2005317775A (en) Layered electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421