JP4185452B2 - Multilayer electronic components - Google Patents
Multilayer electronic components Download PDFInfo
- Publication number
- JP4185452B2 JP4185452B2 JP2003434167A JP2003434167A JP4185452B2 JP 4185452 B2 JP4185452 B2 JP 4185452B2 JP 2003434167 A JP2003434167 A JP 2003434167A JP 2003434167 A JP2003434167 A JP 2003434167A JP 4185452 B2 JP4185452 B2 JP 4185452B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thickness
- layer
- main body
- coiled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 131
- 238000007747 plating Methods 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000010304 firing Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 6
- 101100116570 Caenorhabditis elegans cup-2 gene Proteins 0.000 claims 1
- 101100116572 Drosophila melanogaster Der-1 gene Proteins 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 53
- 238000002474 experimental method Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 12
- 229910052718 tin Inorganic materials 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 11
- 230000003247 decreasing effect Effects 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910000859 α-Fe Inorganic materials 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 229910017518 Cu Zn Inorganic materials 0.000 description 2
- 229910017752 Cu-Zn Inorganic materials 0.000 description 2
- 229910017943 Cu—Zn Inorganic materials 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、チップインダクタ等の積層型電子部品に関する。
The present invention relates to a multilayer electronic component such as a chip inductor.
積層型電子部品の一例としては、携帯電話等に使用されるチップインダクタが挙げられる。一般に、積層型チップインダクタは、絶縁シートとコイル状導体を構成する複数の導体パターンとを積層した積層体を有し、各導体パターンが絶縁シートに形成されたビアホールを介して相互に接続されることによって構成されている(例えば、特許文献1参照。)。上記導体パターンのうち、コイル状導体の両端側に位置し入出力端に相当する導体パターンは、絶縁シートの縁部まで引き出された状態に形成されている。そして、この導体パターンは、絶縁シートの縁部まで引き出された部分において、絶縁シートが積層されてなる積層体の端面に形成された銀等からなる端子電極に接続されている。また、端子電極の表面には、電気めっき等によりめっき膜が形成されている。 An example of the multilayer electronic component is a chip inductor used in a mobile phone or the like. In general, a multilayer chip inductor has a laminate in which an insulating sheet and a plurality of conductor patterns constituting a coiled conductor are laminated, and each conductor pattern is connected to each other through a via hole formed in the insulating sheet. (For example, refer to Patent Document 1). Among the conductor patterns, the conductor patterns located on both ends of the coiled conductor and corresponding to the input / output ends are formed so as to be drawn to the edge of the insulating sheet. And this conductor pattern is connected to the terminal electrode which consists of silver etc. formed in the end surface of the laminated body by which an insulating sheet is laminated | stacked in the part pulled out to the edge of the insulating sheet. A plating film is formed on the surface of the terminal electrode by electroplating or the like.
このような積層型チップインダクタの製造に際しては、一般に、絶縁シートと導体パターンとを積層した後に焼成が行われる。そして、完成した積層型チップインダクタは、通常、半田の溶解温度である約183℃以上にてリフローされることにより回路基板上に実装される。すなわち、回路基板上にメタルマスク等で印刷された半田の上に積層型チップインダクタを搭載し、その後加熱することにより積層型チップインダクタを回路基板上に固定する。
図7〜図9は、上記特許文献1に記載されたものを始めとする従来の積層型チップインダクタ50を示す図である。この積層型チップインダクタ50は、焼成時の加熱によって、積層体51の導体パターン52および絶縁シートからなる絶縁部53が収縮する。このとき、導体パターン52の縮率は絶縁部53の縮率よりも大きいため、導体パターン52と絶縁部53との間には、図7に示すように空隙54が生じる。すると、その後積層体51の端面に端子電極55を形成した場合、上記空隙54と連なる貫通孔56が端子電極55に生じる可能性がある。その状態で端子電極55に電気めっきを施してしまうと、空隙54や貫通孔56の中に水分が滞留したまま端子電極55の表面がめっき膜57でシールドされてしまう。
7 to 9 are diagrams showing conventional
このような積層型チップインダクタ50を、図8(a)に示すように、リフローにより回路基板58上(厳密には回路基板58のランド59上)に固定(実装)すると、上記空隙54や貫通孔56に滞留した水分が、リフロー時の加熱によって気化し熱膨張する。滞留した水分が熱膨張すると、上記空隙54と貫通孔56の内圧が上昇し、図8(b)に示すように、めっき膜57と半田60が破壊され、気化した水分が、破壊されためっき膜57および半田60の一部と共に端子電極55の外部へと噴出する。すると、積層型チップインダクタ50は、気化した水分等の噴出力の反動によって、図9(a)に示すように回路基板58上の所望の固定位置からズレたり、図9(b)に示すように回路基板58に対して立ち上がった状態となってしまい、回路基板58上に精度良く実装されない虞がある。また、気化した水分が端子電極55の外部へと噴出する際、同時に溶融状態の半田60が飛散し、近傍の電気部品の端子に達する虞がある。この電気部品の端子に達した半田60が急冷された場合、ショートが引き起こされて回路動作を不能にする原因になってしまう。したがって、従来の積層型チップインダクタ50にあっては、信頼性が十分ではなかった。
When such a
また、近年、リフロー用の半田として鉛フリー半田が多用されているが、鉛フリー半田は溶融温度が高いためリフロー温度を高くする必要があり、上述した従来技術の不都合がより顕著に現れてしまう。このような問題は、チップインダクタに限らず、チップビーズやLC部品等の積層型電子部品にも生じる虞がある。そのため、現在、より信頼性の高い積層型電子部品が求められている。 In recent years, lead-free solder is frequently used as reflow solder. However, since lead-free solder has a high melting temperature, it is necessary to increase the reflow temperature, and the above-described disadvantages of the prior art appear more remarkably. . Such a problem may occur not only in chip inductors but also in multilayer electronic components such as chip beads and LC components. Therefore, there is a need for a more reliable multilayer electronic component at present.
本発明は、上記従来技術の有する問題に鑑みてなされたものであり、回路基板へ実装する際のリフロー工程において半田の飛散を防止できる信頼性の高い積層型電子部品を提供することを目的とする。
The present invention has been made in view of the above-described problems of the prior art, and an object thereof is to provide a highly reliable multilayer electronic component that can prevent solder from being scattered in a reflow process when mounted on a circuit board. To do.
本発明の積層型電子部品は、絶縁材料によって形成された本体部と、本体部の内部に形成されたコイル状導体と、本体部の一組の端面に形成され、コイル状導体の各端部に接続された一対の端子電極と、端子電極の表面を覆うめっき膜と、を備え、端子電極の膜厚は、中央部分が最も厚く、該中央部分から縁部に向うにしたがって薄く、コイル状導体の端部は、端面の幅方向の略中央に位置し、端部の幅方向の長さは、コイル状導体の他の部位における幅方向の長さよりも大きく、且つ、前記端子電極の前記縁部側に前記端部を位置させないように端面の幅方向の長さの1/2以下であることを特徴とするものである。なお、本明細書中における「絶縁材料」とは、非磁性材料やフェライト等の絶縁性の磁性材料のことをいう。
The multilayer electronic component of the present invention includes a main body formed of an insulating material, a coiled conductor formed inside the main body, and a pair of end faces of the main body, each end of the coiled conductor. A pair of terminal electrodes connected to each other, and a plating film covering the surface of the terminal electrode, and the thickness of the terminal electrode is the thickest at the central part, and becomes thinner from the central part toward the edge, and the coil shape The end portion of the conductor is located at substantially the center in the width direction of the end surface, the length in the width direction of the end portion is larger than the length in the width direction in the other part of the coiled conductor, and the terminal electrode The end portion is not more than ½ of the length in the width direction of the end face so that the end portion is not positioned on the edge side . In addition, “insulating material” in this specification refers to an insulating magnetic material such as a nonmagnetic material or ferrite.
例えば積層型チップインダクタのような積層型電子部品の端子電極の膜厚は、製造上、中央部分が最も厚くなり、中央部分から縁部に向かうにしたがって薄くなる。本発明の積層型電子部品では、端子電極と接続するコイル状導体の端部が、膜厚の大きい端子電極の中央部分に位置し、かつ本体部における端子電極が形成された端面の幅方向の長さの1/2以下となっているため、膜厚が極端に薄くなる端子電極の縁部側に上記端部が位置することはなく、端部と本体部との間に若干の間隙が生じた場合であっても、端子電極への貫通孔の発生を防止することができる。したがって、リフロー工程において半田が飛散する可能性を低減することができる。また、端部の幅方向の長さは、コイル状導体の他の部位における幅方向の長さよりも大きい。これにより、コイル状導体の直流抵抗の増加を防止することができる。
For example, the thickness of the terminal electrode of a multilayer electronic component such as a multilayer chip inductor is the thickest in the center in manufacturing, and becomes thinner from the center toward the edge. In the multilayer electronic component of the present invention, the end portion of the coiled conductor connected to the terminal electrode is located in the center portion of the terminal electrode having a large film thickness, and the width direction of the end surface on which the terminal electrode is formed in the main body portion Since the length is ½ or less of the length, the end portion is not positioned on the edge side of the terminal electrode where the film thickness becomes extremely thin, and there is a slight gap between the end portion and the main body portion. Even if it occurs, it is possible to prevent the generation of through holes in the terminal electrode. Therefore, it is possible to reduce the possibility of the solder scattering in the reflow process. Moreover, the length of the width direction of an edge part is larger than the length of the width direction in the other site | part of a coil-shaped conductor. Thereby, an increase in DC resistance of the coiled conductor can be prevented.
コイル状導体は、導体ペーストを焼成することによって形成され、コイル状導体の端部を形成する導体ペーストの金属含有率が86.0〜93.0重量%とされており、間隙を隔てて端部を囲う本体部の内壁面によって画成される領域において、端部の占める断面面積比が80%以上であることが好ましい。
The coiled conductor is formed by firing a conductor paste, and the metal content of the conductor paste forming the end of the coiled conductor is 86.0 to 93.0% by weight, and the ends are spaced apart from each other. In the region defined by the inner wall surface of the main body part surrounding the part, the ratio of the cross-sectional area occupied by the end part is preferably 80% or more.
コイル状導体の端部を形成する導体ペーストの金属含有率が86.0〜93.0重量%であることにより、焼成を施した後、間隙を隔てて端部を囲う本体部の内壁面によって画成される領域において、端部の占める断面面積比を80%以上とすることができる。そして、このように、間隙を隔てて上記端部を囲う本体部の内壁面によって画成される領域において、端部の占める断面面積比が80%以上となっていることにより、端部と本体部の内壁面との間隙を小さくすることができ、端子電極に貫通孔が発生する可能性をより低減させることができる。したがって、リフロー工程において半田が飛散する可能性を低減することができる。
The metal content of the conductor paste that forms the end of the coiled conductor is 86.0 to 93.0% by weight, so that after firing, the inner wall surface of the main body that surrounds the end with a gap therebetween In the region to be defined, the cross-sectional area ratio occupied by the end portion can be 80% or more. Thus, in the region defined by the inner wall surface of the main body part that surrounds the end part with a gap therebetween, the ratio of the cross-sectional area occupied by the end part is 80% or more. The gap with the inner wall surface of the portion can be reduced, and the possibility that a through hole is generated in the terminal electrode can be further reduced. Therefore, it is possible to reduce the possibility of the solder scattering in the reflow process.
めっき膜は、厚み2.2μm以上のCu層と、厚み1.5μm以上のNi層と、厚み3.0μm以上のSn層とを有することが好ましい。あるいは、めっき膜は、厚み3.2μm以上のNi層と、厚み3.0μm以上のSn層とを有することが好ましい。The plating film preferably has a Cu layer having a thickness of 2.2 μm or more, a Ni layer having a thickness of 1.5 μm or more, and a Sn layer having a thickness of 3.0 μm or more. Alternatively, the plating film preferably has a Ni layer having a thickness of 3.2 μm or more and a Sn layer having a thickness of 3.0 μm or more.
このように、Cu層の厚みを2.2μm以上、Ni層の厚みを1.5μm以上、Sn層の厚みを3.0μm以上とするめっき膜、あるいは、Ni層の厚みを3.2μm以上、Sn層の厚みを3.0μm以上とするめっき膜によって端子電極をシールドすることにより、端子電極に若干の貫通孔が形成された場合であっても、貫通孔が確実にシールドされるため、リフロー工程で気化した水分の噴出を防止できる。したがって、リフロー工程において半田が飛散する可能性を低減することができる。 Thus, a plating film having a Cu layer thickness of 2.2 μm or more, a Ni layer thickness of 1.5 μm or more, and a Sn layer thickness of 3.0 μm or more, or a Ni layer thickness of 3.2 μm or more, By shielding the terminal electrode with a plating film having a Sn layer thickness of 3.0 μm or more, the through-hole is reliably shielded even if a slight through-hole is formed in the terminal electrode. The ejection of water vaporized in the process can be prevented. Therefore, it is possible to reduce the possibility of the solder scattering in the reflow process.
Cu層、Ni層およびSn層を有するめっき膜では、Cu層の厚みが8.0μm以下、Ni層の厚みが4.0μm以下、Sn層の厚みが8.0μm以下であり、Ni層およびSn層を有するめっき膜では、Ni層の厚みが7.0μm以下、Sn層の厚みが8.0μm以下であることが好ましい。これにより、製造コストを抑えることができると共に、積層型電子部品が大型化して個々の大きさが不均一となることを防止することができる。 In the plated film having the Cu layer, the Ni layer, and the Sn layer, the Cu layer has a thickness of 8.0 μm or less, the Ni layer has a thickness of 4.0 μm or less, and the Sn layer has a thickness of 8.0 μm or less. In the plated film having a layer, the thickness of the Ni layer is preferably 7.0 μm or less, and the thickness of the Sn layer is preferably 8.0 μm or less. As a result, the manufacturing cost can be suppressed, and it is possible to prevent the multilayer electronic component from becoming large and having different sizes.
本発明によれば、回路基板へ実装する際のリフロー工程において半田の飛散を防止できる信頼性の高い積層型電子部品を実現することができる。 ADVANTAGE OF THE INVENTION According to this invention, the highly reliable multilayer electronic component which can prevent scattering of solder in the reflow process at the time of mounting on a circuit board is realizable.
以下、添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。本実施形態では、積層型電子部品の一例として積層型チップインダクタについての説明を行う。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or corresponding elements are denoted by the same reference numerals, and redundant description is omitted. In the present embodiment, a multilayer chip inductor will be described as an example of a multilayer electronic component.
図1は、本発明の実施形態に係る積層型チップインダクタ(以下、インダクタと略記する。)を示す斜視図であり、図2は、図1に示すインダクタの断面図である。インダクタ1は、絶縁材料によって形成された直方体形状の本体部2と、この本体部2の長手方向の一組の端面に形成された1対の外部電極3,3とを備えている。この外部電極3,3は、銀を主成分とする端子電極10と、この端子電極10の表面を覆うように形成され、Cu、NiおよびSn、またはNiおよびSnからなるめっき膜11とによって構成されている。
FIG. 1 is a perspective view showing a multilayer chip inductor (hereinafter abbreviated as inductor) according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the inductor shown in FIG. The inductor 1 includes a rectangular parallelepiped
本体部2の内部にはコイル状導体5が形成されている。この本体部2は、詳細は後述するが、コイル状導体5を構成する導体パターン6と磁性体グリーンシート7とが、図1,2に示す矢印Zの方向に交互に積層された積層体を焼成することによって形成されている。コイル状導体5の各端部5a,5bは、図2に示すように、本体部2の縁部まで引き出されており、それぞれ端子電極10,10に接続されている。なお、本実施形態では、本体部2が絶縁材料として磁性材料から形成された場合について説明するが、本体部2は絶縁材料として非磁性材料から形成されてあってもよい。
A
図3は、図1に示すインダクタ1のIII−III線断面図であり、本体部2の端面を示している。また、図4は、図3に示すインダクタ1のIV−IV線断面の概略図である。なお、図3,4では、インダクタ1の端部5b側を示しているが、端部5aは、端部5bと同様の構成となっているため、以下、端部5b,5aと記述して説明を行う。
FIG. 3 is a cross-sectional view of the inductor 1 shown in FIG. 1 taken along the line III-III and shows an end face of the
端部5b,5aは、図4に示すように、後述する導体パターン6の積層方向(Z方向)と略直交する幅方向(X方向)に拡径された部位であり、図3に示すように、幅方向において、本体部2の略中央に位置している。また、端部5bの幅方向の長さL1は、本体部2の幅方向の長さL2の1/2以下となっている。
As shown in FIG. 4, the
図5は、図3に示す領域Aの拡大図である。導体パターン6は、本体部2の内壁面によって間隙を隔てて囲まれているが、導体パターン6の一部である端部5b,5aも同様に本体部2の内壁面によって間隙を隔てて囲まれている。そして、その本体部2の内壁面によって画成される領域4a内において、端部5b,5aが占める断面面積比は80%以上となっている。
FIG. 5 is an enlarged view of region A shown in FIG. The
図6は、製造時の積層状態を示す図である。図6に示すように、本体部2は、コイル状導体5を構成する導体パターン6と磁性体グリーンシート7とが交互に積層されており、さらに、積層方向の上下に、導体パターン6が形成されていない複数の磁性体グリーンシート8が積層されている。
FIG. 6 is a diagram illustrating a stacked state during manufacturing. As shown in FIG. 6, in the
磁性体グリーンシート7,8は、例えばフェライト粉末等の磁性体粉末をバインダーで結着させてシート状に形成したものが用いられる。磁性体グリーンシート7,8の厚さは、例えば20μm程度である。
As the magnetic
また、導体パターン6の形成には、例えば銀粉をバインダーで混練して形成した導体ペーストが用いられる。この導体パターン6は、磁性体グリーンシート7と共に積層されたとき、互いに接続されてコイル状となるように磁性体グリーンシート7上に形成される。本実施形態に係る本体部2では、コイル状導体5の端部5a,5bを含む導体パターン6が、磁性体グリーンシート7の一対の端子電極10,10を結ぶ側辺に対し略平行で、かつ磁性体グリーンシート7の縁部まで引き出され、磁性体グリーンシート7の端面に露出した状態に形成されている。また、それ以外の導体パターン6は、各磁性体グリーンシート7に対してコイル状導体5の1/2ターン分が形成されている。端部5a,5bは、上述したように、磁性体グリーンシート7の幅方向(本体部2の幅方向)の略中央に位置すると共に、幅方向の長さが、コイル状導体5の他の部位よりも大きく、かつ磁性体グリーンシート7の幅方向の長さの1/2以下となるように形成される。
For the formation of the
以上のような複数の磁性体グリーンシート7上に形成された導体パターン6は、各磁性体グリーンシート7に形成されたスルーホール9を介して相互に接続されることによってコイル状をなし、上述したコイル状導体5を構成する。また、コイル状導体5の端部5a,5bに位置する導体パターン6は、磁性体グリーンシート7の縁部において端子電極10,10にそれぞれ接続されている(図2参照)。
The
次に、上記のインダクタ1の製造方法について説明する。 Next, a method for manufacturing the inductor 1 will be described.
まず、Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Ni−Cu系フェライト等の磁性体を用い、公知の手法により複数枚の磁性体グリーンシート7,8を作製する。
First, using a magnetic material such as Ni—Cu—Zn based ferrite, Ni—Cu—Zn—Mg based ferrite, or Ni—Cu based ferrite, a plurality of magnetic
次に、磁性体グリーンシート7の所定の位置に、レーザー加工等によってスルーホール9を形成する。そして、上述した導体ペーストを用いて、例えばスクリーン印刷により、磁性体グリーンシート(絶縁層)7上に導体パターン(導電層)6を形成し、その後乾燥させる。導体ペーストを印刷する際は、上述したように、コイル状導体5の端部5a,5bを、磁性体グリーンシート7の幅方向の中央において、他の部位における幅方向の長さよりも大きく、かつ磁性体グリーンシート7の幅方向の長さの1/2以下となるように形成する。導体ペーストは、銀粉をバインダーで混練して形成したものが用いられるが、端部5a,5bに用いられる導体ペーストの金属含有量を86.0〜93.0重量%とする。導体ペーストの一般的な金属含有量は74.0〜82.0重量%であるが、86.0〜93.0重量%とすることにより、製造コストを抑制しながら、本体部2の内壁面によって画成される領域4a内において、端部5a,5bが占める断面面積を80%以上とすることができる。なお、製造コストと端部5a,5bの特性との兼ね合いを良好なものにするためには、端部5a,5bに用いられる導体ペーストの金属含有量を88.0〜91.0重量%とするのが望ましい。
Next, a through
次に、磁性体グリーンシート8と、導体パターン6付き磁性体グリーンシート7とを積層・圧着する。この場合、まず、複数枚の磁性体グリーンシート8を積層し、その磁性体グリーンシート8の上に複数枚の導体パターン6付き磁性体グリーンシート7を積層し、更にその導体パターン6付き磁性体グリーンシート7の上に複数枚の磁性体グリーンシート8を積層する。これにより、磁性体グリーンシート7上の導体パターン6が保護される。なお、圧着の際に加える圧力は、例えば、650〜1000Kg/cm2程度とするのが好ましい。
Next, the magnetic green sheet 8 and the magnetic
磁性体グリーンシート7のスルーホール9は、隣り合う導体パターン6の端部同士が重なる部位に形成されており、導体パターン6が磁性体グリーンシート7の積層によりスルーホール9を介して螺旋状に接続されるようになっている。
The through
通常、これら磁性体グリーンシート7,8が積層された段階では、複数個のコイル状導体5が配列されたウェハ状となっているため、該ウェハを所定の形状・大きさに切断することによって、それぞれ1個のコイル状導体5を内蔵する複数の未焼成の積層体を得る。その後、積層体を所定の温度で焼成して本体部2を得る。
Usually, at the stage where these magnetic
本体部2は、一般に外部電極3,3の形成された位置が特定しやすいように直方体とし、例えば、焼成後に、長手方向の長さが1.6mm、幅と高さが0.8mm程度となるように切断して作製する。この場合、コイル状導体5の端部5a,5bが、本体部2の長手方向の端面に位置するように切断する。また、焼成の温度は、例えば、870℃程度とする。
The
次に、コイル状導体5の端部5a,5bが露出した本体部2の端面に、銀を主成分とする導体ペーストを塗布して焼き付けることにより端子電極10,10を形成する。そして、端子電極10,10の表面に電気めっきを施してめっき膜11,11を形成し、外部電極3,3とする。このとき、めっき膜11,11は、Cu、NiおよびSn、またはNiおよびSnを用いて形成する。その際、Cu、NiおよびSnを用いた場合は、Cu層の厚みを2.2μm以上、Ni層の厚みを1.5μm以上、Sn層の厚みを3.0μm以上とし、NiおよびSnを用いた場合は、Ni層の厚みを3.2μm以上、Sn層の厚みを3.0μm以上としてめっき膜を形成する。以上により、本実施形態に係るインダクタ1が完成する。
Next, the terminal electrodes 10 and 10 are formed by applying and baking a conductor paste mainly composed of silver on the end face of the
本実施形態に係るインダクタ1では、コイル状導体5の端部5a,5bが、端子電極10,10における膜厚の厚い中央部分に、本体部2の幅方向の長さの1/2以下で形成されていることにより、膜厚が極端に小さくなる端子電極10,10の縁部側に端部5a,5bが位置することがない。したがって、端部5a,5bと本体部2の内壁面との間に若干の間隙が生じた場合であっても、図7に示すような、間隙から連なる貫通孔56の発生を防止することができる。
In the inductor 1 according to this embodiment, the
また、本体部2の領域4a内にて端部5b,5aが占める断面面積比が80%以上となっていることにより、導体パターン6と本体部2との間の間隙を抑制することができ、端子電極10,10に貫通孔が発生する可能性が低減される。
Further, since the cross-sectional area ratio occupied by the
また、めっき膜11,11を、Cu、NiおよびSnからなる場合、Cu層を厚み2.2μm以上、Ni層を厚み1.5μm以上、Sn層を厚み3.0μm以上で形成し、NiおよびSnからなる場合、Ni層を厚み3.2μm以上、Sn層を厚み3.0μm以上で形成することにより、端子電極10,10に若干の貫通孔が形成された場合であっても、貫通孔が確実にシールドされるため、リフロー工程において気化した水分が噴出するのを防止することができる。
When the plating
したがって、本実施形態に係るインダクタ1は、以上のような複数の特徴的構成を同時に備えることにより、本発明の解決しようとする問題、つまり、回路基板へ実装する際のリフロー工程における半田の飛散を確実に防止することができる。これにより、回路基板上に良好な状態で実装することができ信頼性が極めて優れたものとすることができる。 Therefore, the inductor 1 according to the present embodiment is provided with a plurality of characteristic configurations as described above, so that the problem to be solved by the present invention, that is, the scattering of solder in the reflow process when mounted on the circuit board. Can be reliably prevented. Thereby, it can mount in a favorable state on a circuit board, and can be made extremely excellent in reliability.
また、本実施形態に係るインダクタ1では、端部5a,5bの幅方向の長さが、コイル状導体5の他の部位における幅方向の長さよりも大きくなっている。このため、コイル状導体5の直流抵抗の増加を防止し、電気的特性の向上を図ることができる。
Further, in the inductor 1 according to the present embodiment, the lengths in the width direction of the
なお、Cu、NiおよびSnを用いてめっき膜11,11を形成する場合にあっては、より強固に上記貫通孔をシールドするため、Cu層の厚みを2.5μm以上、Ni層の厚みを2.0μm以上、Sn層の厚みを3.0μm以上とするのが望ましい。
In addition, when forming the plating
また、めっき膜11,11は、Cu、NiおよびSnを用いて形成する場合は、Cu層の厚みを8.0μm以下、Ni層の厚みを4.0μm以下、Sn層の厚みを8.0μm以下とし、NiおよびSnを用いて形成する場合は、Ni層の厚みを7.0μm以下、Sn層の厚みを8.0μm以下とするのが望ましい。これにより、製造コストを抑えることができると共に、インダクタ1が大型化して個々の大きさが不均一となることを防止することができる。
When the plating
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、導体パターン6および磁性体グリーンシート7,8からなる焼成前の積層体の端面に銀を主成分とする端子電極用の導体ペーストを塗布してから、積層体を端子電極用の導体ペーストと共に所定の温度で焼成するようにしてもよい。また、上記実施形態のようにシート積層工法ではなく、絶縁層と導体層とを交互に印刷して積層する印刷工法でもよい。さらに、本発明は、積層型電子部品として、インダクタに限らず、インダクタとコンデンサの双方を有するLC部品やチップビーズなどに適用しても同様の効果を得ることができる。
The preferred embodiment of the present invention has been described in detail above, but the present invention is not limited to the above embodiment. For example, a terminal electrode conductor paste mainly composed of silver is applied to the end face of the laminate before firing, which is composed of the
以下、本発明に係る積層型電子部品の実施例について、表1〜10を参照して詳しく説明する。なお、本発明はこれらの実施例に何ら限定されるものではない。
(実施例1)
Hereinafter, examples of the multilayer electronic component according to the present invention will be described in detail with reference to Tables 1 to 10. In addition, this invention is not limited to these Examples at all.
(Example 1)
まず、実施例1として、上述した製造方法にしたがい、本発明に係る積層型電子部品としての積層型チップインダクタを製造した。以下、その製造過程を具体的な数値等を交えて詳細に説明する。 First, according to the manufacturing method described above as Example 1, a multilayer chip inductor as a multilayer electronic component according to the present invention was manufactured. Hereinafter, the manufacturing process will be described in detail with specific numerical values.
まず、Ni−Cu−Zn系フェライトを主成分とした磁性体グリーンシートを用意した。そして、この磁性体グリーンシートの表面に、銀を主成分とする導体ペーストをスクリーン印刷した。このとき、コイル状ペーストの端部を磁性体グリーンシートの略中央に形成した。 First, a magnetic green sheet mainly composed of Ni—Cu—Zn ferrite was prepared. And the conductor paste which has silver as a main component was screen-printed on the surface of this magnetic body green sheet. At this time, the end of the coiled paste was formed in the approximate center of the magnetic green sheet.
導体ペーストは、後述する焼成が施されるとコイル状導体を構成する導体パターンとなる。そして、焼成後の導体パターンにおいて、パターン幅(図2のX方向の長さ)が約150μm、厚み(図2のZ方向の長さ)が約20μm、パターン内径(図2のY方向の長さが約350μmとなるように設計した。また、コイル状導体の端部を形成する導体ペーストの金属含有量は88重量%とした。コイル状導体の他の部位の金属含有量は81重量%とした。 When the conductive paste is fired as described later, it becomes a conductive pattern constituting a coiled conductor. In the conductor pattern after firing, the pattern width (the length in the X direction in FIG. 2) is about 150 μm, the thickness (the length in the Z direction in FIG. 2) is about 20 μm, and the inner diameter of the pattern (the length in the Y direction in FIG. 2). In addition, the metal content of the conductor paste forming the end of the coiled conductor was 88% by weight, and the metal content of other parts of the coiled conductor was 81% by weight. It was.
一方、磁性体グリーンシートは、焼成後の上記領域(図5に示す領域4a)の積層方向(図2のZ方向の長さ)の厚みが約30μmとなるように設計した。
On the other hand, the magnetic green sheet was designed so that the thickness in the stacking direction (the length in the Z direction in FIG. 2) of the above-mentioned region (
このような磁性体グリーンシートを積層して、コイル状導体が複数配列された状態のウェハを形成した。その後、ダイサーにより、長手方向の長さ1.6mm、幅と高さ0.8mmに切断し、コイル状導体が各々内蔵された複数の未焼成の積層体を得た。その後、積層体のエッジ部分にバレル研磨を施した。そして、大気中において約870℃で焼成を行い、積層型チップインダクタの本体部を得た。コイル状導体の端部の幅の長さ(図3のX方向の長さ)は、焼成後において、本体部の幅の長さ0.75mmの1/2以下である0.27mmとなるように設計した。 Such magnetic green sheets were laminated to form a wafer in which a plurality of coiled conductors were arranged. Then, it cut | disconnected by the dicer to length 1.6mm of a longitudinal direction, width and height 0.8mm, and obtained the some unbaking laminated body in which the coil-shaped conductor was each incorporated. Thereafter, barrel polishing was applied to the edge portion of the laminate. And it baked at about 870 degreeC in air | atmosphere, and obtained the main-body part of the multilayer chip inductor. The width of the end of the coiled conductor (the length in the X direction in FIG. 3) is 0.27 mm, which is equal to or less than ½ of the width of the main body 0.75 mm after firing. Designed.
次に、本体部の一組の端面に、銀を主成分とした導体ペーストを塗布した後、約700℃で焼き付け、一対の端部電極をそれぞれ形成した。その後、Cu、NiおよびSnによる電気めっきを施し、それぞれの端子電極を覆うめっき膜を形成した。 Next, a conductive paste mainly composed of silver was applied to a pair of end faces of the main body, and then baked at about 700 ° C. to form a pair of end electrodes. Thereafter, electroplating with Cu, Ni and Sn was performed to form a plating film covering each terminal electrode.
以上のようにして多数の積層型チップインダクタを製造した。その中から抜き取り検査をして、めっき膜におけるCu層、Ni層およびSn層の厚みを調べた結果、Cu層は2.9〜4.4μm、Ni層は1.7〜2.2μm、Sn層は4.1〜5.6μmであった。 A large number of multilayer chip inductors were manufactured as described above. As a result of examining the thickness of the Cu layer, the Ni layer and the Sn layer in the plating film by sampling, the Cu layer was 2.9 to 4.4 μm, the Ni layer was 1.7 to 2.2 μm, Sn The layer was 4.1-5.6 μm.
そして、これら複数個の積層型チップインダクタを用いて、ピーク温度250℃のプロファイルにてリフロー実験を行い、端子電極において半田の飛散が発生するものの個数を調べた。その結果、40000個について実験を行っても、半田の飛散が発生するものは0個であった。 Then, using these plural chip inductors, a reflow experiment was carried out with a profile at a peak temperature of 250 ° C., and the number of the soldered solders in the terminal electrode was examined. As a result, even if an experiment was conducted on 40000 pieces, 0 pieces were found to cause solder scattering.
上述した実施例1は、コイル状導体の端部における形成位置および幅の長さと、コイル状導体の端部の金属含有量と、めっき膜の各層の厚みとの3条件をすべて満たす積層型チップインダクタについての実験結果である。そこで次に、表1〜10を参照して、上記3条件を変化させた実施例2〜11についての実験結果を説明する。
(実施例2)
Example 1 described above is a multilayer chip that satisfies all the three conditions of the formation position and width at the end of the coiled conductor, the metal content at the end of the coiled conductor, and the thickness of each layer of the plating film. It is an experimental result about an inductor. Then, next, with reference to Tables 1-10, the experimental result about Examples 2-11 which changed the said 3 conditions is demonstrated.
(Example 2)
表1は、上記実施例1と同様の製造方法により、コイル状導体の端部の金属含有量を従来品と同様に74〜82重量%とし、また、めっき膜の各層の厚みも従来品と同様に、Cu層厚0.8〜2.2μm、Ni層厚0.5〜1.8μm、Sn層厚4.1〜5.6μmとして製造した積層型チップインダクタにおいて、コイル状導体の端部の幅の長さを変化させた場合のリフロー実験での半田の飛散した個数を示している。 Table 1 shows that the metal content at the end of the coiled conductor is 74 to 82% by weight in the same manner as in the conventional product, and the thickness of each layer of the plating film is the same as that in the conventional product, using the same manufacturing method as in Example 1 above. Similarly, in a multilayer chip inductor manufactured with a Cu layer thickness of 0.8 to 2.2 μm, a Ni layer thickness of 0.5 to 1.8 μm, and a Sn layer thickness of 4.1 to 5.6 μm, the end of the coiled conductor The number of scattered solder in the reflow experiment when the length of the width is changed is shown.
本実施例2では、コイル状導体の端部の幅L1がそれぞれ異なる5種のサンプル(サンプルNo.1〜5)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。なお、本体部の幅L2は上記実施例と同様0.75mmである。 In Example 2, the experiment was performed on five types of samples (sample Nos. 1 to 5) having different widths L1 of the end portions of the coiled conductors. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined. The width L 2 of the main body are the same as in the above embodiment 0.75 mm.
表1において、サンプルNo.1は、従来品の幅(0.51mm)を有しており、サンプルNo.2〜5の幅は、従来品よりも短くなっている。表1に示すように、サンプルNo.1は、本体部の幅L2との比(L1/L2)が約2/3となっており、半田の飛散が発生した数が6000個中46個であった。一方、本体部の幅L2との比(L1/L2)が1/2以下であるサンプルNo.2〜5では、サンプルNo.1に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(参考例)
In Table 1, sample no. 1 has the width (0.51 mm) of the conventional product. The
( Reference example )
表2は、上記実施例1と同様の製造方法により、コイル状導体の端部の幅の長さを従来品と同様(0.75mm)とし、また、めっき膜の各層の厚みも従来品と同様にして製造した積層型チップインダクタにおいて、コイル状導体の端部の金属含有量(重量%)を変化させた場合のリフロー実験での半田の飛散した個数を示している。 Table 2 shows that the width of the end of the coiled conductor is the same as that of the conventional product (0.75 mm) by the same manufacturing method as in Example 1, and the thickness of each layer of the plating film is also the same as that of the conventional product. In the multilayer chip inductor manufactured in the same manner, the number of scattered solder in a reflow experiment when the metal content (% by weight) at the end of the coiled conductor is changed is shown.
本参考例では、コイル状導体の端部の金属含有量がそれぞれ異なる8種のサンプル(サンプルNo.6〜13)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。
In this reference example , an experiment was performed on eight types of samples (sample Nos. 6 to 13) having different metal contents at the ends of the coiled conductor. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表2において、サンプルNo.6は、従来品と同様の金属含有量(80重量%)を有しており、サンプルNo.7〜13の金属含有量は、従来品よりも多くなっている。表2に示すように、金属含有量が86重量%以上であるサンプルNo.9〜13は、金属含有量が86重量%未満のサンプルNo.6〜8に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(参考例)
In Table 2, sample no. No. 6 has the same metal content (80% by weight) as the conventional product. The metal content of 7 to 13 is higher than that of the conventional product. As shown in Table 2, Sample No. with a metal content of 86% by weight or more was used. Samples Nos. 9 to 13 have a metal content of less than 86% by weight. Compared to 6-8, it was confirmed that the number of solder splashes significantly decreased.
( Reference example )
表3は、上記実施例1と同様の製造方法により、コイル状導体の端部の幅の長さを従来品と同様とし、また、コイル状導体の端部の金属含有量も従来品と同様にして製造した積層型チップインダクタにおいて、めっき膜のCu層厚およびNi層厚を変化させた場合のリフロー実験での半田の飛散した個数を示している。めっき膜のうちSn層厚は、4.1〜5.6μmとした。 Table 3 shows that the width of the end of the coiled conductor is the same as that of the conventional product and the metal content of the end of the coiled conductor is the same as that of the conventional product by the same manufacturing method as in Example 1 above. In the multilayer chip inductor manufactured as described above, the number of scattered solder in the reflow experiment when the Cu layer thickness and the Ni layer thickness of the plating film are changed is shown. In the plating film, the Sn layer thickness was 4.1 to 5.6 μm.
本参考例では、めっき膜のCu層およびNi層がそれぞれ異なる9種のサンプル(サンプルNo.14〜22)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。
In this reference example , an experiment was performed on nine types of samples (sample Nos. 14 to 22) having different Cu layers and Ni layers of the plating film. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表3において、サンプルNo.14は、従来品と同様のめっき膜のCu層厚およびNi層厚を有しており、サンプルNo.15〜22におけるめっき膜のCu層およびNi層は、従来品の厚み以上となっている。表3に示すように、Cu層厚2.2μm以上かつNi層厚1.5μm以上であるサンプルNo.18〜22は、サンプルNo.14〜17に比して、半田の飛散が発生した数が大きく減少したことが確認された。
(参考例)
In Table 3, sample no. No. 14 has the same Cu film thickness and Ni layer thickness of the plating film as the conventional product. The Cu layer and the Ni layer of the plating film in 15 to 22 are more than the thickness of the conventional product. As shown in Table 3, the sample Nos. Having a Cu layer thickness of 2.2 μm or more and a Ni layer thickness of 1.5 μm or more. 18 to 22 are sample Nos. Compared to 14-17, it was confirmed that the number of solder scattering greatly decreased.
( Reference example )
表4は、上記実施例1と同様の製造方法により、コイル状導体の端部の幅の長さを従来品と同様とし、また、コイル状導体の端部の金属含有量も従来品と同様にし、製造した積層型チップインダクタにおいて、めっき膜のNi層厚を変化させた場合のリフロー実験での半田の飛散した個数を示している。本実施例5の積層型チップインダクタは、めっき膜がNi層およびSn層の2層からなり、Sn層厚を4.1〜5.6μmとした。 Table 4 shows that the width of the end of the coiled conductor is the same as that of the conventional product by the same manufacturing method as in Example 1, and the metal content of the end of the coiled conductor is the same as that of the conventional product. In the manufactured multilayer chip inductor, the number of scattered solder in the reflow experiment when the Ni layer thickness of the plating film is changed is shown. In the multilayer chip inductor of Example 5, the plating film was composed of two layers of the Ni layer and the Sn layer, and the Sn layer thickness was 4.1 to 5.6 μm.
本参考例では、めっき膜のNi層がそれぞれ異なる7種のサンプル(サンプルNo.23〜29)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。
In this reference example , an experiment was performed on seven types of samples (sample Nos. 23 to 29) having different Ni layers of the plating film. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表4において、サンプルNo.25は、従来品と同様のめっき膜のNi層厚を有するものである。表3に示すように、表4に示すように、Ni層厚3.2μm以上であるサンプルNo.26〜29は、サンプルNo.23〜25に比して、半田の飛散が発生した数が大きく減少したことが確認された。
(実施例6)
In Table 4, sample no. No. 25 has a Ni layer thickness of the plating film similar to the conventional product. As shown in Table 3, as shown in Table 4, a sample No. having a Ni layer thickness of 3.2 μm or more was used. 26-29 are sample Nos. Compared to 23 to 25, it was confirmed that the number of solder scattering greatly decreased.
(Example 6)
表5は、上記実施例1と同様の製造方法により、めっき膜の各層の厚みを従来品と同様にし、コイル状導体の端部の幅の長さを上記実施例2において結果が良好であった0.24mmとして製造した積層型チップインダクタにおいて、コイル状導体の端部の金属含有量(重量%)を変化させた場合のリフロー実験での半田の飛散した個数を示している。 Table 5 shows that the thickness of each layer of the plating film is the same as that of the conventional product by the same manufacturing method as in Example 1, and the width of the end portion of the coiled conductor is good in Example 2 above. In the multilayer chip inductor manufactured as 0.24 mm, the number of scattered solder in the reflow experiment when the metal content (% by weight) at the end of the coiled conductor is changed is shown.
本実施例6では、コイル状導体の端部の金属含有量がそれぞれ異なる8種のサンプル(サンプルNo.30〜37)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。 In Example 6, eight types of samples (samples Nos. 30 to 37) having different metal contents at the ends of the coiled conductor were tested. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表5において、サンプルNo.30は、従来品と同様の金属含有量(80重量%)を有しており、サンプルNo.31〜37の金属含有量は、従来品よりも多くなっている。表5に示すように、金属含有量が86重量%以上であるサンプルNo.33〜37は、金属含有量が86重量%未満のサンプルNo.30〜32に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(実施例7)
In Table 5, sample no. 30 has the same metal content (80% by weight) as the conventional product. The metal content of 31 to 37 is higher than that of the conventional product. As shown in Table 5, Sample No. with a metal content of 86% by weight or more was used. Samples Nos. 33 to 37 have a metal content of less than 86% by weight. Compared to 30-32, it was confirmed that the number of solder splashes significantly decreased.
(Example 7)
表6は、上記実施例1と同様の製造方法により、コイル状導体の端部の金属含有量を従来品と同様にし、コイル状導体の端部の幅の長さを上記実施例2において結果が良好であった0.24mmとして製造した積層型チップインダクタにおいて、めっき膜のCu層厚およびNi層厚を変化させた場合のリフロー実験での半田の飛散した個数を示している。めっき膜のうちSn層厚は、4.1〜5.6μmとした。 Table 6 shows the results obtained in Example 2 in which the metal content at the end of the coiled conductor is the same as that of the conventional product, using the same manufacturing method as in Example 1 above, and the width of the end of the coiled conductor is as in Example 2. 3 shows the number of scattered solder in a reflow experiment in the case of changing the thickness of the Cu layer and the Ni layer of the plating film in the multilayer chip inductor manufactured as 0.24 mm in which the thickness was good. In the plating film, the Sn layer thickness was 4.1 to 5.6 μm.
本実施例7では、めっき膜のCu層およびNi層がそれぞれ異なる9種のサンプル(サンプルNo.38〜46)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。 In Example 7, nine types of samples (sample Nos. 38 to 46) having different Cu layers and Ni layers of the plating film were tested. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表6において、サンプルNo.38は、従来品と同様のめっき膜のCu層厚およびNi層厚を有しており、サンプルNo.39〜46におけるめっき膜のCu層およびNi層は、従来品の厚み以上となっている。表6に示すように、Cu層厚2.2μm以上かつNi層厚1.5μm以上であるサンプルNo.42〜46は、サンプルNo.38〜41に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(参考例)
In Table 6, sample no. No. 38 has the same Cu layer thickness and Ni layer thickness of the plating film as the conventional product. The Cu layer and the Ni layer of the plating film in 39 to 46 are more than the thickness of the conventional product. As shown in Table 6, a sample No. having a Cu layer thickness of 2.2 μm or more and a Ni layer thickness of 1.5 μm or more. 42 to 46 are sample Nos. Compared to 38 to 41, it was confirmed that the number of solder splashes significantly decreased.
( Reference example )
表7は、上記実施例1と同様の製造方法により、コイル状導体の端部の幅の長さを従来品と同様にし、コイル状導体の端部の金属含有量を上記実施例3において結果が良好であった91重量%として製造した積層型チップインダクタにおいて、めっき膜のCu層厚およびNi層厚を変化させた場合のリフロー実験での半田の飛散した個数を示している。めっき膜のうちSn層厚は、4.1〜5.6μmとした。 Table 7 shows the results of Example 3 in which the end portion of the coiled conductor was made the same as the conventional product by the same manufacturing method as in Example 1, and the metal content at the end of the coiled conductor was the same as in Example 3. 3 shows the number of scattered solder in a reflow experiment in the case of changing the thickness of the Cu layer and the Ni layer of the plating film in the multilayer chip inductor manufactured with 91% by weight. In the plating film, the Sn layer thickness was 4.1 to 5.6 μm.
本参考例では、めっき膜のCu層およびNi層がそれぞれ異なる9種のサンプル(サンプルNo.47〜55)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。
In this reference example , an experiment was performed on nine types of samples (sample Nos. 47 to 55) in which the Cu layer and the Ni layer of the plating film were different. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表7において、サンプルNo.47は、従来品と同様のめっき膜のCu層厚およびNi層厚を有しており、サンプルNo.48〜55におけるめっき膜のCu層およびNi層は、従来品の厚み以上となっている。表7に示すように、Cu層厚2.2μm以上かつNi層厚1.5μm以上であるサンプルNo.51〜55は、サンプルNo.47〜50に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(実施例9)
In Table 7, sample no. 47 has the same Cu layer thickness and Ni layer thickness of the plating film as the conventional product. The Cu layer and the Ni layer of the plating film in 48 to 55 are not less than the thickness of the conventional product. As shown in Table 7, a sample No. having a Cu layer thickness of 2.2 μm or more and a Ni layer thickness of 1.5 μm or more. 51-55 are sample Nos. Compared to 47 to 50, it was confirmed that the number of solder splashes significantly decreased.
Example 9
表8は、上記実施例1と同様の製造方法により、めっき膜の各層の厚みを従来品と同様にし、コイル状導体の端部の金属含有量を上記実施例3において結果が良好であった91重量%として製造した積層型チップインダクタにおいて、コイル状導体の端部の幅の長さL1を変化させた場合のリフロー実験での半田の飛散した個数を示している。 Table 8 shows that the thickness of each layer of the plating film was the same as that of the conventional product by the same manufacturing method as in Example 1, and the metal content at the end of the coiled conductor was good in Example 3 above. in multilayer chip inductor was prepared as a 91 wt% shows the scattered number of solder reflow experiment of varying the length L 1 of the width of the end portion of the coiled conductor.
本実施例9では、コイル状導体の端部の幅の長さがそれぞれ異なる5種のサンプル(サンプルNo.56〜60)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。なお、本体部の幅L2は上記実施例と同様0.75mmである。 In Example 9, experiments were performed on five types of samples (sample Nos. 56 to 60) having different widths at the ends of the coiled conductors. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined. The width L 2 of the main body are the same as in the above embodiment 0.75 mm.
表8において、サンプルNo.56は、従来品の幅(0.51mm)を有しており、サンプルNo.57〜60の幅は、従来品よりも短くなっている。表8に示すように、サンプルNo.56は、本体部の幅L2との比(L1/L2)が約2/3となっており、半田の飛散が発生した数が6000個中19個であった。一方、本体部の幅L2との比(L1/L2)が1/2以下であるサンプルNo.57〜60では、サンプルNo.56に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(実施例10)
In Table 8, sample no. 56 has the width (0.51 mm) of the conventional product. The widths 57-60 are shorter than the conventional products. As shown in Table 8, sample no. No. 56 has a ratio (L 1 / L 2 ) to the width L 2 of the main body portion of about 2/3, and the number of solder scattering was 19 out of 6000. On the other hand, Sample No. with a ratio (L 1 / L 2 ) to the width L 2 of the main body portion being 1/2 or less. In Samples 57-60, Sample No. Compared to 56, it was confirmed that the number of solder splashes significantly decreased.
(Example 10)
表9は、上記実施例1と同様の製造方法により、めっき膜において、Cu層厚2.5〜4.91μm、Ni層厚1.5〜3.1μm、Sn層厚4.1〜5.6μmとし、また、コイル状導体の端部の金属含有量を従来品と同様にして製造した積層型チップインダクタにおいて、コイル状導体の端部の幅の長さL1を変化させた場合のリフロー実験での半田の飛散した個数を示している。 Table 9 shows that the plating layer was formed with the Cu layer thickness of 2.5 to 4.91 μm, the Ni layer thickness of 1.5 to 3.1 μm, and the Sn layer thickness of 4.1 to 5. Reflow when the length L 1 of the end of the coiled conductor is changed in a multilayer chip inductor having a metal content of 6 μm and the end of the coiled conductor manufactured in the same manner as the conventional product. The number of scattered solder in the experiment is shown.
本実施例10では、コイル状導体の端部の幅の長さがそれぞれ異なる5種のサンプル(サンプルNo.61〜65)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。なお、本体部の幅L2は上記実施例と同様0.75mmである。 In Example 10, an experiment was performed on five types of samples (sample Nos. 61 to 65) having different widths at the end portions of the coiled conductor. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined. The width L 2 of the main body are the same as in the above embodiment 0.75 mm.
表9において、サンプルNo.61は、従来品の幅(0.51mm)を有しており、サンプルNo.62〜65の幅は、従来品よりも短くなっている。表9に示すように、サンプルNo.61は、本体部の幅L2との比(L1/L2)が約2/3となっており、半田の飛散が発生した数が6000個中21個であった。一方、本体部の幅L2との比(L1/L2)が1/2以下であるサンプルNo.62〜65では、サンプルNo.61に比して、半田の飛散が発生した数が大幅に減少したことが確認された。
(参考例)
In Table 9, sample no. 61 has the width (0.51 mm) of the conventional product. The widths 62 to 65 are shorter than the conventional products. As shown in Table 9, sample no. 61 had a ratio (L 1 / L 2 ) to the width L 2 of the main body portion of about 2/3, and the number of solder scattering was 21 out of 6000. On the other hand, Sample No. with a ratio (L 1 / L 2 ) to the width L 2 of the main body portion being 1/2 or less. 62-65, sample no. Compared to 61, it was confirmed that the number of solder splashes significantly decreased.
( Reference example )
表10は、上記実施例1と同様の製造方法により、めっき膜において、Cu層厚2.5〜4.91μm、Ni層厚1.5〜3.1μm、Sn層厚4.1〜5.6μmとし、コイル状導体の端部の幅の長さを従来品と同様にして製造した積層型チップインダクタにおいて、コイル状導体の端部の金属含有量(重量%)を変化させた場合のリフロー実験での半田の飛散した個数を示している。 Table 10 shows that the Cu film thickness 2.5 to 4.91 μm, the Ni layer thickness 1.5 to 3.1 μm, and the Sn layer thickness 4.1 to 5. Reflow when the metal content (% by weight) at the end of the coiled conductor is changed in a multilayer chip inductor with a width of 6 μm and the width of the end of the coiled conductor manufactured in the same manner as the conventional product The number of scattered solder in the experiment is shown.
本参考例では、コイル状導体の端部の金属含有量がそれぞれ異なる8種のサンプル(サンプルNo.66〜73)について実験を行った。そして、それぞれのサンプルについて、6000個の実験を行い、半田の飛散が発生した数を調べた。 In this reference example , an experiment was performed on eight types of samples (sample Nos. 66 to 73) having different metal contents at the ends of the coiled conductor. Then, 6000 experiments were performed on each sample, and the number of solder splashes was examined.
表10において、サンプルNo.66は、従来品と同様の金属含有量(80重量%)を有しており、サンプルNo.67〜73の金属含有量は、従来品よりも多くなっている。表5に示すように、金属含有量が86重量%以上であるサンプルNo.69〜73は、金属含有量が86重量%未満のサンプルNo.66〜68に比して、半田の飛散が発生した数が大幅に減少したことが確認された。 In Table 10, sample no. No. 66 has the same metal content (80% by weight) as the conventional product. The metal content of 67 to 73 is higher than that of the conventional product. As shown in Table 5, Sample No. with a metal content of 86% by weight or more was used. Nos. 69 to 73 are sample Nos. With a metal content of less than 86% by weight. Compared to 66-68, it was confirmed that the number of solder splashes significantly decreased.
以上、実施例1〜11について説明したが、コイル状導体の端部における形成位置および幅の長さ、コイル状導体の端部の金属含有量、めっき膜の各層の厚み、の3条件のうち少なくとも一つの条件を満たすことによって半田の飛散を低減できることが確認された。さらに、上記3条件をすべて満たすことにより、半田の飛散を確実に防止できる信頼性の高い積層型電子部品を実現できることが確認された。 As mentioned above, although Examples 1-11 were demonstrated, Of three conditions of the formation position and width length in the edge part of a coiled conductor, the metal content of the edge part of a coiled conductor, and the thickness of each layer of a plating film It was confirmed that solder scattering can be reduced by satisfying at least one condition. Furthermore, it was confirmed that by satisfying all of the above three conditions, a highly reliable multilayer electronic component capable of reliably preventing solder scattering can be realized.
1…積層型チップインダクタ(積層型電子部品)、2…本体部、3,3…外部電極、5…コイル状導体、5a,5b…端部、6…導体パターン(導電層)、7,8…磁性体グリーンシート(絶縁層)、10…端子電極、11…めっき膜、50…積層型チップインダクタ(積層型電子部品)、51…積層体、52…導体パターン、53…絶縁部、54…空隙、55…端子電極、56…貫通孔、57…めっき膜、58…回路基板、60…半田。 DESCRIPTION OF SYMBOLS 1 ... Multilayer chip inductor (multilayer type electronic component), 2 ... Main-body part, 3, 3 ... External electrode, 5 ... Coiled conductor, 5a, 5b ... End part, 6 ... Conductor pattern (conductive layer), 7, 8 ... magnetic green sheet (insulating layer), 10 ... terminal electrode, 11 ... plated film, 50 ... multilayer chip inductor (multilayer electronic component), 51 ... multilayer body, 52 ... conductor pattern, 53 ... insulator, 54 ... Gaps, 55 ... terminal electrodes, 56 ... through holes, 57 ... plated film, 58 ... circuit board, 60 ... solder.
Claims (5)
前記本体部の内部に形成されたコイル状導体と、
前記本体部の一組の端面に形成され、前記コイル状導体の各端部に接続された一対の端子電極と、
前記端子電極の表面を覆うめっき膜と、を備え、
前記端子電極の膜厚は、中央部分が最も厚く、該中央部分から縁部に向うにしたがって薄く、
前記コイル状導体の前記端部は、前記端面の幅方向の略中央に位置し、
前記端部の前記幅方向の長さは、前記コイル状導体の他の部位における前記幅方向の長さよりも大きく、且つ、前記端子電極の前記縁部側に前記端部を位置させないように前記端面の前記幅方向の長さの1/2以下であり、
前記コイル状導体の前記端部を構成する導体部分は、該導体部分を除く前記コイル導体の残りの導体部分と異なる層に位置し、
前記コイル状導体は、導体ペーストを焼成することによって形成され、
前記コイル状導体の前記端部を構成する前記導体部分を形成する前記導体ペーストの金属含有率が、86.0〜93.0重量%とされて、前記コイル導体の前記残りの導体部分を形成する前記導体ペーストの金属含有率と異なっており、
間隙を隔てて前記端部を囲う前記本体部の内壁面によって画成される領域において、前記端部の占める断面面積比が80%以上であることを特徴とする積層型電子部品。 A main body formed of an insulating material;
A coiled conductor formed inside the main body,
A pair of terminal electrodes formed on a pair of end faces of the main body and connected to each end of the coiled conductor;
A plating film covering the surface of the terminal electrode,
The film thickness of the terminal electrode is the thickest at the central part, and thins from the central part toward the edge,
The end of the coiled conductor is located at the approximate center in the width direction of the end face,
The length in the width direction of the end portion is larger than the length in the width direction in other portions of the coiled conductor, and the end portion is not positioned on the edge side of the terminal electrode. der 1/2 or less of the length of the width direction of the end face is,
The conductor portion constituting the end portion of the coiled conductor is located in a different layer from the remaining conductor portion of the coil conductor excluding the conductor portion,
The coiled conductor is formed by firing a conductor paste,
The metal content of the conductor paste that forms the conductor portion that constitutes the end portion of the coiled conductor is 86.0 to 93.0% by weight to form the remaining conductor portion of the coil conductor. Different from the metal content of the conductor paste,
In the region defined by the inner wall surface of said main body portion at a gap surrounding the said end portion, the multilayer electronic component section area ratio occupied by the end, characterized in der Rukoto 80% or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434167A JP4185452B2 (en) | 2003-12-26 | 2003-12-26 | Multilayer electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434167A JP4185452B2 (en) | 2003-12-26 | 2003-12-26 | Multilayer electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191469A JP2005191469A (en) | 2005-07-14 |
JP4185452B2 true JP4185452B2 (en) | 2008-11-26 |
Family
ID=34791313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003434167A Expired - Lifetime JP4185452B2 (en) | 2003-12-26 | 2003-12-26 | Multilayer electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4185452B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5888289B2 (en) * | 2013-07-03 | 2016-03-16 | 株式会社村田製作所 | Electronic components |
JP6763366B2 (en) * | 2017-12-28 | 2020-09-30 | 株式会社村田製作所 | Coil parts and manufacturing method of coil parts |
-
2003
- 2003-12-26 JP JP2003434167A patent/JP4185452B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005191469A (en) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106161B2 (en) | Coil component | |
US8004820B2 (en) | Ceramic electronic component, method of manufacturing the same, and collective component | |
US8570709B2 (en) | Ceramic electronic component, method of manufacturing the same, and collective component | |
KR100370670B1 (en) | Inductor element and manufacturing method thereof | |
US9412517B2 (en) | Electronic part | |
JP2008300769A (en) | Ceramic electronic component, and manufacturing method thereof | |
KR20180005075A (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
JP5725678B2 (en) | Multilayer ceramic electronic component, its manufacturing method and its mounting substrate | |
JP2018201007A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR20160004602A (en) | Multi-layered inductor, manufacturing method of the same and board having the same mounted thereon | |
JP4185452B2 (en) | Multilayer electronic components | |
US9667036B2 (en) | ESD protection component | |
JP4272183B2 (en) | Multilayer electronic components | |
US9972431B2 (en) | Laminated coil component | |
JP4544896B2 (en) | Electronic components | |
JP2005142302A (en) | Laminated coil component and manufacturing method thereof | |
JP2005223280A (en) | Chip-type electronic component and its manufacturing method | |
JP2018125455A (en) | Laminate coil component | |
JP2006066829A (en) | Multi-layered electronic component and its manufacturing method | |
JP2005167029A (en) | Laminated inductor | |
JP2005072267A (en) | Laminated inductor | |
JP7485073B2 (en) | Multilayer coil parts | |
WO2023189448A1 (en) | Layered ceramic capacitor, production method for layered ceramic capacitor, and mounting structure for layered ceramic capacitor | |
JP2013098350A (en) | Lamination type inductor and method of manufacturing the same | |
JPH11340082A (en) | Multilayer chip component and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4185452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |