JP2005210266A - 受信回路、及びこれを用いた時刻修正装置 - Google Patents

受信回路、及びこれを用いた時刻修正装置 Download PDF

Info

Publication number
JP2005210266A
JP2005210266A JP2004012777A JP2004012777A JP2005210266A JP 2005210266 A JP2005210266 A JP 2005210266A JP 2004012777 A JP2004012777 A JP 2004012777A JP 2004012777 A JP2004012777 A JP 2004012777A JP 2005210266 A JP2005210266 A JP 2005210266A
Authority
JP
Japan
Prior art keywords
potential
receiving
circuit
detection
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004012777A
Other languages
English (en)
Inventor
Hideyuki Nakamura
秀行 中村
Masayuki Takahashi
正行 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Seiko Time Creation Inc
Original Assignee
Nippon Precision Circuits Inc
Seiko Clock Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc, Seiko Clock Inc filed Critical Nippon Precision Circuits Inc
Priority to JP2004012777A priority Critical patent/JP2005210266A/ja
Publication of JP2005210266A publication Critical patent/JP2005210266A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】 複数の周波数を受信する際に、受信状況の判定の誤りを防止するとともに、受信周波数が切替わった後の入力信号が安定するまでの時間を短縮することを目的とする。
【解決手段】 アンテナ1により受信した電波に対する検波出力を第1の電位に保持するようにGCA2に帰還制御するとともに、コンデンサ5の電位を第1の待機電位に切替えて設定できるように構成することにより、受信周波数が異なる複数の電波を切替えて受信し、それらの受信結果を比較した上でより良い状況の電波を受信する際に、前に受信した周波数の受信状態の影響を受けずに次の周波数の受信を開始することができるようになる。このため、周波数を受信する時の受信回路の条件を同一に設定することが可能となり、受信状況を正確に比較判断することができる。
【選択図】 図1

Description

本発明は、例えば標準電波等の時刻情報を受信し、その受信情報を基にした信号のゲインを調整する受信回路、及び前記受信回路を備えた時刻修正装置に関するものである。
従来より、時刻修正装置に用いられる時刻受信回路は、入力信号のピーク値をホールドするピークホールド回路や、入力信号のボトム値をホールドするボトムホールド回路を備えることで、時刻コードを復調していた。入力信号における電位の最大値を検出して出力信号とするためのピークホールド回路に関しては、ホールドした電荷をアースに放電することで前記最大値を高速にリセットし、新たな入力信号の検出を開始する技術が開示されている(例えば、特許文献1)。
また、従来のホールド回路では、比較的大きな容量のコンデンサ等を備えることで、ピーク値やボトム値よりも大きなノイズが入力された場合でも動作が不安定になることを防止するようにしていた。しかしながら、ノイズの影響をできるだけ少なくしようとしてコンデンサのホールド容量を大きくした場合、ホールドノードの電位が入力信号のピーク電位に安定するまでの時間が長くなってしまうという不都合が生じていた。そこで、時刻コードを復調するまでの時間や消費電力を短縮するための技術がこれまでに種々、提案されてきている。具体的には例えば、本件出願人による、受信回路が動作を開始するときに、電源投入時、すなわち、非動作時の電位状態にあるコンデンサを、電波の状況に応じた動作電位に短時間で変化させるように機能するスタートアップ回路を備えた構成についての特許出願、特願2002−319440号がある。このような時刻受信回路は、動作開始時の時間短縮が主要な目的であるため、受信回路が一旦、動作状態になった後では、消費電力や安定性等の面からスタートアップ回路は動作しない方が望ましいといえる。
特開平10−31040号公報
現在、日本国内では福島と九州の2箇所よりそれぞれ異なる周波数(40kHz、60kHz)で長波標準電波が発信されている。日本各地でこれら標準電波を受信する場合、そのどちらの周波数を受信して時刻修正に用いるかの判断は、送信所から受信地点までの単純な距離、言い換えると標準電波の単純な電界強度により決定していない。すなわち、各受信地点の固有環境の影響を受けて受信電波がノイズを含んでいることから、各受信時点でその周波数付近のノイズをマイナス分として差し引いて考慮する必要がある。このため、例えば電波修正時計では、両周波数の電波のそれぞれを一旦受信した上でその受信状況を比較し、改めて好条件の周波数で受信する、いわゆる自動選局の構成になっている。
このような電波修正時計の構成において、仮に60kHz、40kHzの順で受信したとし、そして60kHz付近のノイズが非常に大きかった場合を想定してみる。この場合、60kHz付近のノイズの影響で動作した大きな電位をピークホールド回路内のコンデンサに残したまま次の40kHzの受信を開始してしまうと、電波修正時計は受信状況を誤って判定してしまう。そこで、従来の電波修正時計では、受信回路全体を非動作状態に切替えてコンデンサに蓄積された電位を一旦初期状態にしてから、次の40kHzの受信動作を行う必要があった。
しかしながら、前記特願2002−319440号に開示された構成のように、時刻コードを復調するまでの時間をできるだけ短縮するスタートアップ回路が仮にあったとしても、60kHzから40kHzへ切替える2回目の起動時には、1回目である60kHzの起動時で要した時間と同じだけの起動時間が必要となってしまうという問題があった。
そこで、本発明は前述した問題点に鑑み、複数の周波数を受信する際に、受信状況の判定の誤りを防止するとともに、受信周波数が切替わった後の入力信号が安定するまでに要する時間を短縮することを目的としている。
本発明の受信回路は、電波を入力信号として受信する受信手段と、前記受信手段により受信された入力信号を増幅する増幅手段と、前記増幅手段により増幅された入力信号を検波する検波手段と、前記検波手段から出力される検波出力を基に決定したゲイン調整値を前記増幅手段に帰還して、前記検波出力が第1の電位に保持されるように制御する第1の検波保持手段とを備えた受信回路であって、前記第1の検波保持手段は第1の容量素子を含み、前記第1の容量素子の電位を非動作電位に設定する、前記第1の容量素子に接続された第1の非動作手段と、前記第1の容量素子の電位を前記非動作電位と異なる第1の待機電位に設定する、前記第1の容量素子に接続された第1の待機手段とをさらに含むことを特徴としている。
また、前記第1の待機電位は、前記非動作電位と前記第1の電位間の電位であることを特徴としている。
また、前記受信手段は、周波数の異なる複数の電波を切替えて受信し、前記第1の待機手段は、前記受信手段により受信された電波の周波数が切替わった際に動作して、前記第1の容量素子の電位を前記第1の待機電位に変更することを特徴としている。
また、前記第1の検波保持手段は、ピークホールド回路によって構成されていることを特徴としている。
また、前記検波手段から出力される検波出力が第2の電位に保持されるように制御する第2の検波保持手段をさらに含み、前記第2の検波保持手段は第2の容量素子を含み、前記第2の容量素子の電位を前記非動作電位に設定する、前記第2の容量素子に接続された第2の非動作手段と、前記第2の容量素子の電位を前記非動作電位と異なる第2の待機電位に設定する、前記第2の容量素子に接続された第2の待機手段とをさらに含むことを特徴としている。
また、前記第2の待機電位は、前記第2の電位と前記第1の電位間の電位であることを特徴としている。
また、前記受信手段は、周波数の異なる複数の電波を切替えて受信し、前記第2の待機手段は、前記受信手段により受信された電波の周波数が切替わった際に動作して、前記第2の容量素子の電位を前記第2の待機電位に変更することを特徴としている。
また、前記第2の検波保持手段は、ボトムホールド回路によって構成されていることを特徴としている。
また、前記第1の検波保持手段または前記第2の検波保持手段の少なくとも1つから出力されるホールド値を基に設定した基準電位と、前記検波手段から出力される検波出力とを比較して二値化出力を行う二値化手段を含むことを特徴としている。
本発明の時刻修正装置は、少なくとも何れか1つの前記受信回路を含んで構成されることを特徴としている。
本発明によれば、受信手段により受信した電波に対する検波出力の電位を第1の電位に保持するように帰還制御するとともに、第1の容量素子の電位を第1の待機電位に切替えて設定できるように構成したので、受信周波数が異なる複数の電波を切替えて受信し、それらの受信結果を比較した上でより良い状況の電波を受信する際に、前に受信した周波数の受信状態の影響を受けずに次の周波数の受信を開始できるようになる。このため、周波数を受信する時の受信回路の条件を同一に設定することが可能となり、受信状況を正確に比較判断することができるという効果を有する。
また、受信周波数の切替え時における第1の受信素子の電位が、非動作電位まで落ちずに所定の電位を有するようにしていることから、切替え後の受信周波数についてはその所定の電位から検波出力の追従が開始することが可能となり、第1の電位に落ち着くまでの検波出力の追従時間を短縮できるという効果を有する。
以下、本発明の好適な実施の形態について図面を参照しながら詳細に説明する。
本実施の形態では、時刻修正装置を電波修正時計として以下に説明することとする。
<電波修正時計に含まれる受信回路100の全体構成>
図1は電波修正時計において、本発明に特に関係する受信回路100の全体構成図である。
図1に示すように、受信回路100は、標準電波を受信可能なアンテナ1と、アンテナ1により受信した標準電波の信号を増幅するゲインコントロールアンプ(GCA)2と、GCA2からのアンプ出力を検波する検波回路3と、検波回路3から出力である検波出力に基づきGCA2のゲイン値を調整して検波出力を所定の電位に保持するピークホールド回路4及びボトムホールド回路8と、第一非動作回路6及び第二非動作回路10と、第一待機回路7及び第二待機回路11と、二値化回路12とを備えた受信回路を含んでいる。
なお、アンテナ1により受信手段、ピークホールド回路4により第1の検波保持手段、ボトムホールド回路8により第2の検波保持手段が構成されている。また、ピークホールド値及びボトムホールド値が、第1の電位及び第2の電位にそれぞれ相当する。
アンテナ1は、複数の周波数(具体的には、60kHz及び40kHz)で発信されている標準電波の周波数を切替えて受信することが可能な受信装置である。
ゲインコントロールアンプ(GCA)2は、内部フィルタを備えて、アンテナ1で受信された標準電波の周波数をこのフィルタによって選択的に増幅する。また、GCA2を複数のアンプより構成し、その一部に固定のゲインアンプを含むようにしてもよい。
検波回路3は、GCA2より入力されたアンプ出力を検波して時刻コードを復調する。
ピークホールド回路4は、検波回路3から検波出力を入力して、所定のピークホールド電位を保持するためのゲイン調整値をGCA2に出力するとともに、そのピークホールド値を二値化回路12へ出力する。また、ピークホールド回路4はコンデンサ5を備え、コンデンサ5の容量を比較的大きくすることで本来の正しいピーク値よりも大きな振幅を有するノイズが入力されたときでも、受信回路100が安定して動作する制御が行われるように機能するのが一般的である。
本実施の形態では、このコンデンサ5に対して、第一非動作回路6及び第一待機回路7を接続する構成にしている。第一非動作回路6は、受信回路100を非動作状態にするため、PON(Power ON)信号に応じて、コンデンサ5の電位を所定の非動作電位(例えば、グランド電位)にする回路である。
これに対して、第一待機回路7は、受信回路100を動作状態にするため、FCN(Frequency Control N)信号に応じて、コンデンサ5の電位を所定の動作電位(以下、第一待機電位と称する)にする回路である。
ボトムホールド回路8は、検波回路3から検波出力を入力して所定の電位でボトムホールドし、このボトムホールド値を二値化回路12へ出力する。また、ボトムホールド回路8はコンデンサ9を備え、コンデンサ9の容量を比較的大きくすることで本来の正しいボトム値よりも大きな振幅を有するノイズが入力されたときでも、受信回路100が安定して動作する制御が行われるように機能するのが一般的である。
本実施の形態では、このコンデンサ9に対して、第二非動作回路10及び第二待機回路11を接続する構成にしている。第二非動作回路10は、受信回路100を非動作状態にするため、PON信号に応じて、コンデンサ9の電位を所定の非動作電位(例えば、グランド電位)にする回路である。
これに対して、第二待機回路11は、受信回路100を動作状態にするため、FCN信号に応じて、コンデンサ9の電位を所定の動作電位(以下、第二待機電位と称する)にする回路である。
二値化回路12は、検波回路3からの検波出力と、ピークホールド回路5からのピークホールド値と、ボトムホールド回路8からのボトムホールド値とが入力されると、標準電波の変調パルスを“H”または“L”信号として出力する。
なお、本実施の形態の受信回路100を備えた電波修正時計は、図示していないが、受信回路100の全体動作を制御する制御回路、更にはこの制御回路に基づいて指針式或いは液晶などによるデジタル式の時刻表示装置を制御する時刻表示制御回路を含み、現在時刻を表示するようにしている。
<受信回路100の全体動作>
次に、前述した構成の受信回路100の全体動作について説明する。
図3は、受信回路100の動作状態及び待機状態において、ピークホールド出力とボトムホールド出力がどのように変化するかを示す図である。本発明の特徴を明確にするため、従来の受信回路での動作結果と比較しながら以下に説明する。ここで、図3(A)は従来の受信回路による変化の一例を表し、図3(B)が本実施形態の受信回路100による変化の一例を表している。なお、図4及び図5は、前記特願2002−319440号で示された従来の受信回路のピークホールド回路、ボトムホールド回路である。これら図4及び図5に示すコンデンサ5、9はそれぞれ図1に示したコンデンサ5、9に対応し、図1の第一非動作回路6、第一待機回路7はピークホールド回路に対して図4のコンデンサ5のピークホールド出力と示した側の端子に接続されてピークホールド出力を制御し、図1の第二非動作回路10、第二待機回路11はボトムホールド回路に対して図5のコンデンサ9のボトムホールド出力と示した側の端子に接続されてボトムホールド出力を制御するものである。図3(A)は、これらピークホールド回路、ボトムホールド回路の出力端子を待機時にグランド電位とすることにより、受信回路100の動作と対応した動作として示した波形図であり、図3(A)は、特に前記特願2002−319440号から公知となっているものではない。
図3(A)に示すように、従来の受信回路では、検波出力に対して、ピークホールド出力及びボトムホールド出力のそれぞれの電位が徐々に上昇しながら追従し所定の電位に落ち着いていることがわかる。しかしながら、制御回路からのFCN信号が入力されて受信回路が待機状態に入ると、一定の電位に落ち着いていたピークホールド出力及びボトムホールド出力は、それぞれ非動作の電位レベルまで戻り、再び電位が上昇する状態が繰り返されていた。このような繰り返しが行われることは、ピークホールド出力及びボトムホールド出力を所定のピークホールド値及びボトムホールド値に安定して保持させるには極めて不都合であり、特に、ノイズ対策のためにコンデンサ5またはコンデンサ9の容量を大きくした場合の受信回路では、それぞれのホールド値に安定させるまでに多くの時間を要していた。
これに対して、図3(B)に示すように、本実施の形態の受信回路100では、不要な電力消費を避けるようにするため、制御回路(不図示)からのPON信号によって必要なときのみ動作するように構成されている。つまり、PON信号が、“H”の間は非動作状態であり、“L”の間は動作状態になっている。
PON信号が“H”のとき、第一コンデンサ5及び第二コンデンサ9に対して不要な電流が流れないようにようにするため、第一非動作回路6及び第二非動作回路10によって、第一コンデンサ5及び第二コンデンサ9のそれぞれの電位を、グランド電位である非動作電位に固定する。
次に、制御回路からのPON信号が“L”になると、受信回路100は動作状態になる。この動作状態では、受信環境つまりアンテナ1周囲の電波の強さによって、受信された信号の大きさは異なっている。このため、GCA2のゲインを適切に調整して、予め設定した電位の検波出力にする必要がある。そこで、本実施形態の受信回路100は、検波回路3からの検波出力をピークホールドし、その電位が最適になるようGCA2へ帰還をかけている。
この場合、PON信号が“L”になって動作が開始した直後では、ピークホールド出力と検波出力との電位は一致していない。一致するまでにはピークホールド出力が検波出力に遅れて追従する有限な時間が必要であり、ピークホールド出力は、動作開始直後のグランド電位から徐々に上昇して検波出力の高電位側に一致することになる。ピークホールド出力と検波出力との電位が一致するまでの間は、検波回路3から出力される検波出力が小さいとみなし、GCA2は大きな増幅が行われるようなゲイン調整値を設定する。この場合、検波出力がピークホールド出力より高いときはピークホールド出力を速く追従させ、これとは逆に、検波出力がピークホールド出力より低いときはピークホールド出力を遅く追従するように構成して、その差を10倍程度にするように設定するのが望ましい。
前述したピークホールド出力の追従と同時に、ボトムホールド出力も検波出力に対して追従を開始するようになる。このボトムホールド出力の追従の場合、検波出力がボトムホールド出力より高いときはボトムホールド出力を遅く追従させ、これとは逆に、検波出力がボトムホールド出力より低いときはボトムホールド出力を速く追従するように構成して、その差を10倍程度にするように設定するのが望ましい。このように構成することにより、ピークホールド出力より遅れてボトムホールド出力が検波出力に追従し、その後、安定状態に落ち着くようになる。
次に、二値化回路12は、入力されたピークホールド値及びボトムホールド値の間の電位を基準電位として設定するとともに、この基準電位を検波回路3から入力された検波出力と比較することで、変調パルスの“H”または“L”のいずれかの値をOUT値として出力する。
なお、二値化回路12は、ピークホールド値及びボトムホールド値の間の電位を基準電位として設定するが、この基準電位は必ずしもピークホールド値とボトムホールド値の中間電位である必要はない。例えば、入力ノイズやホールド出力の遅延時間の大小により、中間電位から適宜移動させた任意の電位を基準電位としてよい。
次に、標準電波の受信周波数を40kHz→60kHz、または60kHz→40kHzに切替えたときの受信回路100動作について説明する。
本実施形態の受信回路では、制御回路からのFCN信号により、受信周波数が切替えられるように構成している。受信回路100は、FCN信号を受けると、例えば、図2に示すような待機パルス発生回路によって、FCN信号の切替え時に短時間の待機パルスを発生させる。発生した待機パルスは第一待機回路7及び第二待機回路11に入力され、第一待機回路7及び第二待機回路11が一時的に動作状態となる。
第一待機回路7は、受信回路100が通常の動作状況で取り得るピークホールド出力よりやや低い電位に設定した第一待機電位になるようピークホールド出力を調整する。
一方、第二待機回路は、受信回路100が通常の動作状況で取り得るボトムホールド出力よりやや高い電位に設定した第二待機電位になるようボトムホールド出力を調整する。
そして、待機パルスが切れた直後からは、ピークホールド出力は前記第一待機電位を起点とする検波出力の追従を開始し、ボトムホールド出力は前記第二待機電位を起点とする検波出力の追従を開始する。
なお、受信回路100が動作開始した後は、待機パルスの発生時でもPON信号は“L”状態、つまり、受信回路100全体は起動したままで各ホールド出力の追従が再開されている。
このように、従来の受信回路では、待機パルスが切れた後、元のグランド電位からの追従が再開されるのに対して、本実施形態の受信回路100では、第一待機電位及び第二待機電位からの追従が再開されることになる。ピークホールド出力及びボトムホールド出力が検波出力に追従した時点から、二値化回路12は、前述したOUT値を正常に出力することになるが、本実施形態の受信回路100によれば、正常に出力できるまでに要する時間は従来の非動作電位であるグランド電位から追従するよりも格段に短くすることができる。
具体的には、図3(A)及び(B)の検波出力の相違から、ピークホールド出力で1パルス分(つまり1秒分)、ボトムホールド出力で1.5パルス分の短縮が図れることが分かった。なお、実際の使用状況ではこれ以上の短縮を図ることも可能である。
日本各地で周波数の異なる複数の標準電波のそれぞれをアンテナ1が一旦受信し、その受信状況を比較し、改めて好条件の周波数で受信する自動選局機能を備えた電波修正時計の場合、受信周波数の切替え時点で前述した追従動作をできるだけすばやく繰り返す必要があることから、本実施形態の受信回路100の利点は非常に有益となる。
また、受信周波数を切替える前の受信状態とは無関係に次の受信周波数での受信を開始できるので、例えば、前の受信で大きなノイズは発生した場合でも、このノイズの影響を受けることのない正確な受信を繰り返すことができる。
なお、前述したように、本実施の形態の受信回路100は、制御回路からのFCN信号により、アンテナ1で同調周波数を切替えるように構成したが必ずしもこれに限られない。例えば、GCA2に含まれるフィルタの透過周波数を切替えて同様な機能を果たすようにしてもよく、更にはフィルタのみで構成してもよい。
また、本実施の形態では、時刻修正装置を電波修正時計としてその構成及び動作の説明をしたがこれに限られないことは言うまでもない。また、標準電波以外の周波数で搬送される時刻情報により時刻が修正される場合にも本発明は適用可能である。
(その他の実施形態)
前述した実施形態では、ピークホールド回路4及びボトムホールド回路8の2つを備えた受信回路の構成及び動作について説明したが、これら2つのホールド回路を必ずしも揃えて含んでいる必要はなく、ピークホールド回路またはボトムホールド回路の何れか一方のみを含む構成の受信回路であってもよい。
また、前述した実施形態では、ピークホールド値及びボトムホールド値を用いて二値化回路からOUT出力を行う構成を説明したが、ボトムホールド値を用いずにピークホールド値のみを用いて二値化回路の基準電位を設定するようにしてもよい。またその逆でもよい。
また、GCA2に対するゲイン調整のためにピークホールド出力を用いた動作例を示したが、これに限定する必要はない。例えば、検波出力の平均的な電位を求め、この平均電位が目標とする電位になるようにGCA2の増幅率を調整してもよく、ピークホールド出力を用いた場合を含め検波出力を任意の方法で保持可能な回路を用いることで同様の効果を得ることが可能である。
更に、受信周波数の切替えを指示するFCN信号が変化するときに待機パルスを出力させる以外に、動作開始時であるPON信号の立下り時にも待機パルスを出力させるようにして、非動作電位→第一待機電位(及び非動作電位→第二待機電位)に一旦切替えをしてから標準電波の受信動作を開始するように構成してもよい。なお、前述した実施形態では、動作電位はピークホールド回路及びボトムホールド回路ともに同じ非動作電位を使用して説明したがこれに限られず、それぞれ第1の非動作電位及び第2の非動作電位を有するようにしてもよい。
なお、これらの変更によって受信回路自体が前述した実施形態の受信回路と形式的に異なる構成または動作になっても、本発明の根本的な技術思想は不変であることには変わりはなく、当業者であれば制御回路等の部品間の結線変更を容易に行えることは明らかである。
また、本発明の目的は、前記実施形態の受信回路100の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読みだして実行することによっても、達成されることは言うまでもない。
この場合、記憶媒体から読み出されたプログラムコード自体が本実施の形態の機能を実現することとなり、そのプログラムコードを記憶した記憶媒体及び当該プログラムコードは本発明を構成することとなる。プログラムコードを供給するための記憶媒体としては、ROM、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード等を用いることができる。
また、コンピュータが読みだしたプログラムコードを実行することにより、上記本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS等が実際の処理の一部または全部を行い、その処理によって本実施の形態の機能が実現される場合も含まれることは言うまでもない。
本発明の時刻修正装置に含まれる受信回路の全体構成図の一例である。 待機パルス発生回路の構成例を示す回路図である。 (A)は従来の受信回路によるピークホールド出力及びボトムホールド出力の時間推移を示す図であり、(B)は本実施形態の受信回路によるピークホールド出力及びボトムホールド出力の時間推移を示す図である。 ピークホールド回路の構成図の一例である。 ボトムホールド回路の構成図の一例である。
符号の説明
1 アンテナ
2 ゲインコントロールアンプ(GCA)
3 検波回路
4 ピークホールド回路
5 コンデンサ
6 第一非動作回路
7 第一待機回路
8 ボトムホールド回路
9 コンデンサ
10 第二非動作回路
11 第二待機回路
12 二値化回路

Claims (10)

  1. 電波を入力信号として受信する受信手段と、
    前記受信手段により受信された入力信号を増幅する増幅手段と、
    前記増幅手段により増幅された入力信号を検波する検波手段と、
    前記検波手段から出力される検波出力を基に決定したゲイン調整値を前記増幅手段に帰還して、前記検波出力が第1の電位に保持されるように制御する第1の検波保持手段とを備えた受信回路であって、
    前記第1の検波保持手段は第1の容量素子を含み、
    前記第1の容量素子の電位を非動作電位に設定する、前記第1の容量素子に接続された第1の非動作手段と、
    前記第1の容量素子の電位を前記非動作電位と異なる第1の待機電位に設定する、前記第1の容量素子に接続された第1の待機手段とをさらに含むことを特徴とする受信回路。
  2. 前記第1の待機電位は、前記非動作電位と前記第1の電位間の電位であることを特徴とする請求項1に記載の受信回路。
  3. 前記受信手段は、周波数の異なる複数の電波を切替えて受信し、
    前記第1の待機手段は、前記受信手段により受信された電波の周波数が切替わった際に動作して、前記第1の容量素子の電位を前記第1の待機電位に変更することを特徴とする請求項1または2に記載の受信回路。
  4. 前記第1の検波保持手段は、ピークホールド回路によって構成されていることを特徴とする請求項1〜3の何れか1項に記載の受信回路。
  5. 前記検波手段から出力される検波出力が第2の電位に保持されるように制御する第2の検波保持手段をさらに含み、
    前記第2の検波保持手段は第2の容量素子を含み、
    前記第2の容量素子の電位を前記非動作電位に設定する、前記第2の容量素子に接続された第2の非動作手段と、
    前記第2の容量素子の電位を前記非動作電位と異なる第2の待機電位に設定する、前記第2の容量素子に接続された第2の待機手段とをさらに含むことを特徴とする請求項1〜4の何れか1項に記載の受信回路。
  6. 前記第2の待機電位は、前記第2の電位と前記第1の電位間の電位であることを特徴とする請求項4に記載の受信回路。
  7. 前記受信手段は、周波数の異なる複数の電波を切替えて受信し、
    前記第2の待機手段は、前記受信手段により受信された電波の周波数が切替わった際に動作して、前記第2の容量素子の電位を前記第2の待機電位に変更することを特徴とする請求項5または6に記載の受信回路。
  8. 前記第2の検波保持手段は、ボトムホールド回路によって構成されていることを特徴とする請求項4〜7の何れか1項に記載の受信回路。
  9. 前記第1の検波保持手段または前記第2の検波保持手段の少なくとも1つから出力されるホールド値を基に設定した基準電位と、前記検波手段から出力される検波出力とを比較して二値化出力を行う二値化手段を含むことを特徴とする請求項5〜8の何れか1項に記載の受信回路。
  10. 請求項1〜9の少なくとも何れか1項の受信回路を含んで構成されることを特徴とする時刻修正装置。
JP2004012777A 2004-01-21 2004-01-21 受信回路、及びこれを用いた時刻修正装置 Withdrawn JP2005210266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004012777A JP2005210266A (ja) 2004-01-21 2004-01-21 受信回路、及びこれを用いた時刻修正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004012777A JP2005210266A (ja) 2004-01-21 2004-01-21 受信回路、及びこれを用いた時刻修正装置

Publications (1)

Publication Number Publication Date
JP2005210266A true JP2005210266A (ja) 2005-08-04

Family

ID=34899055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004012777A Withdrawn JP2005210266A (ja) 2004-01-21 2004-01-21 受信回路、及びこれを用いた時刻修正装置

Country Status (1)

Country Link
JP (1) JP2005210266A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168621A (ja) * 2008-01-16 2009-07-30 Seiko Epson Corp 電波修正時計、およびその制御方法
JP2011099771A (ja) * 2009-11-06 2011-05-19 Casio Computer Co Ltd 時刻情報取得装置、および、電波時計

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168621A (ja) * 2008-01-16 2009-07-30 Seiko Epson Corp 電波修正時計、およびその制御方法
JP2011099771A (ja) * 2009-11-06 2011-05-19 Casio Computer Co Ltd 時刻情報取得装置、および、電波時計

Similar Documents

Publication Publication Date Title
US20070201580A1 (en) Semiconductor integrated circuit for communication, radio-communication apparatus, and transmission starting method
US7835699B2 (en) Apparatus for generating clock signal in mobile communication terminal
US6708025B2 (en) Automatic gain control method and apparatus, and radio communications apparatus having automatic gain control function
EP2005575B1 (en) Self-calibrating mixer
JP2006177928A (ja) 電波修正時計
EP1666995A2 (en) Radio controlled timepiece
US9160344B2 (en) Reliable crystal oscillator start-up
JP2005210266A (ja) 受信回路、及びこれを用いた時刻修正装置
JP5077087B2 (ja) 電波受信装置および電波時計
JP2006005489A (ja) Pll回路および高周波受信装置
JP2001036349A (ja) Pll検波回路
US6476593B1 (en) Method and circuit for compensation control of offset voltages of a radio receiving circuit integrated in a circuit module
US6792013B2 (en) Auto power control circuit for laser diode
KR101698713B1 (ko) 증폭 회로, 안테나 모듈, 및 무선 통신 장치
JP4747022B2 (ja) 送信機
CN111209712B (zh) 一种获取晶体振荡器工作电压的系统、方法、芯片
JP2012044455A (ja) フィルタ調整装置、電源制御システム、およびフィルタ調整方法、
JP4179869B2 (ja) Am検波装置
US7348807B2 (en) Electric circuit for providing a selection signal
JP2008228001A (ja) 利得制御回路
JP2017163525A (ja) 増幅回路とアンテナモジュール及び無線通信装置
JP2005136586A (ja) Dcオフセット過渡応答キャンセルシステム
JP2002094580A (ja) 長波標準電波の搬送波再生手段及び同期発振器
JPH1023089A (ja) 送信出力制御回路
JP2794973B2 (ja) 衛星通信地球局装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403