JP2005210089A - Manufacturing method for nitride compound semiconductor device - Google Patents
Manufacturing method for nitride compound semiconductor device Download PDFInfo
- Publication number
- JP2005210089A JP2005210089A JP2004365411A JP2004365411A JP2005210089A JP 2005210089 A JP2005210089 A JP 2005210089A JP 2004365411 A JP2004365411 A JP 2004365411A JP 2004365411 A JP2004365411 A JP 2004365411A JP 2005210089 A JP2005210089 A JP 2005210089A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- compound semiconductor
- semiconductor layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、窒化物系化合物半導体素子(以下単に「窒化物半導体素子」と記す。)の製造方法に関し、特に、ウエットエッチングの工程を含む窒化物半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a nitride-based compound semiconductor device (hereinafter simply referred to as “nitride semiconductor device”), and more particularly to a method for manufacturing a nitride semiconductor device including a wet etching step.
AlxGayIn(1-x-y)N(0≦x≦1、0≦y≦1、0≦1−x−y≦1)で表される窒化物半導体素子は可視域から紫外域までの幅広いバンドギャップをもつ発光素子材料として期待されており、既に青色発光の発光ダイオードやレーザダイオードに実用化されている。また、窒化物半導体素子は高出力・高周波デバイスの電子素子材料としても期待されている。 The nitride semiconductor element represented by Al x Ga y In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ 1-xy ≦ 1) has a visible region to an ultraviolet region. It is expected as a light emitting device material having a wide band gap, and has already been put into practical use for blue light emitting diodes and laser diodes. Nitride semiconductor elements are also expected as electronic element materials for high power and high frequency devices.
このような窒化物半導体素子を製造する場合、その素子の構造やその素子の形状を形成するために、窒化物系化合物半導体層(以下単に「窒化物半導体層」と記す。)をエッチングにより加工することが多い。一般に、エッチングには、ウエットエッチングとドライエッチングとがあるが、窒化物半導体層は物理的・化学的に安定なため、この半導体層に対してウェットエッチングを行うことは困難である。そこで、従来では、非特許文献1に開示されているCl2やHClなどの反応性ガス雰囲気下やプラズマ雰囲気下においてエッチングを行うドライエッチングが適用されている。
When manufacturing such a nitride semiconductor device, a nitride-based compound semiconductor layer (hereinafter simply referred to as “nitride semiconductor layer”) is processed by etching in order to form the structure of the device and the shape of the device. Often to do. In general, there are wet etching and dry etching, but the nitride semiconductor layer is physically and chemically stable, and it is difficult to perform wet etching on the semiconductor layer. Therefore, conventionally, dry etching that performs etching in a reactive gas atmosphere such as Cl 2 or HCl or a plasma atmosphere disclosed in Non-Patent
なお、その他の特許文献として、後述の特許文献1から3がある。
しかしながら、窒化物半導体層に対してドライエッチングを行うと、ドライエッチング後の窒化物半導体層の表面にドライエッチングのエッチング剤によるダメージ層が生じるという欠点があった。ここで、ダメージ層は結晶構造の欠陥部であり、このダメージ層の電気的特性及びバンドギャップなどの光学的特性などは内部の窒化物半導体層の電気的特性及び光学的特性などと異なる挙動を示す。 However, when dry etching is performed on the nitride semiconductor layer, there is a drawback that a damaged layer is formed by an etchant for dry etching on the surface of the nitride semiconductor layer after dry etching. Here, the damaged layer is a defect portion of the crystal structure, and the electrical characteristics of the damaged layer and the optical characteristics such as the band gap are different from the electrical characteristics and optical characteristics of the internal nitride semiconductor layer. Show.
これまでは、このダメージ層があるために、このダメージ層の存在する窒化物半導体層の部分を半導体素子として使用することはなかった。実際、この形成されたダメージ層は放置されていた。しかし、最近、半導体素子を高性能にするために、ドライエッチングが行われた窒化物半導体層の部分を半導体素子として利用することを考えるようになってきた。けれども、従来のようにダメージ層を除去することなくダメージ層が形成されている窒化物半導体層の部分を半導体素子として使用すると、電気的特性及び光学的特性などがダメージ層と内部の窒化物半導体層とで異なることから、この半導体素子の性能はよくない虞がある。よって、ダメージ層が形成されている窒化物半導体層の部分を半導体素子として利用する場合、その半導体素子が商用上使用可能な性能を示すためには、ダメージ層を除去しなければならない。また、ダメージ層が形成されている窒化物半導体層の表面に別の窒化物半導体層を再成長させて半導体素子を製造する場合、再成長させた別の窒化物半導体層がダメージ層の影響を受けて欠陥性の高い結晶構造を示す虞があり、その結果、その半導体素子の性能が良くない虞がある。よって、この場合もダメージ層を除去しなければならない。 Until now, since this damaged layer exists, the portion of the nitride semiconductor layer where the damaged layer exists has not been used as a semiconductor element. Actually, the formed damage layer was left unattended. However, recently, in order to improve the performance of a semiconductor device, it has been considered to use a portion of a nitride semiconductor layer subjected to dry etching as a semiconductor device. However, if the nitride semiconductor layer portion in which the damaged layer is formed without removing the damaged layer as in the prior art is used as a semiconductor element, the electrical characteristics and optical characteristics are the damage layer and the nitride semiconductor inside. Since it differs from layer to layer, the performance of this semiconductor element may be poor. Therefore, when the portion of the nitride semiconductor layer in which the damaged layer is formed is used as a semiconductor element, the damaged layer must be removed in order for the semiconductor element to exhibit a commercially usable performance. In addition, when a semiconductor device is manufactured by re-growing another nitride semiconductor layer on the surface of the nitride semiconductor layer on which the damaged layer is formed, the re-grown nitride semiconductor layer affects the damage layer. There is a risk that a highly defective crystal structure will be received, and as a result, the performance of the semiconductor element may be poor. Therefore, also in this case, the damaged layer must be removed.
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ドライエッチングを行ったさいに窒化物半導体層に形成されるダメージ層が窒化物半導体素子の製造工程中に除去される、すなわち、ドライエッチングを行ったにもかかわらずダメージ層が形成されていない窒化物半導体素子を製造する方法を提供することにある。また、他の目的は、少ない工程数かつ簡易なバッチ処理によりウェットエッチングを行い窒化物半導体素子を製造する方法を提供することにある。 The present invention has been made in view of the above points, and the object of the present invention is to remove a damage layer formed on the nitride semiconductor layer during dry etching during the manufacturing process of the nitride semiconductor element. In other words, the present invention provides a method of manufacturing a nitride semiconductor device in which a damaged layer is not formed despite dry etching. Another object is to provide a method of manufacturing a nitride semiconductor device by performing wet etching with a small number of steps and a simple batch process.
本発明の第1の製造方法は、母材基板上に窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層の表面の一部にエッチングマスクとしての導電性膜を形成する工程と、前記窒化物系化合物半導体層に対してドライエッチングを行う工程と、前記導電性膜を介して前記窒化物系化合物半導体層から外部に電子を放出させて、前記窒化物系化合物半導体層に対してウエットエッチングを行う工程と、を含む。 In the first manufacturing method of the present invention, a nitride-based compound semiconductor layer is formed on a base material substrate, and a conductive film as an etching mask is formed on a part of the surface of the nitride-based compound semiconductor layer. A step of performing dry etching on the nitride-based compound semiconductor layer, and discharging electrons from the nitride-based compound semiconductor layer to the outside through the conductive film, thereby the nitride-based compound semiconductor layer Performing wet etching on the substrate.
ここで、窒化物系化合物半導体素子は、AlxGayIn(1-x-y)N(0≦x≦1、0≦y≦1、0≦1−x−y≦1)で表される半導体素子を意味する。 Here, the nitride-based compound semiconductor element is a semiconductor represented by Al x Ga y In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ 1-xy ≦ 1). Means an element.
本発明の第2の製造方法は、母材基板上に窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層の表面の一部に、最上層にドライエッチングマスク層を有する多層からなる導電性膜を形成する工程と、前記窒化物系化合物半導体層に対してドライエッチングを行う工程と、前記ドライエッチングマスク層を除去する工程と、前記導電性膜を介して前記窒化物系化合物半導体層から外部に電子を放出させて、前記窒化物系化合物半導体層に対してウエットエッチングを行う工程と、を含む。 The second manufacturing method of the present invention includes a step of forming a nitride compound semiconductor layer on a base material substrate, and a dry etching mask layer as a top layer on a part of the surface of the nitride compound semiconductor layer. Forming a multi-layered conductive film; performing a dry etching on the nitride-based compound semiconductor layer; removing the dry etching mask layer; and the nitride via the conductive film And a step of performing wet etching on the nitride compound semiconductor layer by emitting electrons from the compound compound semiconductor layer to the outside.
本発明の第1、2の製造方法では、前記ドライエッチングの工程では、前記窒化物系化合物半導体層にダメージ層が形成されており、前記ウエットエッチングの工程では、少なくとも前記ダメージ層を除去することが好ましい。 In the first and second manufacturing methods of the present invention, a damage layer is formed in the nitride-based compound semiconductor layer in the dry etching step, and at least the damage layer is removed in the wet etching step. Is preferred.
また、本発明の第1、2の製造方法では、前記導電性膜は、Niを含む層を有していてもよい。 In the first and second manufacturing methods of the present invention, the conductive film may have a layer containing Ni.
また、本発明の第1、2の製造方法では、前記窒化物系化合物半導体層は、少なくとも1層のAlを含む層を備えており、前記ドライエッチングは前記Alを含む層に対して行われてもよい。 In the first and second manufacturing methods of the present invention, the nitride-based compound semiconductor layer includes at least one Al-containing layer, and the dry etching is performed on the Al-containing layer. May be.
また、本発明の第1、2の製造方法では、前記ウエットエッチングの工程では、前記導電性膜に対して外部電圧を印加しないことが好ましい。 In the first and second manufacturing methods of the present invention, it is preferable that an external voltage is not applied to the conductive film in the wet etching step.
本発明の第3の製造方法は、母材基板上に窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層の表面の一部に、当該窒化物系化合物半導体層から外部に電子を放出させる電子放出膜としての導電性膜を形成する工程と、前記導電性膜を介して前記窒化物系化合物半導体層から外部に電子を放出させ、当該導電性膜に対して外部電圧を印加することなく、前記窒化物系化合物半導体層に対してウエットエッチングを行う工程と、を含む。 The third manufacturing method of the present invention includes a step of forming a nitride compound semiconductor layer on a base material substrate, and a part of the surface of the nitride compound semiconductor layer from the nitride compound semiconductor layer to the outside. A step of forming a conductive film as an electron emission film for emitting electrons to the substrate, and an electron is emitted from the nitride compound semiconductor layer to the outside through the conductive film, and an external voltage is applied to the conductive film. Performing wet etching on the nitride-based compound semiconductor layer without applying.
本発明の第3の製造方法では、前記窒化物系化合物半導体層は、最上層がn型窒化物系化合物半導体層であり該n型窒化物系化合物半導体層よりも下層がp型窒化物系化合物半導体層である複数の層から形成され、前記ウエットエッチングの工程において、前記p型窒化物系化合物半導体層はウエットエッチングのストップ層であることが好ましい。 In the third manufacturing method of the present invention, the nitride-based compound semiconductor layer has an n-type nitride-based compound semiconductor layer as an uppermost layer, and a lower layer than the n-type nitride-based compound semiconductor layer as a p-type nitride-based layer. Preferably, the p-type nitride-based compound semiconductor layer is a wet etching stop layer formed from a plurality of compound semiconductor layers.
ここで、「n型窒化物系化合物半導体層よりも下層がp型窒化物系化合物半導体層である」とは、n型窒化物系化合物半導体層の直下の層がp型窒化物系化合物半導体層であってもよく、n型窒化物系化合物半導体層とp型窒化物系化合物半導体層との間に、1つ以上のn型窒化物系化合物半導体層が存在していてもよい。 Here, “the lower layer than the n-type nitride compound semiconductor layer is a p-type nitride compound semiconductor layer” means that the layer immediately below the n-type nitride compound semiconductor layer is a p-type nitride compound semiconductor layer. It may be a layer, and one or more n-type nitride compound semiconductor layers may exist between the n-type nitride compound semiconductor layer and the p-type nitride compound semiconductor layer.
また、「前記p型窒化物系化合物半導体層がウエットエッチングのストップ層である」とは、p型窒化物系化合物半導体層及びこの半導体層より下に位置している半導体層に対してはウエットエッチングが行われないことを意味する。 Further, “the p-type nitride compound semiconductor layer is a wet etching stop layer” means that the p-type nitride compound semiconductor layer and a semiconductor layer located below the semiconductor layer are wet. It means that etching is not performed.
また、本発明の第3の製造方法では、前記n型窒化物系化合物半導体層は、AlGaN層であることが好ましい。 In the third manufacturing method of the present invention, the n-type nitride compound semiconductor layer is preferably an AlGaN layer.
本発明の第1、2、3の製造方法では、前記導電性膜は、TiとAuもしくはPtのいずれかを含む層を有していることが好ましい。 In the first, second, and third manufacturing methods of the present invention, it is preferable that the conductive film has a layer containing Ti and either Au or Pt.
また、本発明の第1、2、3の製造方法では、前記窒化物系化合物半導体層は、複数の層から形成されており、前記複数の層は、それぞれ元素構成比の異なる複数の窒化物系半導体で形成されていてもよい。 In the first, second, and third manufacturing methods of the present invention, the nitride-based compound semiconductor layer is formed of a plurality of layers, and each of the plurality of layers has a plurality of nitrides having different element composition ratios. It may be formed of a system semiconductor.
また、本発明の第1、2、3の製造方法では、前記ウエットエッチングにおいて、KOH、NaOH、H3PO4、H2SO4、HClのうちのいずれかを含む溶液を用いてもよい。 In the first, second and third manufacturing methods of the present invention, a solution containing any one of KOH, NaOH, H 3 PO 4 , H 2 SO 4 , and HCl may be used in the wet etching.
また、本発明の第1、2、3の製造方法では、前記ウエットエッチングの工程では、前記窒化物系化合物半導体層に対して超音波を照射することが好ましい。 In the first, second, and third manufacturing methods of the present invention, it is preferable that the nitride compound semiconductor layer is irradiated with ultrasonic waves in the wet etching step.
また、本発明の第1、2、3の製造方法では、前記ウエットエッチングが行われた前記窒化物系化合物半導体層上に別の窒化物系化合物半導体層を設けてもよい。 In the first, second, and third manufacturing methods of the present invention, another nitride-based compound semiconductor layer may be provided on the nitride-based compound semiconductor layer that has been subjected to the wet etching.
本発明の窒化物半導体素子の製造方法では、ドライエッチングを行ったさいに窒化物半導体層に形成されるダメージ層を窒化物半導体素子の製造工程中に除去することができる。そのため、本発明の窒化物半導体素子の製造方法により製造された窒化物半導体素子はドライエッチングを行って製造されたにもかかわらずダメージ層を有していない。従って、ダメージ層が形成されていた窒化物半導体層の部分、すなわち、ドライエッチングを行った窒化物半導体層の部分を、半導体素子として利用することができる。また、本発明の窒化物半導体素子の製造方法では、少ない工程数かつ簡易なバッチ処理によりウェットエッチングを行うことができる。そのため、窒化物半導体素子を容易に製造することができる。 In the method for manufacturing a nitride semiconductor device of the present invention, a damage layer formed on the nitride semiconductor layer when dry etching is performed can be removed during the manufacturing process of the nitride semiconductor device. Therefore, the nitride semiconductor device manufactured by the method for manufacturing a nitride semiconductor device of the present invention does not have a damaged layer even though it is manufactured by dry etching. Therefore, the portion of the nitride semiconductor layer in which the damaged layer is formed, that is, the portion of the nitride semiconductor layer subjected to dry etching can be used as a semiconductor element. Further, in the method for manufacturing a nitride semiconductor device of the present invention, wet etching can be performed with a small number of steps and simple batch processing. Therefore, the nitride semiconductor device can be easily manufactured.
本発明の実施の形態を説明する前に、発明者達が検討した窒化物系化合物半導体素子(以下単に「窒化物半導体素子」と記す。)の製造方法を説明する。 Before describing the embodiments of the present invention, a method for manufacturing a nitride-based compound semiconductor element (hereinafter simply referred to as “nitride semiconductor element”) investigated by the inventors will be described.
既に説明したように、窒化物系化合物半導体層(以下単に「窒化物半導体層」と記す。)の有効なエッチング方法は現状ではドライエッチングのみである。この場合、ドライエッチングが行われた窒化物半導体層の表面にはダメージ層が形成されてしまう。ここで、ダメージ層は、1)分子が剥離した部分、2)半導体を構成する元素の欠陥により形成されたnon-stoichiometricな部分、3)表面近傍に形成され、且つ半導体内部の結晶構造にまで影響を与えうる格子欠陥部分、4)ドライエッチング剤または水素ガスが半導体内へ注入されてしまった部分、を意味する、と非特許文献1に記載されている。これまでは、ドライエッチングが行われた窒化物半導体層の部分を半導体素子として使用することはなかったため、ドライエッチングが行われたことにより窒化物半導体層に形成されたダメージ層を放置していても半導体素子の性能に悪影響を与えることはなかった。しかし、最近、半導体素子を高性能にするために、ドライエッチングが行われた窒化物半導体層の部分を半導体素子として使用することが考えられるようになった。そして、性能の良い半導体素子を製造するには、このダメージ層を除去しなければならない。なお、窒化物半導体層の一部を半導体素子として使用するとは、例えば、その窒化物半導体層の一部を導波路部とすることなどを意味する。
As already described, the effective etching method for the nitride-based compound semiconductor layer (hereinafter simply referred to as “nitride semiconductor layer”) is currently only dry etching. In this case, a damaged layer is formed on the surface of the nitride semiconductor layer subjected to dry etching. Here, the damage layer is 1) a portion where a molecule is peeled off, 2) a non-stoichiometric portion formed by a defect of an element constituting the semiconductor, and 3) a crystal structure inside the semiconductor which is formed near the surface. Non-Patent
ところが、上述のダメージ層の除去について今までに検討された例はなく、本願発明者らが初めてこの検討を行った。具体的には、本願発明者らは、ダメージ層を除去する方法として以下に示すウエットエッチングを行うことを検討した。まず、本願発明者らは、窒化物半導体層の表面の一部にウエットエッチングマスクを形成して、その窒化物半導体層を水酸化ナトリウム水溶液などのエッチング液にただ浸漬させてみた。すると、この窒化物半導体層に対してウエットエッチングは全く行われなかった。そこで、本願発明者らは、このエッチング液を高温にしてみた。すると、このダメージ層は一部しか除去されず、また、そのウエットエッチングされた窒化物半導体層の表面は凹凸が多く、ウエットエッチング後の窒化物半導体層を半導体素子として使用することは不可能であることがわかった。そのため、窒化物半導体層に対して公知のウェットエッチングを行うことの妥当性を検討した。 However, there has been no example studied so far regarding the removal of the above-mentioned damaged layer, and the present inventors have conducted this examination for the first time. Specifically, the present inventors examined performing wet etching as described below as a method for removing the damaged layer. First, the inventors of the present application formed a wet etching mask on a part of the surface of the nitride semiconductor layer, and simply immersed the nitride semiconductor layer in an etching solution such as an aqueous sodium hydroxide solution. Then, no wet etching was performed on the nitride semiconductor layer. Therefore, the inventors of the present application tried to increase the temperature of this etching solution. Then, only a part of the damaged layer is removed, and the surface of the wet-etched nitride semiconductor layer has many irregularities, and it is impossible to use the nitride semiconductor layer after the wet etching as a semiconductor element. I found out. Therefore, the validity of performing known wet etching on the nitride semiconductor layer was examined.
例えば、特許文献1に開示されているウエットエッチングでは、電気化学的電池を用いてウエットエッチングを行う。特許文献1に開示されている電気化学的電池を図15に示す。この電気化学的電池では、ウエットエッチングを行うGaN(窒化物半導体層)70をアノードとし、カソードに白金棒75を用いて、水酸化カリウムなどの塩基溶液または硫酸などの希酸を電解液(エッチング液)72として用いる。そして、図15に示すように、導線78を用いて白金棒75をバイアス源76の−端子に接続し、導線79を用いてGaN70上に設けられた接点74をバイアス源76の+端子に接続する。このようにすると、バイアス源76で生じた電圧は接点74を介してGaN70に印加される。そして、バイアス源76の供給する電圧が電解液72の抵抗性損失、GaN70の抵抗性損失及び電気化学的電池の標準電気化学的電池電位を越えると、GaN70へのウエットエッチングが開始される。このとき、ウエットエッチングの速度はバイアス源76により供給されるバイアス電圧のレベルに比例する。そのうえ、紫外線77をGaN70に照射しながらウエットエッチングを行うと、紫外線77を照射しない場合よりもGaN70は速い速度でウエットエッチングされる、と記載されている。
For example, in wet etching disclosed in
また、特許文献2に開示されているウエットエッチングでは、ウエットエッチングを行う窒化物半導体層の部分に対して人為的に結晶欠陥を生じさせる。図16は、この特許文献2に開示されているウエットエッチングの工程を示す説明図である。まず、図16(a)に示すように、サファイア基板81上に形成されたGaN膜(窒化物半導体層)83の表面の一部にSiO2製のマスク86を形成する。次に、SiO2製のマスク86が形成されていないGaN膜の部分にGaイオンを注入する。すると、図16(b)に示すように、結晶構造の欠陥(欠陥部)85がGaN膜83に形成される。そして、図16(c)に示すように、GaN膜83の表面からSiO2製のマスク86を取り外す。その後、SiO2製のマスク86が除去されたGaN膜83をKOH水溶液などに浸漬させると、図16(d)に示すように、Gaイオンが注入されたGaN膜83の部分に対してウエットエッチングが行われる、と記載されている。また、この特許文献2には、GaN膜に欠陥性の高い結晶構造を示す領域を人為的に形成することにより、その領域に対してウエットエッチングを行うことができるという技術も開示されている。この方法については図示していないが、具体的には、まず、サファイア基板の一部に欠陥性の高い結晶構造を示すAl2O3膜を形成する。次に、そのAl2O3膜上と上面にAl2O3膜が形成されていないサファイア基板上とにGaN(窒化物半導体層)を成長させる。すると、Al2O3膜上に成長したGaNは欠陥性の高い結晶構造を示す。すなわち、この手法によりGaNを成長させると、Al2O3膜上には欠陥性の高い結晶構造を示すGaNが成長し、上面にAl2O3膜が形成されていないサファイア基板上には比較的欠陥性の低い結晶構造を示すGaNが成長する。そのため、このGaNをKOH水溶液に浸漬させると、Al2O3膜上に成長したGaNに対してウエットエッチングが行われる、と記載されている。この特許文献2に開示されている手法では、窒化物半導体層の欠陥密度を人為的に増加させることにより、欠陥密度の高いGaNの部分に対して選択的にウェットエッチングを行うことができる。
In the wet etching disclosed in
また、特許文献3には、イオン注入により欠陥性の高い結晶構造を示す部分を半導体層に形成すれば、その部分に対して選択的にウエットエッチングを行うことができる、と記載されている。
しかしながら、特許文献1に記載された電気化学的電池によりウエットエッチングを行う場合には、導線79を用いてGaN70とバイアス源76の+端子とを電気的に接続するとともに導線78を用いてカソード75とバイアス源76の−端子とを電気的に接続する。また、GaN70とカソード75との間に電圧をかける必要がある。そのため、ウエットエッチングの構成が複雑になり、このウエットエッチングの方法は窒化物半導体素子の量産には向かないという欠点がある。特に、ウエットエッチングを行わないパターンが一つの基板上で全て繋がっている場合は導線を窒化物半導体層の表面に一度だけ配線すればよいが、ウエットエッチングを行わないパターンが繋がっていなくていくつか離間して存在する場合にはそれらのパターン毎に接点を設ける必要がある。すなわち、エッチングを行わないパターンが繋がっていなくていくつか離間して存在する場合には、そのパターン毎に何度も導線を窒化物半導体層の表面に着脱しなければならない。そのため、特許文献1に記載された電気化学的電池によりウエットエッチングを行うという方法は窒化物半導体素子の量産には非常に不利であるとともに、そのウエットエッチングのパターンを制限してしまう。また、窒化物半導体層をウエットエッチングする場合、ウエットエッチングの速度が窒化物半導体の結晶の質に大きく依存する。そのため、ウエットエッチングが行われた窒化物半導体層の表面に、欠陥に起因したウィスカー状の凹凸が残ってしまい、その表面の平坦性が悪いという欠点もあった。また、窒化物半導体の結晶の質が良くなるほどその結晶構造の欠陥性が低くなるため、結晶の質が良い窒化物半導体をウエットエッチングする場合にはそのウエットエッチングの速度が遅くなるという欠点もあった。
However, when wet etching is performed using the electrochemical cell described in
さらに、窒化物半導体層が元素構成比の異なる複数の層から構成されている場合、その複数の層に、例えば、Alを含む層やキャリア密度が低いことによる高抵抗な層が存在すると、電気化学的なポテンシャルの面内分布が無視できなくなり、均一にウエットエッチングを行うことが不可能になる。また、その複数の層に、例えば、Al組成比が大きくてバンドギャップの大きい層が存在すると、半導体層のバンドギャップが光のエネルギー程度になってしまい、ウエットエッチングの誘起・促進効果が弱まり、ウエットエッチング速度が極端に遅くなったりウエットエッチングが行われなかったりする。従って、特許文献1に記載された電気化学的電池を用いて行うウエットエッチングの方法では、AlGaN層などのAlを含む層に対してウエットエッチングを行うことはできなかった。
Furthermore, when the nitride semiconductor layer is composed of a plurality of layers having different element composition ratios, for example, if there are a layer containing Al or a high resistance layer due to low carrier density, The in-plane distribution of chemical potential cannot be ignored and uniform wet etching becomes impossible. In addition, for example, when a layer having a large Al composition ratio and a large band gap exists in the plurality of layers, the band gap of the semiconductor layer becomes about the energy of light, and the effect of inducing and promoting wet etching is weakened. The wet etching rate becomes extremely slow or the wet etching is not performed. Therefore, the wet etching method performed using the electrochemical cell described in
また、特許文献2及び3に開示されているイオンを注入することによりウエットエッチングを行う場合、ウエットエッチングを制御するためには注入イオンの深さを制御すればよいが、注入イオンの深さを制御することは容易ではなく、ウエットエッチングの正確な制御が困難であるという欠点がある。また、特許文献2に記載されているAl2O3膜上に窒化物半導体層を成長させてウエットエッチングを行う場合、ウエットエッチングを行う前にサファイア基板上にAl2O3膜を形成しなければならないため、窒化物半導体素子の製造工程数が増え、その製造プロセスが複雑になるという欠点がある。
In addition, when wet etching is performed by implanting ions disclosed in
以上のように、従来のウエットエッチングの方法は、工業的に応用することが困難である。そこで、本願発明者らが工業的に容易に応用できるエッチング方法を鋭意検討した結果、少ない工程数かつ簡易なバッチ処理によりウェットエッチングを行うことでドライエッチングにより形成されたダメージ層を除去できるとともに、外部電圧を印加せずにウェットエッチングを行うことができる本発明に至った。以下に本発明の実施形態について図面に基づいて説明する。なお、以下の実施形態は例であって、本発明はこれらの実施形態に限定されない。 As described above, the conventional wet etching method is difficult to apply industrially. Therefore, as a result of earnestly examining the etching method that can be easily applied industrially by the inventors of the present application, it is possible to remove the damaged layer formed by dry etching by performing wet etching with a small number of steps and simple batch processing, The present invention has been achieved in which wet etching can be performed without applying an external voltage. Embodiments of the present invention will be described below with reference to the drawings. The following embodiments are examples, and the present invention is not limited to these embodiments.
《発明の実施形態1》
以下、実施形態1を図1及び2に基づいて詳細に説明する。なお、図1は本実施形態におけるエッチング工程を説明する図、図2は本実施形態におけるウエットエッチングの構成を示す図である。そして、本実施形態では、ドライエッチングが行われた部分を導波路部とする半導体レーザ素子の製造方法を説明する。
Hereinafter, the first embodiment will be described in detail with reference to FIGS. 1 and 2. FIG. 1 is a diagram illustrating an etching process in the present embodiment, and FIG. 2 is a diagram illustrating a configuration of wet etching in the present embodiment. In the present embodiment, a method for manufacturing a semiconductor laser device in which a portion where dry etching is performed is used as a waveguide portion will be described.
まず、図1(a)に示すように、有機金属気相成長法(Metal Organic Chemical Vapor Deposition法:MOCVD法)により、母材基板11上にGaN系緩衝層12を形成し、GaN系緩衝層12上に窒化物半導体層13を形成する。これにより、窒化物半導体10が形成される。
First, as shown in FIG. 1A, a GaN-based
ここで、母材基板11は、サファイア、SiC、GaN、シリコン、Ga2O3、MgAlO2、ZnOのうちのいずれかの基板であればよく、窒化物半導体素子の母材基板として公知の母材基板であればよいが、サファイア基板であることが好ましい。
Here, the
また、窒化物半導体層13は、GaN、AlN、InN及びそれらの混晶からなる。そして、窒化物半導体層13は、InGaN多重量子井戸(multiple quantum well:MQW)からなる活性層及びAlGaN電流阻止層を含むAlGaN/p−GaN/InGaN MQW/n−GaNである。詳細には、窒化物半導体層13は、GaN系緩衝層12の表面にn−GaN層及び活性層のInGaN MQWが形成され(図1(a)には1層13cとして表記している)、その層の上にはp−GaN層13bが形成され、p−GaN層13bの上にはAlGaN電流阻止層13aが形成されている。なお、ここでは、n−GaN層(ガイド層)、n−AlGaN層(クラッド層)及びn−GaN層の順に積層されてなる層をn−GaN層と称している。そして、AlGaN電流阻止層13aの膜厚は50nm以上300nm以下であることが好ましく、p−GaN層13bの膜厚は20nm以上200nm以下であることが好ましい。また、n−GaN層を構成しているn−GaN層(ガイド層)の膜厚は50nm以上200nm以下であることが好ましく、このn−GaN層を構成しているn−AlGaN層(クラッド層)の膜厚は500nm以上2000nm以下であることが好ましい。最も好ましくは、AlGaN電流阻止層13aの膜厚は150nmであり、p−GaN層13bの膜厚は125nmであり、n−GaN層の膜厚は4000nmであり、このn−GaN層を構成しているn−GaN層(ガイド層)の膜厚は150nmであり、このn−GaN層を構成しているn−AlGaN層(クラッド層)の膜厚は1200nmであり、このn−GaN層を構成しているn−GaN層の膜厚は3000nmである。また、窒化物半導体層13は窒化物半導体の単層膜でもよく、窒化物半導体層13の活性層はInGaN単一量子井戸(single quantum well)でもかまわない。
The
次に、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体層13の上面の両端部に、Ti層、Au層及びNi層の順に積層させて導電性膜14を形成する。これにより、図1(b)に示すように、窒化物半導体層13の表面の一部に導電性膜14が設けられている窒化物半導体(以下単に「導電性膜付き窒化物半導体」と記す。)101が形成される。
Next, the
ここで、Ni層はドライエッチングマスク層14aであり、後述のドライエッチングを行うさいにマスクとして作用する。そのため、ドライエッチングマスク層14aはドライエッチングのエッチング剤に対して耐性を示す材質であればNi層に限定されない。例えば、ドライエッチングマスク層14aはタングステン層やモリブデン層などであってもよく、SiO2からなる層であってもよいが、後述のようにドライエッチングの工程の後に除去される。そのため、ドライエッチングマスク層14aを後で除去することを考慮すると、ドライエッチングマスク層14aはNi層であることが好ましい。
Here, the Ni layer is a dry
また、Ti層及びAu層は電子放出膜の層14bであり、ウエットエッチングを行うさいに窒化物半導体層13から外部へ電子を放出する膜として作用する。そのため、電子放出膜の層14bはTi及びAuに限定されることはなく、Ti層とPt層とで形成されていてもよく、Ni層とAu層とで形成されていてもよく、Ni層とPt層とで形成されていてもよく、Cr層とAu層とで形成されていてもよく、Cr層とPt層とで形成されていてもよい。しかし、後述のように、電子放出膜の層14bはウエットエッチングの工程の後に除去される。そのため、電子放出膜の層14bを後で除去することを考慮すると、電子放出膜の層14bはTi層とAu層とからなることが好ましい。また、Ti層は窒化物半導体層への密着性に優れるため、電子放出膜の層14bはウエットエッチング用のマスクとして安定に作用するためにもTi層とAu層とからなることが好ましい。なお、図が煩雑になることを避けるため、図1(b)及び(c)には、電子放出膜の層14bを1層として記載している。そして、ドライエッチングマスク層14aの厚さは200nm以上であることが好ましく、400nmであることが更に好ましい。また、電子放出膜の層14bの厚さは50nm以上であることが好ましく、200nmであることが更に好ましい。
Further, the Ti layer and the Au layer are electron emission film layers 14b, and act as films for emitting electrons from the
続いて、塩素ガス(Cl2)などの塩素原子を含むガスを用いたECRプラズマやICPプラズマなどにより、導電性膜付き窒化物半導体101に対してドライエッチングを行う。これにより、ドライエッチングマスク層14aが形成されていない窒化物半導体層13の表面部分に対してドライエッチングが行われる。そして、図1(c)に示すように、ドライエッチングマスク層14aが形成されていないAlGaN電流阻止層13aの全部とドライエッチングマスク層14aが形成されていないp−GaN層13bの一部とが除去され、ドライエッチングが行われたp−GaN層13bの表面にはダメージ層15が形成される。すなわち、図1(c)に示すように、ダメージ層15は、ドライエッチングマスク層14aが形成されていないp−GaN層13bの表面に形成される。
Subsequently, dry etching is performed on the
このとき、ドライエッチングを行うプラズマを高周波パワー200Wとして2分程度ドライエッチングを行うことにより、電子放出膜付き窒化物半導体103を175±25nmの深さまでドライエッチングすることができる。なお、プラズマを生成する高周波パワーの値は200Wに限定されることはない。そのパワーの値が50W以上300W以下であることが好ましい。 At this time, the dry etching is performed to a depth of 175 ± 25 nm by performing dry etching for about 2 minutes with the plasma for performing dry etching at a high frequency power of 200 W. Note that the value of the high frequency power for generating plasma is not limited to 200 W. The power value is preferably 50 W or more and 300 W or less.
その後、硝酸溶液を用いて、図1(c)に示すドライエッチング後の窒化物半導体102からドライエッチングマスク層14aのみを取り除いて、電子放出膜付き窒化物半導体103を形成する。これにより、ドライエッチングの工程は終了し、ウエットエッチングの工程へと進む。
Thereafter, using a nitric acid solution, only the dry
ウエットエッチングの工程では、図2に示すように、まず、容器1にエッチング液2である水酸化カリウム水溶液(0.01〜1mol/dm3)を入れ、図1(d)に示す電子放出膜付き窒化物半導体103をそのエッチング液2に浸す。そして、その容器1を超音波発生器3の中へ入れる。その後、p−GaN層13bのバンドギャップより大きなエネルギーを有する紫外線7を電子放出膜付き窒化物半導体103に照射するとともに超音波発生器3から発生した超音波(不図示)をエッチング液2及び電子放出膜付き窒化物半導体103に照射する。これにより、電子放出膜付き窒化物半導体103に対してウエットエッチングが行われる。また、電子放出膜付き窒化物半導体103に超音波を照射しながらウエットエッチングを行うことにより、ウエットエッチングされたp−GaN層13bの表面には結晶欠陥に起因したウィスカー状の凹凸が形成されないとともに、その表面の荒さ(RMS)を1nm以下にすることができる。そして、ダメージ層15が電子放出膜付き窒化物半導体103から完全に除去されることにより、ウエットエッチングの工程は終了する。なお、エッチング液2は水酸化ナトリウム(NaOH)水溶液,加熱リン酸(H3PO4)水溶液、硫酸(H2SO4)、塩酸(HCl)水溶液でもかまわない。また、超音波発生器3は公知の超音波発生器であり、発生される超音波は周波数が10kHz以上100KHz以下であることが好ましく、出力が10W以上200W以下であることが好ましい。さらに好ましくは、周波数が20kHz以上40kHz以下であり出力が20W以上50W以下である超音波を電子放出膜付き窒化物半導体103に照射する。
In the wet etching process, as shown in FIG. 2, first, an aqueous solution of potassium hydroxide (0.01 to 1 mol / dm 3 ) as an
ここで、上記の構成によりウエットエッチングが行われるメカニズムについて簡単に示す。電子放出膜付き窒化物半導体103の表面の一部には電子放出膜の層14bが形成されているため、電子放出膜付き窒化物半導体103内の電子は電子放出膜の層14bを介して電子放出膜付き窒化物半導体103からエッチング液2へと放出される。そのため、正孔が電子放出膜付き窒化物半導体103の表面付近に集まることとなる。このとき、ドライエッチングされたp−GaN層13bの表面にはダメージ層15が形成されている。上述のように、ダメージ層15の電気的特性は内部の半導体層の電気的特性と異なるため、電子放出膜付き窒化物半導体103内の正孔はダメージ層15の表面部分に選択的に集まることとなる。そのため、ドライエッチングにより形成されたダメージ層15が選択的にウエットエッチングされる。すなわち、電子放出膜付き窒化物半導体103をエッチング液2に浸漬するだけで、ドライエッチングにより形成されたダメージ層15に対してウエットエッチングが行われ、その結果、ダメージ層15は電子放出膜付き窒化物半導体103から除去される。
Here, the mechanism by which wet etching is performed by the above configuration will be briefly described. Since the electron
なお、本実施形態において、ウエットエッチングを行う半導体層はp−GaN層13bであるため、もともと正孔を有している。従って、図2に示す紫外線7をp−GaN層13bに照射して、p−GaN層13b内に電子−正孔対を生成する必要はない。また、本実施形態におけるウエットエッチングでは、そのウエットエッチングを行う前に行われたドライエッチングによりp−GaN層13bに形成されたダメージ層15を除去するだけである。以上より、本実施形態において、必ずしも、図2に示す紫外線7を電子放出膜付き窒化物半導体103に照射してウエットエッチングを行う必要はない。しかし、紫外線7を照射することによりウエットエッチングの進行速度は若干速くなるため、本実施形態においても紫外線7を照射しながらウエットエッチングを行うことが好ましい。
In the present embodiment, since the semiconductor layer to be wet-etched is the p-
そして、ウエットエッチングの工程の後、フッ化水素酸(hydrofluoric acid)や緩衝フッ化水素酸(buffer hydrofluoric acid)などを用いて、電子放出膜付き窒化物半導体103から電子放出膜の層14bを取り除く。その後に、ウエットエッチング後の窒化物半導体の表面にMOCVD法により別の窒化物半導体層17を結晶成長させる。これにより、図1(e)に示す窒化物半導体素子104が形成される。そして、窒化物半導体素子104は、ドライエッチングが行われた窒化物半導体層13の部分を導波路部とする半導体レーザ素子として使用することができる。
After the wet etching step, the electron
以下に、本実施形態における窒化物半導体素子の製造方法が奏する効果を説明する。 Below, the effect which the manufacturing method of the nitride semiconductor device in this embodiment shows is explained.
本実施形態の窒化物半導体素子の製造方法では、電子放出膜付き窒化物半導体103の表面には電子放出膜の層14bが形成されているため、電子放出膜付き窒化物半導体103をエッチング液2に浸漬させると、電子放出膜付き窒化物半導体103内の電子は電子放出膜の層14bを介して窒化物半導体層13からエッチング液2へと放出される。その結果、電子放出膜付き窒化物半導体103の表面には正孔が存在する。また、電子放出膜付き窒化物半導体103にはこのウエットエッチングを行う前にドライエッチングが行われているために、ドライエッチングが行われたp−GaN層13bの表面にはダメージ層15が形成されている。ダメージ層15の電気的特性は内部の窒化物半導体層の電気的特性と異なるため、電子放出膜付き窒化物半導体103の表面付近に存在している正孔はダメージ層15の表面に選択的に集まる。その結果、ダメージ層15に対してウエットエッチングが行われる。すなわち、電子放出膜付き窒化物半導体103をエッチング液2に浸漬させるだけで、ダメージ層15に対してウエットエッチングが行われることとなる。よって、従来のように、ウエットエッチングを行うさいに、窒化物半導体層への外部電圧の印加や窒化物半導体層へのイオン注入などを行う必要はない。窒化物半導体層へ外部電圧を印加しないため、ウエットエッチングの構成が複雑にならないとともに、導線を用いてカソードとバイアス源の−端子とを電気的に接続する手間や導線を用いてアノードとなる半導体層とバイアス源の+端子とを用いて電気的に接続する手間を省くことができる。ここで、窒化物系化合物半導体層に外部電圧を印加しないとは、ウエットエッチングを行うために使用するエッチング液に窒化物系化合物半導体層を浸漬させるだけであることを意味する。また、イオン注入が不要なため、基板または窒化物半導体層にイオンを注入する手間を省くことができ、ウエットエッチングにおける工程数を減らすことができる。
In the nitride semiconductor device manufacturing method of this embodiment, since the electron
また、図1(b)に示すように、ウエットエッチングが行われないパターンが繋がっていなくていくつか離間して存在している場合においても、そのパターンを反映する電子放出膜の層14bが形成された電子放出膜付き窒化物半導体103をエッチング液2に一度浸漬させるだけで、電子放出膜付き窒化物半導体103に対してウエットエッチングを行うことができる。そのため、本実施形態のウエットエッチングの方法は、従来のウエットエッチングの方法に比べ、非常に容易にウエットエッチングを行うことができるとともに、様々なパターンのエッチングを行うことができる。
In addition, as shown in FIG. 1B, even when a pattern that is not wet-etched is not connected and there are some spaced patterns, an electron
また、本実施形態における製造方法では、窒化物半導体10に対してドライエッチングを行ってからウエットエッチングを行うことにより、ドライエッチングの工程において形成されたダメージ層15を除去することができる。そのため、従来の窒化物半導体素子と異なり、窒化物半導体素子104はドライエッチングが行われた窒化物半導体層の部分を半導体素子として利用することが可能となる。例えば、窒化物半導体素子104は、ドライエッチングが行われたp−GaN層13bの部分を導波路部とする半導体レーザ素子として使用することができる。また、窒化物半導体素子104では、AlGaN電流阻止層13aの組成を選択することにより、導波路部とAlGaN電流阻止層13aとの屈折率差を制御することが可能となる。その結果、窒化物半導体素子104は高出力あるいは低雑音の半導体レーザ素子となる。
Further, in the manufacturing method according to the present embodiment, the
また、本実施形態における製造方法では、ドライエッチングを行うために、従来のウエットエッチングではエッチングが困難であったAlを含む層、すなわちAlGaN電流阻止層13aに対して容易にエッチングを行うことができる。そのため、窒化物半導体層13の材質を気にすることなく窒化物半導体素子104を製造できる。また、AlGaN電流阻止層13aなどのAlを含む層を半導体レーザ素子の導波路部として利用することができ、製造された窒化物半導体素子104は半導体素子の利用範囲が広がる。
Further, in the manufacturing method according to the present embodiment, since dry etching is performed, it is possible to easily etch the Al-containing layer, that is, the AlGaN
また、ウエットエッチング工程では、エッチング液2及び電子放出膜付き窒化物半導体103に超音波を照射しながらウエットエッチングを行うため、ウエットエッチング後のp−GaN層13bの表面には結晶欠陥に起因したウィスカー状の凹凸の形成を抑制することができるとともにその表面の荒さ(RMS)を1nm以下にすることができる。そのため、ウエットエッチング後の窒化物半導体層の表面に別の窒化物半導体層17を結晶成長させても、別の窒化物半導体層17の結晶構造はほとんど結晶欠陥を含むことはなく、その結果、製造された半導体素子の性能が悪化することはない。従って、窒化物半導体素子104は、レーザダイオードのような電流狭窄構造を持つ半導体素子としても利用可能である。
Further, in the wet etching process, wet etching is performed while irradiating the
更に、本実施形態において、AlGaN電流阻止層13a及びp−GaN層13bの一部に対してドライエッチングが行われているため、ダメージ層15は、図1(c)に示すように、p−GaN層13bの表面に形成されている。p−GaNなどのp型半導体はもともと正孔を有しているが、その正孔は半導体層の表面には存在していないため、p型半導体層に対してウエットエッチングを行うためには外部電圧の印加が必須要件である(このことに関しては、下記実施形態4におけるエッチングのメカニズムの説明の欄で詳細に記載している)。よって、外部電圧を印加しない本実施形態のウエットエッチングでは、ドライエッチングを行ったことにより形成されたダメージ層15が除去されるのみであり、このダメージ層15よりも下の層の半導体層に対してウエットエッチングを行うことはできない。すなわち、本実施形態では、p−GaN層13bがウエットエッチングのストップ層として作用することとなる。
Further, in this embodiment, since the AlGaN
《発明の実施形態2》
以下、実施形態2を図3及び4に基づいて説明する。なお、図3は、本実施形態におけるエッチング工程を説明する図、図4は本実施形態におけるウエットエッチングの構成を示す図である。また、図3において、図1と同一の構造及び機能を示す部分には図1と同一の符号を付している。また、図4において、図2と同一の構造及び機能を示す部分には図2と同一の符号を付している。
<<
Hereinafter, the second embodiment will be described with reference to FIGS. FIG. 3 is a diagram for explaining an etching process in the present embodiment, and FIG. 4 is a diagram showing a configuration of wet etching in the present embodiment. Also, in FIG. 3, the same reference numerals as those in FIG. In FIG. 4, the same reference numerals as those in FIG.
本実施形態では、上記実施形態1と異なり、窒化物半導体層13の上面の略中央部に導電性膜14を設ける。そして、本実施形態では、上記実施形態1と重複する部分については詳細な説明を省略する。
In the present embodiment, unlike the first embodiment, the
まず、図3(a)に示すように、MOCVD法により、母材基板11上にGaN系緩衝層12を形成後、GaN系緩衝層12上に窒化物半導体層13を形成して、窒化物半導体10を形成する。
First, as shown in FIG. 3A, a GaN-based
次に、図3(b)に示すように、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体10の窒化物半導体層13の上面の略中央部にドライエッチングマスク層14a及び電子放出膜の層14bからなる導電性膜14を形成する。これにより、導電性膜付き窒化物半導体111が形成される。
Next, as shown in FIG. 3 (b), the dry
続いて、図3(b)に示す導電性膜付き窒化物半導体111にドライエッチングを行う。これにより、ドライエッチングマスク層14aが形成されていない窒化物半導体層13の表面部分に対してドライエッチングが行われ、p−GaN層13bの表面にダメージ層15が形成される。
Subsequently, dry etching is performed on the
そして、硝酸溶液を用いて、図3(c)に示すドライエッチング後の窒化物半導体112からドライエッチングマスク層14aのみを除去して、図3(d)に示す電子放出膜付き窒化物半導体113を形成する。その後、図4に示すウエットエッチングを電子放出膜付き窒化物半導体113に行う。これにより、ダメージ層15が電子放出膜付き窒化物半導体113から除去される。
Then, using the nitric acid solution, only the dry
ウエットエッチングの工程が終了し、電子放出膜の層14bを除去した後に、エッチングが行われた窒化物半導体層13の表面に絶縁性膜19を形成する。このとき、絶縁性膜19は、窒化物半導体層13と適当な屈折率差を持つ材質により形成されてもよく、また、窒化物半導体層13の組成とは異なる組成を有する材質により形成されてもよい。その後、エッチングが行われなかった窒化物半導体層13の表面及び絶縁性膜19の表面に、MOCVD法により別の窒化物半導体層17を結晶成長させる。これにより、図3(e)に示す窒化物半導体素子114が形成される。
After the wet etching process is completed and the electron
そして、本実施形態における窒化物半導体素子の製造方法は、上記実施形態1における窒化物半導体素子の製造方法が奏する効果と略同一の効果を奏する。また、本実施形態における窒化物半導体素子114では、電流阻止層19の材質を選択することにより導波路部と電流阻止層19との屈折率差を制御することが可能となる。
And the manufacturing method of the nitride semiconductor element in this embodiment has an effect substantially the same as the effect which the manufacturing method of the nitride semiconductor element in the said
《発明の実施形態3》
以下、実施形態3を図5及び6に基づいて説明する。なお、図5は本実施形態におけるエッチング工程を説明する図であり、図6は本実施形態におけるウエットエッチングの構成を示す図である。また、図5において、図1と同一の構造及び機能を示す部分には図1と同一の符号を付している。また、図6において、図2と同一の構造及び機能を示す部分には図2と同一の符号を付している。
<<
Hereinafter, the third embodiment will be described with reference to FIGS. FIG. 5 is a diagram for explaining an etching process in the present embodiment, and FIG. 6 is a diagram showing a configuration of wet etching in the present embodiment. Further, in FIG. 5, the same reference numerals as those in FIG. Further, in FIG. 6, the same reference numerals as those in FIG.
本実施形態では、上記実施形態1と異なり、導電性膜が単層である。それ以外の点に関しては、本実施形態における製造方法と上記実施形態1における製造方法とは略同一である。そのため、本実施形態では、上記実施形態1と重複する部分については詳細な説明を省略する。 In the present embodiment, unlike the first embodiment, the conductive film is a single layer. In other respects, the manufacturing method in the present embodiment and the manufacturing method in the first embodiment are substantially the same. Therefore, in the present embodiment, detailed description of the same parts as those in the first embodiment is omitted.
まず、図5(a)に示すように、MOCVD法により、母材基板11上にGaN系緩衝層12を形成後、GaN系緩衝層12上に窒化物半導体層23を形成して、窒化物半導体20を形成する。
First, as shown in FIG. 5A, a GaN-based
次に、図5(b)に示すように、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体20の窒化物半導体層23の上面の両端部に導電性膜16を形成する。ここで、導電性膜16は、例えば、NiやPtなどからなる膜であり、ドライエッチングのマスクとしての機能と電子を放出する膜としての機能とを兼ね備えている。これにより、導電性膜付き窒化物半導体121が形成される。
Next, as shown in FIG. 5B, the
続いて、図5(b)に示す導電性膜付き窒化物半導体121にドライエッチングを行う。これにより、導電性膜16が形成されていない窒化物半導体層23の表面部分に対してドライエッチングが行われ、窒化物半導体層23の表面にダメージ層15が形成される。その後、導電性膜16を除去することなく、図6に示すウエットエッチングを、図5(c)に示すドライエッチング後の窒化物半導体122に行う。これにより、ダメージ層15がドライエッチング後の窒化物半導体122から除去される。
Subsequently, dry etching is performed on the
ウエットエッチングの工程が終了し、導電性膜16を除去した後に、エッチングが行われた窒化物半導体層23の表面にMOCVD法により別の窒化物半導体層17を結晶成長させる。これにより、図5(d)に示す窒化物半導体素子123が形成される。
After the wet etching process is completed and the
以下に、本実施形態における窒化物半導体素子の製造方法が奏する効果を説明する。 Below, the effect which the manufacturing method of the nitride semiconductor device in this embodiment shows is explained.
本実施形態における窒化物半導体素子の製造方法は、上記実施形態1における効果に付け加え、以下の効果を奏する。その効果とは、導電性膜16はドライエッチングのマスクとしての機能と電子を放出する膜としての機能とを備えているため、窒化物半導体20にドライエッチングのマスク層と電子放出膜の層とからなる2層を設ける手間が省けるとともに、導電性膜16を2段階に分けて除去する必要はない、ということである。
The manufacturing method of the nitride semiconductor device in the present embodiment has the following effects in addition to the effects in the first embodiment. The effect is that since the
なお、本実施形態における窒化物半導体素子の製造方法を用いて、上記実施形態2に記載の窒化物半導体素子114を製造することもできる。
The
《発明の実施形態4》
以下、実施形態4を図7及び8に基づいて説明する。なお、図7は本実施形態におけるエッチング工程を説明する図であり、図8は本実施形態におけるウエットエッチングの構成を示す図である。また、図7において、図1と同一の構造及び機能を示す部分には図1と同一の符号を付している。また、図8において、図2と同一の構造及び機能を示す部分には図2と同一の符号を付している。
<< Embodiment 4 of the Invention >>
Hereinafter, Embodiment 4 is demonstrated based on FIG.7 and 8. FIG. FIG. 7 is a diagram for explaining an etching process in the present embodiment, and FIG. 8 is a diagram showing a configuration of wet etching in the present embodiment. Further, in FIG. 7, the same reference numerals as those in FIG. Further, in FIG. 8, the same reference numerals as those in FIG. 2 are attached to the portions showing the same structures and functions as those in FIG.
本実施形態では、ドライエッチングにより形成されたダメージ層15をウエットエッチングにより除去するのに付け加え、ダメージ層よりも内部のp型窒化物半導体層33aに対してもウエットエッチングを行う場合を説明する。そして、上記実施形態1と重複する部分については詳細な説明を省略する。
In the present embodiment, a case will be described in which the damaged
まず、図7(a)に示すように、MOCVD法により、母材基板11上にGaN系緩衝層12を形成後、GaN系緩衝層12上に窒化物半導体層33を形成して、窒化物半導体30を形成する。このとき、窒化物半導体層33には、p−GaNなどのp型半導体層33aが形成されている。
First, as shown in FIG. 7A, after the GaN-based
次に、図7(b)に示すように、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体30の窒化物半導体層33の上面の両端部にドライエッチングマスク層14a及び電子放出膜の層14bからなる導電性膜14を形成する。これにより、導電性膜付き窒化物半導体131が形成される。なお、導電性膜14は上記実施形態3に記載した導電性膜16であってもよい。
Next, as shown in FIG. 7B, the dry
続いて、図7(b)に示す導電性膜付き窒化物半導体131にドライエッチングを行う。これにより、ドライエッチングマスク層14aが形成されていないp型半導体層33aの表面部分にドライエッチングが行われ、p型半導体層33aの表面にはダメージ層15が形成される。
Subsequently, dry etching is performed on the
そして、硝酸溶液を用いて、図7(c)に示すドライエッチング後の窒化物半導体132からドライエッチングマスク層14aのみを除去して、図7(d)に示す電子放出膜付き窒化物半導体133を形成する。その後、図8に示すウエットエッチングを電子放出膜付き窒化物半導体133に行う。これにより、ダメージ層15が電子放出膜付き窒化物半導体133から除去される。
Then, using the nitric acid solution, only the dry
ここで、電子放出膜付き窒化物半導体133をエッチング液2に浸漬すると、上記実施形態1に記載したようにドライエッチングにより形成されたダメージ層15を除去することができる。しかし、以下に示すウエットエッチングを行うと、ドライエッチングにより形成されたダメージ層15よりも内部のp型半導体層33aをもエッチングすることができる。そのウエットエッチングの手法を説明する前に、p型半導体層33aがウエットエッチングされるメカニズムを簡単に説明する。
Here, when the
ウエットエッチングを行うためには、半導体層の表面に正孔が存在していることが必要である。p型半導体は元々、多数キャリアとして正孔を有しているが、p型半導体のバンド形状から、その正孔は半導体層内部に存在し半導体層表面には存在していない。しかし導線を用いてアノードとなる窒化物半導体層とバイアス源の+端子とを電気的に接続するとともにカソードとなる白金棒などとバイアス源の−端子とを電気的に接続して、そのアノード及びカソードを水酸化カリウム水溶液などのエッチング液に浸漬させた後に、バイアス源を介して窒化物半導体層に外部電圧を印加すると、p型半導体層のバンド形状が変わる。その結果、p型半導体層表面に正孔が存在可能となり、これによりp型半導体層に対してウエットエッチングが行われることとなる。このとき、窒化物半導体層の内部に存在する電子は、カソードである白金棒を介してエッチング液中に放出されることとなる。具体的な手法を以下に示す。 In order to perform wet etching, it is necessary that holes exist on the surface of the semiconductor layer. A p-type semiconductor originally has holes as majority carriers, but due to the band shape of the p-type semiconductor, the holes exist inside the semiconductor layer and do not exist on the surface of the semiconductor layer. However, using a conductive wire, the nitride semiconductor layer serving as the anode and the positive terminal of the bias source are electrically connected, and the platinum rod serving as the cathode and the negative terminal of the bias source are electrically connected, and the anode and When an external voltage is applied to the nitride semiconductor layer through a bias source after the cathode is immersed in an etching solution such as an aqueous potassium hydroxide solution, the band shape of the p-type semiconductor layer changes. As a result, holes can exist on the surface of the p-type semiconductor layer, whereby wet etching is performed on the p-type semiconductor layer. At this time, electrons existing inside the nitride semiconductor layer are released into the etching solution via the platinum rod as the cathode. The specific method is shown below.
図8に示すように、まず、導線を用いて電子放出膜付き窒化物半導体133の電子放出膜の層14bとバイアス源6の+端子とを接続するとともに白金棒5とバイアス源6の−端子とを接続する。次に、超音波発生器3の中に容器1を入れ、容器1に水酸化カリウム水溶液などのエッチング液2を入れて、電子放出膜付き窒化物半導体133及び白金棒5をエッチング液2に浸す。その後、バイアス源6を介して外部電圧を電子放出膜付き窒化物半導体133に印加する。そして、エッチング液2、電子放出膜付き窒化物半導体133及び白金棒5に、超音波発生器3から発生した超音波を照射する。これにより、ダメージ層15に対してだけではなくp型半導体層33aに対してもウエットエッチングが行われ、エッチング後の半導体層の表面には結晶欠陥に起因したウィスカー状の凹凸が形成されないとともに、その表面の荒さ(RMS)を1nm以下にすることができる。また、電子放出膜付き窒化物半導体133及びエッチング液2に対して紫外線7を照射することにより、ウエットエッチングの速度を若干速くすることができる。
As shown in FIG. 8, first, the electron
なお、母材基板11がSiCのように導電性材質からなる場合には、バイアス源6の+端子を電子放出膜の層14b上ではなく母材基板11上に配線することも可能である。また、本実施形態において、ウエットエッチングを行う半導体層はp型半導体層33aであるため、もともと正孔を有している。そのため、紫外線7の照射は本実施形態におけるウエットエッチングの必須の要件ではないが、電子放出膜付き窒化物半導体133に紫外線7を照射することによりウエットエッチングの進行速度は若干速くなるため、本実施形態においても電子放出膜付き窒化物半導体133に紫外線7を照射しながらウエットエッチングを行うことが好ましい。
When the
以上によりウエットエッチングの工程が終了し、電子放出膜の層14bを除去した後に、ウエットエッチング後の窒化物半導体の表面にMOCVD法により別の窒化物半導体層17を結晶成長させる。これにより、図7(e)に示す窒化物半導体素子134が形成される。
After the wet etching step is completed as described above and the electron
本実施形態における効果は、上記実施形態1における効果に付け加え、ドライエッチングにより形成されたダメージ層15よりも内部のp型窒化物半導体層33aに対してまでウエットエッチングを行うことができる。一般に、ドライエッチングでは、層を特定してエッチングを行うことができない。そのため、所望の層よりも上層の窒化物半導体層に対してドライエッチングが行われた場合には、本実施形態におけるエッチングの方法を行うことにより、所望の層に対してエッチングを行うことができる。逆に、ドライエッチングの工程において所望の層にエッチングを行うことができた場合には、外部電圧の印加を行う必要はなく、上記実施形態1におけるエッチング方法によりエッチングを行うことができる。
In addition to the effect of the first embodiment, the effect of the present embodiment can perform wet etching to the p-type
なお、本実施形態における窒化物半導体素子の製造方法を用いて、上記実施形態2に記載の窒化物半導体素子114を製造することもできる。
The
《発明の実施形態5》
以下、実施形態5を図9及び10に基づいて説明する。なお、図9は本実施形態におけるエッチング工程を説明する図であり、また、図10は本実施形態におけるウエットエッチングの構成を示す図である。また、図9において、図1と同一の構造及び機能を示す部分には図1と同一の符号を付している。また、図10において、図2と同一の構造及び機能を示す部分には図2と同一の符号を付している。
<<
Hereinafter,
本実施形態では、ドライエッチングにより形成されたダメージ層15をウエットエッチングにより除去するのに付け加え、ダメージ層よりも内部のn型窒化物半導体層43aに対してもウエットエッチングを行う場合を説明する。そして、上記実施形態1と重複する部分については詳細な説明を省略する。
In the present embodiment, a case will be described in which the damaged
まず、図9(a)に示すように、MOCVD法により、母材基板11上にGaN系緩衝層12を形成後、GaN系緩衝層12上に窒化物半導体層43を形成して、窒化物半導体40を形成する。このとき、窒化物半導体層43には、n−GaNなどのn型半導体層43aが形成されている。
First, as shown in FIG. 9A, after the GaN-based
次に、図9(b)に示すように、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体40の窒化物半導体層43の上面の両端部にドライエッチングマスク層14a及び電子放出膜の層14bからなる導電性膜14を形成する。これにより、導電性膜付き窒化物半導体141が形成される。なお、導電性膜14は上記実施形態3に記載した導電性膜16であってもよい。
Next, as shown in FIG. 9B, the dry
続いて、図9(b)に示す導電性膜付き窒化物半導体141にドライエッチングを行う。これにより、ドライエッチングマスク層14aが形成されていないn型半導体層43aの表面部分に対してドライエッチングが行われ、n型半導体層43aの表面にはダメージ層15が形成される。
Subsequently, dry etching is performed on the
そして、硝酸溶液を用いて、図9(c)に示すドライエッチング後の窒化物半導体142からドライエッチングマスク層14aのみを除去して、図9(d)に示す電子放出膜付き窒化物半導体143を形成する。その後、図10に示すウエットエッチングを電子放出膜付き窒化物半導体143に行う。これにより、ダメージ層15が電子放出膜付き窒化物半導体143から除去される。
Then, using the nitric acid solution, only the dry
ここで、電子放出膜付き窒化物半導体143をエッチング液2に浸漬すると、上記実施形態1に記載したようにドライエッチングにより形成されたダメージ層15を除去することができる。しかし、以下に示すウエットエッチングを行うと、ドライエッチングにより形成されたダメージ層15よりも内部のn型半導体層43aをもエッチングすることができる。そのウエットエッチングの手法を説明する前に、n型半導体層43aがウエットエッチングされるメカニズムを簡単に説明する。
Here, when the
ウエットエッチングを行うためには、半導体層の表面に正孔が存在していることが必要である。n型半導体層は、元々、正孔を有していない。しかし、n型半導体層のバンドギャップ以上のエネルギーを有する紫外線をn型半導体層に照射すれば、n型半導体層に正孔−電子対が生成される。そして、正孔−電子対が生成されると、n型半導体層のバンド形状から、外部電圧をn型半導体層に印加しなくてもその正孔はn型半導体層の表面に移動していく。その結果、n型半導体層にウエットエッチングが開始されることとなる。そのため、ウエットエッチングをn型半導体層に行うさいには、上記実施形態4のように外部電圧をn型半導体層に印加する必要はなく、紫外線をn型半導体層に照射すればよい。以下に、具体的なウエットエッチングの方法を示す。 In order to perform wet etching, it is necessary that holes exist on the surface of the semiconductor layer. The n-type semiconductor layer originally has no holes. However, when the n-type semiconductor layer is irradiated with ultraviolet rays having energy equal to or higher than the band gap of the n-type semiconductor layer, hole-electron pairs are generated in the n-type semiconductor layer. When the hole-electron pair is generated, the holes move to the surface of the n-type semiconductor layer from the band shape of the n-type semiconductor layer without applying an external voltage to the n-type semiconductor layer. . As a result, wet etching is started on the n-type semiconductor layer. Therefore, when wet etching is performed on the n-type semiconductor layer, it is not necessary to apply an external voltage to the n-type semiconductor layer as in the fourth embodiment, and the n-type semiconductor layer may be irradiated with ultraviolet rays. A specific wet etching method will be described below.
図10に示すように、まず、超音波発生器3の中に容器1を入れ、容器1に水酸化カリウム水溶液などのエッチング液2を入れて、電子放出膜付き窒化物半導体143をエッチング液2に浸す。次に、365nm以下に中心波長を有する紫外線7を電子放出膜付き窒化物半導体143及びエッチング液2に照射する。これにより、ダメージ層15に対してだけでなくn型半導体層43aに対してもウエットエッチングが行われる。そして、紫外線7を電子放出膜付き窒化物半導体143に照射しながら、超音波発生器3から発生した超音波をエッチング液2及び電子放出膜付き窒化物半導体143に照射する。これにより、n型半導体層43aに対してウエットエッチングが行われ、エッチング後のn型半導体層43aの表面には結晶欠陥に起因したウィスカー状の凹凸が形成されないとともに、その表面の荒さ(RMS)を1nm以下にすることができる。
As shown in FIG. 10, first, the
なお、この場合、図8に示すように、電子放出膜付き窒化物半導体143に外部電圧を印加させながらウエットエッチングを行うと、ウエットエッチングの速度を速くすることができる。
In this case, as shown in FIG. 8, when wet etching is performed while applying an external voltage to the
以上によりウエットエッチングの工程が終了し、電子放出膜の層14bを除去した後に、エッチング後の窒化物半導体の表面にMOCVD法により別の窒化物半導体層17を結晶成長させる。これにより、図9(e)に示す窒化物半導体素子144が形成される。
Thus, after the wet etching process is completed and the electron
本実施形態における効果は、n型半導体をエッチングすることができるという点以外は、上記実施形態4における効果と同一である。 The effect in the present embodiment is the same as that in the fourth embodiment except that the n-type semiconductor can be etched.
《発明の実施形態6》
以下、実施形態6を図11及び12に基づいて説明する。なお、図11は本実施形態におけるエッチングの工程を説明する図、図12は本実施形態におけるウエットエッチングの構成を示す図である。また、図11において、図1と同一の物質及び機能を示す部分には図1と同一の符号を付している。また、図12において、図2と同一の物質及び機能を示す部分には図2と同一の符号を付している。
Hereinafter, the sixth embodiment will be described with reference to FIGS. FIG. 11 is a diagram for explaining an etching process in the present embodiment, and FIG. 12 is a diagram showing a configuration of wet etching in the present embodiment. In FIG. 11, the same reference numerals as those in FIG. 1 are assigned to the same substances and functions as those in FIG. In FIG. 12, the same reference numerals as those in FIG. 2 are assigned to the same substances and functions as those in FIG.
本実施形態では、上記実施形態1と異なり、ドライエッチングを行うことなくウエットエッチングのみを行うことにより窒化物半導体素子を製造する方法である。 Unlike the first embodiment, the present embodiment is a method of manufacturing a nitride semiconductor device by performing only wet etching without performing dry etching.
まず、図11(a)に示すように、MOCVD法により、母材基板11上にGaN系緩衝層12を形成後、GaN系緩衝層12上に窒化物半導体層53を形成して、窒化物半導体50を形成する。
First, as shown in FIG. 11A, after the GaN-based
ここで、窒化物半導体層53は、GaN、AlN、InN及びそれらの混晶からなる。そして、窒化物半導体層53は、InGaN MQWからなる活性層及びn−AlGaN電流阻止層53aを含むn−AlGaN/p−GaN/InGaN MQW/n−GaNである。詳細には、窒化物半導体層53は、GaN系緩衝層12の表面にn−GaN層及び活性層のInGaN MQWが形成され(図11(a)には1層53cとして表記している)、その層の上にはp−GaN層53bが形成され、p−GaN層53bの上にはn−AlGaN電流阻止層53aが形成されている。なお、ここでは、n−GaN層、n−AlGaN層(クラッド層)及びn−GaN層(ガイド層)の順に積層されてなる層をn−GaN層と称している。そして、n−AlGaN電流阻止層53aの膜厚は50nm以上300nm以下であることが好ましく、p−GaN層53bの膜厚は20nm以上200nm以下であることが好ましい。最も好ましくは、n−AlGaN電流阻止層53aの膜厚は150nmであり、p−GaN層53bの膜厚は125nmであり、n−GaN層の膜厚は4350nmであり、このn−GaN層を構成しているn−GaN層(ガイド層)の膜厚は150nmであり、このn−GaN層を構成しているn−AlGaN層(クラッド層)の膜厚は1200nmであり、このn−GaN層を構成しているn−GaN層の膜厚は3000nmである。そして、p−GaN層53bは、後述のウエットエッチングにおいて、ウエットエッチングのストップ層として機能する。また、窒化物半導体層53の活性層は、InGaN SQWでもかまわない。
Here, the
次に、図11(b)に示すように、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体50の窒化物半導体層53の上面の両端部に、Ti及びPtの順に積層させて電子放出膜の層54bを形成する。これにより、電子放出膜付き窒化物半導体151が形成される。なお、電子放出膜の層54bは、Ti及びPtからなる膜に限られるわけではなく、上記実施形態1に記載した他の膜を用いて形成されても構わない。
Next, as shown in FIG. 11B, electron emission is performed by stacking Ti and Pt in this order on both ends of the upper surface of the
続いて、図12に示すウエットエッチングを電子放出膜付き窒化物半導体151に行う。本実施形態におけるウエットエッチングを行うためには、まず、超音波発生器3の中に容器1を入れ、容器1に水酸化カリウム水溶液などのエッチング液2を入れて、電子放出膜付き窒化物半導体151をエッチング液2に浸す。そして、紫外線7を電子放出膜付き窒化物半導体151に照射しながら、超音波発生器3から発生した超音波をエッチング液2及び電子放出膜付き窒化物半導体151に照射する。これにより、n−AlGaN電流阻止層53aに対してウエットエッチングが行われる。
Subsequently, wet etching shown in FIG. 12 is performed on the
このとき、上記実施形態5に記載したn型半導体層のウエットエッチングのメカニズムにより、n−AlGaN電流阻止層53aはウエットエッチングされる。具体的に以下に示す。
At this time, the n-AlGaN
n−AlGaN電流阻止層53aは、元々、正孔を有していない。しかし、電子放出膜付き窒化物半導体151の表面に紫外線7を照射することにより、n−AlGaN電流阻止層53a中に正孔−電子対が生成される。このとき、電子放出膜付き窒化物半導体151の表面の一部には電子放出膜の層54bが形成されているため、生成された電子は電子放出膜の層54bを介してn−AlGaN電流阻止層53aからエッチング液2へ放出される。また、生成された正孔はn−AlGaN電流阻止層53aの表面に存在しており、この正孔とエッチング液2とが反応することによりn−AlGaN電流阻止層53aがウエットエッチングされる。そして、本実施形態の構成では、n−AlGaN電流阻止層53aの下層はp−GaN層53bであるため、電子放出膜の層54bが形成されていないn−AlGaN電流阻止層53aの部分が全てウエットエッチングされると、p−GaN層53bが露出する。ここで、一般に、p型半導体層とn型半導体層とでは半導体層の表面付近におけるバンド形状が異なり、正孔はp型半導体層の表面には存在できない(上記実施形態4を参照)。従って、本実施形態のウエットエッチングでは、p−GaN層53bに対してウエットエッチングが行われることはない。すなわち、p−GaN層53bが、ウエットエッチングのストップ層として機能する。これにより、本実施形態におけるエッチングの方法では、n−AlGaN電流阻止層53aの厚み分だけn−AlGaN電流阻止層53aをエッチングすることができ、その結果、半導体素子を設計通りに精度良く作製することができる。
The n-AlGaN
以上によりウエットエッチングの工程が終了し、電子放出膜の層54bを除去した後に、エッチング後の窒化物半導体の表面にMOCVD法により別の窒化物半導体層17を結晶成長させる。これにより、図11(c)に示す窒化物半導体素子152が形成される。そして、窒化物半導体素子152は、ウエットエッチングが行われた窒化物半導体層53の部分を導波路部とする半導体レーザ素子として使用できる。
Thus, after the wet etching process is completed and the electron
本実施形態におけるエッチングの方法では、n−AlGaN電流阻止層53aのみを選択的にウエットエッチングすることができる。そのため、n−AlGaN電流阻止層53aより下に位置する活性層に、オーバーエッチングによるダメージを与えてしまう虞はなく、n−AlGaN電流阻止層53aの下層のp−GaN層53bの膜厚を薄くすることができる。よって、このエッチング方法を用いて半導体レーザ素子を製造すれば、高出力な半導体レーザ素子を歩留まり良く作製することができる。
In the etching method according to this embodiment, only the n-AlGaN
《発明の実施形態7》
以下、実施形態7を図13及び14に基づいて詳細に説明する。なお、図13は本実施形態におけるエッチングの工程を説明する図、図14は本実施形態におけるウエットエッチングの構成を示す図である。また、図13において、図1と同一の物質及び機能を示す部分には図1と同一の符号を付している。図14において、図2と同一の物質及び機能を示す部分には図2と同一の符号を付している。
<< Embodiment 7 of the Invention >>
Hereinafter, the seventh embodiment will be described in detail with reference to FIGS. FIG. 13 is a diagram for explaining an etching process in the present embodiment, and FIG. 14 is a diagram showing a configuration of wet etching in the present embodiment. Further, in FIG. 13, the same reference numerals as those in FIG. In FIG. 14, the same reference numerals as those in FIG.
上記実施形態1から6では、半導体レーザに用いるレーザ素子として使用する場合の窒化物半導体素子の製造方法を説明した。本実施形態では、二次元電子ガスを形成するヘテロ構造を持つ電界効果型トランジスタ(heterostructure field-effect transistor 以下単に「HFET」と記す。)に利用する場合の窒化物半導体素子の製造方法を説明する。なお、上記実施形態1におけるエッチング工程と重複する部分については、詳細な説明を省略する。 In the first to sixth embodiments, the method for manufacturing a nitride semiconductor device when used as a laser device used in a semiconductor laser has been described. In the present embodiment, a method for manufacturing a nitride semiconductor device when used in a heterostructure field-effect transistor (hereinafter simply referred to as “HFET”) that forms a two-dimensional electron gas will be described. . Note that a detailed description of portions overlapping the etching process in the first embodiment is omitted.
まず、図13(a)に示すように、MOCVD法により母材基板11上にGaN系緩衝層12を形成する。そして、GaN系緩衝層12上に、GaN電子走行層63a、AlGaN電子供給層63b及びAlGaInNキャップ層63cの順に積層して窒化物半導体層63を形成する。これにより、窒化物半導体60を形成することができる。ここで、AlGaN電子供給層63bにおけるAl組成は25%であり、AlGaInNキャップ層63cにおけるAl組成はその値よりも小さい。また、AlGaN電子供給層63bには2×1018cm-3のSiがn型のドーパントとして添加され、AlGaInNキャップ層63cには5×1018cm-3のSiがn型のドーパントとして添加されている。すなわち、AlGaN電子供給層63b及びAlGaInNキャップ層63cはn型の半導体である。そして、GaN電子走行層63aとAlGaN電子供給層63bとの界面には、二次元電子ガス64が形成されている。
First, as shown in FIG. 13A, a GaN-based
次に、図13(b)に示すように、蒸着及び通常のリソグラフィ技術を用いて、窒化物半導体60の窒化物半導体層63のAlGaInNキャップ層63cの上面の両端部に、ドライエッチングマスク層14a及び電子放出膜の層14bとで構成される導電性膜14を形成する。これにより、導電性膜付き窒化物半導体161が形成される。なお、導電性膜14は、上記実施形態3に記載した導電性膜16を用いてもよい。
Next, as shown in FIG. 13B, the dry
続いて、図13(b)に示す導電性膜付き窒化物半導体161にドライエッチングを行う。これにより、ドライエッチングマスク層14aが形成されていないAlGaInNキャップ層63cの表面部分にドライエッチングが行われ、AlGaInNキャップ層63cの表面にダメージ層15が形成される。
Subsequently, dry etching is performed on the
そして、硝酸溶液を用いて、ドライエッチング後の窒化物半導体からドライエッチングマスク層14aのみを除去して、図13(c)に示す電子放出膜付き窒化物半導体162を形成する。その後、図14に示すウエットエッチングを電子放出膜付き窒化物半導体162に行う。これにより、ダメージ層15が電子放出膜付き窒化物半導体163から除去され、図13(d)に示すウエットエッチング後の窒化物半導体163が形成される。
Then, using a nitric acid solution, only the dry
以上によりウエットエッチングの工程が終了し、ウエットエッチング後の窒化物半導体163から電子放出膜の層14bを除去した後に、エッチングされていないAlGaInNキャップ層63c上にソース電極66及びドレイン電極67を形成し、ドライエッチングを行ったことにより形成された凹部のAlGaN電子供給層63b上にゲート電極68を形成する。このとき、ソース電極66は図13(d)の左側に設けられ、ドレイン電極67は図13(d)の右側に設けられる、これにより、図13(e)に示す窒化物半導体素子164を製造でき、スイッチング用のHFETとして利用できる。
Thus, the wet etching process is completed, and after the electron
ここで、窒化物半導体素子164におけるスイッチング用のHFETの動作方法を説明する。GaN電子走行層63aとAlGaN電子供給層63bとの界面には、AlGaNのバンドギャップとGaNのバンドギャップとの差によるエネルギーギャップと、格子不整合によるピエゾ効果による内部電界とが存在する。その結果、AlGaN電子供給層63bの電子は、GaN電子走行層63aとAlGaN電子供給層63bとの界面近くに局在し、二次元電子ガス64を形成する。この二次元電子ガス64の濃度はGaN電子走行層63aとAlGaN電子供給層63bとの界面に存在する内部電界の大きさにより決まるため、ゲート電極68に電圧を印加してその内部電界を変化させると、二次元電子ガス64の濃度を制御できる。ゲート電極68に電圧を印加してその内部電界を大きくすると、二次元電子ガス64の濃度が高くなり、ソース電極66とドレイン電極67との間に電流が流れ、スイッチはON状態となる。ゲート電極68に逆向きの電界を印加すると、その内部電界は小さくなり、二次元電子ガス64の濃度は低くなる。そのため、電流は流れにくくなり、スイッチはOFF状態となる。以上より、ゲート電極68にかかる電圧を制御することにより、ソース電極66及びドレイン電極67に流れる電流を制御することができ、その結果、窒化物半導体素子164をスイッチング用のHFETとして利用できる。なお、ソース電極66及びドレイン電極67は、図13(e)に示す形態に限定されるのではなく、紙面上において右側にソース電極66を設け左側にドレイン電極57を設けてもよい。
Here, an operation method of the switching HFET in the
最後に、本実施形態における窒化物半導体素子164の製造方法が奏する効果を述べる。窒化物半導体にドライエッチングを行うと、ダメージ層15が窒化物半導体表面に形成される。これまで、このダメージ層15を除去する方法は提案されていなかったため、ドライエッチングを行った部分にゲート電極68などを設けると、ダメージ層15が形成されているためにリーク電流が発生してしまう。その結果、従来の方法により製造されたトランジスタの性能は悪かった。しかし、本実施形態では、導電性膜14をマスクとしてドライエッチングを行った後にウエットエッチングを行うことによりダメージ層15が除去されるため、ドライエッチングを行った窒化物半導体層63の表面にゲート電極68を設けても、ダメージ層15が除去されているためにリーク電流を抑制することができる。その結果、性能の良いトランジスタを製造することができる。更に、本実施形態では、窒化物半導体素子164に設けられたゲート電極68にかかる電圧を変化させることにより、二次元電子ガス64における電子濃度を変化させることができるため、窒化物半導体素子164はスイッチング用のHFETとして利用可能である。そして、上記実施形態1において得られる効果、すなわち、ウエットエッチングの構成を単純にすることができること及び製造後の窒化物半導体素子の表面の粗さを1nm以下にすることができることは、本実施形態における製造方法においても得ることができる。
Finally, the effects exhibited by the method for manufacturing the
《その他の実施形態》
上記実施形態1から7に記載のドライエッチングは、公知のいずれのドライエッチングをも適用できる。
<< Other Embodiments >>
Any known dry etching can be applied to the dry etching described in the first to seventh embodiments.
上記実施形態1から6ではInGaN活性層を含む窒化物半導体多層膜を用いた半導体レーザについて記載し、上記実施形態7では二次元電子ガスを形成するヘテロ構造を持つHFETについて記載したが、本発明である窒化物半導体素子の製造方法はこれらのプロセスのみに限定されるものではなく、他の窒化物半導体を用いたデバイス、例えば、LED(Light Emitting Diode)などの発光デバイスやHBT(Heterojunction Bipolar Transistor)などの電子デバイスにも適用可能であることはいうまでもない。 In the first to sixth embodiments, a semiconductor laser using a nitride semiconductor multilayer film including an InGaN active layer is described. In the seventh embodiment, an HFET having a heterostructure that forms a two-dimensional electron gas is described. The method of manufacturing the nitride semiconductor device is not limited to these processes, but other nitride semiconductor devices such as light emitting devices such as LEDs (Light Emitting Diodes) and HBTs (Heterojunction Bipolar Transistors). Needless to say, the present invention can also be applied to electronic devices.
上記実施形態6及び7におけるウエットエッチングの方法については、上記実施形態1に記載したウエットエッチングに限定されることはなく、上記実施形態4に記載したウエットエッチングを行うことができる。その際は、上記実施形態4に記載した効果を得ることができる。 The wet etching method in the sixth and seventh embodiments is not limited to the wet etching described in the first embodiment, and the wet etching described in the fourth embodiment can be performed. In that case, the effect described in the fourth embodiment can be obtained.
本発明の窒化物半導体素子の製造方法は、窒化物半導体を用いた電流狭窄構造や導波路構造を持つ発光素子、典型的には、可視からや紫外域のレーザダイオードやLEDなどの製造方法として有用である。また、窒化物半導体を用いた二次元電子ガス層を持つ高速トランジスタなどの製造方法としても有用である。 The method for manufacturing a nitride semiconductor device of the present invention is a method for manufacturing a light-emitting device having a current confinement structure or a waveguide structure using a nitride semiconductor, typically a laser diode or LED in the visible or ultraviolet region. Useful. It is also useful as a method for manufacturing a high-speed transistor having a two-dimensional electron gas layer using a nitride semiconductor.
2 エッチング液
3 超音波発生器
13、23、33、43、53、63 窒化物半導体層
14、16 導電性膜
14a ドライエッチングマスク層
14b 電子放出膜の層
15 ダメージ層
17 別の窒化物半導体層
104、114、123、134、144、152、164 窒化物半導体素子
2
Claims (14)
前記窒化物系化合物半導体層の表面の一部にエッチングマスクとしての導電性膜を形成する工程と、
前記窒化物系化合物半導体層に対してドライエッチングを行う工程と、
前記導電性膜を介して前記窒化物系化合物半導体層から外部に電子を放出させて、前記窒化物系化合物半導体層に対してウエットエッチングを行う工程と、
を含む、窒化物系化合物半導体素子の製造方法。 Forming a nitride compound semiconductor layer on a base material substrate;
Forming a conductive film as an etching mask on a part of the surface of the nitride-based compound semiconductor layer;
Performing dry etching on the nitride-based compound semiconductor layer;
Emitting electrons from the nitride compound semiconductor layer to the outside through the conductive film, and performing wet etching on the nitride compound semiconductor layer;
The manufacturing method of the nitride type compound semiconductor element containing this.
前記窒化物系化合物半導体層の表面の一部に、最上層にドライエッチングマスク層を有する多層からなる導電性膜を形成する工程と、
前記窒化物系化合物半導体層に対してドライエッチングを行う工程と、
前記ドライエッチングマスク層を除去する工程と、
前記導電性膜を介して前記窒化物系化合物半導体層から外部に電子を放出させて、前記窒化物系化合物半導体層に対してウエットエッチングを行う工程と、
を含む、窒化物系化合物半導体素子の製造方法。 Forming a nitride compound semiconductor layer on a base material substrate;
Forming a multi-layered conductive film having a dry etching mask layer as an uppermost layer on a part of the surface of the nitride-based compound semiconductor layer;
Performing dry etching on the nitride-based compound semiconductor layer;
Removing the dry etching mask layer;
Emitting electrons from the nitride compound semiconductor layer to the outside through the conductive film, and performing wet etching on the nitride compound semiconductor layer;
The manufacturing method of the nitride type compound semiconductor element containing this.
前記ウエットエッチングの工程では、少なくとも前記ダメージ層を除去する、請求項1または2に記載の窒化物系化合物半導体素子の製造方法。 In the dry etching step, a damage layer is formed on the nitride compound semiconductor layer,
The method for manufacturing a nitride-based compound semiconductor device according to claim 1, wherein at least the damaged layer is removed in the wet etching step.
前記窒化物系化合物半導体層の表面の一部に、当該窒化物系化合物半導体層から外部に電子を放出させる電子放出膜としての導電性膜を形成する工程と、
前記導電性膜を介して前記窒化物系化合物半導体層から外部に電子を放出させ、当該導電性膜に対して外部電圧を印加することなく、前記窒化物系化合物半導体層に対してウエットエッチングを行う工程と、
を含む、窒化物系化合物半導体素子の製造方法。 Forming a nitride compound semiconductor layer on a base material substrate;
Forming a conductive film as an electron emission film for emitting electrons to the outside from the nitride compound semiconductor layer on a part of the surface of the nitride compound semiconductor layer;
Electrons are emitted from the nitride compound semiconductor layer to the outside through the conductive film, and wet etching is performed on the nitride compound semiconductor layer without applying an external voltage to the conductive film. A process of performing;
The manufacturing method of the nitride type compound semiconductor element containing this.
前記ウエットエッチングの工程において、前記p型窒化物系化合物半導体層はウエットエッチングのストップ層である、請求項7に記載の窒化物系化合物半導体素子の製造方法。 The nitride compound semiconductor layer is formed of a plurality of layers, the uppermost layer being an n-type nitride compound semiconductor layer and the lower layer being a p-type nitride compound semiconductor layer. And
8. The method of manufacturing a nitride-based compound semiconductor element according to claim 7, wherein, in the wet etching step, the p-type nitride-based compound semiconductor layer is a wet-etching stop layer.
前記複数の層は、それぞれ元素構成比の異なる複数の窒化物系半導体で形成されている、請求項1から10のいずれか一つに記載の窒化物系化合物半導体素子の製造方法。 The nitride compound semiconductor layer is formed of a plurality of layers,
11. The method for manufacturing a nitride-based compound semiconductor element according to claim 1, wherein the plurality of layers are each formed of a plurality of nitride-based semiconductors having different elemental composition ratios. 11.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365411A JP4314188B2 (en) | 2003-12-24 | 2004-12-17 | Method of manufacturing nitride compound semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427183 | 2003-12-24 | ||
JP2004365411A JP4314188B2 (en) | 2003-12-24 | 2004-12-17 | Method of manufacturing nitride compound semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005210089A true JP2005210089A (en) | 2005-08-04 |
JP4314188B2 JP4314188B2 (en) | 2009-08-12 |
Family
ID=34913999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365411A Expired - Fee Related JP4314188B2 (en) | 2003-12-24 | 2004-12-17 | Method of manufacturing nitride compound semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4314188B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116057A (en) * | 2005-10-24 | 2007-05-10 | Sumitomo Electric Ind Ltd | Semiconductor element manufacturing method, semiconductor element, semiconductor laser, surface light-emitting element, and optical waveguide |
WO2007072871A1 (en) * | 2005-12-21 | 2007-06-28 | Rohm Co., Ltd. | Method for manufacturing nitride semiconductor light emitting element |
JP2007207981A (en) * | 2006-02-01 | 2007-08-16 | Rohm Co Ltd | Method of manufacturing nitride semiconductor light-emitting device |
JP2008010461A (en) * | 2006-06-27 | 2008-01-17 | Sharp Corp | Hetero-junction field effect transistor, and manufacturing method of hetero-junction field effect transistor |
JP2008041853A (en) * | 2006-08-04 | 2008-02-21 | Casio Comput Co Ltd | Method of processing semiconductor thin film, method of manufacturing semiconductor device, and semiconductor device |
JP2008147547A (en) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | Manufacturing method of nitride semiconductor laser device and nitride semiconductor laser device |
JP2008226962A (en) * | 2007-03-09 | 2008-09-25 | Sumitomo Chemical Co Ltd | Semiconductor light-emitting element and manufacturing method therefor |
WO2018066289A1 (en) * | 2016-10-03 | 2018-04-12 | Jsr株式会社 | Semiconductor element substrate, etching method, and etching solution |
JP2018512722A (en) * | 2015-02-18 | 2018-05-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Method for manufacturing an electronic component |
CN113053744A (en) * | 2019-12-27 | 2021-06-29 | 株式会社日立高新技术 | Method for manufacturing semiconductor device |
JP2021108368A (en) * | 2019-12-27 | 2021-07-29 | 株式会社日立ハイテク | Manufacturing method of semiconductor device |
-
2004
- 2004-12-17 JP JP2004365411A patent/JP4314188B2/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116057A (en) * | 2005-10-24 | 2007-05-10 | Sumitomo Electric Ind Ltd | Semiconductor element manufacturing method, semiconductor element, semiconductor laser, surface light-emitting element, and optical waveguide |
WO2007072871A1 (en) * | 2005-12-21 | 2007-06-28 | Rohm Co., Ltd. | Method for manufacturing nitride semiconductor light emitting element |
JP2007173465A (en) * | 2005-12-21 | 2007-07-05 | Rohm Co Ltd | Manufacturing method of nitride semiconductor light-emitting element |
JP2007207981A (en) * | 2006-02-01 | 2007-08-16 | Rohm Co Ltd | Method of manufacturing nitride semiconductor light-emitting device |
JP2008010461A (en) * | 2006-06-27 | 2008-01-17 | Sharp Corp | Hetero-junction field effect transistor, and manufacturing method of hetero-junction field effect transistor |
JP2008041853A (en) * | 2006-08-04 | 2008-02-21 | Casio Comput Co Ltd | Method of processing semiconductor thin film, method of manufacturing semiconductor device, and semiconductor device |
JP2008147547A (en) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | Manufacturing method of nitride semiconductor laser device and nitride semiconductor laser device |
JP2008226962A (en) * | 2007-03-09 | 2008-09-25 | Sumitomo Chemical Co Ltd | Semiconductor light-emitting element and manufacturing method therefor |
US10290997B2 (en) | 2015-02-18 | 2019-05-14 | Osram Opto Semiconductors Gmbh | Method of producing an electronic component |
JP2018512722A (en) * | 2015-02-18 | 2018-05-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Method for manufacturing an electronic component |
WO2018066289A1 (en) * | 2016-10-03 | 2018-04-12 | Jsr株式会社 | Semiconductor element substrate, etching method, and etching solution |
CN113053744A (en) * | 2019-12-27 | 2021-06-29 | 株式会社日立高新技术 | Method for manufacturing semiconductor device |
JP2021108368A (en) * | 2019-12-27 | 2021-07-29 | 株式会社日立ハイテク | Manufacturing method of semiconductor device |
JP7085608B2 (en) | 2019-12-27 | 2022-06-16 | 株式会社日立ハイテク | Manufacturing method of semiconductor device |
TWI797525B (en) * | 2019-12-27 | 2023-04-01 | 日商日立全球先端科技股份有限公司 | Manufacturing method of semiconductor device |
US11756793B2 (en) | 2019-12-27 | 2023-09-12 | Hitachi High-Tech Corporation | Semiconductor device manufacturing method |
CN113053744B (en) * | 2019-12-27 | 2024-03-22 | 株式会社日立高新技术 | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4314188B2 (en) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8076685B2 (en) | Nitride semiconductor device having current confining layer | |
US7148149B2 (en) | Method for fabricating nitride-based compound semiconductor element | |
JP2008211228A (en) | Manufacturing method for nitride semiconductor device | |
JP2008263214A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
WO2004001920A1 (en) | GaN SEMICONDUCTOR DEVICE | |
JP2009049395A (en) | Group iii nitride-based compound semiconductor light emitting element | |
JP2011501398A (en) | Semiconductor layer structure | |
WO2006109418A1 (en) | Semiconductor light-emitting device | |
JP4314188B2 (en) | Method of manufacturing nitride compound semiconductor device | |
JP2000164926A (en) | Selective etching of compound semiconductor, selective etching of nitride compound semiconductor, and semiconductor device and its manufacture | |
TW202143510A (en) | Ultraviolet led and fabricating method therefor | |
JP2010287714A (en) | Nitride semiconductor device | |
JP2012517104A (en) | Photoelectrochemical etching for laser facets | |
JP2010287805A (en) | Nitride semiconductor device, and method for manufacturing the same | |
JP4151560B2 (en) | Manufacturing method of semiconductor device | |
US8481411B2 (en) | Method of manufacturing a semiconductor substrate having a cavity | |
JP2007184644A (en) | Semiconductor device and method of manufacturing same | |
JP2007036266A (en) | Nitride based semiconductor element and method for manufacturing the same | |
TW202228194A (en) | Method of separating plurality of led structures from wafer | |
JP2007088008A (en) | Nitride semiconductor device and method of manufacturing same | |
JP2022104770A (en) | Semiconductor substrate, manufacturing method of semiconductor substrate, manufacturing apparatus of semiconductor substrate, electronic component, and electronic equipment | |
JP2008010581A (en) | Semiconductor light emitting element, and its manufacturing method | |
JP2000232094A (en) | Dry etching method for compound semiconductor and compound semiconductor element | |
JP2008282836A (en) | Semiconductor laser device and manufacturing method of nitride semiconductor device | |
JP2007116192A (en) | Nitride-based semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4314188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |