JP2007184644A - Semiconductor device and method of manufacturing same - Google Patents

Semiconductor device and method of manufacturing same Download PDF

Info

Publication number
JP2007184644A
JP2007184644A JP2007096086A JP2007096086A JP2007184644A JP 2007184644 A JP2007184644 A JP 2007184644A JP 2007096086 A JP2007096086 A JP 2007096086A JP 2007096086 A JP2007096086 A JP 2007096086A JP 2007184644 A JP2007184644 A JP 2007184644A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
semiconductor device
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007096086A
Other languages
Japanese (ja)
Inventor
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007096086A priority Critical patent/JP2007184644A/en
Publication of JP2007184644A publication Critical patent/JP2007184644A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To form a narrow current path in a semiconductor device which uses a group III-V nitride semiconductor without giving damage to an exposed area of each active region. <P>SOLUTION: A light emitting layer 12 made of a group III-V nitride semiconductor is formed between a first semiconductor layer 11 made of an n-type group III-V nitride semiconductor and a second semiconductor layer 13 made of a p-type group III-V nitride semiconductor. On both sides of the second semiconductor layer 13, oxidized regions 13a which are oxidized portions of the second semiconductor layer 13 are formed with a spacing between them in the direction parallel to the plane of the light emitting layer 12. The second semiconductor layer 13 including the oxidized regions 13a is entirely covered with a p-electrode 14, and an n-electrode 15 is formed on the other side of the second semiconductor layer 13 in the first semiconductor layer 11. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、短波長発光ダイオード素子又は短波長半導体レーザ素子等の半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device such as a short wavelength light emitting diode element or a short wavelength semiconductor laser element, and a manufacturing method thereof.

III-Ｖ族窒化物半導体からなる半導体材料は、広い禁制帯幅を持つという特徴を生かして、発光デバイス、すなわち、青色、緑色又は白色という可視領域の発光光を出力可能な発光ダイオード素子や短波長半導体レーザ素子に応用することができる。なかでも、発光ダイオード素子は、大型ディスプレイ装置及び交通信号機等で既に実用化されており、さらに、蛍光材料を励起することにより白色光を発光する白色発光ダイオード素子は、電球又は蛍光管等の従来の照明器具との置き換えが期待されている。また、半導体レーザ素子についても、青紫色レーザ光による高密度で且つ大容量の光ディスク装置用として、サンプル出荷及び少量生産のレベルにまで達している。   A semiconductor material made of a III-V nitride semiconductor takes advantage of the feature of having a wide forbidden band width, and thus a light-emitting device, that is, a light-emitting diode element capable of outputting light in the visible region of blue, green, or white or short. It can be applied to a wavelength semiconductor laser element. Among them, the light-emitting diode element has already been put into practical use in large display devices, traffic signals, and the like. Further, a white light-emitting diode element that emits white light by exciting a fluorescent material is a conventional light bulb or fluorescent tube. It is expected to replace the lighting fixtures. In addition, semiconductor laser elements have also reached the level of sample shipment and low-volume production for high-density and large-capacity optical disk devices using blue-violet laser light.

これまで、III-Ｖ族窒化物半導体、いわゆる窒化ガリウム（ＧａＮ）系半導体は、他のワイドギャップ半導体と同様に、結晶の成長が困難であったが、近年、有機金属気相成長法を中心とする結晶成長技術が大きく進展したため、青色等の短波長光を発光可能な発光ダイオード素子が実用化されるに至っている。   Until now, III-V nitride semiconductors, so-called gallium nitride (GaN) -based semiconductors, like other wide-gap semiconductors, have been difficult to grow crystals. As a result, the light-emitting diode element capable of emitting blue or other short-wavelength light has been put into practical use.

また、窒化ガリウム系半導体は、窒化ガリウムからなる基板の作製が困難であるため、シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）で用いられているような、その上に成長する半導体層（エピタキシャル成長層）と同一の組成を持つ基板上に結晶成長することができない。このため、一般には、エピタキシャル成長層と異なる組成を持つ基板、例えばサファイアからなる基板上に結晶成長する、いわゆるヘテロエピタキシャル成長が行なわれている。   In addition, since it is difficult to manufacture a substrate made of gallium nitride, a semiconductor layer (epitaxial growth layer) grown on the gallium nitride semiconductor, such as used in silicon (Si) or gallium arsenide (GaAs), is difficult. ) Cannot grow on a substrate having the same composition as). For this reason, in general, so-called heteroepitaxial growth is performed in which crystal growth is performed on a substrate having a composition different from that of the epitaxial growth layer, for example, a substrate made of sapphire.

その結果、現在のところ、最も優れたデバイス特性を示しているのがサファイア基板上に成長した窒化ガリウム半導体層であり、この場合のエピタキシャル成長層の結晶欠陥密度は１×１０７ ｃｍ−２程度である。しかしながら、サファイアは絶縁性であるために、サファイアからなる基板上にｐｎ接合を含むデバイスを形成するには、エピタキシャル成長後、ｐ型半導体層又はｎ型半導体層を選択的に除去し、基板の主面側にｐ側電極及びｎ側電極を形成する必要がある。 As a result, the gallium nitride semiconductor layer grown on the sapphire substrate exhibits the most excellent device characteristics at present, and the crystal defect density of the epitaxial growth layer in this case is about 1 × 10 7 cm −2 . is there. However, since sapphire is insulative, in order to form a device including a pn junction on a substrate made of sapphire, after the epitaxial growth, the p-type semiconductor layer or the n-type semiconductor layer is selectively removed, and the main substrate It is necessary to form a p-side electrode and an n-side electrode on the surface side.

また、窒化物系半導体は、一般に、酸性溶液等によるウエットエッチング処理が困難であるため、通常、このような選択的な除去工程には、反応性イオンエッチング等のドライエッチング法が用いられている。   In addition, since nitride-based semiconductors are generally difficult to wet-etch with an acidic solution or the like, a dry etching method such as reactive ion etching is usually used for such a selective removal step. .

（第１の従来例）
以下、第１の従来例に係る半導体装置の製造方法について図面を参照しながら説明する。 (First conventional example)
Hereinafter, a semiconductor device manufacturing method according to a first conventional example will be described with reference to the drawings.

図２１は第１の従来例に係る半導体装置であって、発光ダイオード素子の断面構成を示している。   FIG. 21 shows a cross-sectional structure of a light emitting diode element as a semiconductor device according to a first conventional example.

図２１に示すように、まず、有機金属気相成長法等により、サファイアからなる基板１０１の上に、窒化ガリウム又は窒化アルミニウムからなるバッファ層（図示せず）、ｎ型の窒化アルミニウムガリウムからなるｎ型クラッド層１０２、アンドープの窒化インジウムガリウムからなる量子井戸構造を含む活性層１０３及びｐ型の窒化アルミニウムガリウムからなるｐ型クラッド層１０４を順次成長して、エピタキシャル層を形成する。ｎ型クラッド層１０２及びｐ型クラッド層１０４に外部から電流が注入されると、活性層１０３には、電子と正孔とが閉じ込められて、電子と正孔との再結合による発光光が生成される。   As shown in FIG. 21, first, a buffer layer (not shown) made of gallium nitride or aluminum nitride and an n-type aluminum gallium nitride are formed on a substrate 101 made of sapphire by a metal organic chemical vapor deposition method or the like. An epitaxial layer is formed by sequentially growing an n-type cladding layer 102, an active layer 103 including a quantum well structure made of undoped indium gallium nitride, and a p-type cladding layer 104 made of p-type aluminum gallium nitride. When current is injected from the outside into the n-type cladding layer 102 and the p-type cladding layer 104, electrons and holes are confined in the active layer 103, and emission light is generated by recombination of electrons and holes. Is done.

続いて、反応性イオンエッチング法により、ｐ型クラッド層１０４、活性層１０３及びｎ型クラッド層１０２の上部に対して選択的にエッチングを行なって、エピタキシャル層に電流狭窄部２００を形成する。続いて、電流狭窄部２００におけるｐ型クラッド層１０４の上にｐ側電極１０５を形成し、ｎ型クラッド層１０２における露出領域の上にｎ側電極１０６を形成する。   Subsequently, the p-type cladding layer 104, the active layer 103, and the n-type cladding layer 102 are selectively etched by reactive ion etching to form a current confinement portion 200 in the epitaxial layer. Subsequently, the p-side electrode 105 is formed on the p-type cladding layer 104 in the current confinement portion 200, and the n-side electrode 106 is formed on the exposed region in the n-type cladding layer 102.

（第２の従来例）
図２２は第２の従来例に係る半導体装置であって、半導体レーザ素子の断面構成を示している。 (Second conventional example)
FIG. 22 shows a semiconductor device according to a second conventional example, which shows a cross-sectional configuration of a semiconductor laser element.

図２２に示すように、半導体レーザ素子を作製するには、電流狭窄部２００の上部に、再度反応性イオンエッチング法等によって導波路となるリッジ部２０１を形成し、その後、ｐ側電極１０５をストライプ状に形成する。さらに、ストライプ状のｐ側電極１０５が延びる方向に対して垂直な面でへき開を行ない、互いに対向する２つのへき開面をミラーとする共振器を形成する。ここで、ｐ側電極１０５及びｎ側電極１０６を除く上面は、酸化シリコンからなる絶縁膜１０７により覆われている。
特開平１１−２７４０８２号公報 特開２０００−３４９３３８号公報 As shown in FIG. 22, in order to fabricate a semiconductor laser device, a ridge portion 201 serving as a waveguide is formed again on the current confinement portion 200 by a reactive ion etching method or the like, and then the p-side electrode 105 is formed. It is formed in a stripe shape. Further, cleavage is performed on a plane perpendicular to the direction in which the striped p-side electrode 105 extends, and a resonator having two cleaved surfaces facing each other as a mirror is formed. Here, the upper surface excluding the p-side electrode 105 and the n-side electrode 106 is covered with an insulating film 107 made of silicon oxide.
Japanese Patent Laid-Open No. 11-274082 JP 2000-349338 A

しかしながら、前記の第１及び第２の従来例に係る半導体装置の製造方法は、電流狭窄部２００を形成するための窒化物半導体層に対するドライエッチングを必要とする。このドライエッチングにより、電流狭窄部２００の側面はダメージを受ける。このようなダメージを受けたまま、半導体装置に電流を流すと、ダメージ部分を介して漏れ電流が生じるため、発光ダイオード素子の場合には、動作電流が増加し、また、半導体レーザ素子の場合には、しきい値電流値が増加するという問題がある。   However, the semiconductor device manufacturing methods according to the first and second conventional examples require dry etching on the nitride semiconductor layer for forming the current confinement portion 200. By this dry etching, the side surface of the current confinement part 200 is damaged. If a current is passed through the semiconductor device with such damage, a leakage current is generated through the damaged portion. Therefore, in the case of a light-emitting diode element, the operating current increases, and in the case of a semiconductor laser element. Has a problem that the threshold current value increases.

また、前述したように、基板１０１に絶縁性のサファイアを用いているため、ｐ側電極１０５及びｎ側電極１０６の両方を基板１０１の主面側に形成する必要がある。これにより、ｐｎ接合としての直列抵抗値が増大すると共に、チップ面積が増大することによりデバイスコストが上昇するという問題がある。   Further, as described above, since insulating sapphire is used for the substrate 101, it is necessary to form both the p-side electrode 105 and the n-side electrode 106 on the main surface side of the substrate 101. As a result, the series resistance value as the pn junction increases, and there is a problem that the device cost increases due to the increase in the chip area.

また、サファイアは熱伝導率が比較的小さいため、放熱性が悪く、例えば半導体レーザ素子を作製する場合には、該半導体レーザ素子の長寿命化が困難であるという問題もある。   In addition, since sapphire has a relatively low thermal conductivity, heat dissipation is poor. For example, when a semiconductor laser element is manufactured, there is a problem that it is difficult to extend the life of the semiconductor laser element.

本発明は、前記従来の問題に鑑み、III-Ｖ族窒化物半導体を用いた半導体装置を、活性領域の露出面（側面）にダメージを与えることなく、電流狭窄部を形成できるようにすることを第１の目的とする。また、直列抵抗値を低減し且つ放熱性を向上できるようにすることを第２の目的とする。   In view of the above-described conventional problems, the present invention enables a semiconductor device using a III-V nitride semiconductor to form a current confinement portion without damaging the exposed surface (side surface) of the active region. Is the first purpose. Another object of the present invention is to reduce the series resistance value and improve the heat dissipation.

前記第１の目的を達成するため、本発明は、活性領域を含む半導体層自体を互いに間隔をおくように酸化して酸化領域を形成し、形成した酸化領域を電流狭窄部とする構成とする。また、半導体層にドライエッチングを行なった場合にも、電流狭窄部の側面を酸化する構成とする。   In order to achieve the first object, according to the present invention, the semiconductor layer itself including the active region is oxidized so as to be spaced from each other to form an oxidized region, and the formed oxidized region is used as a current confinement portion. . Further, even when dry etching is performed on the semiconductor layer, the side surface of the current confinement portion is oxidized.

また、前記第１の目的に加え、前記第２の目的をも達成するため、基板上に活性領域を含むように半導体層を形成した後、半導体層から基板を除去する構成とする。   In order to achieve the second object in addition to the first object, the semiconductor layer is formed on the substrate so as to include the active region, and then the substrate is removed from the semiconductor layer.

具体的に、本発明に係る半導体装置は、前記第１の目的を達成し、活性領域を含む第１導電型の第１半導体層及び第２導電型の第２半導体層を備え、第１半導体層及び第２半導体層のうちの少なくとも一方は、活性領域が形成する面と平行な方向に互いに間隔をおき、且つ第１半導体層又は第２半導体層自体が酸化されてなる酸化領域を有している。   Specifically, the semiconductor device according to the present invention achieves the first object, and includes a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type including an active region, and the first semiconductor At least one of the layer and the second semiconductor layer has an oxidized region that is spaced apart from each other in a direction parallel to the surface formed by the active region, and the first semiconductor layer or the second semiconductor layer itself is oxidized. ing.

本発明の半導体装置によると、酸化領域は活性領域が形成する面と平行な方向に互いに間隔をおいて形成されているため、該酸化領域が電流狭窄構造として機能する。さらに、酸化領域は、第１半導体層又は第２半導体層自体が酸化されてなるため、電流狭窄構造にドライエッチングを用いなくて済むので、該電流狭窄構造にダメージが生じることがない。その結果、ダメージ部分を介して活性領域に生じる漏れ電流を防止することができる。   According to the semiconductor device of the present invention, the oxidized regions are formed at intervals from each other in the direction parallel to the surface on which the active region is formed, so that the oxidized regions function as a current confinement structure. Furthermore, since the oxidized region is formed by oxidizing the first semiconductor layer or the second semiconductor layer itself, it is not necessary to use dry etching for the current confinement structure, so that the current confinement structure is not damaged. As a result, a leakage current generated in the active region through the damaged portion can be prevented.

本発明の半導体装置は、第２半導体層の上に形成された第１のオーミック電極と、前記第１半導体層における第２半導体層の反対側に形成された第２のオーミック電極とをさらに備えていることが好ましい。このようにすると、前記第２の目的が達成される。   The semiconductor device of the present invention further includes a first ohmic electrode formed on the second semiconductor layer, and a second ohmic electrode formed on the opposite side of the first semiconductor layer to the second semiconductor layer. It is preferable. In this way, the second object is achieved.

本発明の半導体装置において、第１半導体層と第２のオーミック電極との間には導電性基板が設けられていることが好ましい。   In the semiconductor device of the present invention, a conductive substrate is preferably provided between the first semiconductor layer and the second ohmic electrode.

この場合に、導電性基板が、炭化シリコン、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム、酸化亜鉛又は金属からなることが好ましい。   In this case, the conductive substrate is preferably made of silicon carbide, silicon, gallium arsenide, gallium phosphide, indium phosphide, zinc oxide or metal.

本発明の半導体装置において、第１半導体層及び第２半導体層が絶縁性基板の上に順次形成されており、半導体装置は、第２半導体層の上に形成された第１のオーミック電極と、第１半導体層における第２半導体層側からの露出面の上に形成された第２のオーミック電極とをさらに備えていることが好ましい。   In the semiconductor device of the present invention, the first semiconductor layer and the second semiconductor layer are sequentially formed on the insulating substrate, and the semiconductor device includes a first ohmic electrode formed on the second semiconductor layer, It is preferable to further include a second ohmic electrode formed on the exposed surface from the second semiconductor layer side in the first semiconductor layer.

この場合に、絶縁性基板が、サファイア、酸化マグネシウム、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなることが好ましい。 In this case, it is preferable that the insulating substrate is made of sapphire, magnesium oxide, or lithium gallium aluminum oxide (LiGa x Al 1-x O 2 (where x is 0 ≦ x ≦ 1)).

本発明の半導体装置において、酸化領域が活性領域を含むように形成されていることが好ましい。   In the semiconductor device of the present invention, the oxide region is preferably formed so as to include the active region.

本発明の半導体装置において、第１半導体層及び第２半導体層のうちの少なくとも一方はその側部が除去されてなる電流狭窄部を有していることが好ましい。   In the semiconductor device of the present invention, it is preferable that at least one of the first semiconductor layer and the second semiconductor layer has a current confinement portion from which a side portion is removed.

この場合に、電流狭窄部の上部には導波路となるリッジ部が形成されていることが好ましい。   In this case, it is preferable that a ridge portion serving as a waveguide is formed above the current confinement portion.

本発明の半導体装置において、酸化領域の上には絶縁膜が形成されていることが好ましい。   In the semiconductor device of the present invention, an insulating film is preferably formed on the oxidized region.

この場合に、絶縁膜が酸化シリコン又は窒化シリコンからなることが好ましい。   In this case, the insulating film is preferably made of silicon oxide or silicon nitride.

本発明の半導体装置において、第１半導体層及び第２半導体層が窒素を含む化合物半導体からなることが好ましい。   In the semiconductor device of the present invention, the first semiconductor layer and the second semiconductor layer are preferably made of a compound semiconductor containing nitrogen.

本発明に係る第１の半導体装置の製造方法は、前記第１の目的を達成し、第１導電型の第１半導体層を形成する第１の工程と、第１半導体層の上に第２導電型の第２半導体層を形成することにより、第１半導体層及び第２半導体層の間に活性領域を形成する第２の工程と、少なくとも第２半導体層を選択的に酸化することにより、少なくとも第２半導体層に、活性領域が形成する面と平行な方向に互いに間隔をおいた酸化領域を形成する第３の工程とを備えている。   The first method for manufacturing a semiconductor device according to the present invention achieves the first object, and includes a first step of forming a first semiconductor layer of a first conductivity type, and a second step on the first semiconductor layer. A second step of forming an active region between the first semiconductor layer and the second semiconductor layer by forming a conductive second semiconductor layer, and selectively oxidizing at least the second semiconductor layer; And a third step of forming at least the second semiconductor layer, oxide regions spaced from each other in a direction parallel to the surface on which the active region is formed.

第１の半導体装置の製造方法によると、第１半導体層及び第２半導体層の間に活性領域を形成し、その後、少なくとも第２半導体層を選択的に酸化することにより、少なくとも第２半導体層に活性領域が形成する面と平行な方向に互いに間隔をおいて酸化された酸化領域を形成する。これにより、酸化領域は、活性領域が形成する面と平行な方向に互いに間隔をおいて形成されるため、電流狭窄部として機能する。その上、酸化領域は、第２半導体層自体が酸化されてなるため、電流狭窄部を形成するドライエッチング工程が不要となるので、該電流狭窄部にエッチングダメージが生じることがない。その結果、ダメージ部分を介して活性領域に生じる漏れ電流を防止することができる。   According to the first method for manufacturing a semiconductor device, at least a second semiconductor layer is formed by forming an active region between the first semiconductor layer and the second semiconductor layer and then selectively oxidizing at least the second semiconductor layer. Oxidized regions that are oxidized at intervals are formed in a direction parallel to the surface on which the active region is formed. Thus, the oxidized regions are formed at intervals from each other in a direction parallel to the surface formed by the active region, and thus function as a current confinement portion. In addition, since the second semiconductor layer itself is oxidized in the oxidized region, a dry etching process for forming the current confinement portion is not required, so that no etching damage occurs in the current confinement portion. As a result, a leakage current generated in the active region through the damaged portion can be prevented.

第１の半導体装置の製造方法において、第３の工程が、第２半導体層の上面を、該第２半導体層よりも酸化されにくい材料からなるマスク膜により選択的に覆う工程を含むことが好ましい。   In the first method for manufacturing a semiconductor device, it is preferable that the third step includes a step of selectively covering the upper surface of the second semiconductor layer with a mask film made of a material that is less likely to be oxidized than the second semiconductor layer. .

この場合に、第１の半導体装置の製造方法は、第３の工程よりも後に、マスク膜を除去した後、第２半導体層の上にオーミック電極を形成する第４の工程をさらに備えていることが好ましい。   In this case, the manufacturing method of the first semiconductor device further includes a fourth step of forming an ohmic electrode on the second semiconductor layer after removing the mask film after the third step. It is preferable.

第１の半導体装置の製造方法は、第３の工程よりも後に、第２半導体層の上に第１のオーミック電極を形成する第４の工程と、第１半導体層における活性領域の反対側の面上に第２のオーミック電極を形成する第５の工程とをさらに備えていることが好ましい。このようにすると、前記第２の目的が達成される。   The first semiconductor device manufacturing method includes a fourth step of forming a first ohmic electrode on the second semiconductor layer after the third step, and an opposite side of the active region in the first semiconductor layer. And a fifth step of forming a second ohmic electrode on the surface. In this way, the second object is achieved.

第１の半導体装置の製造方法は、第３の工程よりも後に、第２半導体層の上に第１のオーミック電極を形成する第４の工程と、活性領域及び第２半導体層を選択的に除去することにより、第１半導体層に露出領域を形成し、形成した露出領域の上に第２のオーミック電極を形成する第５の工程とをさらに備えていることが好ましい。   In the first semiconductor device manufacturing method, after the third step, the fourth step of forming the first ohmic electrode on the second semiconductor layer, the active region and the second semiconductor layer selectively It is preferable to further include a fifth step of forming an exposed region in the first semiconductor layer by removing and forming a second ohmic electrode on the formed exposed region.

この場合に、第４の工程が、酸化領域を含む第２半導体層の上に絶縁膜を形成する工程と、絶縁膜における第２半導体層の上側部分に開口部を有するレジストパターンを形成した後、形成したレジストパターンをマスクとして絶縁膜に対してエッチングを行なうことにより、絶縁膜に開口パターンを転写する工程と、レジストパターンを含む第２半導体層の上に金属膜を堆積し、レジストパターンをリフトオフすることにより、金属膜から第１のオーミック電極を形成する工程とを含むことが好ましい。   In this case, after the fourth step is a step of forming an insulating film on the second semiconductor layer including the oxidized region and a resist pattern having an opening in the upper portion of the second semiconductor layer in the insulating film. Etching the insulating film using the formed resist pattern as a mask to transfer the opening pattern to the insulating film; depositing a metal film on the second semiconductor layer including the resist pattern; It is preferable to include a step of forming the first ohmic electrode from the metal film by lift-off.

第１の半導体装置の製造方法において、絶縁膜が酸化シリコン又は窒化シリコンからなることが好ましい。   In the first method for manufacturing a semiconductor device, the insulating film is preferably made of silicon oxide or silicon nitride.

第１の半導体装置の製造方法は、第１の工程において、第１半導体層を基板の上に形成し、第３の工程よりも後に、基板を第１半導体層から分離する工程をさらに備えていることが好ましい。このようにすると、前記第２の目的が達成される。   The manufacturing method of the first semiconductor device further includes a step of forming the first semiconductor layer on the substrate in the first step and separating the substrate from the first semiconductor layer after the third step. Preferably it is. In this way, the second object is achieved.

この場合に、第１の半導体装置の製造方法が、第２の工程と第３の工程との間に、少なくとも第２半導体層に対してエッチングを行なうことにより、少なくとも第２半導体層に断面凸状の電流狭窄部を形成する第４の工程をさらに備えていることが好ましい。   In this case, the first semiconductor device manufacturing method performs at least the second semiconductor layer to have a cross-sectional convexity by etching at least the second semiconductor layer between the second step and the third step. It is preferable to further include a fourth step of forming a current confinement portion.

また、この場合に、第４の工程において、電流狭窄部を第１半導体層にまで達するように形成することが好ましい。   In this case, it is preferable that the current confinement portion is formed so as to reach the first semiconductor layer in the fourth step.

又は、この場合に、第４の工程において、電流狭窄部を活性領域にまで達しないように形成することが好ましい。   Alternatively, in this case, in the fourth step, it is preferable to form the current confinement portion so as not to reach the active region.

また。この場合に、第４の工程が電流狭窄部における第２半導体層の上部に、導波路となるリッジ部を形成する工程を含むことが好ましい。   Also. In this case, it is preferable that the fourth step includes a step of forming a ridge portion serving as a waveguide on the second semiconductor layer in the current confinement portion.

第１の半導体装置の製造方法において、第３の工程が酸素ガス又は水蒸気を含む雰囲気で酸化を行なうことが好ましい。   In the first method for manufacturing a semiconductor device, the third step is preferably performed in an atmosphere containing oxygen gas or water vapor.

本発明に係る第２の半導体装置の製造方法は、第１導電型の第１半導体層の一部を形成する第１の工程と、一部の第１半導体層を選択的に酸化することにより、一部の第１半導体層に、該第１半導体層が形成する面と平行な方向に互いに間隔をおいて酸化された酸化領域を形成する第２の工程と、酸化領域を含む一部の第１半導体層の上に、該第１半導体層の残部を形成する第３の工程と、第１半導体層の上に第２導電型の第２半導体層を形成することにより、第１半導体層及び第２半導体層の間に活性領域を形成する第４の工程とを備えている。   The second method for manufacturing a semiconductor device according to the present invention includes a first step of forming a part of the first semiconductor layer of the first conductivity type, and selectively oxidizing the part of the first semiconductor layer. A second step of forming, in the first semiconductor layer, an oxidized region that is oxidized at a distance from each other in a direction parallel to a surface formed by the first semiconductor layer; A third step of forming a remaining portion of the first semiconductor layer on the first semiconductor layer; and forming a second semiconductor layer of the second conductivity type on the first semiconductor layer, thereby forming the first semiconductor layer And a fourth step of forming an active region between the second semiconductor layers.

第２の半導体装置の製造方法によると、第１半導体層の一部に電流狭窄部となる酸化領域を形成し、その後、第１半導体層の残部、活性領域及び第２半導体層を形成する。従って、第１の半導体装置の製造方法と同様に、電流狭窄部を形成するドライエッチング工程が不要となるため、該電流狭窄部にエッチングダメージが生じることがない。その結果、ダメージ部分を介して活性領域に生じる漏れ電流を防止することができる。   According to the second method for manufacturing a semiconductor device, an oxide region to be a current confinement portion is formed in a part of the first semiconductor layer, and then the remaining portion of the first semiconductor layer, the active region, and the second semiconductor layer are formed. Accordingly, as in the first method for manufacturing a semiconductor device, a dry etching step for forming a current confinement portion is not required, and therefore no etching damage occurs in the current confinement portion. As a result, a leakage current generated in the active region through the damaged portion can be prevented.

第２の半導体装置の製造方法において、第２の工程が、一部の第１半導体層の上面を、該第１半導体層よりも酸化されにくい材料からなるマスク膜により選択的に覆う工程を含むことが好ましい。   In the second method for manufacturing a semiconductor device, the second step includes a step of selectively covering a top surface of a part of the first semiconductor layer with a mask film made of a material that is less likely to be oxidized than the first semiconductor layer. It is preferable.

この場合に、第２の半導体装置の製造方法は、第２の工程と第３の工程との間に、マスク膜を除去する第５の工程と、第４の工程よりも後に、第２半導体層の上にオーミック電極を形成する第６の工程とをさらに備えていることが好ましい。   In this case, the second semiconductor device manufacturing method includes a fifth step of removing the mask film between the second step and the third step, and the second semiconductor after the fourth step. And a sixth step of forming an ohmic electrode on the layer.

第２の半導体装置の製造方法は、第４の工程よりも後に、第２半導体層の上に第１のオーミック電極を形成する第５の工程と、第１半導体層における活性領域の反対側の面上に第２のオーミック電極を形成する第６の工程とをさらに備えていることが好ましい。   The second method for manufacturing a semiconductor device includes a fifth step of forming a first ohmic electrode on the second semiconductor layer after the fourth step, and an opposite side of the active region in the first semiconductor layer. It is preferable to further include a sixth step of forming a second ohmic electrode on the surface.

第２の半導体装置の製造方法は、第１の工程において、一部の第１半導体層を基板の上に形成し、第４の工程よりも後に、基板を第１半導体層から分離する工程をさらに備えていることが好ましい。このようにすると、前記第２の目的が達成される。   According to a second method for manufacturing a semiconductor device, in the first step, a part of the first semiconductor layer is formed on the substrate, and the substrate is separated from the first semiconductor layer after the fourth step. Furthermore, it is preferable to provide. In this way, the second object is achieved.

第２の半導体装置の製造方法において、第２の工程が酸素ガス又は水蒸気を含む雰囲気で酸化を行なうことが好ましい。   In the second method for manufacturing a semiconductor device, the second step is preferably performed in an atmosphere containing oxygen gas or water vapor.

本発明に係る第３の半導体装置の製造方法は、第１導電型の第１半導体層を形成する第１の工程と、第１半導体層の上に第２導電型の第２半導体層の一部を形成することにより、第１半導体層及び第２半導体層の間に活性領域を形成する第２の工程と、第１半導体層、活性領域及び一部の第２半導体層を選択的に酸化することにより、第１半導体層、活性領域及び一部の第２半導体層に、該第２半導体層が形成する面と平行な方向に互いに間隔をおいて酸化された酸化領域を形成する第３の工程と、酸化領域を含む一部の第２半導体層の上に、該第２半導体層の残部を形成する第４の工程とを備えている。   A third method for manufacturing a semiconductor device according to the present invention includes a first step of forming a first conductive type first semiconductor layer, and a second conductive type second semiconductor layer on the first semiconductor layer. Forming the active region between the first semiconductor layer and the second semiconductor layer, and selectively oxidizing the first semiconductor layer, the active region, and a part of the second semiconductor layer. As a result, the oxidized region is formed in the first semiconductor layer, the active region, and a part of the second semiconductor layer at intervals from each other in a direction parallel to the surface formed by the second semiconductor layer. And a fourth step of forming the remainder of the second semiconductor layer on a part of the second semiconductor layer including the oxidized region.

第３の半導体装置の製造方法によると、第１半導体層、活性領域及び第２半導体層の一部に電流狭窄部となる酸化領域を形成し、その後、第２半導体層の残部を形成する。従って、第２の半導体装置の製造方法と同様に、電流狭窄部を形成するドライエッチング工程が不要となるため、該電流狭窄部にエッチングダメージが生じることがない。その結果、ダメージ部分を介して活性領域に生じる漏れ電流を防止することができる。   According to the third method for manufacturing a semiconductor device, an oxide region to be a current confinement portion is formed in part of the first semiconductor layer, the active region, and the second semiconductor layer, and then the remaining portion of the second semiconductor layer is formed. Therefore, as in the second method for manufacturing a semiconductor device, a dry etching step for forming a current confinement portion is not required, and therefore no etching damage occurs in the current confinement portion. As a result, a leakage current generated in the active region through the damaged portion can be prevented.

第３の半導体装置の製造方法において、第３の工程が酸素ガス又は水蒸気を含む雰囲気で酸化を行なうことが好ましい。   In the third method for manufacturing a semiconductor device, the third step is preferably performed in an atmosphere containing oxygen gas or water vapor.

第１又は第２の半導体装置の製造方法において、基板が、サファイア、炭化シリコン、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム、酸化マグネシウム、酸化亜鉛、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなることが好ましい。 In the first or second method for manufacturing a semiconductor device, the substrate is made of sapphire, silicon carbide, silicon, gallium arsenide, gallium phosphide, indium phosphide, magnesium oxide, zinc oxide, or lithium gallium aluminum oxide (LiGa x Al 1-xO 2 (where x is 0 ≦ x ≦ 1)) is preferable.

第１又は第２の半導体装置の製造方法において、基板の分離工程が、第２半導体層の上面に該第２半導体層を支持する支持基板を貼り合わせる工程を含むことが好ましい。   In the first or second method for manufacturing a semiconductor device, the substrate separation step preferably includes a step of bonding a support substrate that supports the second semiconductor layer to an upper surface of the second semiconductor layer.

この場合に、第１又は第２の半導体装置の製造方法は、基板の分離工程よりも後に、支持基板の上にオーミック電極を形成する工程をさらに備えていることが好ましい。   In this case, it is preferable that the method for manufacturing the first or second semiconductor device further includes a step of forming an ohmic electrode on the support substrate after the substrate separation step.

この場合に、支持基板が、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム又は金属からなることが好ましい。   In this case, the support substrate is preferably made of silicon, gallium arsenide, gallium phosphide, indium phosphide or metal.

第１又は第２の半導体装置の製造方法において、基板の分離工程を研磨法によって行なうことが好ましい。   In the first or second method for manufacturing a semiconductor device, it is preferable that the substrate separation step is performed by a polishing method.

第１又は第２の半導体装置の製造方法において、基板は、その禁制帯幅が第１半導体層の禁制帯幅よりも大きい材料からなり、基板の分離工程は、基板における第１半導体層の反対側の面から第１半導体層に対して照射光を照射する工程を含み、照射光のエネルギーは、基板の禁制帯幅よりも小さく且つ第１半導体層の禁制帯幅よりも大きいことが好ましい。   In the first or second semiconductor device manufacturing method, the substrate is made of a material whose forbidden band width is larger than the forbidden band width of the first semiconductor layer, and the substrate separation step is opposite to the first semiconductor layer in the substrate. Including a step of irradiating the first semiconductor layer with irradiation light from the side surface, and the energy of the irradiation light is preferably smaller than the forbidden band width of the substrate and larger than the forbidden band width of the first semiconductor layer.

また、第１又は第２の半導体装置の製造方法において、第１半導体層は組成が異なる複数の半導体層からなり、基板が、複数の半導体層のうち禁制帯幅が最も小さい半導体層よりも大きい禁制帯幅を持つ材料からなり、基板の分離工程が、基板における第１半導体層の反対側の面から第１半導体層に対して照射光を照射する工程を含み、照射光のエネルギーが、基板の禁制帯幅よりも小さく且つ複数の半導体層のうち禁制帯幅が最も小さい半導体層の禁制帯幅よりも大きいことが好ましい。   In the first or second semiconductor device manufacturing method, the first semiconductor layer includes a plurality of semiconductor layers having different compositions, and the substrate is larger than the semiconductor layer having the smallest forbidden band width among the plurality of semiconductor layers. The substrate separation step includes a step of irradiating the first semiconductor layer with irradiation light from a surface of the substrate opposite to the first semiconductor layer, wherein the energy of the irradiation light is the substrate. The forbidden band width is preferably smaller than the forbidden band width of the semiconductor layer having the smallest forbidden band width among the plurality of semiconductor layers.

これらの場合に、照射光がパルス状に発振するレーザ光であることが好ましい。   In these cases, the irradiation light is preferably laser light that oscillates in pulses.

又は、照射光が水銀ランプの輝線であることが好ましい。   Or it is preferable that irradiation light is an emission line of a mercury lamp.

また、この場合に、基板の分離工程が基板を加熱する工程を含むことが好ましい。   In this case, it is preferable that the step of separating the substrate includes a step of heating the substrate.

第１又は第２の半導体装置の製造方法は、基板の分離工程において、照射光を基板の面内をスキャンするように照射することが好ましい。   In the first or second method for manufacturing a semiconductor device, it is preferable that the irradiation light is irradiated so as to scan the in-plane of the substrate in the substrate separation step.

第１〜第３の半導体装置の製造方法において、第１半導体層及び第２半導体層が、有機金属気相成長法、分子線エピタキシ法及びハイドライド気相成長法のうちのいずれか１つ、又はそのうちの２つ以上を組み合わせて成膜することが好ましい。   In the first to third semiconductor device manufacturing methods, the first semiconductor layer and the second semiconductor layer may be any one of metal organic chemical vapor deposition, molecular beam epitaxy, and hydride vapor deposition, or It is preferable to form a film by combining two or more of them.

第１〜第３の半導体装置の製造方法において、第１半導体層及び第２半導体層が窒素を含む化合物半導体からなることが好ましい。   In the first to third semiconductor device manufacturing methods, the first semiconductor layer and the second semiconductor layer are preferably made of a compound semiconductor containing nitrogen.

本発明に係る半導体装置及びその製造方法によると、第１半導体層及び第２半導体層のうちの少なくとも一方に電流狭窄構造を形成する酸化領域は、該半導体層自体が酸化されてなるため、半導体層にエッチングダメージが生じない。その結果、ダメージ部分を介して活性領域に生じる漏れ電流を防止することができる。   According to the semiconductor device and the method for manufacturing the same according to the present invention, the oxidized region forming the current confinement structure in at least one of the first semiconductor layer and the second semiconductor layer is formed by oxidizing the semiconductor layer itself. Etching damage does not occur in the layer. As a result, a leakage current generated in the active region through the damaged portion can be prevented.

また、第１半導体層及び第２半導体層の成長用の基板を除去することにより、直列抵抗値が低減し、且つ放熱性が向上する。   Further, by removing the growth substrate for the first semiconductor layer and the second semiconductor layer, the series resistance value is reduced and the heat dissipation is improved.

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。 (First embodiment)
A first embodiment of the present invention will be described with reference to the drawings.

図１は本発明の第１の実施形態に係る半導体装置であって、発光ダイオード素子又は半導体レーザ素子に適用可能な半導体発光装置の断面構成を示している。   FIG. 1 shows a cross-sectional configuration of a semiconductor light emitting device according to a first embodiment of the present invention, which can be applied to a light emitting diode element or a semiconductor laser element.

図１に示すように、ｎ型のIII-Ｖ族窒化物半導体からなる第１半導体層１１と、ｐ型のIII-Ｖ族窒化物半導体からなる第２半導体層１３との間に、III-Ｖ族窒化物半導体からなる活性領域としての発光層１２が形成されている。   As shown in FIG. 1, between a first semiconductor layer 11 made of an n-type group III-V nitride semiconductor and a second semiconductor layer 13 made of a p-type group III-V nitride semiconductor, III- A light emitting layer 12 is formed as an active region made of a group V nitride semiconductor.

第２半導体層１３における両側部には、発光層１２が形成する面と平行な方向に互いに間隔をおいた酸化領域１３ａが、該第２半導体層１３自体を酸化して形成されている。   On both sides of the second semiconductor layer 13, oxidized regions 13a are formed by oxidizing the second semiconductor layer 13 itself and spaced apart from each other in a direction parallel to the surface on which the light emitting layer 12 is formed.

第１の実施形態においては、酸化領域１３ａの下部は発光層１２にまで達していない。また、酸化領域１３ａは、発光ダイオード素子の場合には、第２半導体層１３がチップ状に分割された場合の該チップの周縁部に環状に形成される。これに対し、半導体レーザ素子の場合には、共振器構造を得るために、チップの両側部に形成される。   In the first embodiment, the lower portion of the oxidized region 13 a does not reach the light emitting layer 12. Further, in the case of a light emitting diode element, the oxidized region 13a is formed in an annular shape at the peripheral edge of the chip when the second semiconductor layer 13 is divided into chips. On the other hand, in the case of a semiconductor laser element, it is formed on both sides of the chip in order to obtain a resonator structure.

第２半導体層１３の上には酸化領域１３ａを含む全面に、ニッケル（Ｎｉ）と金（Ａｕ）との積層体からなる第１のオーミック電極であるｐ側電極１４が形成されている。また、第１半導体層１１における第２半導体層１３の反対側の面上には、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体からなる第２のオーミック電極であるｎ側電極１５が形成されている。   A p-side electrode 14 that is a first ohmic electrode made of a laminate of nickel (Ni) and gold (Au) is formed on the entire surface including the oxidized region 13 a on the second semiconductor layer 13. An n-side electrode 15 that is a second ohmic electrode made of a laminate of titanium (Ti) and aluminum (Al) is formed on the surface of the first semiconductor layer 11 opposite to the second semiconductor layer 13. Has been.

ここで、例えば、第１半導体層１１は、ｎ側電極１５側にｎ型の窒化ガリウム（ＧａＮ）層を介在させたｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるｎ型クラッド層とし、第２半導体層１３は、ｐ側電極１４側にｐ型の窒化ガリウム層を介在させたｐ型の窒化アルミニウムガリウムからなるｐ型クラッド層としてもよい。また、発光層１２は、窒化インジウムガリウム（ＩｎＧａＮ）を井戸層とする量子井戸構造としてもよい。   Here, for example, the first semiconductor layer 11 is an n-type cladding layer made of n-type aluminum gallium nitride (AlGaN) with an n-type gallium nitride (GaN) layer interposed on the n-side electrode 15 side. The semiconductor layer 13 may be a p-type cladding layer made of p-type aluminum gallium nitride with a p-type gallium nitride layer interposed on the p-side electrode 14 side. The light emitting layer 12 may have a quantum well structure in which indium gallium nitride (InGaN) is a well layer.

さらに、ｎ側電極１５及びｐ側電極１４の下側には、例えば窒化ガリウムからなるコンタクト層をそれぞれ設けてもよい。   Further, a contact layer made of, for example, gallium nitride may be provided below the n-side electrode 15 and the p-side electrode 14, respectively.

なお、酸化領域１３ａは、第２半導体層１３に設ける代わりに、第１半導体層１１に設けてもよい。   Note that the oxidized region 13 a may be provided in the first semiconductor layer 11 instead of being provided in the second semiconductor layer 13.

また、酸化領域１３ａの上面と第２半導体層１３の上面とは必ずしも一致している必要はない。   Further, the upper surface of the oxidized region 13a and the upper surface of the second semiconductor layer 13 do not necessarily coincide with each other.

また、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Further, the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

このように、第１の実施形態に係る半導体装置は、第１半導体層１１、発光層１２及び第２半導体層１３を結晶成長する単結晶基板を有していないため、ｐ側電極１４及びｎ側電極１５は発光層１２を挟んで対向する位置に設けられている。このため、ｐ側電極１４とｎ側電極１５との間の直列抵抗の値を大幅に低減できる。その上、発光層１２が形成する面と平行な方向に互いに間隔をおいてなる酸化領域１３ａは、ドライエッチングを受けることなく電流狭窄部を形成する。このため、発光層１２の側部がエッチングダメージを受けることがなくなるので、発光層１２における動作時の漏れ電流を大幅に低減することができる。その結果、発光ダイオード素子の場合には動作電流が低減し、また、半導体レーザ素子の場合にはしきい値電流の値を確実に低減することができる。   Thus, since the semiconductor device according to the first embodiment does not have a single crystal substrate on which the first semiconductor layer 11, the light emitting layer 12, and the second semiconductor layer 13 are grown, the p-side electrode 14 and the n-side electrode 14 The side electrodes 15 are provided at positions facing each other with the light emitting layer 12 interposed therebetween. For this reason, the value of the series resistance between the p-side electrode 14 and the n-side electrode 15 can be greatly reduced. In addition, the oxidized regions 13a spaced from each other in a direction parallel to the surface on which the light emitting layer 12 is formed form a current confinement portion without being subjected to dry etching. For this reason, since the side part of the light emitting layer 12 is not subjected to etching damage, the leakage current during operation in the light emitting layer 12 can be greatly reduced. As a result, the operating current can be reduced in the case of a light emitting diode element, and the threshold current value can be reliably reduced in the case of a semiconductor laser element.

また、前述したように、通常用いられるサファイアからなる基板を有していないため、発光層１２を含む各半導体層１１、１３を、サファイアの面方位に規制されることなく、窒化ガリウム系半導体に固有の面方位でへき開することが可能となる。その結果、半導体レーザ素子の場合には、良好なへき開面を持つ共振器を得られるため、しきい値電流値が低減する等の動作特性の向上を図ることができる。   In addition, as described above, since the substrate made of sapphire that is usually used is not provided, the semiconductor layers 11 and 13 including the light emitting layer 12 are made of gallium nitride based semiconductors without being restricted by the surface orientation of sapphire. It is possible to cleave with a specific plane orientation. As a result, in the case of a semiconductor laser element, a resonator having a good cleavage plane can be obtained, and therefore, it is possible to improve operating characteristics such as a reduction in threshold current value.

（第１の実施形態の第１製造方法）
以下、前記のような構成を持つ半導体装置の製造方法について図面を参照しながら説明する。 (First manufacturing method of the first embodiment)
Hereinafter, a method for manufacturing a semiconductor device having the above-described configuration will be described with reference to the drawings.

図２（ａ）〜図２（ｅ）は本発明の第１の実施形態に係る半導体装置の第１製造方法の工程順の断面構成を示している。   2A to 2E show cross-sectional structures in the order of steps of the first method for manufacturing a semiconductor device according to the first embodiment of the present invention.

まず、図２（ａ）に示すように、例えば、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:ＭＯＣＶＤ)法により、サファイア（単結晶Ａｌ２ Ｏ３ ）からなる基板２０上に、ｎ型の窒化アルミニウムガリウムからなるｎ型クラッド層である第１半導体層１１、窒化インジウムガリウムを含む発光層１２、及びｐ型の窒化アルミニウムガリウムからなるｐ型クラッド層である第２半導体層１３を順次成長する。ここで、第１半導体層１１における基板２０との界面の近傍部分は、ｎ側電極とのコンタクト層となるよう窒化ガリウムとしてもよい。同様に、第２半導体層１３における表面の近傍部分は、ｐ側電極とのコンタクト層となるよう窒化ガリウムとしてもよい。 First, as shown in FIG. 2A, for example, an n-type is formed on a substrate 20 made of sapphire (single crystal Al 2 O 3 ) by a metal organic chemical vapor deposition (MOCVD) method. A first semiconductor layer 11 that is an n-type cladding layer made of aluminum gallium nitride, a light emitting layer 12 that contains indium gallium nitride, and a second semiconductor layer 13 that is a p-type cladding layer made of p-type aluminum gallium nitride are sequentially grown. To do. Here, the vicinity of the interface with the substrate 20 in the first semiconductor layer 11 may be gallium nitride so as to be a contact layer with the n-side electrode. Similarly, the vicinity of the surface of the second semiconductor layer 13 may be gallium nitride so as to be a contact layer with the p-side electrode.

また、例えば、III 族源には、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）及びトリメチルインジウム（ＴＭＩｎ）を用い、窒素源には、アンモニア（ＮＨ３ ）を用いている。また、ｎ型ドーパントには、例えばモノシラン（ＳｉＨ４ ）ガスを用い、ｐ型ドーパントには、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２ Ｍｇ）を用いている。 Further, for example, trimethylgallium (TMGa), trimethylaluminum (TMAl), and trimethylindium (TMIn) are used as the group III source, and ammonia (NH 3 ) is used as the nitrogen source. Further, for example, monosilane (SiH 4 ) gas is used as the n-type dopant, and biscyclopentadienyl magnesium (Cp 2 Mg) is used as the p-type dopant, for example.

次に、図２（ｂ）に示すように、例えば、気相堆積(Chemical Vapor Deposition：ＣＶＤ）法により、モノシラン（ＳｉＨ４ ）を分解して得られるシリコン（Ｓｉ）からなるマスク形成膜を第２半導体層１３の上に堆積し、堆積したマスク形成膜に対して、リソグラフィ法及びドライエッチング法により、酸化マスク膜３１を形成する。酸化マスク膜３１は、発光ダイオード素子の場合には、素子（チップ）、すなわち第２半導体層１３の周縁部が露出するように中央部分に配置する。また、半導体レーザ素子の場合には、第２半導体層１３における電流狭窄部分にストライプ状に配置する。 Next, as shown in FIG. 2B, a mask formation film made of silicon (Si) obtained by decomposing monosilane (SiH 4 ) by, for example, vapor deposition (CVD) is used. (2) An oxide mask film 31 is formed on the semiconductor layer 13 by lithography and dry etching on the deposited mask forming film. In the case of a light-emitting diode element, the oxidation mask film 31 is disposed at the center so that the element (chip), that is, the peripheral edge of the second semiconductor layer 13 is exposed. In the case of a semiconductor laser element, the second semiconductor layer 13 is arranged in a stripe shape at the current confinement portion.

次に、図２（ｃ）に示すように、例えば酸素（Ｏ２ ）ガスを含む酸化性雰囲気で、酸化マスク膜３１が形成された第２半導体層１３に対して、例えば９００℃の温度で約４時間の熱処理を行なう。ここで、酸化性雰囲気は水蒸気（Ｈ２ Ｏ）であってもよい。これにより、第２半導体層１３に、発光層１２が形成する面と平行な方向に互いに間隔をおいてなる酸化領域１３ａが形成される。このように、酸化性雰囲気に、酸素ガス又は水蒸気を用いると、短時間で且つ再現性良く酸化領域１３ａを形成することができる。 Next, as shown in FIG. 2C, the second semiconductor layer 13 on which the oxidation mask film 31 is formed, for example, in an oxidizing atmosphere containing oxygen (O 2 ) gas, for example, at a temperature of 900 ° C. Heat treatment is performed for about 4 hours. Here, the oxidizing atmosphere may be water vapor (H 2 O). As a result, oxidized regions 13 a are formed in the second semiconductor layer 13 so as to be spaced from each other in a direction parallel to the surface on which the light emitting layer 12 is formed. As described above, when oxygen gas or water vapor is used in the oxidizing atmosphere, the oxidized region 13a can be formed in a short time and with good reproducibility.

次に、図２（ｄ）に示すように、例えばフッ硝酸により酸化マスク膜３１を除去し、その後、例えば電子ビーム蒸着法を用いて、酸化領域１３ａを含む第２半導体層１３の全面に、ニッケルと金との積層体からなるｐ側電極１４を形成する。続いて、基板２０における第１半導体層１１の反対側の面から、フッ化クリプトン（ＫｒＦ）による波長が２４８ｎｍでパルス状のエキシマレーザ光を基板２０の全面にわたってスキャンするように照射する。これにより、照射されたエキシマレーザ光は基板２０では吸収されずに第１半導体層１１で吸収されるため、第１半導体層１１は発熱する。この発熱により窒化ガリウムが熱分解して基板２０と第１半導体層１１とが分離する。ここでは、基板２０と接合した窒化ガリウムが分解されるように、エキシマレーザ光におけるピークパワー密度又はパルス幅を設定する。このように、エキシマレーザ光をパルス状態で発振するため、レーザ光の出力パワーを著しく増加させることができるので、第１半導体層１１から基板２０を容易に分離することができるようになる。その上、エキシマレーザ光を基板２０の面内をスキャンするように照射するため、光源のビーム径に依らずに、面積が比較的に大きい基板２０であっても確実に分離することができる。   Next, as shown in FIG. 2D, the oxidation mask film 31 is removed by, for example, hydrofluoric acid, and then, for example, by using an electron beam evaporation method, A p-side electrode 14 made of a laminate of nickel and gold is formed. Subsequently, the surface of the substrate 20 opposite to the first semiconductor layer 11 is irradiated so as to scan the entire surface of the substrate 20 with a pulsed excimer laser beam having a wavelength of 248 nm by krypton fluoride (KrF). As a result, the irradiated excimer laser light is not absorbed by the substrate 20 but is absorbed by the first semiconductor layer 11, so that the first semiconductor layer 11 generates heat. Due to this heat generation, the gallium nitride is thermally decomposed and the substrate 20 and the first semiconductor layer 11 are separated. Here, the peak power density or pulse width in the excimer laser light is set so that the gallium nitride bonded to the substrate 20 is decomposed. As described above, since the excimer laser light is oscillated in a pulse state, the output power of the laser light can be remarkably increased, so that the substrate 20 can be easily separated from the first semiconductor layer 11. In addition, since the excimer laser light is irradiated so as to scan the surface of the substrate 20, the substrate 20 having a relatively large area can be reliably separated regardless of the beam diameter of the light source.

また、結晶成長後の冷却時に生じる窒化物半導体とサファイアとの熱膨張係数の差により生じるストレスを緩和するために、基板２０を５００℃程度の温度で加熱しながらエキシマレーザ光を照射してもよい。   Further, in order to relieve the stress caused by the difference in thermal expansion coefficient between the nitride semiconductor and sapphire generated during cooling after crystal growth, the substrate 20 may be irradiated with excimer laser light while being heated at a temperature of about 500 ° C. Good.

また、照射光には、ＫｒＦエキシマレーザ光に代えて、波長が３５５ｎｍのＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザの第３高調波を用いてもよく、また、波長が３６５ｎｍの水銀（Ｈｇ）ランプの輝線を用いてもよい。   The irradiation light may be a third harmonic of a YAG (yttrium, aluminum, garnet) laser having a wavelength of 355 nm, instead of the KrF excimer laser light, and a mercury (Hg) lamp having a wavelength of 365 nm. The bright line may be used.

例えば、水銀ランプの輝線を用いた場合には、光の出力パワーではレーザシステムに劣るものの、スポットサイズを大きくできるため、基板２０の分離を短時間で行なうことができる。   For example, when a bright line of a mercury lamp is used, although the output power of light is inferior to that of a laser system, the spot size can be increased, so that the substrate 20 can be separated in a short time.

さらに、基板２０を第１半導体層１１から分離する他の方法として、光を照射する代わりに、研磨法によって基板２０を除去してもよい。   Furthermore, as another method of separating the substrate 20 from the first semiconductor layer 11, the substrate 20 may be removed by a polishing method instead of irradiating light.

ここで、基板２０の分離法として、光照射法を用いる場合には、分離の際に第１半導体層１１に与えるダメージを小さくできると共に、基板２０が反った状態であっても、容易に分離を行なえる。これに対し、研磨法を用いる場合には、レーザシステム等の光源が不要となるため、製造コストを低減することができる。   Here, when a light irradiation method is used as a method for separating the substrate 20, damage to the first semiconductor layer 11 during the separation can be reduced, and the substrate 20 can be easily separated even when the substrate 20 is warped. Can be done. On the other hand, when the polishing method is used, a light source such as a laser system is not necessary, so that the manufacturing cost can be reduced.

次に、図２（ｅ）に示すように、例えば電子ビーム蒸着法により、第１半導体層１１における発光層１２と反対側の面上に、チタンとアルミニウムとの積層体からなるｎ側電極１５を形成する。   Next, as shown in FIG. 2E, an n-side electrode 15 made of a laminate of titanium and aluminum is formed on the surface of the first semiconductor layer 11 opposite to the light-emitting layer 12 by, for example, electron beam evaporation. Form.

（第１の実施形態の第２製造方法）
以下、本発明の第１の実施形態の第２製造方法について図面を参照しながら説明する。 (Second manufacturing method of the first embodiment)
The second manufacturing method according to the first embodiment of the present invention will be described below with reference to the drawings.

図３（ａ）〜図３（ｅ）は本発明の第１の実施形態に係る半導体装置の第２製造方法の工程順の断面構成を示している。第１製造方法は、第１半導体層１１から成膜したが、第２製造方法はこれとは逆に第２半導体層１３から成膜する。従って、図３において、図２に示す構成部材と同一の構成部材には同一の符号を付している。   FIG. 3A to FIG. 3E show cross-sectional structures in the order of steps of the second manufacturing method of the semiconductor device according to the first embodiment of the present invention. In the first manufacturing method, the film is formed from the first semiconductor layer 11, whereas in the second manufacturing method, the film is formed from the second semiconductor layer 13 on the contrary. Therefore, in FIG. 3, the same components as those shown in FIG.

まず、図３（ａ）に示すように、ＭＯＣＶＤ法により、基板２０の上に、ｐ型の窒化アルミニウムガリウムからなる下部第２半導体層１３Ａを成長する。その後、下部第２半導体層１３Ａの上に、第１製造方法と同様に、シリコンからなる酸化マスク膜３１を選択的に形成する。   First, as shown in FIG. 3A, a lower second semiconductor layer 13A made of p-type aluminum gallium nitride is grown on the substrate 20 by MOCVD. Thereafter, an oxide mask film 31 made of silicon is selectively formed on the lower second semiconductor layer 13A, as in the first manufacturing method.

次に、図３（ｂ）に示すように、酸素ガス又は水蒸気を含む酸化性雰囲気で、酸化マスク膜３１が形成された下部第２半導体層１３Ａに対して、例えば９００℃の温度で約４時間の熱処理を行なう。これにより、下部第２半導体層１３Ａに、基板面と平行な方向に互いに間隔をおいてなる酸化領域１３ａが形成される。   Next, as shown in FIG. 3B, in an oxidizing atmosphere containing oxygen gas or water vapor, the lower second semiconductor layer 13A on which the oxide mask film 31 is formed is about 4 at a temperature of 900 ° C., for example. Heat treatment for hours. As a result, oxidized regions 13a are formed in the lower second semiconductor layer 13A so as to be spaced from each other in a direction parallel to the substrate surface.

次に、図３（ｃ）に示すように、例えばフッ硝酸により酸化マスク膜３１を除去し、その後、再度、ＭＯＣＶＤ法により、下部第２半導体層１３Ａの上に、ｐ型の窒化アルミニウムガリウムからなる上部第２半導体層１３Ｂと、発光層１２と、ｎ型の窒化アルミニウムガリウムからなる第１半導体層１１とを順次成長する。ここでは、下部第２半導体層１３Ａと上部第２半導体層１３Ｂとを第２半導体層１３とする。また、下部第２半導体層１３Ａはその基板２０の近傍部分の組成を窒化ガリウムとしてもよく、第１半導体層１１はその表面の近傍部分の組成を窒化ガリウムとしてもよい。   Next, as shown in FIG. 3C, the oxide mask film 31 is removed by, for example, hydrofluoric acid, and then, again by MOCVD, the p-type aluminum gallium nitride is formed on the lower second semiconductor layer 13A. The upper second semiconductor layer 13B, the light emitting layer 12, and the first semiconductor layer 11 made of n-type aluminum gallium nitride are sequentially grown. Here, the lower second semiconductor layer 13 </ b> A and the upper second semiconductor layer 13 </ b> B are referred to as the second semiconductor layer 13. Further, the lower second semiconductor layer 13A may have a composition in the vicinity of the substrate 20 made of gallium nitride, and the first semiconductor layer 11 may have a composition in the vicinity of the surface made of gallium nitride.

次に、図３（ｄ）に示すように、第１半導体層１１の上に、チタンとアルミニウムとの積層体からなるｎ側電極１５を蒸着により形成する。続いて、基板２０における下部第２半導体層１３Ａの反対側の面から、ＫｒＦエキシマレーザ光を基板２０の全面にわたってスキャンするように照射して、第２半導体層１３から基板２０を分離する。ここで、レーザ光はパルス状に発振することが好ましく、また、レーザ光の照射中に、基板２０を５００℃程度の温度で加熱することが好ましい。また、基板２０の分離除去には、水銀ランプの輝線を用いてもよく、さらには研磨法を用いてもよい。   Next, as shown in FIG. 3D, an n-side electrode 15 made of a laminate of titanium and aluminum is formed on the first semiconductor layer 11 by vapor deposition. Subsequently, the substrate 20 is separated from the second semiconductor layer 13 by irradiating the entire surface of the substrate 20 with KrF excimer laser light from the surface of the substrate 20 opposite to the lower second semiconductor layer 13A. Here, the laser light preferably oscillates in a pulsed manner, and the substrate 20 is preferably heated at a temperature of about 500 ° C. during the laser light irradiation. Further, for the separation and removal of the substrate 20, a bright line of a mercury lamp may be used, and further, a polishing method may be used.

次に、図３（ｅ）に示すように、第２半導体層１３における発光層１２と反対側の面上に、ニッケルと金との積層体からなるｐ側電極１４を形成する。   Next, as shown in FIG. 3E, a p-side electrode 14 made of a laminate of nickel and gold is formed on the surface of the second semiconductor layer 13 opposite to the light emitting layer 12.

なお、第１製造方法及び第２製造方法において、発光層１２を含む各半導体層１１、１３の結晶成長方法として、ＭＯＣＶＤ法を用いたが、少なくとも発光層１２の成長に、分子線エピタキシ（Molecular Beam Epitaxy：ＭＢＥ）法を用いてもよい。   In the first manufacturing method and the second manufacturing method, the MOCVD method is used as a crystal growth method for each of the semiconductor layers 11 and 13 including the light emitting layer 12, but at least the light emitting layer 12 is grown by molecular beam epitaxy (Molecular Beam Epitaxy (MBE) method may be used.

さらには、第１半導体層１１及び第２半導体層１３の一部を、ハイドライド気相成長(Hydride Vapor Phase Epitaxy:ＨＶＰＥ)法によって成膜してもよい。   Furthermore, a part of the first semiconductor layer 11 and the second semiconductor layer 13 may be formed by a hydride vapor phase epitaxy (HVPE) method.

ＨＶＰＥ法は、成長速度が１００μｍ／ｈ以上であり、ＭＯＣＶＤ法及びＭＢＥ法と比べて成長速度が極めて大きいため、第１及び第２半導体層１１、１３の厚膜化が容易である。また、各半導体層１１、１３を厚膜化することにより、成膜後のウエハ状態の基板２０の扱いが容易となる。その上、高速成長による結晶性の改善も期待できる。従って、第１半導体層１１及び第２半導体層１３の少なくとも一方に、例えば１０μｍ以上の厚さのＨＶＰＥ法による成長層を含ませてもよい。   In the HVPE method, the growth rate is 100 μm / h or more, and the growth rate is extremely high as compared with the MOCVD method and the MBE method. Therefore, it is easy to increase the thickness of the first and second semiconductor layers 11 and 13. Further, by increasing the thickness of each of the semiconductor layers 11 and 13, it becomes easy to handle the substrate 20 in the wafer state after film formation. In addition, crystallinity can be improved by high-speed growth. Therefore, at least one of the first semiconductor layer 11 and the second semiconductor layer 13 may include a growth layer by a HVPE method having a thickness of 10 μm or more, for example.

従って、発光層１２が量子井戸構造を含む場合に、数原子層の薄膜からなる多層構造を容易に且つ再現性良く制御できるＭＯＣＶＤ法又はＭＢＥ法により発光層１２を成膜すると、半導体レーザ素子におけるしきい値電流の値を低減できる等の動作特性の向上を図ることができる。また、各半導体層１１、１３を、成長速度が大きいＨＶＰＥ法により成膜すると、厚膜化が容易となるため、量子井戸構造を含むデバイス構造を効率良く形成できるので、動作特性に優れる半導体装置を低コストで得られるようになる。   Therefore, when the light-emitting layer 12 includes a quantum well structure, when the light-emitting layer 12 is formed by MOCVD or MBE that can easily control a multilayer structure composed of several atomic thin films with good reproducibility, It is possible to improve the operating characteristics such as reducing the threshold current value. In addition, when each of the semiconductor layers 11 and 13 is formed by the HVPE method having a high growth rate, it is easy to increase the thickness, so that a device structure including a quantum well structure can be formed efficiently, and thus a semiconductor device having excellent operating characteristics. Can be obtained at low cost.

また、酸化領域１３ａを選択的形成するための酸化マスク膜３１は、シリコンに限られず、窒化ガリウム系半導体と比べて酸化されにくい材料であればよく、例えば窒化シリコン（Ｓｉ３Ｎ４）を用いてもよい。 The oxide mask film 31 for selectively forming the oxide region 13a is not limited to silicon, and may be any material that is less likely to be oxidized than a gallium nitride based semiconductor. For example, silicon nitride (Si 3 N 4 ) is used. May be.

（第１の実施形態の一変形例）
以下、本発明の第１の実施形態の第１変形例について図面を参照しながら説明する。 (One modification of the first embodiment)
Hereinafter, a first modification of the first embodiment of the present invention will be described with reference to the drawings.

図４（ａ）〜図４（ｃ）は本発明の第１の実施形態の第１変形例に係る半導体装置の製造方法の工程順の断面構成を示している。   FIG. 4A to FIG. 4C show cross-sectional structures in the order of steps of the method for manufacturing a semiconductor device according to the first modification of the first embodiment of the present invention.

まず、図４（ａ）に示すように、サファイアからなる基板２０の上に、第２半導体層１３、酸化領域１３ａ、発光層１２及び第１半導体層１１を形成し、その後、第１半導体層１１の上面に、例えば、面方位が（１００）面のｎ型のシリコン（Ｓｉ）からなる支持基板４０を、公知の貼り合わせ法を用いて貼り合わせる。このとき、支持基板４０を該支持基板４０のへき開面と第１半導体層１１のへき開面とが互いに平行となるように貼り合わせれば、支持基板４０を含め各半導体層１１、１３のへき開を容易に且つ確実に行なえるようになる。   First, as shown in FIG. 4A, the second semiconductor layer 13, the oxidized region 13a, the light emitting layer 12 and the first semiconductor layer 11 are formed on the substrate 20 made of sapphire, and then the first semiconductor layer is formed. For example, a support substrate 40 made of n-type silicon (Si) having a (100) plane orientation is bonded to the upper surface of the substrate 11 using a known bonding method. At this time, if the support substrate 40 is bonded so that the cleavage surface of the support substrate 40 and the cleavage surface of the first semiconductor layer 11 are parallel to each other, the cleavage of each of the semiconductor layers 11 and 13 including the support substrate 40 is easy. It will be possible to do it reliably and reliably.

次に、図４（ｂ）に示すように、基板２０における下部第２半導体層１３Ａの反対側の面から、パルス状のＫｒＦエキシマレーザ光を基板２０の全面にわたってスキャンするように照射して、第２半導体層１３から基板２０を分離する。ここで、基板２０の分離除去には、水銀ランプの輝線を用いてもよく、さらには研磨法を用いてもよい。   Next, as shown in FIG. 4B, the surface of the substrate 20 opposite to the lower second semiconductor layer 13A is irradiated with a pulsed KrF excimer laser beam so as to scan the entire surface of the substrate 20, The substrate 20 is separated from the second semiconductor layer 13. Here, for separating and removing the substrate 20, a bright line of a mercury lamp may be used, and further, a polishing method may be used.

次に、図４（ｃ）に示すように、第１半導体層１１の上面に、金（Ａｕ）とアンチモン（Ｓｂ）との合金（Ａｕ−Ｓｂ合金）からなるｎ側電極１６を形成する。その後、第２半導体層１３における発光層１２と反対側の面上に、ニッケルと金との積層体からなるｐ側電極１４を形成する。   Next, as illustrated in FIG. 4C, the n-side electrode 16 made of an alloy of gold (Au) and antimony (Sb) (Au—Sb alloy) is formed on the upper surface of the first semiconductor layer 11. Thereafter, a p-side electrode 14 made of a laminate of nickel and gold is formed on the surface of the second semiconductor layer 13 opposite to the light emitting layer 12.

なお、基板２０と比べて放熱性に優れた、例えば銅（Ｃｕ）からなる支持基板４０を貼り合わせれば、半導体装置の放熱性がさらに向上する。   Note that if a support substrate 40 made of, for example, copper (Cu), which is superior in heat dissipation compared with the substrate 20, is bonded together, the heat dissipation of the semiconductor device is further improved.

なお、支持基板４０は、シリコンに限られず、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）又はリン化インジウム（ＩｎＰ）を用いてもよい。これにより、例えば半導体装置を半導体レーザ素子とする場合には、しきい値電流の値の低減及び素子の長寿命化を図ることができる。   The support substrate 40 is not limited to silicon, and gallium arsenide (GaAs), gallium phosphide (GaP), or indium phosphide (InP) may be used. Thereby, for example, when the semiconductor device is a semiconductor laser element, the value of the threshold current can be reduced and the lifetime of the element can be extended.

また、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Further, the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例について図面を参照しながら説明する。 (Second modification of the first embodiment)
Hereinafter, a second modification of the first embodiment of the present invention will be described with reference to the drawings.

図５は本発明の第１の実施形態の第２変形例に係る半導体装置の断面構成を示している。図５において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 5 shows a cross-sectional configuration of a semiconductor device according to a second modification of the first embodiment of the present invention. In FIG. 5, the same components as those shown in FIG.

図５に示すように、第２変形例に係る半導体装置の酸化領域１３ｂは、発光層１２及びｎ型の第１半導体層１１の上部を含むように形成されている。これにより、外部から注入される注入電流の電流狭窄をより確実に行なえるため、発光層１２における漏れ電流がさらに減少する。   As shown in FIG. 5, the oxidized region 13 b of the semiconductor device according to the second modification is formed so as to include the upper portions of the light emitting layer 12 and the n-type first semiconductor layer 11. Thereby, since current constriction of the injection current injected from the outside can be performed more reliably, the leakage current in the light emitting layer 12 is further reduced.

酸化領域１３ｂの形成方法は、第１製造方法の場合には、第２半導体層１３までを成長した後、酸化領域１３ｂが第１半導体層１１の上部にまで達するまで酸化すれば良い。また、第２製造方法の場合には、ｐ型の第２半導体層１３、発光層１２、及びｎ型の第１半導体層１１の一部（下部）までを成長し、その後、これらの成長層を選択的に酸化して酸化領域１３ｂを形成する。その後、第１半導体層１１の残部を再成長すると良い。   In the case of the first manufacturing method, the formation method of the oxidized region 13 b may be performed until the oxidized region 13 b reaches the upper portion of the first semiconductor layer 11 after growing up to the second semiconductor layer 13. In the case of the second manufacturing method, the p-type second semiconductor layer 13, the light emitting layer 12, and a part (lower part) of the n-type first semiconductor layer 11 are grown, and then these growth layers are grown. Is selectively oxidized to form an oxidized region 13b. Thereafter, the remaining portion of the first semiconductor layer 11 may be regrown.

なお、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Note that the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

また、第１の実施形態及びその変形例において、基板２０には、サファイアに代えて、酸化マグネシウム（ＭｇＯ）、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなる単結晶基板を用いてもよい。これらの単結晶基板は、格子定数がIII-Ｖ族窒化物半導体と近似しているため、その上に窒化物半導体結晶が良好に成長するので、高性能な青色又は青紫色可視域発光素子、すなわち、発光ダイオード素子又は半導体レーザ素子を実現できる。 In the first embodiment and its modification, the substrate 20, instead of the sapphire, magnesium oxide (MgO), or lithium oxide gallium aluminum (LiGa x Al 1-x O 2 ( where, x is 0 ≦ A single crystal substrate made of x ≦ 1)) may be used. Since these single crystal substrates have lattice constants close to those of group III-V nitride semiconductors, nitride semiconductor crystals grow well on them, so that high-performance blue or blue-violet visible light emitting devices, That is, a light emitting diode element or a semiconductor laser element can be realized.

また、第２変形例においても、酸化領域１３ａの上面と第２半導体層１３の上面とは必ずしも一致している必要はない。   Also in the second modification example, the upper surface of the oxidized region 13a and the upper surface of the second semiconductor layer 13 do not necessarily coincide with each other.

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。 (Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

図６は本発明の第２の実施形態に係る半導体装置であって、発光ダイオード素子又は半導体レーザ素子に適用可能な半導体発光装置の断面構成を示している。図６において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 6 shows a cross-sectional structure of a semiconductor light emitting device according to the second embodiment of the present invention, which can be applied to a light emitting diode element or a semiconductor laser element. In FIG. 6, the same components as those shown in FIG.

第２の実施形態に係る半導体装置は、ｐ型の第２半導体層１３における発光層１２の反対側の面上に、面方位が例えば（０００１）面のｐ型の炭化シリコン（ＳｉＣ）からなる基板２１が設けられている。   The semiconductor device according to the second embodiment is made of p-type silicon carbide (SiC) having a plane orientation of, for example, (0001) plane on the surface of the p-type second semiconductor layer 13 opposite to the light emitting layer 12. A substrate 21 is provided.

また、基板２１における第２半導体層１３の反対側の面上に、アルミニウム（Ａｌ）とシリコン（Ｓｉ）との合金、例えばＡｌ−Ｓｉ合金（Ａｌ：８９％）からなる第１のオーミック電極としてのｐ側電極１７が形成されている。   Further, on the surface of the substrate 21 opposite to the second semiconductor layer 13, as a first ohmic electrode made of an alloy of aluminum (Al) and silicon (Si), for example, an Al—Si alloy (Al: 89%). The p-side electrode 17 is formed.

このように、第２の実施形態によると、第２半導体層１３には、導電性を有する基板２１が設けられているため、ｐ側電極１７及びｎ側電極１５は発光層１２を挟んで対向する位置に形成できる。このため、ｐ側電極１７とｎ側電極１５との間の直列抵抗の値を大幅に低減できる。その上、発光層１２が形成する面と平行な方向に互いに間隔をおいてなる酸化領域１３ａが、ドライエッチングを受けることなく電流狭窄部を形成する。このため、発光層１２の側部がエッチングダメージを受けることがなくなるので、発光層１２における動作時の漏れ電流を大幅に低減することができる。その結果、発光ダイオード素子の場合には動作電流が低減し、また、半導体レーザ素子の場合にはしきい値電流の値を低減することができる。   Thus, according to the second embodiment, since the conductive substrate 21 is provided in the second semiconductor layer 13, the p-side electrode 17 and the n-side electrode 15 face each other with the light emitting layer 12 interposed therebetween. Can be formed at the position where For this reason, the value of the series resistance between the p-side electrode 17 and the n-side electrode 15 can be significantly reduced. In addition, the oxidized regions 13a spaced apart from each other in a direction parallel to the surface on which the light emitting layer 12 is formed form a current confinement portion without being subjected to dry etching. For this reason, since the side part of the light emitting layer 12 is not subjected to etching damage, the leakage current during operation in the light emitting layer 12 can be greatly reduced. As a result, the operating current can be reduced in the case of a light emitting diode element, and the threshold current value can be reduced in the case of a semiconductor laser element.

さらに、基板２１には、サファイアよりも放熱性がすぐれた炭化シリコンを用いているため、半導体装置の一層の長寿命化を達成することができる。   Furthermore, since the substrate 21 is made of silicon carbide, which has better heat dissipation than sapphire, the life of the semiconductor device can be further extended.

なお、酸化領域１３ａの上面と第２半導体層１３の上面とは必ずしも一致している必要はない。   Note that the upper surface of the oxidized region 13a and the upper surface of the second semiconductor layer 13 do not necessarily coincide with each other.

また、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Further, the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

また、酸化領域１３ａは、第２半導体層１３のみに限らず、発光層１２又は第１半導体層１１にまで達するように形成してもよい。   The oxidized region 13 a is not limited to the second semiconductor layer 13 and may be formed to reach the light emitting layer 12 or the first semiconductor layer 11.

また、基板２１には、炭化シリコンに代えて、シリコン（Ｓｉ）、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、酸化亜鉛（ＺｎＯ）又は金属、例えば銅（Ｃｕ）からなる基板を用いてもよい。例えば、酸化亜鉛は、格子定数がIII-Ｖ族窒化物半導体と近似しているため、また、シリコン、ヒ化ガリウム、リン化ガリウム及びリン化インジウムは、いずれも結晶性が優れているため、その上に窒化物半導体結晶が良好に成長するので、高性能な青色又は青紫色可視域発光素子、すなわち、発光ダイオード素子又は半導体レーザ素子を実現できる。   In addition, instead of silicon carbide, the substrate 21 is made of silicon (Si), gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), zinc oxide (ZnO), or a metal such as copper ( A substrate made of Cu) may be used. For example, since zinc oxide has a lattice constant close to that of a group III-V nitride semiconductor, and silicon, gallium arsenide, gallium phosphide, and indium phosphide all have excellent crystallinity, Since the nitride semiconductor crystal grows on it well, a high-performance blue or blue-violet visible light emitting element, that is, a light emitting diode element or a semiconductor laser element can be realized.

また、金属を用いた場合には、放熱性が良好となるため、例えば半導体レーザ素子に適用した場合には、高温下での動作が可能となり、該半導体レーザ素子の長寿命化を図ることができる。   Further, when metal is used, the heat dissipation becomes good. For example, when it is applied to a semiconductor laser element, operation at a high temperature is possible, and the life of the semiconductor laser element can be extended. it can.

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。   Hereinafter, a method of manufacturing the semiconductor device configured as described above will be described with reference to the drawings.

図７（ａ）〜図７（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。   FIG. 7A to FIG. 7D show cross-sectional structures in the order of steps in the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

ここでは、第１の実施形態における第２製造方法と同様に、基板２１の上に第２半導体層１３、発光層１２及び第１半導体層１１を順次成膜する方法を説明する。   Here, a method of sequentially forming the second semiconductor layer 13, the light emitting layer 12, and the first semiconductor layer 11 on the substrate 21 will be described as in the second manufacturing method in the first embodiment.

まず、図７（ａ）に示すように、ＭＯＣＶＤ法により、ｐ型の炭化シリコンからなる基板２１の上に、ｐ型の窒化アルミニウムガリウムからなる下部第２半導体層１３Ａを成長する。その後、下部第２半導体層１３Ａの上に、第１の実施形態と同様に、シリコンからなる酸化マスク膜３１を選択的に形成する。   First, as shown in FIG. 7A, a lower second semiconductor layer 13A made of p-type aluminum gallium nitride is grown on a substrate 21 made of p-type silicon carbide by MOCVD. Thereafter, an oxide mask film 31 made of silicon is selectively formed on the lower second semiconductor layer 13A, as in the first embodiment.

次に、図７（ｂ）に示すように、酸素ガス又は水蒸気を含む酸化性雰囲気で、酸化マスク膜３１が形成された下部第２半導体層１３Ａに対して、例えば９００℃の温度で約４時間の熱処理を行なう。これにより、下部第２半導体層１３Ａに、基板面と平行な方向に互いに間隔をおいてなる酸化領域１３ａが形成される。   Next, as shown in FIG. 7B, about 4 at a temperature of 900 ° C., for example, with respect to the lower second semiconductor layer 13A on which the oxidation mask film 31 is formed in an oxidizing atmosphere containing oxygen gas or water vapor. Heat treatment for hours. As a result, oxidized regions 13a are formed in the lower second semiconductor layer 13A so as to be spaced from each other in a direction parallel to the substrate surface.

次に、図７（ｃ）に示すように、例えばフッ硝酸により酸化マスク膜３１を除去し、その後、再度、ＭＯＣＶＤ法により、下部第２半導体層１３Ａの上に、ｐ型の窒化アルミニウムガリウムからなる上部第２半導体層１３Ｂと、発光層１２と、ｎ型の窒化アルミニウムガリウムからなる第１半導体層１１とを順次成長する。ここでも、下部第２半導体層１３Ａと上部第２半導体層１３Ｂとを第２半導体層１３とする。また、下部第２半導体層１３Ａはその基板２１の近傍部分の組成を窒化ガリウムとしてもよく、第１半導体層１１はその表面の近傍部分の組成を窒化ガリウムとしてもよい。   Next, as shown in FIG. 7C, the oxide mask film 31 is removed by, for example, fluorinated nitric acid, and then again from the p-type aluminum gallium nitride on the lower second semiconductor layer 13A by MOCVD. The upper second semiconductor layer 13B, the light emitting layer 12, and the first semiconductor layer 11 made of n-type aluminum gallium nitride are sequentially grown. Again, the lower second semiconductor layer 13A and the upper second semiconductor layer 13B are referred to as the second semiconductor layer 13. Further, the composition of the lower second semiconductor layer 13A in the vicinity of the substrate 21 may be gallium nitride, and the composition of the first semiconductor layer 11 in the vicinity of the surface may be gallium nitride.

次に、図７（ｄ）に示すように、例えば電子ビーム蒸着法により、第１半導体層１１の全面に、チタンとアルミニウムとの積層体からなるｎ側電極１５を形成する。続いて、例えば電子ビーム蒸着法により、基板２１における下部第２半導体層１３Ａの反対側の面上に、Ａｌ−Ｓｉ合金（Ａｌ：８９％）からなるｐ側電極１７を形成する。   Next, as shown in FIG. 7D, an n-side electrode 15 made of a laminate of titanium and aluminum is formed on the entire surface of the first semiconductor layer 11 by, for example, an electron beam evaporation method. Subsequently, the p-side electrode 17 made of an Al—Si alloy (Al: 89%) is formed on the surface of the substrate 21 opposite to the lower second semiconductor layer 13A by, for example, electron beam evaporation.

なお、発光層１２を含む各半導体層１１、１３の結晶成長方法として、ＭＯＣＶＤ法を用いたが、少なくとも発光層１２はＭＢＥ法を用いて成膜してもよい。   Note that the MOCVD method is used as the crystal growth method of each of the semiconductor layers 11 and 13 including the light emitting layer 12, but at least the light emitting layer 12 may be formed using the MBE method.

さらには、第１半導体層１１及び第２半導体層１３の少なくとも一方に、例えば１０μｍ以上の厚さのＨＶＰＥ法による成長層を含ませてもよい。   Further, at least one of the first semiconductor layer 11 and the second semiconductor layer 13 may include a growth layer by a HVPE method having a thickness of 10 μm or more, for example.

このように、第２の実施形態に係る製造方法は、半導体層の成長用の基板２１に導電性を持たせているため、該基板２１を除去しなくても、ｎ側電極１５とｐ側電極１７とが互いに対向するように配置することができるので、プロセスを簡略化することができる。   As described above, in the manufacturing method according to the second embodiment, since the semiconductor layer growth substrate 21 is made conductive, the n-side electrode 15 and the p-side can be formed without removing the substrate 21. Since it can arrange | position so that the electrode 17 may mutually oppose, a process can be simplified.

（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。 (Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

図８は本発明の第３の実施形態に係る半導体装置であって、発光ダイオード素子又は半導体レーザ素子に適用可能な半導体発光装置の断面構成を示している。図８において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 8 shows a cross-sectional configuration of a semiconductor device according to the third embodiment of the present invention, which can be applied to a light emitting diode element or a semiconductor laser element. In FIG. 8, the same components as those shown in FIG.

第３の実施形態に係る半導体装置は、電流狭窄部である酸化領域１３ａの露出面が、酸化シリコン（ＳｉＯ２ ）からなる絶縁膜１８により覆われていることを特徴とする。また、ｐ側電極１４は、第２半導体層１３における酸化領域１３ａに挟まれた領域の上に選択的に形成されている。 The semiconductor device according to the third embodiment is characterized in that the exposed surface of the oxide region 13a which is a current confinement portion is covered with an insulating film 18 made of silicon oxide (SiO 2 ). The p-side electrode 14 is selectively formed on a region sandwiched between the oxidized regions 13 a in the second semiconductor layer 13.

このように、第３の実施形態に係る半導体装置は、第１の実施形態と同様に、結晶成長する基板を有していないため、ｐ側電極１４及びｎ側電極１５は発光層１２を挟んで対向する位置に設けられる。このため、ｐ側電極１４とｎ側電極１５との間の直列抵抗の値を大幅に低減できる。その上、発光層１２が形成する面と平行な方向に互いに間隔をおいてなる酸化領域１３ａは、ドライエッチングを受けることなく電流狭窄部が形成される。このため、発光層１２の側部がエッチングダメージを受けることがない。   As described above, since the semiconductor device according to the third embodiment does not have a substrate for crystal growth as in the first embodiment, the p-side electrode 14 and the n-side electrode 15 sandwich the light emitting layer 12. Are provided at opposite positions. For this reason, the value of the series resistance between the p-side electrode 14 and the n-side electrode 15 can be greatly reduced. In addition, in the oxidized regions 13a that are spaced apart from each other in a direction parallel to the surface on which the light emitting layer 12 is formed, a current confinement portion is formed without undergoing dry etching. For this reason, the side part of the light emitting layer 12 does not receive an etching damage.

その上、ｐ側電極１４は、絶縁膜１８によりその形成位置が規制されており、第２半導体層１３の露出面の上にのみ形成されている。このため、酸化領域１３ａを介しての漏れ電流を防止できるので、発光層１２における動作時の漏れ電流をさらに抑制することができる。その結果、半導体装置の動作電流を低減することができる。   In addition, the formation position of the p-side electrode 14 is restricted by the insulating film 18 and is formed only on the exposed surface of the second semiconductor layer 13. For this reason, since the leakage current through the oxidation region 13a can be prevented, the leakage current during operation in the light emitting layer 12 can be further suppressed. As a result, the operating current of the semiconductor device can be reduced.

また、結晶成長用の基板を有していないことから、発光層１２を含む各半導体層１１、１３を基板材料の面方位に規制されることなく、窒化ガリウム系半導体に固有の面方位でへき開できるようになる。従って、半導体レーザ素子の場合には、良好なへき開面を持つ共振器を実現できるので、しきい値電流値を低減できる等の動作特性の向上を図ることができる。   Further, since the substrate for crystal growth is not provided, each of the semiconductor layers 11 and 13 including the light emitting layer 12 is cleaved in a plane orientation unique to the gallium nitride semiconductor without being restricted by the plane orientation of the substrate material. become able to. Therefore, in the case of a semiconductor laser element, a resonator having a good cleavage plane can be realized, and therefore, it is possible to improve operating characteristics such as a reduction in threshold current value.

なお、酸化領域１３ａは、第２半導体層１３に設ける代わりに、第１半導体層１１に設けてあってもよい。   Note that the oxidized region 13 a may be provided in the first semiconductor layer 11 instead of being provided in the second semiconductor layer 13.

また、酸化領域１３ａの上面と第２半導体層１３の上面とは必ずしも一致している必要はない。   Further, the upper surface of the oxidized region 13a and the upper surface of the second semiconductor layer 13 do not necessarily coincide with each other.

また、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Further, the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

また、酸化領域１３ａは、第２半導体層１３のみに限らず、発光層１２又は第１半導体層１１にまで達するように形成してもよい。   The oxidized region 13 a is not limited to the second semiconductor layer 13 and may be formed to reach the light emitting layer 12 or the first semiconductor layer 11.

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。   Hereinafter, a method of manufacturing the semiconductor device configured as described above will be described with reference to the drawings.

図９（ａ）〜図９（ｄ）及び図１０（ａ）〜図１０（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。   FIG. 9A to FIG. 9D and FIG. 10A to FIG. 10D show cross-sectional structures in the order of steps of the semiconductor device manufacturing method according to the third embodiment of the present invention.

ここでは、第１の実施形態における第１製造方法と同様に、基板２０の上に第１半導体層１１から順次成膜する方法を説明する。   Here, as in the first manufacturing method in the first embodiment, a method of sequentially forming a film from the first semiconductor layer 11 on the substrate 20 will be described.

まず、図９（ａ）に示すように、例えばＭＯＣＶＤ法により、サファイアからなる基板２０上に、ｎ型の窒化アルミニウムガリウムからなる第１半導体層１１、窒化インジウムガリウムを井戸層に含む発光層１２、及びｐ型の窒化アルミニウムガリウムからなる第２半導体層１３を順次成長する。ここで、第１半導体層１１における基板２０との界面の近傍部分は、ｎ側電極とのコンタクト層となるよう窒化ガリウムとしてもよい。同様に、第２半導体層１３における表面の近傍部分は、ｐ側電極とのコンタクト層となるよう窒化ガリウムとしてもよい。   First, as shown in FIG. 9A, a first semiconductor layer 11 made of n-type aluminum gallium nitride and a light emitting layer 12 containing indium gallium nitride in a well layer on a substrate 20 made of sapphire, for example, by MOCVD. , And a second semiconductor layer 13 made of p-type aluminum gallium nitride is sequentially grown. Here, the vicinity of the interface with the substrate 20 in the first semiconductor layer 11 may be gallium nitride so as to be a contact layer with the n-side electrode. Similarly, the vicinity of the surface of the second semiconductor layer 13 may be gallium nitride so as to be a contact layer with the p-side electrode.

次に、図９（ｂ）に示すように、第１の実施形態と同様にして、第２半導体層１３の上に、シリコンからなる酸化マスク膜３１を選択的に形成する。   Next, as shown in FIG. 9B, an oxide mask film 31 made of silicon is selectively formed on the second semiconductor layer 13 in the same manner as in the first embodiment.

次に、図９（ｃ）に示すように、酸素ガス又は水蒸気を含む酸化性雰囲気で、酸化マスク膜３１が形成された第２半導体層１３に対して、例えば９００℃の温度で約４時間の熱処理を行なう。これにより、第２半導体層１３に、発光層１２が形成する面と平行な方向に互いに間隔をおいてなる酸化領域１３ａが形成される。   Next, as shown in FIG. 9C, the second semiconductor layer 13 on which the oxidation mask film 31 is formed in an oxidizing atmosphere containing oxygen gas or water vapor, for example, at a temperature of 900 ° C. for about 4 hours. The heat treatment is performed. As a result, oxidized regions 13 a are formed in the second semiconductor layer 13 so as to be spaced from each other in a direction parallel to the surface on which the light emitting layer 12 is formed.

次に、図９（ｄ）に示すように、ＣＶＤ法により、酸化領域１３ａを含む第２半導体層１３の上の全面にわたって、厚さが約３００ｎｍの酸化シリコンからなる絶縁膜１８を堆積する。   Next, as shown in FIG. 9D, an insulating film 18 made of silicon oxide having a thickness of about 300 nm is deposited over the entire surface of the second semiconductor layer 13 including the oxidized region 13a by the CVD method.

次に、図１０（ａ）に示すように、リソグラフィ法により、絶縁膜１８の上に、第２半導体層１３における酸化領域１３ａに挟まれた部分の上側であって、電極形成領域に開口パターン３２ａを持つレジストパターン３２を形成する。   Next, as shown in FIG. 10A, an opening pattern is formed on the insulating film 18 above the portion sandwiched between the oxidized regions 13a in the second semiconductor layer 13 and formed in the electrode forming region by lithography. A resist pattern 32 having 32a is formed.

次に、図１０（ｂ）に示すように、レジストパターン３２をマスクとして、例えばフッ化水素酸（ＨＦ）を含む水溶液（以下、フッ酸と呼ぶ）を用いて絶縁膜１８にウエットエッチングを行なう。これにより、絶縁膜１８に開口パターン３２ａを転写して、第２半導体層１３の酸化領域１３ａに挟まれた部分を露出する。その後、第２半導体層１３を含むレジストパターン３２の上に、ニッケルと金との積層体からなる電極形成膜１４Ａを蒸着により成膜する。   Next, as shown in FIG. 10B, wet etching is performed on the insulating film 18 using, for example, an aqueous solution containing hydrofluoric acid (HF) (hereinafter referred to as hydrofluoric acid) using the resist pattern 32 as a mask. . As a result, the opening pattern 32a is transferred to the insulating film 18, and the portion sandwiched between the oxidized regions 13a of the second semiconductor layer 13 is exposed. Thereafter, an electrode forming film 14A made of a laminate of nickel and gold is formed on the resist pattern 32 including the second semiconductor layer 13 by vapor deposition.

次に、図１０（ｃ）に示すように、レジストパターン３２を除去する、いわゆるリフトオフ法によって、第２半導体層１３の酸化領域１３ａに挟まれた部分の上に、電極形成膜１４Ａからなるｐ側電極１４を形成する。続いて、基板２０における第１半導体層１１の反対側の面から、パルス状のＫｒＦエキシマレーザ光を基板２０の全面にわたってスキャンするように照射する。このレーザ光の照射により、第１半導体層１１における基板２０との界面が熱分解して、基板２０と第１半導体層１１とが分離する。ここで、レーザ光の照射中に、基板２０を５００℃程度の温度で加熱してもよい。また、基板２０を分離又は除去するには、ＫｒＦエキシマレーザ光の他に、波長が３５５ｎｍのＹＡＧレーザの第３高調波を用いてもよく、波長が３６５ｎｍの水銀ランプの輝線を用いてもよく、さらには研磨法を用いてもよい。   Next, as shown in FIG. 10C, the resist pattern 32 is removed by a so-called lift-off method, and the p formed of the electrode forming film 14A is formed on the portion sandwiched between the oxidized regions 13a of the second semiconductor layer 13. The side electrode 14 is formed. Subsequently, the surface of the substrate 20 opposite to the first semiconductor layer 11 is irradiated with a pulsed KrF excimer laser beam so as to scan the entire surface of the substrate 20. By this laser light irradiation, the interface between the first semiconductor layer 11 and the substrate 20 is thermally decomposed, and the substrate 20 and the first semiconductor layer 11 are separated. Here, the substrate 20 may be heated at a temperature of about 500 ° C. during the laser light irradiation. Further, in order to separate or remove the substrate 20, in addition to the KrF excimer laser light, the third harmonic of a YAG laser having a wavelength of 355 nm may be used, or the emission line of a mercury lamp having a wavelength of 365 nm may be used. Further, a polishing method may be used.

次に、図１０（ｄ）に示すように、第１半導体層１１における発光層１２の反対側の面上に、チタンとアルミニウムとの積層体からなるｎ側電極１５を蒸着により形成する。   Next, as shown in FIG. 10D, an n-side electrode 15 made of a laminate of titanium and aluminum is formed on the surface of the first semiconductor layer 11 opposite to the light emitting layer 12 by vapor deposition.

このように、第３の実施形態に係る製造方法によると、絶縁膜１８は、酸化領域１３ａの表面保護膜として機能するだけでなく、図１０（ｂ）に示す電極形成膜１４Ａの成膜工程において、電極形成膜１４Ａにおけるレジストパターン３２上に位置する部分と第２半導体層１３上に位置する部分とを互いに切断するスペーサ層としても機能する。   Thus, according to the manufacturing method according to the third embodiment, the insulating film 18 not only functions as a surface protective film of the oxidized region 13a, but also forms the electrode forming film 14A shown in FIG. 10B. The portion of the electrode forming film 14A located on the resist pattern 32 and the portion located on the second semiconductor layer 13 also function as a spacer layer.

従って、酸化領域１３ａ上に絶縁膜１８を設けておき、ｐ側電極１４をその形成位置が絶縁膜１８に規制されるように形成するため、前述したように漏れ電流を低減することができる上に、ｐ側電極１４の歩留まりが向上するので、コストの低減が可能となる。   Therefore, since the insulating film 18 is provided on the oxide region 13a and the p-side electrode 14 is formed so that the formation position thereof is regulated by the insulating film 18, the leakage current can be reduced as described above. In addition, since the yield of the p-side electrode 14 is improved, the cost can be reduced.

なお、絶縁膜１８には酸化シリコンを用いたが、これに代えて窒化シリコン（Ｓｉ３Ｎ４）を用いてもよい。酸化シリコン及び窒化シリコンは、ウエットエッチングにより除去し易く、また、比較的に低温で形成することができる。このため、発光層１２に対する熱的なダメージを抑制することができるので、半導体装置の動作特性を劣化させるおそれがない。その上、電極形成膜１４Ａに対するリフトオフをも容易に且つ再現性良く行なうことができる。 Note that although silicon oxide is used for the insulating film 18, silicon nitride (Si 3 N 4 ) may be used instead. Silicon oxide and silicon nitride can be easily removed by wet etching, and can be formed at a relatively low temperature. For this reason, since the thermal damage with respect to the light emitting layer 12 can be suppressed, there exists no possibility of degrading the operating characteristic of a semiconductor device. In addition, it is possible to easily lift off the electrode forming film 14A with good reproducibility.

また、基板２０の上に第２半導体層１３から成長する第２製造方法を用いてもよい。   Alternatively, a second manufacturing method that grows from the second semiconductor layer 13 on the substrate 20 may be used.

また、基板２０を第１半導体層１１から分離するよりも前に、例えば絶縁膜１８を堆積する前に、シリコン等からなる支持基板を、第２半導体層１３における発光層１２の反対側の面に貼り合わせてもよい。又は、基板２０を分離した後で且つｎ側電極１５を形成するよりも前に、第１半導体層１１における発光層１２の反対側の面にシリコン等からなる支持基板を貼り合わせてもよい。   Further, before separating the substrate 20 from the first semiconductor layer 11, for example, before depositing the insulating film 18, a support substrate made of silicon or the like is placed on the surface of the second semiconductor layer 13 opposite to the light emitting layer 12. You may stick together. Alternatively, after the substrate 20 is separated and before the n-side electrode 15 is formed, a support substrate made of silicon or the like may be bonded to the surface of the first semiconductor layer 11 opposite to the light emitting layer 12.

（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。 (Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.

図１１は本発明の第４の実施形態に係る半導体装置であって、発光ダイオード素子に適用可能な半導体発光装置の断面構成を示している。図１１において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 11 shows a cross-sectional configuration of a semiconductor light emitting device applicable to a light emitting diode element, which is a semiconductor device according to a fourth embodiment of the present invention. In FIG. 11, the same components as those shown in FIG.

第４の実施形態に係る半導体装置は、ｎ型の第１半導体層１１、発光層１２及びｐ型の第２半導体層１３を成長する基板２０に、絶縁性のサファイアを用いており、該基板２０を第１半導体層１１から分離しない構成を採る。   In the semiconductor device according to the fourth embodiment, insulating sapphire is used for the substrate 20 on which the n-type first semiconductor layer 11, the light emitting layer 12, and the p-type second semiconductor layer 13 are grown. A configuration in which 20 is not separated from the first semiconductor layer 11 is adopted.

従って、発光層１２を含む第１半導体層１１及び第２半導体層１３には、断面凸状にエッチングされた電流狭窄部２００が形成されている。第１のオーミック電極であるｐ側電極１４は、電流狭窄部２００における第２半導体層１３の上に形成され、第２のオーミック電極であるｎ側電極１５は、第１半導体層１１における電流狭窄部２００の側方の露出領域の上に形成されている。   Accordingly, the first semiconductor layer 11 and the second semiconductor layer 13 including the light emitting layer 12 are formed with a current confinement portion 200 etched into a convex cross section. The p-side electrode 14 that is the first ohmic electrode is formed on the second semiconductor layer 13 in the current confinement portion 200, and the n-side electrode 15 that is the second ohmic electrode is the current confinement in the first semiconductor layer 11. It is formed on the exposed area on the side of the portion 200.

さらに、第４の実施形態の特徴として、ドライエッチング等によって露出した電流狭窄部２００の露出面には、発光層１２を含め各半導体層１１、１３自体が酸化されてなり、該発光層１２を両側部から挟むように酸化領域１３ｂが形成されている。   Further, as a feature of the fourth embodiment, the exposed surface of the current confinement portion 200 exposed by dry etching or the like is formed by oxidizing the semiconductor layers 11 and 13 themselves including the light emitting layer 12. An oxidized region 13b is formed so as to be sandwiched from both sides.

このように、第４の実施形態によると、従来のようにドライエッチング等により電流狭窄部２００を設ける構成であっても、発光層１２の側部を含む電流狭窄部２００の露出面を酸化して酸化領域１３ｂを形成する。このため、該電流狭窄部２００の露出面がエッチングによるダメージを受けたとしても、このダメージを受けた部分が酸化されて酸化領域１３ｂに取り込まれることになる。その結果、発光層１２における漏れ電流が大幅に低減するので、半導体装置の動作電流を低減することができる。   Thus, according to the fourth embodiment, the exposed surface of the current confinement portion 200 including the side portion of the light emitting layer 12 is oxidized even if the current confinement portion 200 is provided by dry etching or the like as in the prior art. Thus, an oxidized region 13b is formed. For this reason, even if the exposed surface of the current confinement portion 200 is damaged by etching, the damaged portion is oxidized and taken into the oxidized region 13b. As a result, since the leakage current in the light emitting layer 12 is significantly reduced, the operating current of the semiconductor device can be reduced.

なお、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Note that the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

また、第１半導体層１１、発光層１２及び第２半導体層１３は、例えば、ＭＯＣＶＤ法又はＭＢＥ法で形成されていてもよく、さらには、第１半導体層１１及び第２半導体層１３の少なくとも一方には、厚さが１０μｍ以上のＨＶＰＥ法による成長部分を含んでいてもよい。   The first semiconductor layer 11, the light emitting layer 12, and the second semiconductor layer 13 may be formed by, for example, the MOCVD method or the MBE method. Further, at least one of the first semiconductor layer 11 and the second semiconductor layer 13 may be used. On one side, the growth part by HVPE method whose thickness is 10 micrometers or more may be included.

また、基板２０には、サファイアに代えて、酸化マグネシウム、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなる単結晶基板を用いてもよい。 Further, a single crystal substrate made of magnesium oxide or lithium gallium aluminum oxide (LiGa x Al 1-x O 2 (where x is 0 ≦ x ≦ 1)) is used for the substrate 20 instead of sapphire. May be.

（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。 (Fifth embodiment)
Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.

図１２は本発明の第５の実施形態に係る半導体装置であって、発光ダイオード素子に適用可能な半導体発光装置の断面構成を示している。図１２において、図１１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 12 shows a semiconductor device according to the fifth embodiment of the present invention, and shows a cross-sectional configuration of a semiconductor light emitting device applicable to a light emitting diode element. In FIG. 12, the same components as those shown in FIG.

第５の実施形態に係る半導体装置は、酸化領域１３ｂの露出面の上に、表面保護膜である酸化シリコンからなる絶縁膜１８が形成されている。   In the semiconductor device according to the fifth embodiment, an insulating film 18 made of silicon oxide as a surface protective film is formed on the exposed surface of the oxidized region 13b.

また、ｐ側電極１４及びｎ側電極１５の各端部は、酸化領域１３ｂの端部の上に重なるように形成されている。   Each end of the p-side electrode 14 and the n-side electrode 15 is formed so as to overlap the end of the oxidized region 13b.

なお、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Note that the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

また、基板２０には、サファイアに代えて、酸化マグネシウム、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなる単結晶基板を用いてもよい。 Further, a single crystal substrate made of magnesium oxide or lithium gallium aluminum oxide (LiGa x Al 1-x O 2 (where x is 0 ≦ x ≦ 1)) is used for the substrate 20 instead of sapphire. May be.

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。   Hereinafter, a method of manufacturing the semiconductor device configured as described above will be described with reference to the drawings.

図１３（ａ）〜図１３（ｄ）及び図１４（ａ）〜図１４（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。   13 (a) to 13 (d) and FIGS. 14 (a) to 14 (d) show cross-sectional structures in the order of steps of the semiconductor device manufacturing method according to the fifth embodiment of the present invention.

まず、図１３（ａ）に示すように、例えばＭＯＣＶＤ法により、サファイアからなる基板２０の上に、ｎ型の窒化アルミニウムガリウムからなる第１半導体層１１、窒化インジウムガリウムを井戸層に含む発光層１２、及びｐ型の窒化アルミニウムガリウムからなる第２半導体層１３を順次成長する。ここで、第１半導体層１１における基板２０との界面の近傍部分は窒化ガリウムとしてもよい。同様に、第２半導体層１３における表面の近傍部分は窒化ガリウムとしてもよい。   First, as shown in FIG. 13A, a first semiconductor layer 11 made of n-type aluminum gallium nitride and a light emitting layer containing indium gallium nitride in a well layer on a substrate 20 made of sapphire, for example, by MOCVD. 12 and a second semiconductor layer 13 made of p-type aluminum gallium nitride are sequentially grown. Here, the vicinity of the interface with the substrate 20 in the first semiconductor layer 11 may be gallium nitride. Similarly, the vicinity of the surface of the second semiconductor layer 13 may be gallium nitride.

次に、図１３（ｂ）に示すように、例えば、塩素（Ｃｌ２ ）ガスをエッチングガスとする反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法により、第２半導体層１３における電流狭窄部形成領域をマスクして、第２半導体層１３、発光層１２、及び第１半導体層１１の上部に対して順次ドライエッチングを行なって、第１半導体層１１、発光層１２及び第２半導体層１３を含む断面凸状の電流狭窄部２００を形成する。 Next, as shown in FIG. 13B, for example, a current confinement portion is formed in the second semiconductor layer 13 by a reactive ion etching (RIE) method using chlorine (Cl 2 ) gas as an etching gas. The regions are masked, and dry etching is sequentially performed on the second semiconductor layer 13, the light emitting layer 12, and the first semiconductor layer 11, so that the first semiconductor layer 11, the light emitting layer 12, and the second semiconductor layer 13 A current confinement portion 200 having a convex cross section is formed.

次に、図１３（ｃ）に示すように、例えばモノシランを分解するＣＶＤ法により、電流狭窄部２００を含む第１半導体層１１上の全面に、シリコンからなるマスク形成膜を成膜する。続いて、リソグラフィ法及びエッチング法により、マスク形成膜から、電流狭窄部２００における第２半導体層１３の上にその周縁部を残してマスクする第１の酸化マスク膜３１Ａを形成する。これと共に、マスク形成膜から、第１半導体層１１における電流狭窄部２００の側方の露出領域の上に第２の酸化マスク膜３１Ｂを形成する。   Next, as shown in FIG. 13C, a mask formation film made of silicon is formed on the entire surface of the first semiconductor layer 11 including the current confinement portion 200 by, for example, a CVD method for decomposing monosilane. Subsequently, a first oxide mask film 31 </ b> A is formed by masking the mask forming film on the second semiconductor layer 13 in the current confinement portion 200, leaving its peripheral edge portion by lithography and etching. At the same time, a second oxide mask film 31B is formed on the exposed region of the first semiconductor layer 11 on the side of the current confinement portion 200 from the mask forming film.

ここで、図１３（ｂ）に示す工程において、レジストマスク等を用いてエッチングを行なう代わりに、第１の酸化マスク膜３１Ａをマスクとしてエッチングを行なうと、図１３（ｂ）に示すリソグラフィ工程を省略することができる。   Here, in the step shown in FIG. 13B, if etching is performed using the first oxide mask film 31A as a mask instead of performing etching using a resist mask or the like, the lithography step shown in FIG. 13B is performed. Can be omitted.

次に、図１３（ｄ）に示すように、酸素ガス又は水蒸気を含む酸化性雰囲気で、第１の酸化マスク膜３１Ａ及び第２の酸化マスク膜３１Ｂが形成された基板２０に対して、温度が約９００℃で４時間程度の熱処理を行なう。これにより、電流狭窄部２００の表面及び第１半導体層１１の露出面に酸化領域１３ｂが形成される。   Next, as shown in FIG. 13D, the temperature of the substrate 20 on which the first oxide mask film 31A and the second oxide mask film 31B are formed in an oxidizing atmosphere containing oxygen gas or water vapor is increased. Is heat-treated at about 900 ° C. for about 4 hours. As a result, an oxidized region 13 b is formed on the surface of the current confinement part 200 and the exposed surface of the first semiconductor layer 11.

次に、図１４（ａ）に示すように、第１の酸化マスク膜３１Ａ及び第２の酸化マスク膜３１Ｂを、例えばフッ硝酸により除去する。続いて、ＣＶＤ法により、基板２０の上に電流狭窄部２００を含む全面にわたって、膜厚が約３００ｎｍの酸化シリコンからなる絶縁膜１８を堆積する。   Next, as shown in FIG. 14A, the first oxidation mask film 31A and the second oxidation mask film 31B are removed by, for example, hydrofluoric acid. Subsequently, the insulating film 18 made of silicon oxide having a thickness of about 300 nm is deposited on the substrate 20 over the entire surface including the current confinement portion 200 by the CVD method.

次に、図１４（ｂ）に示すように、リソグラフィ法により、絶縁膜１８の上に、電流狭窄部２００における第２半導体層１３の上側であって、ｐ側電極形成領域に第１の開口パターン３３ａを持つ第１のレジストパターン３３を形成する。続いて、第１のレジストパターン３３をマスクとして、例えばフッ化酸により絶縁膜１８にウエットエッチングを行なう。これにより、絶縁膜１８に第１の開口パターン３３ａを転写して、第２半導体層１３を露出する。その後、露出した第２半導体層１３を含む第１のレジストパターン３３の上に、ニッケルと金との積層体からなるｐ側電極形成膜１４Ａを蒸着により成膜する。続いて、第１のレジストパターン３３を除去する、いわゆるリフトオフ法によって、電流狭窄部２００における第２半導体層１３の上に、ｐ側電極形成膜１４Ａからなるｐ側電極１４を形成する。ここでは、第１の開口パターン３３ａからは、酸化領域１３ｂの端部が露出しているため、形成されたｐ側電極１４の端部が、酸化領域１３ｂの端部の上に重なる。   Next, as shown in FIG. 14B, the first opening is formed on the insulating film 18 on the current confinement portion 200 above the second semiconductor layer 13 and in the p-side electrode formation region by lithography. A first resist pattern 33 having a pattern 33a is formed. Subsequently, using the first resist pattern 33 as a mask, wet etching is performed on the insulating film 18 using, for example, hydrofluoric acid. Thereby, the first opening pattern 33a is transferred to the insulating film 18 and the second semiconductor layer 13 is exposed. Thereafter, a p-side electrode formation film 14A made of a laminate of nickel and gold is formed on the first resist pattern 33 including the exposed second semiconductor layer 13 by vapor deposition. Subsequently, the p-side electrode 14 made of the p-side electrode formation film 14 </ b> A is formed on the second semiconductor layer 13 in the current confinement portion 200 by a so-called lift-off method that removes the first resist pattern 33. Here, since the end of the oxidized region 13b is exposed from the first opening pattern 33a, the end of the formed p-side electrode 14 overlaps the end of the oxidized region 13b.

次に、図１４（ｃ）に示すように、再度、リソグラフィ法により、絶縁膜１８及びｐ側電極１４の上に、第１半導体層１１における電流狭窄部２００の側方に位置するｎ側電極形成領域に第２の開口パターン３４ａを持つ第２のレジストパターン３４を形成する。続いて、第２のレジストパターン３４をマスクとして、例えばフッ酸により絶縁膜１８にウエットエッチングを行なう。これにより、絶縁膜１８に第２の開口パターン３４ａを転写して、第１半導体層１１を露出する。その後、露出した第１半導体層１１を含む第２のレジストパターン３４の上に、チタンとアルミニウムの積層体からなるｎ側電極形成膜１５Ａを蒸着により成膜する。   Next, as illustrated in FIG. 14C, the n-side electrode positioned on the side of the current confinement portion 200 in the first semiconductor layer 11 is again formed on the insulating film 18 and the p-side electrode 14 by lithography. A second resist pattern 34 having a second opening pattern 34a is formed in the formation region. Subsequently, using the second resist pattern 34 as a mask, wet etching is performed on the insulating film 18 using, for example, hydrofluoric acid. Thus, the second opening pattern 34a is transferred to the insulating film 18 to expose the first semiconductor layer 11. Thereafter, an n-side electrode forming film 15A made of a laminate of titanium and aluminum is formed on the second resist pattern 34 including the exposed first semiconductor layer 11 by vapor deposition.

次に、図１４（ｄ）に示すように、第２のレジストパターン３４を除去するリフトオフ法により、第１半導体層１１の上に、ｎ側電極形成膜１５Ａからなるｎ側電極１５を形成する。なお、ｐ側電極１４とｎ側電極１５とは、いずれを先に形成しても構わない。   Next, as illustrated in FIG. 14D, the n-side electrode 15 including the n-side electrode formation film 15 </ b> A is formed on the first semiconductor layer 11 by a lift-off method that removes the second resist pattern 34. . Note that either the p-side electrode 14 or the n-side electrode 15 may be formed first.

このように第５の実施形態に係る製造方法によると、絶縁膜１８は、酸化領域１３ａの表面保護膜として機能するだけでなく、図１４（ｂ）に示すｐ側電極形成膜１４Ａの成膜工程において、ｐ側電極形成膜１４Ａにおける第１のレジストパターン３３上に位置する部分と第２半導体層１３上に位置する部分とを互いに切断するスペーサ層としても機能する。これは、ｎ側電極形成膜１５Ａに対しても同様である。   Thus, according to the manufacturing method according to the fifth embodiment, the insulating film 18 not only functions as a surface protective film of the oxidized region 13a, but also forms the p-side electrode forming film 14A shown in FIG. In the process, the p-side electrode formation film 14A also functions as a spacer layer that cuts the portion located on the first resist pattern 33 and the portion located on the second semiconductor layer 13 from each other. The same applies to the n-side electrode formation film 15A.

従って、第５の実施形態によると、第４の実施形態と同様に、電流狭窄部２００をドライエッチングにより形成する構成であっても、電流狭窄部２００の側面に、半導体層自体を酸化してなる酸化領域１３ｂを形成するため、発光層１２による漏れ電流を低減できる。その結果、半導体装置の動作電流を低減することができる。   Therefore, according to the fifth embodiment, similarly to the fourth embodiment, even if the current confinement portion 200 is formed by dry etching, the semiconductor layer itself is oxidized on the side surface of the current confinement portion 200. Since the oxidized region 13b is formed, the leakage current due to the light emitting layer 12 can be reduced. As a result, the operating current of the semiconductor device can be reduced.

その上、酸化領域１３ａ上に絶縁膜１８を設けておき、該絶縁膜１８に規制されてｐ側電極１４及びｎ側電極１５を形成するため、各電極１４、１５の歩留まりがそれぞれ向上するので、コストの低減が可能となる。   In addition, since the insulating film 18 is provided on the oxide region 13a and the p-side electrode 14 and the n-side electrode 15 are formed by being regulated by the insulating film 18, the yield of each of the electrodes 14 and 15 is improved. Cost can be reduced.

なお、絶縁膜１８には酸化シリコンを用いたが、これに代えて、窒化シリコン（Ｓｉ３Ｎ４）を用いてもよい。 Although silicon oxide is used for the insulating film 18, silicon nitride (Si 3 N 4 ) may be used instead.

また、発光層１２を含む各半導体層１１、１３の結晶成長方法として、ＭＯＣＶＤ法を用いたが、少なくとも発光層１２はＭＢＥ法を用いて成膜してもよい。   Further, the MOCVD method is used as the crystal growth method of the semiconductor layers 11 and 13 including the light emitting layer 12, but at least the light emitting layer 12 may be formed using the MBE method.

さらには、第１半導体層１１及び第２半導体層１３の少なくとも一方に、例えば１０μｍ以上の厚さのＨＶＰＥ法による成長層を含ませてもよい。   Further, at least one of the first semiconductor layer 11 and the second semiconductor layer 13 may include a growth layer by a HVPE method having a thickness of 10 μm or more, for example.

（第６の実施形態）
以下、本発明の第６の実施形態について図面を参照しながら説明する。 (Sixth embodiment)
Hereinafter, a sixth embodiment of the present invention will be described with reference to the drawings.

図１５は本発明の第６の実施形態に係る半導体装置であって、半導体レーザ素子に適用可能な半導体発光装置の断面構成を示している。図１５において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 15 shows a cross-sectional configuration of a semiconductor light emitting device applicable to a semiconductor laser device as a semiconductor device according to the sixth embodiment of the present invention. In FIG. 15, the same components as those shown in FIG.

第６の実施形態に係る半導体装置は、サファイアからなる基板２０の主面上に、ｎ型の窒化ガリウム又はｎ型の窒化アルミニウムガリウムからなる下地層１９と、該下地層１９の上にストライプ状パターン又はドット（島）状パターンを持つの酸化シリコンからなる選択成長用マスク層４１と、該選択成長用マスク層４１の開口部から露出する下地層１９の上に選択的に成長し、ｎ型の窒化アルミニウムガリウムからなる第１半導体層１１と、該第１半導体層１１の上に成長してなり、窒化インジウムガリウムを井戸層とする量子井戸構造を持つ発光層１２と、該発光層１２の上に成長したｐ型の窒化アルミニウムガリウムからなる第２半導体層１３とを有している。なお、選択成長用マスク層４１の開口部から選択的に成長させる成長方法は、一般に、選択的横方向成長(Epitaxial Lateral Overgrowth：ＥＬＯ)法と呼ばれている。また、下地層１９はアンドープであってもよい。   In the semiconductor device according to the sixth embodiment, a base layer 19 made of n-type gallium nitride or n-type aluminum gallium nitride is formed on the main surface of a substrate 20 made of sapphire, and stripes are formed on the base layer 19. Selectively grown on the selective growth mask layer 41 made of silicon oxide having a pattern or dot (island) pattern and the underlying layer 19 exposed from the opening of the selective growth mask layer 41, and n-type A first semiconductor layer 11 made of aluminum gallium nitride, a light emitting layer 12 grown on the first semiconductor layer 11 and having a quantum well structure using indium gallium nitride as a well layer, And a second semiconductor layer 13 made of p-type aluminum gallium nitride grown thereon. The growth method for selectively growing from the opening of the selective growth mask layer 41 is generally called a selective lateral growth (ELO) method. The underlayer 19 may be undoped.

また、ｎ側電極１５及びｐ側電極１４の下側には、例えば窒化ガリウムからなるコンタクト層をそれぞれ設けてもよい。   Further, a contact layer made of, for example, gallium nitride may be provided below the n-side electrode 15 and the p-side electrode 14, respectively.

第２半導体層１３、発光層１２及び第１半導体層１１には、断面凸状にエッチングされた電流狭窄部２００が形成されている。さらに、電流狭窄部２００における第２半導体層１３の上部には、幅が電流狭窄部２００よりも小さいリッジ部２０１が形成されている。このリッジ部２０１は、電流狭窄の機能を高めると共に、導波路として機能する。従って、導波路内で生成される生成光は、酸化領域１３ａの屈折率が各半導体層１１、１３の屈折率よりも小さいため、リッジ部２０１に閉じ込められてレーザ発振が可能となる。   In the second semiconductor layer 13, the light emitting layer 12, and the first semiconductor layer 11, a current confinement portion 200 is formed that is etched to have a convex cross section. Further, a ridge portion 201 having a width smaller than that of the current confinement portion 200 is formed above the second semiconductor layer 13 in the current confinement portion 200. The ridge 201 improves the current confinement function and functions as a waveguide. Therefore, the generated light generated in the waveguide is confined in the ridge portion 201 and can oscillate because the refractive index of the oxidized region 13a is smaller than the refractive index of each of the semiconductor layers 11 and 13.

リッジ部２０１の上面には、第１のオーミック電極としてのｐ側電極１４が形成されており、第１半導体層１１における電流狭窄部２００の側方の露出面の上には、第２のオーミック電極としてのｎ側電極１５が形成されている。   A p-side electrode 14 as a first ohmic electrode is formed on the upper surface of the ridge portion 201, and a second ohmic contact is formed on the exposed surface of the first semiconductor layer 11 on the side of the current confinement portion 200. An n-side electrode 15 as an electrode is formed.

さらに、第６の実施形態の特徴として、ドライエッチング等によって露出した第１半導体層１１、発光層１２及び第２半導体層１３の露出面には、発光層１２を含め各半導体層１１、１３自体が酸化されてなり、該発光層１２の両側部を挟むように酸化領域１３ｂが形成されている。   Further, as a feature of the sixth embodiment, the exposed surfaces of the first semiconductor layer 11, the light emitting layer 12, and the second semiconductor layer 13 exposed by dry etching or the like include the light emitting layer 12 and the semiconductor layers 11, 13 themselves. Oxidized regions 13b are formed so as to sandwich both side portions of the light emitting layer 12.

このように、第６の実施形態によると、従来のようにドライエッチング等により電流狭窄部２００を設ける構成であっても、発光層１２の側部を含む電流狭窄部２００の露出面を酸化して酸化領域１３ｂを形成する。このため、該電流狭窄部２００の露出面がエッチングによるダメージを受けたとしても、このダメージを受けた部分が酸化されて酸化領域１３ｂに取り込まれることになる。その結果、発光層１２における漏れ電流が大幅に低減するので、半導体レーザ素子としてのしきい値電流の値を低減することができる。   Thus, according to the sixth embodiment, the exposed surface of the current confinement portion 200 including the side portion of the light emitting layer 12 is oxidized even if the current confinement portion 200 is provided by dry etching or the like as in the prior art. Thus, an oxidized region 13b is formed. For this reason, even if the exposed surface of the current confinement portion 200 is damaged by etching, the damaged portion is oxidized and taken into the oxidized region 13b. As a result, since the leakage current in the light emitting layer 12 is significantly reduced, the value of the threshold current as the semiconductor laser element can be reduced.

その上、第１半導体層１１は、ＥＬＯ法により形成されているため、その上に成長する発光層１２の結晶性が良好となり、結晶欠陥密度が低減されるので、半導体レーザ素子における長寿命化及びしきい値電流の値の低減を図ることができる。   In addition, since the first semiconductor layer 11 is formed by the ELO method, the crystallinity of the light emitting layer 12 grown thereon is improved and the crystal defect density is reduced. In addition, the value of the threshold current can be reduced.

なお、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Note that the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

また、基板２０には、サファイアに代えて、酸化マグネシウム、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなる単結晶基板を用いてもよい。 Further, a single crystal substrate made of magnesium oxide or lithium gallium aluminum oxide (LiGa x Al 1-x O 2 (where x is 0 ≦ x ≦ 1)) is used for the substrate 20 instead of sapphire. May be.

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。   Hereinafter, a method of manufacturing the semiconductor device configured as described above will be described with reference to the drawings.

図１６（ａ）〜図１６（ｄ）及び図１７（ａ）〜図１７（ｃ）は本発明の第６の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。   16 (a) to 16 (d) and FIGS. 17 (a) to 17 (c) show cross-sectional structures in the order of steps of the semiconductor device manufacturing method according to the sixth embodiment of the present invention.

まず、図１６（ａ）に示すように、例えばＭＯＣＶＤ法により、サファイアからなる基板２０上に、厚さが約０．５μｍのｎ型の窒化アルミニウムガリウムからなる下地層１９を成長する。続いて、例えばＣＶＤ法により、下地層１９の上に、厚さが約２００ｎｍの酸化シリコンからなる選択成長用マスク形成層を堆積し、続いて、リソグラフィ法、及びフッ酸を用いたエッチング法により、選択成長用マスク形成層からストライプ状のパターンを持つ選択成長用マスク層４１を形成する。   First, as shown in FIG. 16A, an underlayer 19 made of n-type aluminum gallium nitride having a thickness of about 0.5 μm is grown on a substrate 20 made of sapphire, for example, by MOCVD. Subsequently, a selective growth mask forming layer made of silicon oxide having a thickness of about 200 nm is deposited on the base layer 19 by, for example, CVD, and then by lithography and etching using hydrofluoric acid. Then, a selective growth mask layer 41 having a stripe pattern is formed from the selective growth mask forming layer.

次に、図１６（ｂ）に示すように、再度ＭＯＣＶＤ法により、下地層１９における選択成長用マスク層４１から露出する露出部分の上に、厚さが約０．５μｍのｎ型の窒化アルミニウムガリウムからなる第１半導体層１１を選択成長（ＥＬＯ成長）する。これにより、厚さが約１μｍのｎ型の窒化アルミニウムガリウム中に、選択成長用マスク層４１が選択的に埋め込まれた構造を得る。ここで、選択成長用マスク層４１は窒化ガリウム系半導体が実質的に成長しない材料であれば良く、酸化シリコンの他には、絶縁膜では窒化シリコンが好ましく、金属ではタングステンが好ましい。   Next, as shown in FIG. 16B, an n-type aluminum nitride having a thickness of about 0.5 μm is formed on the exposed portion of the underlying layer 19 exposed from the selective growth mask layer 41 by MOCVD again. The first semiconductor layer 11 made of gallium is selectively grown (ELO growth). As a result, a structure is obtained in which the selective growth mask layer 41 is selectively embedded in n-type aluminum gallium nitride having a thickness of about 1 μm. Here, the selective growth mask layer 41 may be any material as long as the gallium nitride semiconductor does not substantially grow. In addition to silicon oxide, silicon nitride is preferable for the insulating film, and tungsten is preferable for the metal.

従って、第１半導体層１１における選択成長用マスク層４１の上に再成長した部分は、下地層１９の結晶状態の影響を受けることなく、基板面に平行な方向（横方向）に成長している。このため、第１半導体層１１の結晶性は下地層１９よりも向上し、例えば、結晶欠陥密度のうちの結晶転移密度は、下地層１９では１０７ ｃｍ−２台であり、一方、第１半導体層１１では１０６ ｃｍ−２台である。 Accordingly, the portion of the first semiconductor layer 11 that has been regrown on the selective growth mask layer 41 grows in a direction (lateral direction) parallel to the substrate surface without being affected by the crystal state of the underlying layer 19. Yes. For this reason, the crystallinity of the first semiconductor layer 11 is improved as compared with the base layer 19. For example, the crystal transition density of the crystal defect density is 10 7 cm −2 in the base layer 19, whereas The number of semiconductor layers 11 is 10 6 cm −2 .

次に、図１６（ｃ）に示すように、リソグラフィ法により、第２半導体層１３上のリッジ部形成領域に第１のレジストパターン３５を形成する。続いて、形成した第１のレジストパターン３５をマスクとして、第２半導体層１３に対して、例えば塩素ガスを用いたＲＩＥ法によるドライエッチングを行なって、第２半導体層１３の上部に、リッジ部２０１を形成する。   Next, as shown in FIG. 16C, a first resist pattern 35 is formed in the ridge formation region on the second semiconductor layer 13 by lithography. Subsequently, by using the formed first resist pattern 35 as a mask, the second semiconductor layer 13 is dry-etched by, for example, RIE using chlorine gas, and the ridge portion is formed on the second semiconductor layer 13. 201 is formed.

次に、図１６（ｄ）に示すように、第１のレジストパターン３５を除去した後、再度リソグラフィ法により、第２半導体層１３上のリッジ部２０１を含む電流狭窄部形成領域に第２のレジストパターン３６を形成する。続いて、形成した第２のレジストパターン３６をマスクとして、第２半導体層１３、発光層１２及び第１半導体層１１の上部に対して、塩素ガスを用いたＲＩＥ法によるドライエッチングを順次行なうことにより、第１半導体層１１の上部、発光層１２及び第２半導体層１３を含む電流狭窄部２００を形成する。   Next, as shown in FIG. 16D, after the first resist pattern 35 is removed, the second confinement portion formation region including the ridge portion 201 on the second semiconductor layer 13 is again formed by the lithography method. A resist pattern 36 is formed. Subsequently, dry etching by RIE using chlorine gas is sequentially performed on the second semiconductor layer 13, the light emitting layer 12, and the first semiconductor layer 11 using the formed second resist pattern 36 as a mask. Thus, the current confinement part 200 including the upper part of the first semiconductor layer 11, the light emitting layer 12 and the second semiconductor layer 13 is formed.

次に、図１７（ａ）に示すように、例えばモノシランを分解するＣＶＤ法により、リッジ部２０１及び電流狭窄部２００を含む第１半導体層１１上の全面に、シリコンからなるマスク形成膜を成膜する。続いて、リソグラフィ法及びエッチング法により、マスク形成膜から、リッジ部２０１における第２半導体層１３の上にその周縁部を残してマスクする第１の酸化マスク膜３１Ａを形成する。これと共に、マスク形成膜から、第１半導体層１１における電流狭窄部２００の側方の露出領域の上に第２の酸化マスク膜３１Ｂを形成する。   Next, as shown in FIG. 17A, a mask formation film made of silicon is formed on the entire surface of the first semiconductor layer 11 including the ridge portion 201 and the current confinement portion 200 by, for example, a CVD method for decomposing monosilane. Film. Subsequently, a first oxide mask film 31 </ b> A is formed by masking the mask forming film on the second semiconductor layer 13 in the ridge portion 201 while leaving its peripheral edge portion by lithography and etching. At the same time, a second oxide mask film 31B is formed on the exposed region of the first semiconductor layer 11 on the side of the current confinement portion 200 from the mask forming film.

次に、図１７（ｂ）に示すように、酸素ガス又は水蒸気を含む酸化性雰囲気で、第１の酸化マスク膜３１Ａ及び第２の酸化マスク膜３１Ｂが形成された基板２０に対して、温度が約９００℃で４時間程度の熱処理を行なう。これにより、電流狭窄部２００及びリッジ部２０１の表面並びに第１半導体層１１の露出面に酸化領域１３ｂが形成される。   Next, as shown in FIG. 17B, the temperature of the substrate 20 on which the first oxide mask film 31A and the second oxide mask film 31B are formed in an oxidizing atmosphere containing oxygen gas or water vapor is increased. Is heat-treated at about 900 ° C. for about 4 hours. As a result, oxidized regions 13 b are formed on the surfaces of the current confinement portion 200 and the ridge portion 201 and the exposed surface of the first semiconductor layer 11.

次に、図１７（ｃ）に示すように、第１の酸化マスク膜３１Ａ及び第２の酸化マスク膜３１Ｂを、例えばフッ硝酸により除去する。続いて、電子ビーム蒸着法等により、リッジ部２０１に露出する第２半導体層１３の上に、ニッケルと金との積層体からなるｐ側電極１４を選択的に形成する。続いて、第１半導体層１１における露出領域の上に、チタンとアルミニウムとの積層体からなるｎ側電極１５を形成する。ここでも、ｐ側電極１４とｎ側電極１５との形成順序は問われない。   Next, as shown in FIG. 17C, the first oxide mask film 31A and the second oxide mask film 31B are removed by, for example, hydrofluoric acid. Subsequently, the p-side electrode 14 made of a laminate of nickel and gold is selectively formed on the second semiconductor layer 13 exposed to the ridge portion 201 by an electron beam evaporation method or the like. Subsequently, an n-side electrode 15 made of a laminate of titanium and aluminum is formed on the exposed region in the first semiconductor layer 11. Here, the order of forming the p-side electrode 14 and the n-side electrode 15 is not limited.

なお、基板２０における下地層１９の反対側の面から、ＫｒＦエキシマレーザ光等を照射することにより、下地層１９から基板２０を分離してもよい。   Note that the substrate 20 may be separated from the base layer 19 by irradiating KrF excimer laser light or the like from the surface of the substrate 20 opposite to the base layer 19.

さらには、下地層１９及び選択成長用マスク層４１を研磨により除去してもよい。   Furthermore, the underlayer 19 and the selective growth mask layer 41 may be removed by polishing.

また、基板２０を分離する場合には、面方位が（１００）面のシリコン又は銅からなる支持基板を貼り合わせた後に行なってもよい。   The substrate 20 may be separated after bonding a support substrate made of silicon or copper having a (100) plane orientation.

また、発光層１２を含む各半導体層１１、１３の結晶成長方法として、ＭＯＣＶＤ法を用いたが、少なくとも発光層１２はＭＢＥ法を用いて成膜してもよい。   Further, the MOCVD method is used as the crystal growth method of the semiconductor layers 11 and 13 including the light emitting layer 12, but at least the light emitting layer 12 may be formed using the MBE method.

さらには、第１半導体層１１及び第２半導体層１３の少なくとも一方に、例えば１０μｍ以上の厚さのＨＶＰＥ法による成長層を含ませてもよい。   Further, at least one of the first semiconductor layer 11 and the second semiconductor layer 13 may include a growth layer by a HVPE method having a thickness of 10 μm or more, for example.

（第７の実施形態）
以下、本発明の第７の実施形態について図面を参照しながら説明する。 (Seventh embodiment)
The seventh embodiment of the present invention will be described below with reference to the drawings.

図１８は本発明の第７の実施形態に係る半導体装置であって、半導体レーザ素子に適用可能な半導体発光装置の断面構成を示している。図１８において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 18 shows a cross-sectional configuration of a semiconductor light emitting device applicable to a semiconductor laser device as a semiconductor device according to a seventh embodiment of the present invention. In FIG. 18, the same components as those shown in FIG.

第７の実施形態に係る半導体装置は、ｐ型の第２半導体層１３に、断面凸状のリッジ部２０１を選択的に設けている。リッジ部２０１の露出面には、第２半導体層１３自体が酸化されてなる酸化領域１３ａが形成されている。すなわち、酸化領域１３ａは、発光層１２が形成する面と平行な方向に互いに間隔をおいて形成される。   In the semiconductor device according to the seventh embodiment, the p-type second semiconductor layer 13 is selectively provided with a ridge 201 having a convex cross section. On the exposed surface of the ridge portion 201, an oxidized region 13a formed by oxidizing the second semiconductor layer 13 itself is formed. That is, the oxidized regions 13a are formed at intervals from each other in a direction parallel to the surface formed by the light emitting layer 12.

リッジ部２０１は、前述したように、電流狭窄のみならず導波路として機能するため、該導波路内で生成される生成光は、酸化領域１３ａの屈折率が各半導体層１１、１３の屈折率よりも小さいため、リッジ部２０１に閉じ込められてレーザ発振が可能となる。   As described above, the ridge portion 201 functions not only as a current constriction but also as a waveguide. Therefore, the generated light generated in the waveguide has a refractive index of the oxidized region 13a that is the refractive index of each of the semiconductor layers 11 and 13. Therefore, the laser is oscillated by being confined in the ridge portion 201.

また、半導体層の成長用の基板を有しておらず、従って、ｐ側電極１４とｎ側電極１５とは、量子井戸構造を有する発光層１２を挟んで互いに対向するように形成されている。   Further, there is no substrate for growing a semiconductor layer, and therefore, the p-side electrode 14 and the n-side electrode 15 are formed to face each other with the light emitting layer 12 having a quantum well structure interposed therebetween. .

従って、第７の実施形態によると、ｐ側電極１４及びｎ側電極１５が対向しているため、ｐｎ接合の直列抵抗値が低減する。   Therefore, according to the seventh embodiment, since the p-side electrode 14 and the n-side electrode 15 face each other, the series resistance value of the pn junction is reduced.

また、従来のようにドライエッチング等によりリッジ部２０１を設ける構成であっても、第２半導体層１３におけるリッジ部２０１の露出面を酸化して酸化領域１３ａを形成する。このため、該リッジ部２０１の露出面がエッチングによるダメージを受けたとしても、このダメージを受けた部分が酸化されて酸化領域１３ａに取り込まれる。その結果、発光層１２における漏れ電流が大幅に低減するので、半導体レーザ素子としてのしきい値電流の値を低減することができる。   Further, even if the ridge 201 is provided by dry etching or the like as in the prior art, the exposed surface of the ridge 201 in the second semiconductor layer 13 is oxidized to form the oxidized region 13a. For this reason, even if the exposed surface of the ridge portion 201 is damaged by etching, the damaged portion is oxidized and taken into the oxidized region 13a. As a result, since the leakage current in the light emitting layer 12 is significantly reduced, the value of the threshold current as the semiconductor laser element can be reduced.

また、第２半導体層１３に対して行なうドライエッチング工程は、リッジ部２０１の形成時の１回だけであり、これによりプロセスを簡略化できる。   Moreover, the dry etching process performed with respect to the 2nd semiconductor layer 13 is only once at the time of formation of the ridge part 201, and can simplify a process by this.

なお、第１半導体層１１と第２半導体層１３との導電型を互いに入れ換えてもよい。   Note that the conductivity types of the first semiconductor layer 11 and the second semiconductor layer 13 may be interchanged.

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。   Hereinafter, a method of manufacturing the semiconductor device configured as described above will be described with reference to the drawings.

図１９（ａ）〜図１９（ｄ）及び図２０（ａ）〜図２０（ｃ）は本発明の第７の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。   FIG. 19A to FIG. 19D and FIG. 20A to FIG. 20C show cross-sectional structures in the order of steps of the semiconductor device manufacturing method according to the seventh embodiment of the present invention.

まず、図１９（ａ）に示すように、例えばＭＯＣＶＤ法により、サファイアからなる基板２０の上に、ｎ型の窒化アルミニウムガリウムからなる第１半導体層１１、窒化インジウムガリウムを井戸層に含む発光層１２、及びｐ型の窒化アルミニウムガリウムからなる第２半導体層１３を順次成長する。ここで、第１半導体層１１における基板２０との界面の近傍部分は窒化ガリウムとしてもよい。同様に、第２半導体層１３における表面の近傍部分は窒化ガリウムとしてもよい。   First, as shown in FIG. 19A, a first semiconductor layer 11 made of n-type aluminum gallium nitride and a light emitting layer containing indium gallium nitride in a well layer on a substrate 20 made of sapphire, for example, by MOCVD. 12 and a second semiconductor layer 13 made of p-type aluminum gallium nitride are sequentially grown. Here, the vicinity of the interface with the substrate 20 in the first semiconductor layer 11 may be gallium nitride. Similarly, the vicinity of the surface of the second semiconductor layer 13 may be gallium nitride.

次に、図１９（ｂ）に示すように、例えば、塩素ガスをエッチングガスとするＲＩＥ法により、第２半導体層１３におけるリッジ部形成領域をマスクして、第２半導体層１３に対してドライエッチングを行なって、第２半導体層１３に、平面ストライプ状で且つ断面凸状のリッジ部２０１を形成する。   Next, as shown in FIG. 19B, the ridge portion formation region in the second semiconductor layer 13 is masked by, for example, the RIE method using chlorine gas as an etching gas, and the second semiconductor layer 13 is dried. Etching is performed to form a ridge portion 201 having a planar stripe shape and a convex cross section in the second semiconductor layer 13.

次に、図１９（ｃ）に示すように、例えばＣＶＤ法により、リッジ部２０１を含む第２半導体層１３上の全面に、シリコンからなるマスク形成膜を成膜し、続いて、リソグラフィ法及びエッチング法により、マスク形成膜から、第２半導体層１３におけるリッジ部２０１上にその周縁部を残してマスクする酸化マスク膜３１を形成する。   Next, as shown in FIG. 19C, a mask formation film made of silicon is formed on the entire surface of the second semiconductor layer 13 including the ridge portion 201 by, for example, CVD, and subsequently, lithography and An oxide mask film 31 is formed by etching from the mask forming film on the ridge portion 201 of the second semiconductor layer 13 to mask the peripheral portion.

ここで、図１９（ｂ）に示す工程において、レジストマスク等を用いてエッチングを行なう代わりに、酸化マスク膜３１をマスクとしてエッチングを行なうと、図１９（ｂ）に示すリソグラフィ工程を省略することができる。   Here, in the step shown in FIG. 19B, if the etching is performed using the oxide mask film 31 as a mask instead of performing the etching using a resist mask or the like, the lithography step shown in FIG. 19B is omitted. Can do.

次に、図１９（ｄ）に示すように、酸素ガス又は水蒸気を含む酸化性雰囲気で、酸化マスク膜３１が形成された第２半導体層１３に対して、温度が約９００℃で４時間程度の熱処理を行なう。これにより、第２半導体層１３の露出面に酸化領域１３ａが形成される。   Next, as shown in FIG. 19D, the temperature of the second semiconductor layer 13 on which the oxidation mask film 31 is formed is about 900 ° C. for about 4 hours in an oxidizing atmosphere containing oxygen gas or water vapor. The heat treatment is performed. As a result, an oxidized region 13 a is formed on the exposed surface of the second semiconductor layer 13.

次に、図２０（ａ）に示すように、酸化マスク膜３１を例えばフッ硝酸により除去する。続いて、電子ビーム蒸着法等により、リッジ部２０１に酸化領域１３ａから露出する第２半導体層１３の上に、ニッケルと金との積層体からなるｐ側電極１４を選択的に形成する。その後、基板２０における第１半導体層１１の反対側の面から、パルス状のＫｒＦエキシマレーザ光を基板２０の全面にわたってスキャンするように照射する。このレーザ光の照射により、第１半導体層１１における基板２０との界面が熱分解して、図２０（ｂ）に示すように、基板２０と第１半導体層１１とが分離する。ここで、レーザ光の照射中に、基板２０を５００℃程度の温度で加熱してもよい。また、基板２０を分離又は除去するには、ＹＡＧレーザの第３高調波又は水銀ランプの輝線を用いてもよく、さらには研磨法を用いてもよい。   Next, as shown in FIG. 20A, the oxide mask film 31 is removed by, for example, hydrofluoric acid. Subsequently, a p-side electrode 14 made of a laminate of nickel and gold is selectively formed on the second semiconductor layer 13 exposed from the oxidized region 13a in the ridge 201 by an electron beam evaporation method or the like. Thereafter, irradiation is performed so as to scan the entire surface of the substrate 20 with pulsed KrF excimer laser light from the surface of the substrate 20 opposite to the first semiconductor layer 11. By this laser light irradiation, the interface of the first semiconductor layer 11 with the substrate 20 is thermally decomposed, and the substrate 20 and the first semiconductor layer 11 are separated as shown in FIG. Here, the substrate 20 may be heated at a temperature of about 500 ° C. during the laser light irradiation. Further, in order to separate or remove the substrate 20, a third harmonic of a YAG laser or a bright line of a mercury lamp may be used, or a polishing method may be used.

次に、図２０（ｃ）に示すように、第１半導体層１１における発光層１２の反対側の面上に、チタンとアルミニウムとの積層体からなるｎ側電極１５を蒸着により形成する。その後、各電極１４、１５が形成された、発光層１２を含む各半導体層１１、１３をへき開して、レーザ光を発振する共振器を形成する。このとき、基板２０は除去されているため、発光層１２を含む各半導体層１１、１３はサファイアの面方位に規制されることなく、窒化ガリウム系半導体に固有の面方位でへき開することができる。その結果、良好なへき開面を持つ共振器を得られるため、しきい値電流値の低減等の動作特性の向上を図ることができる。   Next, as shown in FIG. 20C, an n-side electrode 15 made of a laminate of titanium and aluminum is formed on the surface of the first semiconductor layer 11 opposite to the light emitting layer 12 by vapor deposition. Thereafter, the semiconductor layers 11 and 13 including the light emitting layer 12 on which the electrodes 14 and 15 are formed are cleaved to form a resonator that oscillates laser light. At this time, since the substrate 20 is removed, each of the semiconductor layers 11 and 13 including the light emitting layer 12 can be cleaved in a plane orientation unique to the gallium nitride semiconductor without being restricted by the plane orientation of sapphire. . As a result, a resonator having a good cleavage plane can be obtained, so that it is possible to improve operating characteristics such as a reduction in threshold current value.

なお、発光層１２を含む各半導体層１１、１３の結晶成長方法として、ＭＯＣＶＤ法を用いたが、少なくとも発光層１２はＭＢＥ法を用いて成膜してもよい。   Note that the MOCVD method is used as the crystal growth method of each of the semiconductor layers 11 and 13 including the light emitting layer 12, but at least the light emitting layer 12 may be formed using the MBE method.

さらには、第１半導体層１１及び第２半導体層１３の少なくとも一方に、例えば１０μｍ以上の厚さのＨＶＰＥ法による成長層を含ませてもよい。   Further, at least one of the first semiconductor layer 11 and the second semiconductor layer 13 may include a growth layer by a HVPE method having a thickness of 10 μm or more, for example.

また、基板２０に、サファイアのような絶縁性材料ではなく、炭化シリコン等からなる導電性材料を用いてもよい。このようにすると、基板２０の除去工程が不要となる。   Further, a conductive material made of silicon carbide or the like may be used for the substrate 20 instead of an insulating material such as sapphire. In this way, the removal process of the substrate 20 becomes unnecessary.

また、基板２０を分離した後で、且つｎ側電極１５を形成するよりも前に、第１半導体層１１における発光層１２の反対側の面に、導電性を有するシリコン等からなる支持基板を貼り合わせてもよい。   Further, after separating the substrate 20 and before forming the n-side electrode 15, a support substrate made of conductive silicon or the like is provided on the surface of the first semiconductor layer 11 opposite to the light emitting layer 12. You may stick together.

また、これまでに説明した各実施形態及びその変形例に用いた基板２０、２１の主面の面方位は、特定の面に限られない。例えば、サファイアや炭化シリコンの典型的な面方位である（０００１）面はいうまでもなく、該（０００１）面からわずかにオフセットした、いわゆるオフアングルを持つ主面でもよい。   Moreover, the surface orientation of the main surface of the board | substrates 20 and 21 used for each embodiment described so far and its modification is not restricted to a specific surface. For example, it is not limited to the (0001) plane which is a typical plane orientation of sapphire or silicon carbide, but may be a main surface having a so-called off-angle slightly offset from the (0001) plane.

また、第６の実施形態において、ＥＬＯ法を用いたが、他の実施形態やその変形例においてもＥＬＯ法を用いてもよい。   Further, although the ELO method is used in the sixth embodiment, the ELO method may also be used in other embodiments and modifications thereof.

また、各実施形態に係る半導体装置は、ｎ型の第１半導体層１１及びｐ型の第２半導体層１３との間にアンドープの発光層１２を設けた、いわゆるｐｉｎ接合構造を採るが、必ずしもｐｉｎ接合構造である必要はない。特に、発光ダイオード素子に適用する場合には、第１半導体層１１及び第２半導体層１３からなるｐｎ接合構造であってもよい。   The semiconductor device according to each embodiment employs a so-called pin junction structure in which an undoped light emitting layer 12 is provided between the n-type first semiconductor layer 11 and the p-type second semiconductor layer 13. It is not necessary to have a pin junction structure. In particular, when applied to a light emitting diode element, a pn junction structure including the first semiconductor layer 11 and the second semiconductor layer 13 may be used.

また、第１半導体層１１、発光層１２及び第２半導体層１３はIII-Ｖ族窒化物半導体には限られない。   The first semiconductor layer 11, the light emitting layer 12, and the second semiconductor layer 13 are not limited to III-V nitride semiconductors.

本発明の第１の実施形態に係る半導体装置を示す構成断面図である。1 is a cross-sectional view illustrating a semiconductor device according to a first embodiment of the present invention. （ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置の第１製造方法を示す工程順の構成断面図である。(A)-(e) is the structure sectional drawing of the order of a process which shows the 1st manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. （ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置の第２製造方法を示す工程順の構成断面図である。(A)-(e) is the structure sectional drawing of the order of a process which shows the 2nd manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. （ａ）〜（ｃ）は本発明の第１の実施形態の第１変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(c) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 1st modification of the 1st Embodiment of this invention. 本発明の第１の実施形態の第２変形例に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning the 2nd modification of a 1st embodiment of the present invention. 本発明の第２の実施形態に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning a 2nd embodiment of the present invention. （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning a 3rd embodiment of the present invention. （ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. （ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施形態に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning a 4th embodiment of the present invention. 本発明の第５の実施形態に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning a 5th embodiment of the present invention. （ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 5th Embodiment of this invention. （ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 5th Embodiment of this invention. 本発明の第６の実施形態に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning a 6th embodiment of the present invention. （ａ）〜（ｄ）は本発明の第６の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is process sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 6th Embodiment of this invention. （ａ）〜（ｃ）は本発明の第６の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(c) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 6th Embodiment of this invention. 本発明の第７の実施形態に係る半導体装置を示す構成断面図である。It is a structure sectional view showing a semiconductor device concerning a 7th embodiment of the present invention. （ａ）〜（ｄ）は本発明の第７の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(d) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 7th Embodiment of this invention. （ａ）〜（ｃ）は本発明の第７の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。(A)-(c) is the structure sectional drawing of the order of a process which shows the manufacturing method of the semiconductor device which concerns on the 7th Embodiment of this invention. 第１の従来例に係る発光ダイオード素子を示す構成断面図である。It is a structure sectional view showing a light emitting diode element according to a first conventional example. 第２の従来例に係る半導体レーザ素子を示す構成断面図である。It is a cross-sectional view showing a semiconductor laser device according to a second conventional example.

符号の説明Explanation of symbols

１１ 第１半導体層
１２ 発光層（活性領域）
１３ 第２半導体層
１３ａ 酸化領域
１３ｂ 酸化領域
１３Ａ 下部第２半導体層
１３Ｂ 上部第２半導体層
１４ ｐ側電極（第１のオーミック電極）
１５ ｎ側電極（第２のオーミック電極）
１６ ｎ側電極（第２のオーミック電極）
１７ ｐ側電極（第１のオーミック電極）
１８ 絶縁膜
１９ 下地層
２０ 基板
２１ 基板
３１ 酸化マスク膜（マスク膜）
３１Ａ 第１の酸化マスク膜
３１Ｂ 第２の酸化マスク膜
３２ レジストパターン
３２ａ 開口パターン
３３ 第１のレジストパターン
３３ａ 第１の開口パターン
３４ 第２のレジストパターン
３４ａ 第２の開口パターン
３５ 第１のレジストパターン
３６ 第２のレジストパターン
４０ 支持基板
４１ 選択成長用マスク層
２００ 電流狭窄部
２０１ リッジ部 11 First semiconductor layer 12 Light emitting layer (active region)
13 Second semiconductor layer 13a Oxidized region 13b Oxidized region 13A Lower second semiconductor layer 13B Upper second semiconductor layer 14 p-side electrode (first ohmic electrode)
15 n-side electrode (second ohmic electrode)
16 n-side electrode (second ohmic electrode)
17 p-side electrode (first ohmic electrode)
18 Insulating film 19 Underlayer 20 Substrate 21 Substrate 31 Oxide mask film (mask film)
31A First oxide mask film 31B Second oxide mask film 32 Resist pattern 32a Open pattern 33 First resist pattern 33a First open pattern 34 Second resist pattern 34a Second open pattern 35 First resist pattern 36 Second resist pattern 40 Support substrate 41 Mask layer 200 for selective growth Current confinement portion 201 Ridge portion

Claims (44)

活性領域を含む第１導電型の第１半導体層及び第２導電型の第２半導体層を備え、
前記第１半導体層及び第２半導体層のうちの少なくとも一方は、前記活性領域が形成する面と平行な方向に互いに間隔をおき、且つ前記第１半導体層又は第２半導体層自体が酸化されてなる酸化領域を有していることを特徴とする半導体装置。 A first conductivity type first semiconductor layer including an active region and a second conductivity type second semiconductor layer;
At least one of the first semiconductor layer and the second semiconductor layer is spaced from each other in a direction parallel to the surface formed by the active region, and the first semiconductor layer or the second semiconductor layer itself is oxidized. A semiconductor device having an oxidized region. 前記第２半導体層の上に形成された第１のオーミック電極と、
前記第１半導体層における前記第２半導体層の反対側に形成された第２のオーミック電極とをさらに備えていることを特徴とする請求項１に記載の半導体装置。 A first ohmic electrode formed on the second semiconductor layer;
The semiconductor device according to claim 1, further comprising a second ohmic electrode formed on an opposite side of the second semiconductor layer in the first semiconductor layer. 前記第１半導体層と前記第２のオーミック電極との間には、導電性基板が設けられていることを特徴とする請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein a conductive substrate is provided between the first semiconductor layer and the second ohmic electrode. 前記導電性基板は、炭化シリコン、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム、酸化亜鉛又は金属からなることを特徴とする請求項３に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the conductive substrate is made of silicon carbide, silicon, gallium arsenide, gallium phosphide, indium phosphide, zinc oxide, or metal. 前記第１半導体層及び第２半導体層は絶縁性基板の上に順次形成されており、
前記第２半導体層の上に形成された第１のオーミック電極と、
前記第１半導体層における前記第２半導体層側からの露出面の上に形成された第２のオーミック電極とをさらに備えていることを特徴とする請求項１に記載の半導体装置。 The first semiconductor layer and the second semiconductor layer are sequentially formed on an insulating substrate,
A first ohmic electrode formed on the second semiconductor layer;
2. The semiconductor device according to claim 1, further comprising a second ohmic electrode formed on an exposed surface of the first semiconductor layer from the second semiconductor layer side. 前記絶縁性基板は、サファイア、酸化マグネシウム、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなることを特徴とする請求項５に記載の半導体装置。 The insulating substrate is made of sapphire, magnesium oxide, or lithium gallium aluminum oxide (LiGa x Al 1-x O 2 (where x is 0 ≦ x ≦ 1)). The semiconductor device described. 前記酸化領域は、前記活性領域を含むように形成されていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the oxide region is formed so as to include the active region. 前記第１半導体層及び第２半導体層のうちの少なくとも一方は、その側部が除去されてなる電流狭窄部を有していることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。   8. At least one of the first semiconductor layer and the second semiconductor layer has a current confinement portion formed by removing a side portion thereof. A semiconductor device according to 1. 前記電流狭窄部の上部には、導波路となるリッジ部が形成されていることを特徴とする請求項８に記載の半導体装置。   9. The semiconductor device according to claim 8, wherein a ridge portion serving as a waveguide is formed above the current confinement portion. 前記酸化領域の上には、絶縁膜が形成されていることを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein an insulating film is formed on the oxidized region. 前記絶縁膜は、酸化シリコン又は窒化シリコンからなることを特徴とする請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein the insulating film is made of silicon oxide or silicon nitride. 前記第１半導体層及び第２半導体層は、窒素を含む化合物半導体からなることを特徴とする請求項１〜１１のうちのいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first semiconductor layer and the second semiconductor layer are made of a compound semiconductor containing nitrogen. 第１導電型の第１半導体層を形成する第１の工程と、
前記第１半導体層の上に第２導電型の第２半導体層を形成することにより、前記第１半導体層及び第２半導体層の間に活性領域を形成する第２の工程と、
少なくとも前記第２半導体層を選択的に酸化することにより、少なくとも前記第２半導体層に、前記活性領域が形成する面と平行な方向に互いに間隔をおいて酸化された酸化領域を形成する第３の工程とを備えていることを特徴する半導体装置の製造方法。 A first step of forming a first semiconductor layer of a first conductivity type;
A second step of forming an active region between the first semiconductor layer and the second semiconductor layer by forming a second semiconductor layer of a second conductivity type on the first semiconductor layer;
By selectively oxidizing at least the second semiconductor layer, a third oxidized region is formed at least in the second semiconductor layer at intervals from each other in a direction parallel to the surface on which the active region is formed. A method for manufacturing a semiconductor device comprising the steps of: 前記第３の工程は、前記第２半導体層の上面を、該第２半導体層よりも酸化されにくい材料からなるマスク膜により選択的に覆う工程を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。   14. The method according to claim 13, wherein the third step includes a step of selectively covering an upper surface of the second semiconductor layer with a mask film made of a material that is less likely to be oxidized than the second semiconductor layer. A method for manufacturing a semiconductor device. 前記第３の工程よりも後に、
前記マスク膜を除去した後、前記第２半導体層の上にオーミック電極を形成する第４の工程をさらに備えていることを特徴とする請求項１４に記載の半導体装置の製造方法。 After the third step,
The method of manufacturing a semiconductor device according to claim 14, further comprising a fourth step of forming an ohmic electrode on the second semiconductor layer after removing the mask film. 前記第３の工程よりも後に、
前記第２半導体層の上に第１のオーミック電極を形成する第４の工程と、
前記第１半導体層における前記活性領域の反対側の面上に第２のオーミック電極を形成する第５の工程とをさらに備えていることを特徴とする請求項１３に記載の半導体装置の製造方法。 After the third step,
A fourth step of forming a first ohmic electrode on the second semiconductor layer;
The method for manufacturing a semiconductor device according to claim 13, further comprising a fifth step of forming a second ohmic electrode on a surface of the first semiconductor layer opposite to the active region. . 前記第３の工程よりも後に、
前記第２半導体層の上に第１のオーミック電極を形成する第４の工程と、
前記活性領域及び第２半導体層を選択的に除去することにより、前記第１半導体層に露出領域を形成し、形成した露出領域の上に第２のオーミック電極を形成する第５の工程とをさらに備えていることを特徴とする請求項１３に記載の半導体装置の製造方法。 After the third step,
A fourth step of forming a first ohmic electrode on the second semiconductor layer;
A fifth step of forming an exposed region in the first semiconductor layer by selectively removing the active region and the second semiconductor layer, and forming a second ohmic electrode on the formed exposed region; The method of manufacturing a semiconductor device according to claim 13, further comprising: 前記第１の工程において、前記第１半導体層を基板の上に形成し、
前記第３の工程よりも後に、前記基板を前記第１半導体層から分離する工程をさらに備えていることを特徴とする請求項１３に記載の半導体装置の製造方法。 Forming the first semiconductor layer on a substrate in the first step;
The method for manufacturing a semiconductor device according to claim 13, further comprising a step of separating the substrate from the first semiconductor layer after the third step. 前記第２の工程と前記第３の工程との間に、少なくとも前記第２半導体層に対してエッチングを行なうことにより、少なくとも前記第２半導体層に断面凸状の電流狭窄部を形成する第４の工程をさらに備えていることを特徴とする請求項１３に記載の半導体装置の製造方法。   Etching is performed on at least the second semiconductor layer between the second step and the third step, thereby forming a current confinement portion having a convex cross section in at least the second semiconductor layer. The method of manufacturing a semiconductor device according to claim 13, further comprising: 前記第４の工程において、前記電流狭窄部は前記第１半導体層にまで達するように形成することを特徴とする請求項１９に記載の半導体装置の製造方法。   20. The method of manufacturing a semiconductor device according to claim 19, wherein, in the fourth step, the current confinement part is formed to reach the first semiconductor layer. 前記第４の工程において、前記電流狭窄部は前記活性領域にまで達しないように形成することを特徴とする請求項１９に記載の半導体装置の製造方法。   20. The method of manufacturing a semiconductor device according to claim 19, wherein in the fourth step, the current confinement portion is formed so as not to reach the active region. 前記第４の工程は、前記電流狭窄部における前記第２半導体層の上部に、導波路となるリッジ部を形成する工程を含むことを特徴とする請求項１９に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 19, wherein the fourth step includes a step of forming a ridge portion serving as a waveguide on the second semiconductor layer in the current confinement portion. 前記第３の工程は、酸素ガス又は水蒸気を含む雰囲気で酸化を行なうことを特徴とする請求項１３〜２２のうちのいずれか１項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to any one of claims 13 to 22, wherein the third step performs oxidation in an atmosphere containing oxygen gas or water vapor. 第１導電型の第１半導体層の一部を形成する第１の工程と、
前記一部の第１半導体層を選択的に酸化することにより、前記一部の第１半導体層に、該第１半導体層が形成する面と平行な方向に互いに間隔をおいて酸化された酸化領域を形成する第２の工程と、
前記酸化領域を含む前記一部の第１半導体層の上に、該第１半導体層の残部を形成する第３の工程と、
前記第１半導体層の上に第２導電型の第２半導体層を形成することにより、前記第１半導体層及び第２半導体層の間に活性領域を形成する第４の工程とを備えていることを特徴とする半導体装置の製造方法。 A first step of forming part of a first semiconductor layer of a first conductivity type;
By selectively oxidizing the part of the first semiconductor layer, the part of the first semiconductor layer is oxidized by being spaced apart from each other in a direction parallel to a surface formed by the first semiconductor layer. A second step of forming a region;
A third step of forming a remaining portion of the first semiconductor layer on the partial first semiconductor layer including the oxidized region;
And a fourth step of forming an active region between the first semiconductor layer and the second semiconductor layer by forming a second semiconductor layer of the second conductivity type on the first semiconductor layer. A method for manufacturing a semiconductor device. 前記第２の工程は、前記一部の第１半導体層の上面を、該第１半導体層よりも酸化されにくい材料からなるマスク膜により選択的に覆う工程を含むことを特徴とする請求項２４に記載の半導体装置の製造方法。 25. The second step includes a step of selectively covering an upper surface of the partial first semiconductor layer with a mask film made of a material that is less likely to be oxidized than the first semiconductor layer. The manufacturing method of the semiconductor device as described in any one of Claims 1-3. 前記第２の工程と前記第３の工程との間に、前記マスク膜を除去する第５の工程と、
前記第４の工程よりも後に、前記第２半導体層の上にオーミック電極を形成する第６の工程とをさらに備えていることを特徴とする請求項２５に記載の半導体装置の製造方法。 A fifth step of removing the mask film between the second step and the third step;
26. The method of manufacturing a semiconductor device according to claim 25, further comprising a sixth step of forming an ohmic electrode on the second semiconductor layer after the fourth step. 前記第４の工程よりも後に、
前記第２半導体層の上に第１のオーミック電極を形成する第５の工程と、
前記第１半導体層における前記活性領域の反対側の面上に第２のオーミック電極を形成する第６の工程とをさらに備えていることを特徴とする請求項２４に記載の半導体装置の製造方法。 After the fourth step,
A fifth step of forming a first ohmic electrode on the second semiconductor layer;
25. The method of manufacturing a semiconductor device according to claim 24, further comprising a sixth step of forming a second ohmic electrode on a surface of the first semiconductor layer opposite to the active region. . 前記第１の工程において、前記一部の第１半導体層を基板の上に形成し、
前記第４の工程よりも後に、前記基板を前記第１半導体層から分離する工程をさらに備えていることを特徴とする請求項２４に記載の半導体装置の製造方法。 Forming the first semiconductor layer on the substrate in the first step;
25. The method of manufacturing a semiconductor device according to claim 24, further comprising a step of separating the substrate from the first semiconductor layer after the fourth step. 前記第２の工程は、酸素ガス又は水蒸気を含む雰囲気で酸化を行なうことを特徴とする請求項２４〜２８のうちのいずれか１項に記載の半導体装置の製造方法。   29. The method of manufacturing a semiconductor device according to claim 24, wherein the second step performs oxidation in an atmosphere containing oxygen gas or water vapor. 第１導電型の第１半導体層を形成する第１の工程と、
前記第１半導体層の上に第２導電型の第２半導体層の一部を形成することにより、前記第１半導体層及び第２半導体層の間に活性領域を形成する第２の工程と、
前記第１半導体層、活性領域及び一部の第２半導体層を選択的に酸化することにより、前記第１半導体層、活性領域及び一部の第２半導体層に、該第２半導体層が形成する面と平行な方向に互いに間隔をおいて酸化された酸化領域を形成する第３の工程と、
前記酸化領域を含む前記一部の第２半導体層の上に、該第２半導体層の残部を形成する第４の工程とを備えていることを特徴とする半導体装置の製造方法。 A first step of forming a first semiconductor layer of a first conductivity type;
A second step of forming an active region between the first semiconductor layer and the second semiconductor layer by forming a part of a second semiconductor layer of a second conductivity type on the first semiconductor layer;
By selectively oxidizing the first semiconductor layer, the active region, and a part of the second semiconductor layer, the second semiconductor layer is formed in the first semiconductor layer, the active region, and a part of the second semiconductor layer. A third step of forming oxidized regions oxidized at intervals in a direction parallel to the surface to be
And a fourth step of forming a remaining part of the second semiconductor layer on the part of the second semiconductor layer including the oxidized region. 前記第３の工程は、酸素ガス又は水蒸気を含む雰囲気で酸化を行なうことを特徴とする請求項３０に記載の半導体装置の製造方法。   31. The method of manufacturing a semiconductor device according to claim 30, wherein the third step performs oxidation in an atmosphere containing oxygen gas or water vapor. 前記基板は、サファイア、炭化シリコン、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム、酸化マグネシウム、酸化亜鉛、又は酸化リチウムガリウムアルミニウム（ＬｉＧａｘ Ａｌ１−ｘ Ｏ２ （但し、ｘは０≦ｘ≦１とする））からなることを特徴とする請求項１８又は２８に記載の半導体装置の製造方法。 The substrate is made of sapphire, silicon carbide, silicon, gallium arsenide, gallium phosphide, indium phosphide, magnesium oxide, zinc oxide, or lithium gallium aluminum oxide (LiGa x Al 1-x O 2 (where x is 0 ≦ 29. The method of manufacturing a semiconductor device according to claim 18, wherein x ≦ 1)). 前記基板の分離工程は、前記第２半導体層の上面に該第２半導体層を支持する支持基板を貼り合わせる工程を含むことを特徴とする請求項１８又は２８に記載の半導体装置の製造方法。   29. The method of manufacturing a semiconductor device according to claim 18, wherein the step of separating the substrate includes a step of bonding a support substrate that supports the second semiconductor layer to an upper surface of the second semiconductor layer. 前記基板の分離工程よりも後に、前記支持基板の上にオーミック電極を形成する工程をさらに備えていることを特徴とする請求項３３に記載の半導体装置の製造方法。   34. The method of manufacturing a semiconductor device according to claim 33, further comprising a step of forming an ohmic electrode on the support substrate after the step of separating the substrate. 前記支持基板は、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム又は金属からなることを特徴とする請求項３３に記載の半導体装置の製造方法。   34. The method of manufacturing a semiconductor device according to claim 33, wherein the support substrate is made of silicon, gallium arsenide, gallium phosphide, indium phosphide, or metal. 前記基板の分離工程は研磨法によって行なうことを特徴とする請求項１８又は２８に記載の半導体装置の製造方法。   29. The method of manufacturing a semiconductor device according to claim 18, wherein the step of separating the substrate is performed by a polishing method. 前記基板は、その禁制帯幅が前記第１半導体層の禁制帯幅よりも大きい材料からなり、
前記基板の分離工程は、前記基板における前記第１半導体層の反対側の面から前記第１半導体層に対して照射光を照射する工程を含み、
前記照射光のエネルギーは、前記基板の禁制帯幅よりも小さく且つ前記第１半導体層の禁制帯幅よりも大きいことを特徴とする請求項１８又は２８に記載の半導体装置の製造方法。 The substrate is made of a material whose forbidden band width is larger than the forbidden band width of the first semiconductor layer;
The step of separating the substrate includes a step of irradiating the first semiconductor layer with irradiation light from a surface of the substrate opposite to the first semiconductor layer,
29. The method of manufacturing a semiconductor device according to claim 18, wherein the energy of the irradiation light is smaller than the forbidden band width of the substrate and larger than the forbidden band width of the first semiconductor layer. 前記第１半導体層は組成が異なる複数の半導体層からなり、
前記基板は、前記複数の半導体層のうち禁制帯幅が最も小さい半導体層よりも大きい禁制帯幅を持つ材料からなり、
前記基板の分離工程は、前記基板における前記第１半導体層の反対側の面から前記第１半導体層に対して照射光を照射する工程を含み、
前記照射光のエネルギーは、前記基板の禁制帯幅よりも小さく且つ前記複数の半導体層のうち禁制帯幅が最も小さい半導体層の禁制帯幅よりも大きいことを特徴とする請求項１８又は２８に記載の半導体装置の製造方法。 The first semiconductor layer is composed of a plurality of semiconductor layers having different compositions,
The substrate is made of a material having a forbidden band width larger than a semiconductor layer having the smallest forbidden band width among the plurality of semiconductor layers,
The step of separating the substrate includes a step of irradiating the first semiconductor layer with irradiation light from a surface of the substrate opposite to the first semiconductor layer,
The energy of the irradiation light is smaller than the forbidden band width of the substrate and larger than the forbidden band width of the semiconductor layer having the smallest forbidden band width among the plurality of semiconductor layers. The manufacturing method of the semiconductor device of description. 前記照射光は、パルス状に発振するレーザ光であることを特徴とする請求項３７又は３８に記載の半導体装置の製造方法。   39. The method of manufacturing a semiconductor device according to claim 37, wherein the irradiation light is a laser beam oscillated in a pulse shape. 前記照射光は、水銀ランプの輝線であることを特徴とする請求項３７又は３８に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 37 or 38, wherein the irradiation light is an emission line of a mercury lamp. 前記基板の分離工程は、前記基板を加熱する工程を含むことを特徴とする請求項３７〜４０のうちのいずれか１項に記載の半導体装置の製造方法。   41. The method of manufacturing a semiconductor device according to claim 37, wherein the step of separating the substrate includes a step of heating the substrate. 前記基板の分離工程において、前記照射光は、前記基板の面内をスキャンするように照射することを特徴とする請求項３７〜４１のうちのいずれか１項に記載の半導体装置の製造方法。   42. The method of manufacturing a semiconductor device according to claim 37, wherein, in the step of separating the substrate, the irradiation light is irradiated so as to scan an in-plane of the substrate. 前記第１半導体層及び第２半導体層は、有機金属気相成長法、分子線エピタキシ法及びハイドライド気相成長法のうちのいずれか１つ、又はそのうちの２つ以上を組み合わせて成膜することを特徴とする請求項１３、２４又は３０に記載の半導体装置の製造方法。   The first semiconductor layer and the second semiconductor layer are formed by any one of metal organic chemical vapor deposition, molecular beam epitaxy, and hydride vapor deposition, or a combination of two or more thereof. 31. A method of manufacturing a semiconductor device according to claim 13, 24, or 30. 前記第１半導体層及び第２半導体層は、窒素を含む化合物半導体からなることを特徴とする請求項１３、２４又は３０に記載の半導体装置の製造方法。   31. The method of manufacturing a semiconductor device according to claim 13, wherein the first semiconductor layer and the second semiconductor layer are made of a compound semiconductor containing nitrogen.
JP2007096086A 2007-04-02 2007-04-02 Semiconductor device and method of manufacturing same Pending JP2007184644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007096086A JP2007184644A (en) 2007-04-02 2007-04-02 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007096086A JP2007184644A (en) 2007-04-02 2007-04-02 Semiconductor device and method of manufacturing same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002080229A Division JP4015865B2 (en) 2002-03-22 2002-03-22 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008099649A Division JP4799582B2 (en) 2008-04-07 2008-04-07 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2007184644A true JP2007184644A (en) 2007-07-19

Family

ID=38340375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007096086A Pending JP2007184644A (en) 2007-04-02 2007-04-02 Semiconductor device and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2007184644A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177615A (en) * 2008-04-07 2008-07-31 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
WO2009060802A1 (en) * 2007-11-08 2009-05-14 Nichia Corporation Semiconductor laser element
JP2011519484A (en) * 2008-04-30 2011-07-07 エルジー イノテック カンパニー リミテッド Light emitting device and manufacturing method thereof
JPWO2018180524A1 (en) * 2017-03-28 2020-02-06 パナソニック株式会社 Nitride semiconductor laser device and nitride semiconductor laser device

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115186A (en) * 1987-10-28 1989-05-08 Fuji Electric Co Ltd Buried hetero type semiconductor laser element
JPH06216470A (en) * 1993-01-13 1994-08-05 Furukawa Electric Co Ltd:The Manufacture of semiconductor light-emitting element
JPH06350194A (en) * 1993-06-01 1994-12-22 Motorola Inc Longitudinal type cavity surface emmission laser with high efficiency and its preparation
JPH098403A (en) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd Nitride semiconductor element and manufacture thereof
JPH09298342A (en) * 1996-05-09 1997-11-18 Hitachi Ltd Semiconductor light emitting device
JPH1093192A (en) * 1996-07-26 1998-04-10 Toshiba Corp Gallium nitride compound semiconductor laser and manufacture thereof
JPH10270792A (en) * 1997-03-27 1998-10-09 Sharp Corp Compound semiconductor laser
JPH118439A (en) * 1997-06-17 1999-01-12 Nichia Chem Ind Ltd Nitride semiconductor light-emitting device and manufacture thereof
JPH11112088A (en) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd Surface emitting semiconductor laser and manufacture thereof
WO1999038218A1 (en) * 1998-01-21 1999-07-29 Rohm Co., Ltd. Semiconductor light emitting element and method for manufacturing the same
JP2001501778A (en) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト Method of separating two material layers from each other and electronic component manufactured by this method
JP2001044567A (en) * 1999-08-03 2001-02-16 Sanyo Electric Co Ltd Nitride semiconductor element, nitride light-emitting element and formation of nitride semiconductor layer
JP2001119104A (en) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor
JP2002084029A (en) * 2000-09-11 2002-03-22 Canon Inc Optical semiconductor element equipped with heat pipe
JP2002111132A (en) * 2000-08-12 2002-04-12 Samsung Electro Mech Co Ltd Method of manufacturing semiconductor laser diode
JP2003078215A (en) * 2001-09-03 2003-03-14 Nec Corp Iii nitride semiconductor device and its manufacturing method
JP2003163417A (en) * 2001-09-17 2003-06-06 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and method of manufacturing the same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115186A (en) * 1987-10-28 1989-05-08 Fuji Electric Co Ltd Buried hetero type semiconductor laser element
JPH06216470A (en) * 1993-01-13 1994-08-05 Furukawa Electric Co Ltd:The Manufacture of semiconductor light-emitting element
JPH06350194A (en) * 1993-06-01 1994-12-22 Motorola Inc Longitudinal type cavity surface emmission laser with high efficiency and its preparation
JPH098403A (en) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd Nitride semiconductor element and manufacture thereof
JPH09298342A (en) * 1996-05-09 1997-11-18 Hitachi Ltd Semiconductor light emitting device
JPH1093192A (en) * 1996-07-26 1998-04-10 Toshiba Corp Gallium nitride compound semiconductor laser and manufacture thereof
JP2001501778A (en) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト Method of separating two material layers from each other and electronic component manufactured by this method
JPH10270792A (en) * 1997-03-27 1998-10-09 Sharp Corp Compound semiconductor laser
JPH118439A (en) * 1997-06-17 1999-01-12 Nichia Chem Ind Ltd Nitride semiconductor light-emitting device and manufacture thereof
JPH11112088A (en) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd Surface emitting semiconductor laser and manufacture thereof
WO1999038218A1 (en) * 1998-01-21 1999-07-29 Rohm Co., Ltd. Semiconductor light emitting element and method for manufacturing the same
JP2001044567A (en) * 1999-08-03 2001-02-16 Sanyo Electric Co Ltd Nitride semiconductor element, nitride light-emitting element and formation of nitride semiconductor layer
JP2001119104A (en) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor
JP2002111132A (en) * 2000-08-12 2002-04-12 Samsung Electro Mech Co Ltd Method of manufacturing semiconductor laser diode
JP2002084029A (en) * 2000-09-11 2002-03-22 Canon Inc Optical semiconductor element equipped with heat pipe
JP2003078215A (en) * 2001-09-03 2003-03-14 Nec Corp Iii nitride semiconductor device and its manufacturing method
JP2003163417A (en) * 2001-09-17 2003-06-06 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060802A1 (en) * 2007-11-08 2009-05-14 Nichia Corporation Semiconductor laser element
US8548023B2 (en) 2007-11-08 2013-10-01 Nichia Corporation Semiconductor laser element
JP2008177615A (en) * 2008-04-07 2008-07-31 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
JP2011519484A (en) * 2008-04-30 2011-07-07 エルジー イノテック カンパニー リミテッド Light emitting device and manufacturing method thereof
US8624278B2 (en) 2008-04-30 2014-01-07 Lg Innotek Co., Ltd. Light emitting device with current blocking layer
JPWO2018180524A1 (en) * 2017-03-28 2020-02-06 パナソニック株式会社 Nitride semiconductor laser device and nitride semiconductor laser device

Similar Documents

Publication Publication Date Title
US7279751B2 (en) Semiconductor laser device and manufacturing method thereof
JP4909533B2 (en) Semiconductor laser device and manufacturing method thereof
US7974322B2 (en) Nitride semiconductor laser diode
JP4169821B2 (en) Light emitting diode
JP4015865B2 (en) Manufacturing method of semiconductor device
JPH10294531A (en) Nitride compound semiconductor light emitting element
JP2008182275A (en) Nitride semiconductor light-emitting element
JPH10321910A (en) Light-emitting semiconductor element
JP3998639B2 (en) Manufacturing method of semiconductor light emitting device
JP2000106473A (en) Semiconductor device, semiconductor light emitting device and manufacture thereof, and forming method of nitride semiconductor layer
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP3962283B2 (en) Manufacturing method of semiconductor device
JP4493041B2 (en) Nitride semiconductor light emitting device
JP2002314203A (en) Group iii nitride semiconductor laser and its manufacturing method
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP5013463B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4799582B2 (en) Manufacturing method of semiconductor device
JP3792041B2 (en) Semiconductor device and manufacturing method thereof
JP2007053404A (en) Method of manufacturing crystal
JP4163240B2 (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device manufacturing method
JP4481385B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003264314A (en) Semiconductor device and its manufacturing method
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP2005101536A (en) Nitride semiconductor laser element

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527