JP2010287714A

JP2010287714A - Nitride semiconductor device

Info

Publication number: JP2010287714A
Application number: JP2009140033A
Authority: JP
Inventors: Satoyuki Tamura; 聡之田村
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-06-11
Filing date: 2009-06-11
Publication date: 2010-12-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a structure capable of reliably stopping etching at a predetermined position during wet etching. <P>SOLUTION: Transition metal is introduced in a nitride semiconductor layer 2 which is in contact with a current constriction layer (nitride semiconductor layer 3) and positioned on a side of a substrate 1 as compared with the current constriction layer (nitride semiconductor layer 3). The transition metal (Ti) which forms a level for acquiring holes when the nitride semiconductor layer 2 is an (n) conductivity type or transition metal (Cu) forming a level for acquiring electrons when a (p) type conductivity type is introduced. PEC etching is carried out with this configuration to make a secure etching stop nearby an interface between the current constriction layer (nitride semiconductor layer 3) and nitride semiconductor layer 2, thereby stabilizing device characteristics. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、窒化物半導体材料を用いた半導体素子に関するものである。 The present invention relates to a semiconductor element using a nitride semiconductor material.

現在、窒化ガリウム（ＧａＮ）を代表とし、一般式がＩｎ_ＸＧａ_ＹＡｌ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）で表されるIII族元素であるアルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）と、Ｖ族元素である窒素（Ｎ）とからなるIII-Ｖ族窒化物系化合物半導体、いわゆる窒化物半導体が注目を集めている。例えば、光デバイスに関しては窒化物半導体を用いた発光ダイオード（ＬＥＤ）が、大型ディスプレイ素子及び信号機等において用いられている。また、窒化物半導体を用いたＬＥＤと蛍光体を組み合わせた白色ＬＥＤも商品化されており、将来的に発光効率が改善されれば、現状の照明素子に置き換わることも期待されている。 Currently, gallium nitride (GaN) as a representative, in the group III element of the general formula expressed by the _{_{_{In X Ga Y Al 1-X}}} -Y N (0 ≦ X ≦ 1,0 ≦ Y ≦ 1, X + Y ≦ 1) A group III-V nitride-based compound semiconductor composed of a certain aluminum (Al), gallium (Ga), and indium (In) and nitrogen (N) which is a group V element, so-called nitride semiconductor, has attracted attention. For example, with respect to optical devices, light emitting diodes (LEDs) using nitride semiconductors are used in large display elements and traffic lights. In addition, a white LED that combines a nitride semiconductor LED and a phosphor has been commercialized, and if the luminous efficiency is improved in the future, it is expected to replace the current lighting element.

また、窒化物半導体を用いた青紫色半導体レーザ素子も非常に盛んに研究開発が行われており、市場規模も年々増加している。青紫色半導体レーザ素子は、従来のＣＤ及びＤＶＤ等の光ディスクに用いられている赤色域や赤外域の光を発光する半導体レーザ素子と比べて、光ディスク上におけるスポット径を小さくすることが可能であるため、光ディスクの記録密度を向上させることが可能である。 In addition, blue-violet semiconductor laser devices using nitride semiconductors are being actively researched and developed, and the market scale is increasing year by year. The blue-violet semiconductor laser element can reduce the spot diameter on the optical disk as compared with the semiconductor laser element that emits light in the red region and infrared region, which is used in conventional optical disks such as CD and DVD. Therefore, it is possible to improve the recording density of the optical disc.

また、窒化ガリウム系材料は、高絶縁破壊電界、高電界における高い飽和電子速度、ヘテロ接合での高い２次元電子ガス密度という優れた物性を有するため、電子デバイス用材料としても有望視されている。 In addition, gallium nitride-based materials are considered promising as materials for electronic devices because they have excellent physical properties such as a high breakdown electric field, a high saturation electron velocity at a high electric field, and a high two-dimensional electron gas density at a heterojunction. .

窒化物半導体のエッチング方法としては、一般的には塩素系ガスをエッチングガスとするドライエッチングが用いられる。しかし、窒化物半導体層に対してドライエッチングを行うと、エッチング面及びその近傍層にダメージが生じる、さらにはエッチング面に塩素が残留し、デバイス特性が劣化する可能性がある
そこで、ダメージフリーのエッチング方法として、アルカリ溶液とＵＶ（紫外線）光を用いてウェットエッチング（ＰＥＣエッチング：Photo electro Chemical エッチング）がある。一般的なウェットエッチングの構成を図９に示す。窒化物半導体１０１上にメタルマスク１０２を形成し、メタルマスク１０２とカソード１０３を電気的に接続する。それらをＫＯＨ溶液１０４に浸し、窒化物半導体１０１に窒化物半導体１０１で吸収が生じる波長を有する光の照射を行う。光照射した状態のｎ型の窒化物半導体１０１とＫＯＨ溶液１０４が形成するバンド構造を図１０に示す。 As a method for etching a nitride semiconductor, dry etching using a chlorine-based gas as an etching gas is generally used. However, if dry etching is performed on the nitride semiconductor layer, damage may occur on the etched surface and its neighboring layers, and chlorine may remain on the etched surface, which may degrade device characteristics. As an etching method, there is wet etching (PEC etching: Photo electro Chemical etching) using an alkaline solution and UV (ultraviolet) light. A general wet etching configuration is shown in FIG. A metal mask 102 is formed on the nitride semiconductor 101, and the metal mask 102 and the cathode 103 are electrically connected. They are immersed in the KOH solution 104, and the nitride semiconductor 101 is irradiated with light having a wavelength that causes the nitride semiconductor 101 to absorb. FIG. 10 shows a band structure formed by the n-type nitride semiconductor 101 and the KOH solution 104 in a state irradiated with light.

光吸収により生じた正孔が窒化物半導体１０１とＫＯＨ溶液１０４の界面に溜まり、以下の反応式で窒化物半導体１０１のエッチングが進行する。また、光吸収により生じた電子はカソード１０３で以下の反応式で消費される。なお、以下の反応式では窒化物半導体１０１がＧａＮの場合を記載する。
（反応式）
ＧａＮ＋６ＯＨ⁻＋３ｈ^＋→ＧａＯ３^―＋０．５Ｎ_２＋３Ｈ_２Ｏ
１／２Ｏ_２＋Ｈ_２Ｏ＋２ｅ⁻→２ＯＨ⁻
図１１にＰＥＣエッチング技術を用いて作製した窒化物系青紫レーザ（ＬＤ）を示す（特許文献１参照）。これは図１１に示すように、ＧａＮ基板１０５、ｎ−ＧａＮ層１０６、ｎ−ＡｌＧａＮクラッド層１０７、ｎ−ＧａＮガイド層１０８、ＩｎＧａＮからなるＭＱＷ活性層１０９、ｐ−ＡｌＧａＮ電子障壁層１１０、ｐ−ＧａＮガイド層１１１、ｎ−ＧａＮ電流狭窄層１１２、ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１１３、ｐ−ＧａＮガイド層１１４、ｐ−ＡｌＧａＮクラッド層１１５、ｐ−ＧａＮコンタクト層１１６から構成されている。 Holes generated by light absorption accumulate at the interface between the nitride semiconductor 101 and the KOH solution 104, and the etching of the nitride semiconductor 101 proceeds according to the following reaction formula. Electrons generated by light absorption are consumed by the following reaction formula at the cathode 103. In the following reaction formula, the case where the nitride semiconductor 101 is GaN is described.
(Reaction formula)
GaN + 6OH ⁻ + 3h ⁺ → GaO 3 ⁻ + 0.5N ₂ + 3H ₂ O
1 / 2O ₂ + H ₂ O + 2e ⁻ → 2OH ⁻
FIG. 11 shows a nitride blue-violet laser (LD) manufactured using the PEC etching technique (see Patent Document 1). As shown in FIG. 11, the GaN substrate 105, the n-GaN layer 106, the n-AlGaN cladding layer 107, the n-GaN guide layer 108, the MQW active layer 109 made of InGaN, the p-AlGaN electron barrier layer 110, p -GaN guide layer 111, n-GaN current confinement layer _{_{112, n-Al 0.12 Ga 0.88}} n current blocking layer 113, p-GaN guide layer 114, p-AlGaN cladding layer 115, p-GaN contact layer 116 It is composed of

ｐ−ＧａＮコンタクト層１１６上にはｐ型電極１１７、ＧａＮ基板１０５の各層が形成されている面と反対側の面にｎ型電極１１８が形成されている。電流はｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１１３の部分は流れず、ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１１３が除去された部分のみを流れる。また、光閉じ込めはｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１１３とｐ−ＧａＮガイド層１１４との屈折率差で行っている。この構造を以降、埋め込み構造と記す。 On the p-GaN contact layer 116, an n-type electrode 118 is formed on the surface opposite to the surface on which the p-type electrode 117 and the layers of the GaN substrate 105 are formed. Current portion of the _n-Al _{0.12 Ga 0.88} N current blocking layer 113 does not _flow, it flows through only the part of n-Al _{0.12 Ga 0.88} N current blocking layer 113 has been removed. Optical confinement is performed by the difference in refractive index between the n-Al _0.12 Ga _0.88 N current confinement layer 113 and the p-GaN guide layer 114. This structure is hereinafter referred to as an embedded structure.

この埋め込み型青紫レーザを作製する際に、ｎ−ＡｌＧａＮ電流狭窄層１１３の一部をＰＥＣエッチングにより除去する。この際、ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１１３とｎ−ＧａＮ電流狭窄層１１２の界面近傍でエッチストップが生じることを発明者らは見出している。 When manufacturing this embedded blue-violet laser, a part of the n-AlGaN current confinement layer 113 is removed by PEC etching. At this time, the inventors have found that an etch stop occurs near the interface between the n-Al _0.12 Ga _0.88 N current confinement layer 113 and the n-GaN current confinement layer 112.

特開２００８−２８２８３６号公報JP 2008-282836 A

前述の背景技術で記したように、本発明者はｎ−ＡｌＧａＮ電流狭窄層１１３をウェットエッチングで除去し、ｎ−ＡｌＧａＮ電流狭窄層１１３とｎ−ＧａＮ電流狭窄層１１２の界面近傍でエッチストップさせることに成功している。しかし、ｒｕｎ−ｔｏ−ｒｕｎや面内評価を行うと、所定の位置でエッチストップせず、ｎ−ＡｌＧａＮ電流狭窄層１１３の下層にまでエッチングが進行してしまう場合があることが分かった。そのため、デバイス特性が劣化あるいは変動し、歩留まりが低下するという課題があることが分かった。 As described in the above background art, the present inventor removes the n-AlGaN current confinement layer 113 by wet etching and etch-stops in the vicinity of the interface between the n-AlGaN current confinement layer 113 and the n-GaN current confinement layer 112. Has been successful. However, it has been found that when run-to-run or in-plane evaluation is performed, etching does not stop at a predetermined position and etching may proceed to the lower layer of the n-AlGaN current confinement layer 113. Therefore, it has been found that there is a problem that device characteristics deteriorate or fluctuate and yield decreases.

そこで本発明では、ウェットエッチングの際に所定の位置で確実にエッチストップすることができる構造を提供する。また、本発明を用いることにより、同一材料内（構成元素の組成比が同一）の任意の位置でエッチストップさせることが可能となる。 Therefore, the present invention provides a structure that can surely stop etching at a predetermined position during wet etching. In addition, by using the present invention, it is possible to stop etching at an arbitrary position within the same material (composition ratio of constituent elements is the same).

前記の目的を達成するために、本発明に係る窒化物半導体装置は、基板上に第１の窒化物半導体層、ｎ型導電型の第２の窒化物半導体層が順に形成されており、前記第２の窒化物半導体層の少なくとも一部は前記第１の窒化物半導体層との界面近傍まで除去されており、前記１の窒化物半導体層のうち、少なくとも前記第２の窒化物半導体層との界面近傍には遷移金属が導入されていることを特徴とする。 In order to achieve the above object, in a nitride semiconductor device according to the present invention, a first nitride semiconductor layer and an n-type conductivity second nitride semiconductor layer are sequentially formed on a substrate, At least a part of the second nitride semiconductor layer is removed to the vicinity of the interface with the first nitride semiconductor layer, and at least the second nitride semiconductor layer of the first nitride semiconductor layer A transition metal is introduced in the vicinity of the interface.

係る構成に対して第２の窒化物半導体層のエッチングを行うと、第１の窒化物半導体層と第２の窒化物半導体層の界面近傍で確実にエッチストップが得られ、良好な段差構造を作製することができる。 When the second nitride semiconductor layer is etched in such a configuration, an etch stop is surely obtained in the vicinity of the interface between the first nitride semiconductor layer and the second nitride semiconductor layer, and an excellent step structure is obtained. Can be produced.

本発明の窒化物半導体装置は、前記第１の窒化物半導体層がｎ型導電型であり、前記遷移金属が正孔を捕獲する準位を形成することを特徴とする。 The nitride semiconductor device of the present invention is characterized in that the first nitride semiconductor layer is an n-type conductivity type, and the transition metal forms a level for capturing holes.

係る構成により、第１の窒化物半導体層中で少数キャリアである正孔が捕獲され、エッチングに寄与できる正孔が非常に少なくなるので、第１と第２の窒化物半導体層の界面近傍でエッチストップが生じる。 With such a configuration, holes that are minority carriers are trapped in the first nitride semiconductor layer, and the number of holes that can contribute to etching is very small. Therefore, in the vicinity of the interface between the first and second nitride semiconductor layers. An etch stop occurs.

本発明の窒化物半導体装置は、前記遷移金属が、チタン（Ｔｉ）であることを特徴とする。 The nitride semiconductor device of the present invention is characterized in that the transition metal is titanium (Ti).

本発明の窒化物半導体装置は、前記第１の窒化物半導体層がｐ型導電型であり、前記遷移金属が電子を捕獲する準位を形成することを特徴とする。 In the nitride semiconductor device of the present invention, the first nitride semiconductor layer is p-type conductivity type, and the transition metal forms a level for capturing electrons.

係る構成により、第１の窒化物半導体層中で少数キャリアである電子が捕獲され、エッチングに寄与できる電子が非常に少なくなるので、第１と第２の窒化物半導体層の界面近傍でエッチストップが生じる。 With such a configuration, electrons that are minority carriers are captured in the first nitride semiconductor layer, and the number of electrons that can contribute to the etching is very small. Therefore, the etch stop is performed in the vicinity of the interface between the first and second nitride semiconductor layers. Occurs.

本発明の窒化物半導体装置は、前記遷移金属が銅（Ｃｕ）であることを特徴とする。 The nitride semiconductor device of the present invention is characterized in that the transition metal is copper (Cu).

本発明の窒化物半導体装置は、前記第２の窒化物半導体層がＵＶ照射とアルカリ溶液を用いたウェットエッチングにより除去されていることを特徴とする。 The nitride semiconductor device according to the present invention is characterized in that the second nitride semiconductor layer is removed by UV irradiation and wet etching using an alkaline solution.

本発明の窒化物半導体装置は、基板上に第１の窒化物半導体層、ｎ型導電型の第２の窒化物半導体層が順に形成されており、前記第２の窒化物半導体層の少なくとも一部は前記第１の窒化物半導体層との界面近傍まで除去されており、前記１の窒化物半導体層のうち、少なくとも前記第２の窒化物半導体層との界面近傍層にはフッ素が導入されていることを特徴とする。 In the nitride semiconductor device of the present invention, a first nitride semiconductor layer and an n-type conductivity type second nitride semiconductor layer are sequentially formed on a substrate, and at least one of the second nitride semiconductor layers is formed. The portion is removed to the vicinity of the interface with the first nitride semiconductor layer, and fluorine is introduced into at least a layer near the interface with the second nitride semiconductor layer among the first nitride semiconductor layers. It is characterized by.

本発明の窒化物半導体装置は、基板上に第１導電型のクラッド層、活性層、第２導電型の第１クラッド層、第１あるいは第２導電型の窒化物半導体層、その直上に第１導電型の電流狭窄層が形成され、前記電流狭窄層の一部が前記窒化物半導体層近傍まで除去されており、前記電流狭窄層上及び前記電流狭窄層の除去された部分には第２導電型の第２クラッド層が形成され、前記窒化物半導体層には遷移金属が導入されていることを特徴とする。 The nitride semiconductor device of the present invention includes a first conductivity type cladding layer, an active layer, a second conductivity type first cladding layer, a first or second conductivity type nitride semiconductor layer on a substrate, and a first conductivity type cladding layer on the substrate. A one-conductivity type current confinement layer is formed, a part of the current confinement layer is removed to the vicinity of the nitride semiconductor layer, and a second region is formed on the current confinement layer and the removed portion of the current confinement layer. A conductive second cladding layer is formed, and a transition metal is introduced into the nitride semiconductor layer.

係る構成に対して第１導電型の電流狭窄層のエッチングを行うと、第１導電型の電流狭窄層と窒化物半導体層の界面近傍で確実にエッチストップが得られる。そのため、歩留まり良くデバイスを作製することができる。 When the first conductivity type current confinement layer is etched in such a configuration, an etch stop can be reliably obtained in the vicinity of the interface between the first conductivity type current confinement layer and the nitride semiconductor layer. Therefore, a device can be manufactured with high yield.

本発明の窒化物半導体装置は、前記窒化物半導体層はｎ型導電型で電流狭窄層の一部として機能し、前記遷移金属が正孔を捕獲する準位を形成することを特徴とする。 The nitride semiconductor device according to the present invention is characterized in that the nitride semiconductor layer is an n-type conductivity type and functions as a part of a current confinement layer, and the transition metal forms a level for capturing holes.

本発明の窒化物半導体装置は、前記遷移金属がチタン（Ｔｉ）であることを特徴とする。 The nitride semiconductor device of the present invention is characterized in that the transition metal is titanium (Ti).

本発明の窒化物半導体装置は、前記窒化物半導体層がｐ型導電型でクラッド層の一部として機能し、前記遷移金属が電子を捕獲する準位を形成することを特徴とする。 The nitride semiconductor device of the present invention is characterized in that the nitride semiconductor layer is p-type conductivity and functions as a part of a cladding layer, and the transition metal forms a level for capturing electrons.

本発明の窒化物半導体装置は、基板上に第１導電型のクラッド層、活性層、第２導電型の第１クラッド層、第１あるいは第２導電型の窒化物半導体層、その直上に第１導電型の電流狭窄層が形成され、前記電流狭窄層の一部が前記窒化物半導体層近傍まで除去されており、前記電流狭窄層上及び前記電流狭窄層の除去された部分には第２導電型の第２クラッド層が形成され、前記窒化物半導体層にはフッ素が導入されていることを特徴とする。 The nitride semiconductor device of the present invention includes a first conductivity type cladding layer, an active layer, a second conductivity type first cladding layer, a first or second conductivity type nitride semiconductor layer on a substrate, and a first conductivity type cladding layer on the substrate. A one-conductivity type current confinement layer is formed, a part of the current confinement layer is removed to the vicinity of the nitride semiconductor layer, and a second region is formed on the current confinement layer and the removed portion of the current confinement layer. A conductive second cladding layer is formed, and fluorine is introduced into the nitride semiconductor layer.

係る構成に対して第１導電型の電流狭窄層のエッチングを行うと、第１導電型の電流狭窄層と窒化物半導体層の界面近傍で確実にエッチストップが得られ、歩留まり良くデバイスを作製することができる。 When the first conductivity type current confinement layer is etched in such a configuration, an etch stop is surely obtained in the vicinity of the interface between the first conductivity type current confinement layer and the nitride semiconductor layer, and a device is manufactured with high yield. be able to.

本発明の窒化物半導体装置は、基板上に、第１の窒化物半導体層、前記第１の窒化物半導体層とは構成元素が異なる第２の窒化物半導体層、前記第２の窒化物半導体層上に第３の窒化物半導体層が順に形成されており、前記第３の窒化物半導体層の一部が前記第２の窒化物半導体層との界面近傍まで除去され、前記第３の窒化物半導体層が除去された領域にゲート電極が形成されており、前記第２の窒化物半導体層のうち、少なくとも前記第３の窒化物半導体層との界面近傍には遷移元素が導入されていることを特徴とする。 The nitride semiconductor device according to the present invention includes a first nitride semiconductor layer, a second nitride semiconductor layer having a constituent element different from the first nitride semiconductor layer, and the second nitride semiconductor on a substrate. A third nitride semiconductor layer is sequentially formed on the layer, a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and the third nitride semiconductor layer is removed. A gate electrode is formed in the region from which the semiconductor semiconductor layer has been removed, and a transition element is introduced at least in the vicinity of the interface with the third nitride semiconductor layer in the second nitride semiconductor layer. It is characterized by that.

係る構成に対して第３の窒化物半導体層のエッチングを行うと、第３の窒化物半導体層と第２の窒化物半導体層の界面近傍で確実にエッチストップが得られ、デバイス特性を安定化させることができる。 When the third nitride semiconductor layer is etched in such a configuration, an etch stop is surely obtained near the interface between the third nitride semiconductor layer and the second nitride semiconductor layer, and the device characteristics are stabilized. Can be made.

本発明の窒化物半導体装置は、前記遷移元素は正孔を捕獲する準位を形成することを特徴とする。 In the nitride semiconductor device of the present invention, the transition element forms a level for capturing holes.

本発明の窒化物半導体装置は、前記遷移元素がチタン（Ｔｉ）であることを特徴とする。 The nitride semiconductor device of the present invention is characterized in that the transition element is titanium (Ti).

本発明の窒化物半導体装置は、基板上に、第１の窒化物半導体層、前記第１の窒化物半導体層とは構成元素が異なる第２の窒化物半導体層、前記第２の窒化物半導体層上に第３の窒化物半導体層が順に形成されており、前記第３の窒化物半導体層の一部が前記第２の窒化物半導体層との界面近傍まで除去され、前記第３の窒化物半導体層が除去された領域にゲート電極が形成されており、前記第２の窒化物半導体層のうち、少なくとも前記第３の窒化物半導体層との界面近傍にはフッ素が導入されていることを特徴とする。 The nitride semiconductor device according to the present invention includes a first nitride semiconductor layer, a second nitride semiconductor layer having a constituent element different from the first nitride semiconductor layer, and the second nitride semiconductor on a substrate. A third nitride semiconductor layer is sequentially formed on the layer, a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and the third nitride semiconductor layer is removed. A gate electrode is formed in the region from which the nitride semiconductor layer has been removed, and fluorine is introduced at least in the vicinity of the interface between the second nitride semiconductor layer and the third nitride semiconductor layer. It is characterized by.

本発明の窒化物半導体装置は、基板上に、第１の窒化物半導体層、前記第１の窒化物半導体層とは構成元素が異なる第２の窒化物半導体層、前記第２の窒化物半導体層上に第３の窒化物半導体層が順に形成されており、前記第３の窒化物半導体層の一部が前記第２の窒化物半導体層との界面近傍まで除去され、少なくとも前記第３の窒化物半導体層が除去された領域に第４の窒化物半導体層が形成されており、前記第４の窒化物半導体層上にゲート電極が形成されており、前記第２の窒化物半導体層のうち、少なくとも前記第３の窒化物半導体層との界面近傍には遷移元素が導入されていることを特徴とする。 The nitride semiconductor device according to the present invention includes a first nitride semiconductor layer, a second nitride semiconductor layer having a constituent element different from the first nitride semiconductor layer, and the second nitride semiconductor on a substrate. A third nitride semiconductor layer is sequentially formed on the layer, and a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and at least the third nitride semiconductor layer is removed. A fourth nitride semiconductor layer is formed in the region from which the nitride semiconductor layer has been removed, a gate electrode is formed on the fourth nitride semiconductor layer, and the second nitride semiconductor layer Among them, a transition element is introduced at least in the vicinity of the interface with the third nitride semiconductor layer.

本発明の窒化物半導体装置は、基板上に、第１の窒化物半導体層、前記第１の窒化物半導体層とは構成元素が異なる第２の窒化物半導体層、前記第２の窒化物半導体層上に第３の窒化物半導体層が順に形成されており、前記第３の窒化物半導体層の一部が前記第２の窒化物半導体層との界面近傍まで除去され、少なくとも前記第３の窒化物半導体層が除去された領域に第４の窒化物半導体層が形成されており、前記第４の窒化物半導体層上にゲート電極が形成されており、前記第２の窒化物半導体層のうち、少なくとも前記第３の窒化物半導体層との界面近傍にはフッ素が導入されていることを特徴とする。 The nitride semiconductor device according to the present invention includes a first nitride semiconductor layer, a second nitride semiconductor layer having a constituent element different from the first nitride semiconductor layer, and the second nitride semiconductor on a substrate. A third nitride semiconductor layer is sequentially formed on the layer, and a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and at least the third nitride semiconductor layer is removed. A fourth nitride semiconductor layer is formed in the region from which the nitride semiconductor layer has been removed, a gate electrode is formed on the fourth nitride semiconductor layer, and the second nitride semiconductor layer Of these, fluorine is introduced at least in the vicinity of the interface with the third nitride semiconductor layer.

本発明によれば、窒化物半導体層のエッチングを行う際に、制御性良く特定の位置でエッチストップさせることができ、良好な段差構造を作製することができるため、段差構造を内包する埋め込み型レーザやリセス構造を有するＨＦＥＴ（Hetero-junction Field Effect Transistor）などのデバイス特性が安定し、かつ歩留まり良く作製することが可能となるという効果を奏する。 According to the present invention, when the nitride semiconductor layer is etched, the etch stop can be performed at a specific position with good controllability, and a good step structure can be produced. There is an effect that device characteristics such as a laser or a HFET (Hetero-junction Field Effect Transistor) having a recess structure are stable and can be manufactured with a high yield.

本発明の実施の形態１における段差構造の埋め込み型レーザを示す断面図Sectional drawing which shows the embedded laser of the level | step difference structure in Embodiment 1 of this invention 本実施の形態１における段差構造の作製方法（ａ）〜（ｄ）を示す断面図Sectional drawing which shows the manufacturing methods (a)-(d) of the level | step difference structure in this Embodiment 1. 本発明の実施の形態２における窒化物半導体装置を示す断面図Sectional drawing which shows the nitride semiconductor device in Embodiment 2 of this invention 本実施の形態２における窒化物半導体装置の作製方法（ａ）〜（ｆ）を示す断面図Sectional drawing which shows the manufacturing methods (a)-(f) of the nitride semiconductor device in this Embodiment 2. FIG. 本発明の実施の形態３における窒化物半導体装置を示す断面図Sectional drawing which shows the nitride semiconductor device in Embodiment 3 of this invention 本実施の形態３における窒化物半導体装置の作製方法（ａ）〜（ｅ）を示す断面図Sectional drawing which shows the manufacturing methods (a)-(e) of the nitride semiconductor device in this Embodiment 3. 本発明の実施の形態４における窒化物半導体装置を示す断面図Sectional drawing which shows the nitride semiconductor device in Embodiment 4 of this invention 本実施の形態４における窒化物半導体装置の作製方法（ａ）〜（ｈ）を示す断面図Sectional drawing which shows the manufacturing methods (a)-(h) of the nitride semiconductor device in this Embodiment 4. ウェットエッチングの構成を示す図Diagram showing the structure of wet etching 光照射した状態のｎ型の窒化物半導体層とＫＯＨ溶液が形成するバンド構造を示す図The figure which shows the band structure which an n-type nitride semiconductor layer and KOH solution of the state irradiated with light form 従来の窒化物半導体装置を示す断面図Sectional view showing a conventional nitride semiconductor device

以下、図面を参照して本発明における実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

まずは、窒化物半導体層に段差構造を作製する一般的な方法とその課題を説明する。段差構造を作製する方法としては、一般的に塩素系ガスを用いたドライエッチング法がある。しかし、背景技術で記したように、エッチング面にダメージが残ったり、塩素系のガスが残留したりするという課題がある。また、同一材料内では当然ながら選択性は無く（エッチレートに差は無く）、エッチストップさせることはできない。窒化物半導体層を構成する元素の組成比を変更すると選択性が生じるが（エッチレートが若干変化するが）、選択比は小さく、特定の層でエッチストップさせることは困難である。 First, a general method for manufacturing a step structure in a nitride semiconductor layer and its problem will be described. As a method for manufacturing the step structure, there is generally a dry etching method using a chlorine-based gas. However, as described in the background art, there is a problem that damage remains on the etched surface or chlorine-based gas remains. Of course, there is no selectivity in the same material (there is no difference in the etching rate), and the etching cannot be stopped. When the composition ratio of the elements constituting the nitride semiconductor layer is changed, selectivity occurs (although the etch rate slightly changes), but the selectivity is small, and it is difficult to etch stop at a specific layer.

その他の段差構造を作製する方法として、選択成長を用いる方法がある。これは、窒化物半導体層上に部分的に誘電体などからなるマスクを形成して、その後マスクが形成されていない部分にのみ選択的に再成長を行う方法である。しかし、マスク上にも主に多結晶からなるデポ物が形成されるため、良好な段差構造を作製するのは困難である。 As another method for producing the step structure, there is a method using selective growth. This is a method in which a mask made of a dielectric material or the like is partially formed on the nitride semiconductor layer, and then regrowth is selectively performed only on a portion where the mask is not formed. However, since deposits mainly made of polycrystal are formed on the mask, it is difficult to produce a good step structure.

（実施の形態１）
そこで、本発明の実施の形態１について、窒化物半導体からなる段差構造を示す図１を参照しながら説明する。図１に示すように、基板１上にｎ型の窒化物半導体層２、ｎ型の窒化物半導体層３が形成されており、窒化物半導体層３の一部が窒化物半導体層２のほぼ界面まで除去されている。窒化物半導体層２のうち、窒化物半導体層３との界面近傍には遷移金属であるＴｉが導入されており、Ｔｉは窒化物半導体層２中で正孔がトラップされる準位を形成する。導入される遷移金属としてはＴｉ（チタン）以外には、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔｅ（テルル）でも良い。また、いずれか一つ、あるいは複数が同時に導入されていても良い。なお、本実施の形態１では、窒化物半導体層２の窒化物半導体層３との界面近傍にのみ遷移金属を導入しているが、窒化物半導体層２の全てに遷移金属が導入されていても構わない。 (Embodiment 1)
A first embodiment of the present invention will be described with reference to FIG. 1 showing a step structure made of a nitride semiconductor. As shown in FIG. 1, an n-type nitride semiconductor layer 2 and an n-type nitride semiconductor layer 3 are formed on a substrate 1, and a part of the nitride semiconductor layer 3 is substantially the same as the nitride semiconductor layer 2. It has been removed to the interface. Of the nitride semiconductor layer 2, Ti that is a transition metal is introduced near the interface with the nitride semiconductor layer 3, and Ti forms a level where holes are trapped in the nitride semiconductor layer 2. . As a transition metal to be introduced, other than Ti (titanium), V (vanadium), Cr (chromium), Nb (niobium), Mo (molybdenum), and Te (tellurium) may be used. Any one or a plurality of them may be introduced simultaneously. In the first embodiment, the transition metal is introduced only near the interface between the nitride semiconductor layer 2 and the nitride semiconductor layer 3, but the transition metal is introduced into all of the nitride semiconductor layer 2. It doesn't matter.

続いて、前記段差構造の作製方法に関して図２を参照しながら説明する。基板１上にｎ型の窒化物半導体層２を有機金属気相成長（ＭＯＣＶＤ）法により形成する（図２（ａ）参照）。その後、ｎ型の窒化物半導体層２上に酸化シリコンなどからなるマスク膜４を形成し、形成したマスク膜４を用いて窒化物半導体層２にＴｉを導入する（図２（ｂ）参照）。Ｔｉの導入法としては、イオン注入法または熱拡散法などを用いることができ、なかでも熱拡散法はｎ型の窒化物半導体層２にダメージが入らないため好ましい。Ｔｉはｎ型の窒化物半導体層２中に正孔がトラップされる準位を形成する。 Next, a method for manufacturing the step structure will be described with reference to FIG. An n-type nitride semiconductor layer 2 is formed on the substrate 1 by metal organic chemical vapor deposition (MOCVD) (see FIG. 2A). Thereafter, a mask film 4 made of silicon oxide or the like is formed on the n-type nitride semiconductor layer 2, and Ti is introduced into the nitride semiconductor layer 2 using the formed mask film 4 (see FIG. 2B). . As a method for introducing Ti, an ion implantation method, a thermal diffusion method, or the like can be used, and among these, the thermal diffusion method is preferable because the n-type nitride semiconductor layer 2 is not damaged. Ti forms a level where holes are trapped in the n-type nitride semiconductor layer 2.

次にマスク膜４を除去し、ｎ型の窒化物半導体層２上にｎ型の窒化物半導体層３をＭＯＣＶＤ法で形成する（図２（ｃ）参照）。その後、ｎ型の窒化物半導体層３の一部をＰＥＣエッチングにより除去する（図２（ｄ）参照）。この際、ｎ型の窒化物半導体層３はエッチングされるが、窒化物半導体層２はエッチングが生じず、両者の界面近傍でエッチストップする。 Next, the mask film 4 is removed, and an n-type nitride semiconductor layer 3 is formed on the n-type nitride semiconductor layer 2 by MOCVD (see FIG. 2C). Thereafter, a part of the n-type nitride semiconductor layer 3 is removed by PEC etching (see FIG. 2D). At this time, the n-type nitride semiconductor layer 3 is etched, but the nitride semiconductor layer 2 is not etched, and etch-stops near the interface between the two.

この理由について以下に説明する。ＰＥＣエッチングでは前述したように、ＵＶ照射により生成された電子及び正孔がエッチングに寄与する。そのため、本層構成に対してＰＥＣエッチングを行うと、窒化物半導体層３は除去される。しかし、窒化物半導体層２はＴｉ導入により正孔トラップが形成されているので、ＵＶ照射で生成された正孔がそこで消費され、エッチングに寄与できない。そのため、窒化物半導体層２はエッチングされず、窒化物半導体層３と窒化物半導体層２との界面近傍で確実なエッチストップが生じる。このようにして、特定の位置でエッチストップが生じた段差構造を提供することができる。 The reason for this will be described below. In PEC etching, as described above, electrons and holes generated by UV irradiation contribute to the etching. Therefore, when the PEC etching is performed on the main layer structure, the nitride semiconductor layer 3 is removed. However, since a hole trap is formed in the nitride semiconductor layer 2 by introducing Ti, holes generated by UV irradiation are consumed there and cannot contribute to etching. Therefore, nitride semiconductor layer 2 is not etched, and a reliable etch stop occurs near the interface between nitride semiconductor layer 3 and nitride semiconductor layer 2. In this way, a step structure in which an etch stop occurs at a specific position can be provided.

また、エッチストップ層となるｎ型の窒化物半導体層２に対して、正孔を捕獲する準位を形成する遷移金属を導入した理由について説明する。ＵＶ照射では電子及び正孔の両者が生成されるが、エッチストップさせるためにはエッチストップ層での少数キャリアを捕獲する準位を形成し、消費させる必要がある。本構成ではｎ型の窒化物半導体層２中の少数キャリアである正孔がほとんど無くなり、エッチングに寄与できなくなり、エッチストップが生じる。もし、ｎ型の窒化物半導体層２中に多数キャリアである電子を捕獲する準位を形成しても、電子密度を小さくすることは困難であり、エッチストップは生じない。 The reason why a transition metal that forms a level for trapping holes is introduced into the n-type nitride semiconductor layer 2 serving as an etch stop layer will be described. Although both electrons and holes are generated by UV irradiation, in order to stop etching, it is necessary to form and consume a level for capturing minority carriers in the etch stop layer. In this configuration, almost all the holes, which are minority carriers, in the n-type nitride semiconductor layer 2 are eliminated, so that they cannot contribute to etching, and an etch stop occurs. Even if a level for capturing electrons, which are majority carriers, is formed in the n-type nitride semiconductor layer 2, it is difficult to reduce the electron density, and no etch stop occurs.

このような理由から窒化物半導体層２がｐ型導電型である場合、電子を捕獲する準位を形成する遷移金属を導入するのが好ましい。具体的にはＣｕが望ましいが、その他電子を捕獲する準位を形成する遷移金属なら何でも良い。 For these reasons, when the nitride semiconductor layer 2 is of the p-type conductivity type, it is preferable to introduce a transition metal that forms a level for capturing electrons. Specifically, Cu is desirable, but any other transition metal that forms a level for capturing electrons can be used.

（実施の形態１の変形例）
本実施の形態１における変形例について説明する。本変形例では、図１の窒化物半導体層２のうち、少なくとも窒化物半導体層３との界面に遷移金属ではなく、フッ素が導入されている。フッ素を導入する方法としては、例えばイオン注入やＣＨＦ_３（フロン２３）ガスなどを用いたプラズマ中に窒化物半導体層２を晒すといった方法があるが、後者の方が低ダメージという点で望ましい。 (Modification of Embodiment 1)
A modification of the first embodiment will be described. In the present modification, not transition metal but fluorine is introduced into at least the interface with the nitride semiconductor layer 3 in the nitride semiconductor layer 2 of FIG. As a method for introducing fluorine, for example, there is a method in which the nitride semiconductor layer 2 is exposed to plasma using ion implantation or CHF ₃ (Freon 23) gas, but the latter is preferable in terms of low damage.

フッ素が窒化物半導体層２中でどのように作用するかの詳細は明らかになっていないが、Ｆ系プラズマ中に晒された窒化物半導体層に対してＰＥＣエッチングを行ってもエッチングされないという実験結果が得られている。 Although the details of how fluorine acts in the nitride semiconductor layer 2 have not been clarified, an experiment in which PEC etching is not performed on a nitride semiconductor layer exposed to F-based plasma is not performed. The result is obtained.

（実施の形態２）
本発明の実施の形態２について、実施の形態１で示したのと同様に段差構造を用いた埋め込み型レーザについて説明する。図３は埋め込み型レーザの断面図、図４はその製造方法を示す図である。 (Embodiment 2)
In the second embodiment of the present invention, an embedded laser using a step structure similar to that shown in the first embodiment will be described. FIG. 3 is a cross-sectional view of an embedded laser, and FIG. 4 is a view showing a manufacturing method thereof.

ＧａＮ基板１１上に、ｎ−ＧａＮ層１２、ｎ−ＡｌＧａＮクラッド層１３、ｎ−ＧａＮガイド層１４、ＩｎＧａＮからなるＭＱＷ活性層１５、ｐ−ＡｌＧａＮ電子障壁層１６、第１ｐ−ＧａＮクラッド層１７、ｎ−ＧａＮ電流狭窄層１８、ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９が順に形成されている。ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９の一部はｎ−ＧａＮ電流狭窄層１８との界面近傍層まで除去されており、除去された部分及びｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９上に第２ｐ−ＧａＮクラッド層２０、第３ｐ−ＡｌＧａＮクラッド層２１、ｐ−ＧａＮコンタクト層２２が形成されている。ｐ−ＧａＮコンタクト層２２上にはｐ型電極２３、ＧａＮ基板１１の成長層が形成されていない面にｎ型電極２４が形成されている。 On the GaN substrate 11, an n-GaN layer 12, an n-AlGaN cladding layer 13, an n-GaN guide layer 14, an MQW active layer 15 made of InGaN, a p-AlGaN electron barrier layer 16, a first p-GaN cladding layer 17, An n-GaN current confinement layer 18 and an n-Al _0.12 Ga _0.88 N current confinement layer 19 are sequentially formed. A part of the n-Al _0.12 Ga _0.88 N current confinement layer 19 is removed up to the layer near the interface with the n-GaN current confinement layer 18, and the removed part and the n-Al _0.12 Ga ₀ are removed. _A second p-GaN cladding layer 20, a third p-AlGaN cladding layer 21, and a p-GaN contact layer 22 are formed on the _.88 N current confinement layer 19. A p-type electrode 23 is formed on the p-GaN contact layer 22, and an n-type electrode 24 is formed on the surface where the growth layer of the GaN substrate 11 is not formed.

電流はｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９の除去された部分（電流注入部２５）を通じてＭＱＷ活性層１５に流れ、レーザ発振が生じる。ＭＱＷ活性層１５からは約４０５ｎｍの発光が生じる。この構成において、電流注入部２５ではｎ型導電型であるｎ−ＧａＮ電流狭窄層１８が残存している。また、同時にｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９の薄膜層が残っている場合もある。しかし、第２ｐ−ＧａＮクラッド層２０、第３ｐ−ＡｌＧａＮクラッド層２１、ｐ−ＧａＮコンタクト層２２の再成長時に第１ｐ−ＧａＮクラッド層１７及び第２ｐ−ＧａＮクラッド層２０の双方からＭｇが拡散して混入するため、電流注入部２５に残存したｎ型導電型は最終的にｐ型導電型に転換している。 The current flows to the MQW active layer 15 through the removed portion (current injection portion 25) of the n-Al _0.12 Ga _0.88 N current confinement layer 19, and laser oscillation occurs. The MQW active layer 15 emits light of about 405 nm. In this configuration, the n-GaN current confinement layer 18 of n-type conductivity remains in the current injection portion 25. At the same time, the thin film layer of the n-Al _0.12 Ga _0.88 N current confinement layer 19 may remain. However, Mg diffuses from both the first p-GaN cladding layer 17 and the second p-GaN cladding layer 20 during the regrowth of the second p-GaN cladding layer 20, the third p-AlGaN cladding layer 21, and the p-GaN contact layer 22. Therefore, the n-type conductivity type remaining in the current injection portion 25 is finally converted to the p-type conductivity type.

この構成の特徴は、ｎ−ＧａＮ電流狭窄層１８にＴｉが導入されていることである。実施の形態１でも示した通りＴｉはｎ−ＧａＮ電流狭窄層１８中で正孔トラップとして機能する準位を形成する。Ｔｉ以外でも正孔トラップとして機能する準位を形成する遷移金属であれば何でも良い。 A feature of this configuration is that Ti is introduced into the n-GaN current confinement layer 18. As shown in the first embodiment, Ti forms a level that functions as a hole trap in the n-GaN current confinement layer 18. Other than Ti, any transition metal that forms a level that functions as a hole trap may be used.

また、ｎ−ＧａＮ電流狭窄層１８全てにＴｉが導入されていても構わないが、望ましくはｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９との界面近傍にのみＴｉが導入されている方が望ましい。なぜなら、デバイス動作時には、電流注入部２５のｎ−ＧａＮ電流狭窄層１８は上述したようにｐ型導電型として機能するので、正孔トラップ準位が形成された層の膜厚が厚いと層抵抗が高くなり、電気的特性が劣化してしまう。具体的にはＴｉが導入されている層は電気的にほとんど影響しない１０ｎｍ以下が望ましい。 Ti may be introduced into all of the n-GaN current confinement layer 18, but preferably Ti is introduced only near the interface with the n-Al _0.12 Ga _0.88 N current confinement layer 19. It is desirable to be. This is because, during device operation, the n-GaN current confinement layer 18 of the current injection portion 25 functions as a p-type conductivity as described above. Therefore, if the layer in which the hole trap level is formed is thick, the layer resistance As a result, the electrical characteristics deteriorate. Specifically, the layer into which Ti is introduced is desirably 10 nm or less, which hardly affects electrically.

次に、図４を参照しながら埋め込み型レーザの製造方法について説明する。まず、図４（ａ）に示すようにＧａＮからなる基板１１の上に、ｎ−ＧａＮ層１２と、ｎ−ＡｌＧａＮクラッド層１３と、ｎ−ＧａＮガイド層１４と、ＭＱＷ活性層１５と、オーバーフロー抑制のｐ−ＡｌＧａＮ電子障壁層１６と、第１ｐ−ＧａＮクラッド層１７、ｎ−ＧａＮ電流狭窄層１８を有機金属気相成長（ＭＯＣＶＤ）法により順次形成する。 Next, a method for manufacturing an embedded laser will be described with reference to FIG. First, as shown in FIG. 4A, an n-GaN layer 12, an n-AlGaN cladding layer 13, an n-GaN guide layer 14, an MQW active layer 15, and an overflow are formed on a substrate 11 made of GaN. A suppressed p-AlGaN electron barrier layer 16, a first p-GaN cladding layer 17, and an n-GaN current confinement layer 18 are sequentially formed by metal organic chemical vapor deposition (MOCVD).

次に、ｎ−ＧａＮ電流狭窄層１８にＴｉを導入する（図４（ｂ）参照）。Ｔｉの導入法としては、前述した実施の形態１で記したのと同様である。その後、Ｔｉが導入されたｎ−ＧａＮ電流狭窄層１８上にｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９を成長する（図４（ｃ）参照）。 Next, Ti is introduced into the n-GaN current confinement layer 18 (see FIG. 4B). The method for introducing Ti is the same as that described in the first embodiment. Thereafter, an n-Al _0.12 Ga _0.88 N current confinement layer 19 is grown on the n-GaN current confinement layer 18 introduced with Ti (see FIG. 4C).

次に、図４（ｄ）に示すように、ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９のＰＥＣエッチングを行う。なお、この際、基板１１がＧａＮ基板の場合、ＭＯＣＶＤ法による成長層が形成されていない面（Ｖ族面）を、例えば誘電体膜などで被覆するなどの方法で、Ｖ族面側に薬液が接触しないようにする必要がある。エッチングはｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９をエッチングし、ｎ−ＧａＮ電流狭窄層１８とｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９の界面近傍でエッチストップする。 Next, as shown in FIG. 4D, PEC etching of the n-Al _0.12 Ga _0.88 N current confinement layer 19 is performed. At this time, when the substrate 11 is a GaN substrate, the surface on which the growth layer is not formed by the MOCVD method (V group surface) is coated on the V group surface side by a method such as covering with a dielectric film, for example. Need to avoid contact. The etching is performed by etching the n-Al _0.12 Ga _0.88 N current confinement layer 19, and etching stop near the interface between the n-GaN current confinement layer 18 and the n-Al _0.12 Ga _0.88 N current confinement layer 19. To do.

続いて、ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９上、及びエッチングで除去された部分に第２ｐ−ＧａＮクラッド層２０、第３ｐ−ＡｌＧａＮクラッド層２１、ｐ−ＧａＮコンタクト層２２をＭＯＣＶＤ法で再成長する（図４（ｅ）参照）。 Subsequently, a second p-GaN clad layer 20, a third p-AlGaN clad layer 21, and a p-GaN contact layer 22 are formed on the n-Al _0.12 Ga _0.88 N current confinement layer 19 and in a portion removed by etching. Is regrown by MOCVD (see FIG. 4E).

その後、窒素雰囲気中、８００℃でｐ型導電型の活性化アニールを行い、ｐ−ＧａＮコンタクト層２２上にｐ型電極２３を形成する。ｐ型電極２３はニッケル（Ｎｉ）またはパラジウム（Ｐｄ）を含む多層膜を電子線（ＥＢ）蒸着法により形成し、その後シンタを行うことにより形成する。 Thereafter, activation annealing of p-type conductivity is performed at 800 ° C. in a nitrogen atmosphere to form a p-type electrode 23 on the p-GaN contact layer 22. The p-type electrode 23 is formed by forming a multilayer film containing nickel (Ni) or palladium (Pd) by an electron beam (EB) evaporation method and then performing sintering.

続いて、ＧａＮ基板１１のＭＯＣＶＤ法での成長層が形成されていない面を研磨により薄くし、研磨した面にｎ型電極２４を形成する（図４（ｆ）参照）。ｎ型電極材料としてはＴｉやＶなどを含んだ多層膜を用いるのが一般的である。その後、へき開を行い、チップ分離することにより、埋め込み型レーザが作製される。 Subsequently, the surface of the GaN substrate 11 on which no growth layer is formed by the MOCVD method is thinned by polishing, and the n-type electrode 24 is formed on the polished surface (see FIG. 4F). As an n-type electrode material, a multilayer film containing Ti, V, or the like is generally used. Thereafter, cleavage is performed and chip separation is performed, whereby an embedded laser is manufactured.

本実施の形態２ではｎ−ＧａＮ電流狭窄層１８にＴｉが導入されており、ｎ−ＧａＮ電流狭窄層１８内で正孔をトラップする準位を形成する。そこで、図４（ｄ）の工程でＰＥＣエッチングによりｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９を除去する工程において、実施の形態１で記したのと同じ理由で、ｎ−ＧａＮ電流狭窄層１８とｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９の界面近傍で確実にエッチストップが生じる。そのため、デバイス特性を安定化させることができ、歩留まり良く埋め込み型レーザを作製することが可能となる。 In the second embodiment, Ti is introduced into the n-GaN current confinement layer 18, and a level for trapping holes is formed in the n-GaN current confinement layer 18. Therefore, in the step of removing the n-Al _0.12 Ga _0.88 N current confinement layer 19 by PEC etching in the step of FIG. 4D, n-GaN for the same reason as described in the first embodiment. Etch stop surely occurs in the vicinity of the interface between the current confinement layer 18 and the n-Al _0.12 Ga _0.88 N current confinement layer 19. Therefore, device characteristics can be stabilized, and an embedded laser can be manufactured with high yield.

（実施の形態２の変形例）
本実施の形態２における変形例について説明する。前述したように、実施の形態２では、エッチストップ近傍層の構造を第１ｐ−ＧａＮクラッド層１７／Ｔｉが導入されたｎ−ＧａＮ電流狭窄層１８／ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９としたが、第１ｐ−ＧａＮクラッド層１７／ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９でも良い。この場合、第１ｐ−ＧａＮクラッド層１７の少なくともｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９との界面近傍には電子をトラップする準位を形成する遷移金属が導入されている。電子をトラップする準位を形成する遷移金属としては、例えばＣｕがある。このような構成とすることにより、実施の形態１で記した通り、ＰＥＣエッチングでｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９はエッチングされ、第１ｐ−ＧａＮクラッド層１７との界面近傍で確実にエッチストップが生じ、デバイス特性を安定化させることができる。 (Modification of Embodiment 2)
A modification of the second embodiment will be described. As described above, in the second embodiment, the n-GaN current confinement layer 18 / n-Al _0.12 Ga _0.88 N into which the first p-GaN cladding layer 17 / Ti is introduced has the structure of the etch stop vicinity layer. Although the current confinement layer 19 is used, the first p-GaN clad layer 17 / n-Al _0.12 Ga _0.88 N current confinement layer 19 may be used. In this case, the transition metal in the vicinity of the interface between the at least _n-Al _{0.12 Ga 0.88} N current blocking layer 19 of the 1p-GaN clad layer 17 forming a level of trapping electrons is introduced. An example of a transition metal that forms a level for trapping electrons is Cu. With this configuration, as described in the first embodiment, the n-Al _0.12 Ga _0.88 N current confinement layer 19 is etched by PEC etching, and the interface with the first p-GaN cladding layer 17 is obtained. An etch stop occurs reliably in the vicinity, and the device characteristics can be stabilized.

（実施の形態２の別の変形例）
本実施の形態２における別の変形例について説明する。この変形例では、図３のｎ−ＧａＮ電流狭窄層１８のうち、少なくともｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９との界面にフッ素が導入されている。フッ素を導入することは、前述した実施の形態１の変形例と同様である。このような構成とすることにより、ＰＥＣエッチング時に、ｎ−ＧａＮ電流狭窄層１８とｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層１９との界面近傍層で確実にエッチストップが生じ、デバイス特性を安定化させることができる。 (Another modification of the second embodiment)
Another modification of the second embodiment will be described. In this modification, fluorine is introduced into at least the interface with the n-Al _0.12 Ga _0.88 N current confinement layer 19 in the n-GaN current confinement layer 18 of FIG. The introduction of fluorine is the same as in the modification of the first embodiment described above. With such a configuration, during the PEC etching, an etch stop is surely generated in the layer near the interface between the n-GaN current confinement layer 18 and the n-Al _0.12 Ga _0.88 N current confinement layer 19. The characteristics can be stabilized.

（実施の形態３）
本発明の実施の形態３として、リセス構造を有するヘテロ接合電界効果トランジスタ及びその製造方法を示す。 (Embodiment 3)
As a third embodiment of the present invention, a heterojunction field effect transistor having a recess structure and a manufacturing method thereof will be described.

図５に本実施の形態３のヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor；以下ＨＦＥＴと記す）を示す。サファイア基板３１上にバッファ層３２、ｉ−ＧａＮチャネル層３３、ｉ−ＡｌＧａＮ層３４、ｎ−ＡｌＧａＮ層３５が形成されている。ｎ−ＡｌＧａＮ層３５の少なくとも一部分はｉ−ＡｌＧａＮ層３４との界面近傍までエッチングで除去されている。ｎ−ＡｌＧａＮ層３５の開口部以外にはオーミック電極３６，３７（ソース及びドレイン電極）が形成されている。また、開口部にはゲート電極３８が形成されている。このような構造を有するＨＦＥＴで、ｉ−ＡｌＧａＮ層３４のうちｎ−ＡｌＧａＮ層３５との界面近傍にはＴｉが導入されている。本実施の形態３ではｉ−ＡｌＧａＮ層３４としたが、ｎ−ＡｌＧａＮ層でも構わない。 FIG. 5 shows a heterojunction field effect transistor (hereinafter referred to as HFET) according to the third embodiment. A buffer layer 32, an i-GaN channel layer 33, an i-AlGaN layer 34, and an n-AlGaN layer 35 are formed on the sapphire substrate 31. At least a part of the n-AlGaN layer 35 is removed by etching to the vicinity of the interface with the i-AlGaN layer 34. In addition to the opening of the n-AlGaN layer 35, ohmic electrodes 36 and 37 (source and drain electrodes) are formed. A gate electrode 38 is formed in the opening. In the HFET having such a structure, Ti is introduced in the vicinity of the interface with the n-AlGaN layer 35 in the i-AlGaN layer 34. Although the i-AlGaN layer 34 is used in the third embodiment, an n-AlGaN layer may be used.

続いて、前述したＨＦＥＴの製造方法を図６に示す。ＭＯＣＶＤ法による成長で、サファイア基板３１上にバッファ層３２、ｉ−ＧａＮチャネル層３３、ｉ−ＡｌＧａＮ層３４を形成する（図６（ａ）参照）。その後、ｉ−ＡｌＧａＮ層３４にＴｉを導入する（図６（ｂ）参照）。また、Ｔｉ以外にも正孔を捕獲する準位を形成する遷移元素であれば何でも構わない。Ｔｉの導入法としては、前述した実施の形態１で記したのと同様である。また、実施の形態１，２の変形例に示したように、フッ素であっても良い。 Subsequently, a manufacturing method of the above-described HFET is shown in FIG. A buffer layer 32, an i-GaN channel layer 33, and an i-AlGaN layer 34 are formed on the sapphire substrate 31 by growth by MOCVD (see FIG. 6A). Thereafter, Ti is introduced into the i-AlGaN layer 34 (see FIG. 6B). In addition to Ti, any transition element that forms a level for capturing holes may be used. The method for introducing Ti is the same as that described in the first embodiment. Further, as shown in the modification of the first and second embodiments, fluorine may be used.

次に、ＭＯＣＶＤ法による成長でｎ−ＡｌＧａＮ層３５を形成する（図６（ｃ）参照）。続いて、ｎ−ＡｌＧａＮ層３５の一部をＰＥＣエッチングで除去する（図６（ｄ））。この際、ｉ−ＡｌＧａＮ層３４にはＴｉが導入されているので、正孔を捕獲する準位が形成されている。そのため、ｎ−ＡｌＧａＮ層３５をエッチングで除去した後、ｉ−ＡｌＧａＮ層３４との界面近傍で確実にエッチストップが生じる。 Next, an n-AlGaN layer 35 is formed by growth by MOCVD (see FIG. 6C). Subsequently, a part of the n-AlGaN layer 35 is removed by PEC etching (FIG. 6D). At this time, since i is introduced into the i-AlGaN layer 34, a level for capturing holes is formed. Therefore, after the n-AlGaN layer 35 is removed by etching, an etch stop surely occurs in the vicinity of the interface with the i-AlGaN layer 34.

最後に、ｎ−ＡｌＧａＮ層３５の非エッチング部にオーミック電極３６及び３７、ｎ−ＡｌＧａＮ層３５のエッチング部にゲート電極３８をそれぞれ形成し、ＨＦＥＴが作製される（図６（ｅ））。 Finally, ohmic electrodes 36 and 37 are formed in the non-etched portion of the n-AlGaN layer 35, and a gate electrode 38 is formed in the etched portion of the n-AlGaN layer 35, thereby producing an HFET (FIG. 6E).

通常、ｎ−ＡｌＧａＮ層３５をエッチングする際に、エッチング量がばらつき、そのため閾値電圧Ｖｔｈがばらつくという課題がある。しかし、本製造方法ではｎ−ＡｌＧａＮ層３５とｉ−ＡｌＧａＮ層３４の界面近傍で確実にエッチストップさせることができるため、歩留まり良くＨＦＥＴを作製することが可能である。 In general, when the n-AlGaN layer 35 is etched, the etching amount varies, which causes a problem that the threshold voltage Vth varies. However, in this manufacturing method, since the etch stop can be surely performed in the vicinity of the interface between the n-AlGaN layer 35 and the i-AlGaN layer 34, an HFET can be manufactured with a high yield.

（実施の形態４）
本発明の実施の形態４として、リセス構造を有する窒化物半導体トランジスタ及びその製造方法を示す。 (Embodiment 4)
As a fourth embodiment of the present invention, a nitride semiconductor transistor having a recess structure and a manufacturing method thereof will be described.

図７に本実施の形態４の窒化物半導体トランジスタを示す。サファイア基板３１上にバッファ層３２、ｉ−ＧａＮチャネル層３３、ｉ−ＡｌＧａＮ層３４、ｎ−ＡｌＧａＮ層３５が形成されている。ｎ−ＡｌＧａＮ層３５の少なくとも一部分はｉ−ＡｌＧａＮ層３４との界面近傍までエッチングで除去されている。 FIG. 7 shows a nitride semiconductor transistor according to the fourth embodiment. A buffer layer 32, an i-GaN channel layer 33, an i-AlGaN layer 34, and an n-AlGaN layer 35 are formed on the sapphire substrate 31. At least a part of the n-AlGaN layer 35 is removed by etching to the vicinity of the interface with the i-AlGaN layer 34.

ｎ−ＡｌＧａＮ層３５の開口部にはｐ型窒化物半導体層３９が形成されており、ｐ型窒化物半導体層３９上にはゲート電極３８が形成されている。 A p-type nitride semiconductor layer 39 is formed in the opening of the n-AlGaN layer 35, and a gate electrode 38 is formed on the p-type nitride semiconductor layer 39.

ｎ−ＡｌＧａＮ層３５の開口部以外の領域にオーミック電極３６，３７（ソース及びドレイン電極）が形成されている。このような構造を有するＨＦＥＴで、ｉ−ＡｌＧａＮ層３４のうちｎ−ＡｌＧａＮ層３５との界面近傍にはＴｉが導入されている。本実施の形態４ではｉ−ＡｌＧａＮ層３４としたが、ｎ−ＡｌＧａＮ層でも構わない。また、ｎ−ＡｌＧａＮ層３５としたが、ｉ−ＡｌＧａＮ層でも構わない。 Ohmic electrodes 36 and 37 (source and drain electrodes) are formed in regions other than the opening of the n-AlGaN layer 35. In the HFET having such a structure, Ti is introduced in the vicinity of the interface with the n-AlGaN layer 35 in the i-AlGaN layer 34. Although the i-AlGaN layer 34 is used in the fourth embodiment, an n-AlGaN layer may be used. Further, although the n-AlGaN layer 35 is used, an i-AlGaN layer may be used.

続いて、前述した窒化物半導体トランジスタの製造方法を図８に示す。ＭＯＣＶＤ法による成長で、サファイア基板３１上にバッファ層３２、ｉ−ＧａＮチャネル層３３、ｉ−ＡｌＧａＮ層３４を形成する（図８（ａ）参照）。その後、ｉ−ＡｌＧａＮ層３４にＴｉを導入する（図８（ｂ）参照）。また、Ｔｉ以外にも正孔を捕獲する準位を形成する遷移元素であれば何でも構わない。Ｔｉの導入法としては、前述した実施の形態１で記したのと同様である。また、実施の形態１，２の変形例に示したように、フッ素であっても良い。 Then, the manufacturing method of the nitride semiconductor transistor mentioned above is shown in FIG. A buffer layer 32, an i-GaN channel layer 33, and an i-AlGaN layer 34 are formed on the sapphire substrate 31 by growth by MOCVD (see FIG. 8A). Thereafter, Ti is introduced into the i-AlGaN layer 34 (see FIG. 8B). In addition to Ti, any transition element that forms a level for capturing holes may be used. The method for introducing Ti is the same as that described in the first embodiment. Further, as shown in the modification of the first and second embodiments, fluorine may be used.

次に、ＭＯＣＶＤ法による成長でｎ−ＡｌＧａＮ層３５を形成する（図８（ｃ）参照）。続いて、ｎ−ＡｌＧａＮ層３５の一部をＰＥＣエッチングで除去する（図８（ｄ））。この際、ｉ−ＡｌＧａＮ層３４にはＴｉが導入されているので、正孔を捕獲する準位が形成されている。そのため、ｎ−ＡｌＧａＮ層３５をエッチングで除去した後、ｉ−ＡｌＧａＮ層３４との界面近傍で確実にエッチストップが生じる。 Next, an n-AlGaN layer 35 is formed by growth by MOCVD (see FIG. 8C). Subsequently, a part of the n-AlGaN layer 35 is removed by PEC etching (FIG. 8D). At this time, since i is introduced into the i-AlGaN layer 34, a level for capturing holes is formed. Therefore, after the n-AlGaN layer 35 is removed by etching, an etch stop surely occurs in the vicinity of the interface with the i-AlGaN layer 34.

続いて、ウェハ全面にｐ型窒化物半導体層３９をＭＯＣＶＤ法で再成長する（図８（ｅ））。その後、ｎ−ＡｌＧａＮ層３５をＰＥＣエッチングで除去した部分近傍のみｐ型窒化物半導体層３９を残るように、それ以外のｐ型窒化物半導体層３９をエッチングで除去する（図８（ｆ））。 Subsequently, the p-type nitride semiconductor layer 39 is regrown on the entire wafer surface by MOCVD (FIG. 8E). Thereafter, the other p-type nitride semiconductor layer 39 is removed by etching so that the p-type nitride semiconductor layer 39 remains only in the vicinity of the portion where the n-AlGaN layer 35 is removed by PEC etching (FIG. 8F). .

次に、ｉ―ＧａＮチャネル層３３、ｉ−ＡｌＧａＮ層３４、ｎ−ＡｌＧａＮ層３５の一部をエッチングで除去する（図８（ｇ））
最後に、ｐ型窒化物半導体層３９上にゲート電極３８、ｎ−ＡｌＧａＮ層３５の非エッチング部にオーミック電極３６及び３７をそれぞれ形成し、窒化物半導体トランジスタが作製される（図８（ｈ））。 Next, a part of the i-GaN channel layer 33, i-AlGaN layer 34, and n-AlGaN layer 35 is removed by etching (FIG. 8G).
Finally, the gate electrode 38 is formed on the p-type nitride semiconductor layer 39, and the ohmic electrodes 36 and 37 are formed in the non-etched portion of the n-AlGaN layer 35, respectively, thereby producing a nitride semiconductor transistor (FIG. 8H). ).

通常、ｎ−ＡｌＧａＮ層３５をエッチングする際に、エッチング量がばらつき、そのため閾値電圧Ｖｔｈがばらつくという課題がある。しかし、本製造方法ではｎ−ＡｌＧａＮ層３５とｉ−ＡｌＧａＮ層３４の界面近傍で確実にエッチストップさせることができるため、歩留まり良くトランジスタを作製することが可能である。 In general, when the n-AlGaN layer 35 is etched, the etching amount varies, which causes a problem that the threshold voltage Vth varies. However, in this manufacturing method, since the etch stop can be surely performed in the vicinity of the interface between the n-AlGaN layer 35 and the i-AlGaN layer 34, a transistor can be manufactured with high yield.

本発明に係る窒化物半導体装置は、窒化物半導体層のエッチングを行う際に、制御性良く特定の位置でエッチストップさせることができ、良好な段差構造を作製することができ、デバイス特性が安定し、かつ歩留まり良く作製でき、窒化物半導体材料を用いた半導体素子として有用である。 The nitride semiconductor device according to the present invention can etch stop at a specific position with good controllability when etching a nitride semiconductor layer, can produce a good step structure, and has stable device characteristics. However, it can be manufactured with high yield and is useful as a semiconductor element using a nitride semiconductor material.

１基板
２，３窒化物半導体層
４マスク膜
１１，１０５ＧａＮ基板
１２，１０６ｎ−ＧａＮ層
１３，１０７ｎ−ＡｌＧａＮクラッド層
１４，１０８ｎ−ＧａＮガイド層
１５，１０９ＭＱＷ活性層
１６，１１０ｐ−ＡｌＧａＮ電子障壁層
１７第１ｐ−ＧａＮクラッド層
１８，１１２ｎ−ＧａＮ電流狭窄層
１９，１１３ｎ−Ａｌ_０．１２Ｇａ_０．８８Ｎ電流狭窄層
２０第２ｐ−ＧａＮクラッド層
２１第３ｐ−ＡｌＧａＮクラッド層
２２，１１６ｐ−ＧａＮコンタクト層
２３，１１７ｐ型電極
２４，１１８ｎ型電極
２５電流注入部
３１サファイア基板
３２バッファ層
３３ｉ−ＧａＮチャネル層
３４ｉ−ＡｌＧａＮ層
３５ｎ−ＡｌＧａＮ層
３６，３７オーミック電極
３８ゲート電極
３９ｐ型窒化物半導体層
１０１窒化物半導体
１０２メタルマスク
１０３カソード
１０４ＫＯＨ溶液
１１１ｐ−ＧａＮガイド層
１１４ｐ−ＧａＮガイド層
１１５ｐ−ＡｌＧａＮクラッド層 DESCRIPTION OF SYMBOLS 1 Substrate 2,3 Nitride semiconductor layer 4 Mask film | membrane 11,105 GaN board | substrate 12,106 n-GaN layer 13,107 n-AlGaN clad layer 14,108 n-GaN guide layer 15,109 MQW active layer 16,110 p -AlGaN electron barrier layer 17 1st p-GaN clad layer 18, 112 n-GaN current confinement layer 19, 113 n-Al _0.12 Ga _0.88 N current confinement layer 20 2nd p-GaN clad layer 21 3rd p-AlGaN Cladding layer 22, 116 p-GaN contact layer 23, 117 p-type electrode 24, 118 n-type electrode 25 Current injection part 31 Sapphire substrate 32 Buffer layer 33 i-GaN channel layer 34 i-AlGaN layer 35 n-AlGaN layer 36, 37 ohmic electrode 38 gate electrode 39 p-type nitride semiconductor layer 101 nitride semiconductor 10 2 Metal mask 103 Cathode 104 KOH solution 111 p-GaN guide layer 114 p-GaN guide layer 115 p-AlGaN cladding layer

Claims

A first nitride semiconductor layer and an n-type conductivity type second nitride semiconductor layer are sequentially formed on a substrate, and at least a part of the second nitride semiconductor layer is the first nitride semiconductor layer. Nitride is removed to the vicinity of the interface with the layer, and a transition metal is introduced at least in the vicinity of the interface with the second nitride semiconductor layer of the first nitride semiconductor layer Semiconductor device.

2. The nitride semiconductor device according to claim 1, wherein the first nitride semiconductor layer is of an n-type conductivity type, and the transition metal forms a level for capturing holes.

The nitride semiconductor device according to claim 1, wherein the transition metal is titanium (Ti).

The nitride semiconductor device according to claim 1, wherein the first nitride semiconductor layer is of a p-type conductivity type, and the transition metal forms a level for capturing electrons.

The nitride semiconductor device according to claim 4, wherein the transition metal is copper (Cu).

6. The nitride semiconductor device according to claim 1, wherein the second nitride semiconductor layer is removed by UV etching and wet etching using an alkaline solution.

A first nitride semiconductor layer and an n-type conductivity type second nitride semiconductor layer are sequentially formed on a substrate, and at least a part of the second nitride semiconductor layer is the first nitride semiconductor layer. The nitride semiconductor is removed to the vicinity of the interface with the layer, and fluorine is introduced into at least the vicinity of the interface with the second nitride semiconductor layer among the first nitride semiconductor layers. apparatus.

The nitride semiconductor device according to claim 7, wherein the second nitride semiconductor layer is removed by UV etching and wet etching using an alkaline solution.

A first conductivity type clad layer, an active layer, a second conductivity type first clad layer, a first or second conductivity type nitride semiconductor layer are formed on a substrate, and a first conductivity type current confinement layer is formed directly thereon. In addition, a part of the current confinement layer is removed to the vicinity of the nitride semiconductor layer, and a second clad layer of the second conductivity type is formed on the current confinement layer and the removed portion of the current confinement layer. A nitride semiconductor device, wherein a transition metal is introduced into the nitride semiconductor layer.

The nitride semiconductor device according to claim 9, wherein the nitride semiconductor layer is an n-type conductivity type and functions as part of a current confinement layer, and the transition metal forms a level for capturing holes. .

The nitride semiconductor device according to claim 10, wherein the transition metal is titanium (Ti).

The nitride semiconductor device according to claim 9, wherein the nitride semiconductor layer has a p-type conductivity and functions as a part of a cladding layer, and the transition metal forms a level for capturing electrons.

The nitride semiconductor device according to claim 12, wherein the transition metal is copper (Cu).

A first conductivity type clad layer, an active layer, a second conductivity type first clad layer, a first or second conductivity type nitride semiconductor layer are formed on a substrate, and a first conductivity type current confinement layer is formed directly thereon. In addition, a part of the current confinement layer is removed to the vicinity of the nitride semiconductor layer, and a second clad layer of the second conductivity type is formed on the current confinement layer and the removed portion of the current confinement layer. The nitride semiconductor device is characterized in that fluorine is introduced into the nitride semiconductor layer.

A first nitride semiconductor layer on the substrate, a second nitride semiconductor layer having a constituent element different from that of the first nitride semiconductor layer, and a third nitride semiconductor on the second nitride semiconductor layer Layers are sequentially formed, a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and the third nitride semiconductor layer is removed in the region removed. A nitride semiconductor device, wherein a gate electrode is formed, and a transition element is introduced at least in the vicinity of an interface with the third nitride semiconductor layer in the second nitride semiconductor layer .

The nitride semiconductor device according to claim 15, wherein the transition element forms a level for capturing holes.

The nitride semiconductor device according to claim 15, wherein the transition element is titanium (Ti).

A first nitride semiconductor layer on the substrate, a second nitride semiconductor layer having a constituent element different from that of the first nitride semiconductor layer, and a third nitride semiconductor on the second nitride semiconductor layer Layers are sequentially formed, a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and the third nitride semiconductor layer is removed in the region removed. A nitride semiconductor device, wherein a gate electrode is formed, and fluorine is introduced at least in the vicinity of an interface between the second nitride semiconductor layer and the third nitride semiconductor layer.

A first nitride semiconductor layer on the substrate, a second nitride semiconductor layer having a constituent element different from that of the first nitride semiconductor layer, and a third nitride semiconductor on the second nitride semiconductor layer Layers are sequentially formed, a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and at least the third nitride semiconductor layer is removed A fourth nitride semiconductor layer is formed, a gate electrode is formed on the fourth nitride semiconductor layer, and at least the third nitride of the second nitride semiconductor layers is formed. A nitride semiconductor device, wherein a transition element is introduced in the vicinity of an interface with a semiconductor layer.

The nitride semiconductor device according to claim 19, wherein the transition element forms a level for capturing holes.

The nitride semiconductor device according to claim 19 or 20, wherein the transition element is titanium (Ti).

A first nitride semiconductor layer on the substrate, a second nitride semiconductor layer having a constituent element different from that of the first nitride semiconductor layer, and a third nitride semiconductor on the second nitride semiconductor layer Layers are sequentially formed, a part of the third nitride semiconductor layer is removed to the vicinity of the interface with the second nitride semiconductor layer, and at least the third nitride semiconductor layer is removed A fourth nitride semiconductor layer is formed, a gate electrode is formed on the fourth nitride semiconductor layer, and at least the third nitride of the second nitride semiconductor layers is formed. A nitride semiconductor device, wherein fluorine is introduced in the vicinity of an interface with a semiconductor layer.