JP2008282836A - Semiconductor laser device and manufacturing method of nitride semiconductor device - Google Patents

Semiconductor laser device and manufacturing method of nitride semiconductor device Download PDF

Info

Publication number
JP2008282836A
JP2008282836A JP2007123028A JP2007123028A JP2008282836A JP 2008282836 A JP2008282836 A JP 2008282836A JP 2007123028 A JP2007123028 A JP 2007123028A JP 2007123028 A JP2007123028 A JP 2007123028A JP 2008282836 A JP2008282836 A JP 2008282836A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
type
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007123028A
Other languages
Japanese (ja)
Inventor
Satoyuki Tamura
聡之 田村
Masaaki Yuri
正昭 油利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007123028A priority Critical patent/JP2008282836A/en
Publication of JP2008282836A publication Critical patent/JP2008282836A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a nitride semiconductor device, having small deterioration in the device characteristics, caused by an etching damage and small variation in device characteristics caused by variation in etching. <P>SOLUTION: The manufacturing method of a nitride semiconductor device has a step, in which a first nitride semiconductor layer 17 and a second nitride semiconductor layer 18 having a Fermi level larger than that of the first nitride semiconductor layer 17, as well as, containing an n-type impurity are formed on a substrate 11 sequentially from the substrate 11 side. In addition, the manufacturing method has a step, in which the second nitride semiconductor layer 18 is etched so that the etching is automatically stopped, in a state where the second nitride semiconductor layer 18 remains, by making the second nitride semiconductor layer 18 react with an alkali etchant, while irradiating the second nitride semiconductor layer 18 with a light. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は窒化物半導体材料を用いた半導体レーザ装置及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor laser device using a nitride semiconductor material and a method for manufacturing the semiconductor device.

現在、窒化ガリウム(GaN)を代表とし、一般式がInGaAl1−X−YN(0≦X≦1、0≦Y≦1、X+Y≦1)で表されるIII族元素であるアルミニウム(Al)、ガリウム(Ga)及びインジウム(In)と、V族元素である窒素(N)とからなるIII-V族窒化物系化合物半導体、いわゆる窒化物半導体が注目を集めている。特に、発光ダイオード(LED)、青紫色の半導体レーザ装置(LD)等の光デバイス及び電界効果トランジスタ(FET)をはじめとする電子デバイスの材料として期待されている。 Currently, gallium nitride (GaN) as a representative, in the group III element of the general formula expressed by the In X Ga Y Al 1-X -Y N (0 ≦ X ≦ 1,0 ≦ Y ≦ 1, X + Y ≦ 1) A group III-V nitride-based compound semiconductor composed of a certain aluminum (Al), gallium (Ga), and indium (In) and nitrogen (N) which is a group V element, so-called nitride semiconductor, has attracted attention. In particular, it is expected as a material for electronic devices such as light-emitting diodes (LEDs), optical devices such as blue-violet semiconductor laser devices (LDs), and field effect transistors (FETs).

窒化物半導体を用いた光デバイス及び電子デバイス等の半導体装置を製作するには、窒化物半導体を任意の形状に加工する技術が必要となる。LDの電流狭窄構造及びFETのゲートリセス等を形成するために、窒化物半導体層を選択的にエッチングする必要がある。一般的に、窒化物半導体のエッチングにはドライエッチングが用いられている(例えば、特許文献1を参照。)。
特開2003−142780号公報 Appl. Phys. Lett, 72巻, 5号, 1998年, p.560-562
In order to manufacture a semiconductor device such as an optical device and an electronic device using a nitride semiconductor, a technique for processing the nitride semiconductor into an arbitrary shape is required. In order to form the current confinement structure of the LD and the gate recess of the FET, it is necessary to selectively etch the nitride semiconductor layer. Generally, dry etching is used for etching a nitride semiconductor (see, for example, Patent Document 1).
JP 2003-142780 A Appl. Phys. Lett, 72, 5, 1998, p. 560-562

しかしながら、ドライエッチングにより窒化物半導体層をエッチングする場合には以下のような問題がある。   However, when the nitride semiconductor layer is etched by dry etching, there are the following problems.

まず、ドライエッチングはイオンを半導体層に衝突させてエッチングを行うため、半導体層に大きなダメージを与える。このため、ドライエッチングにより凹部を形成すると、エッチングのダメージによりデバイスの特性が劣化するという問題がある。   First, since dry etching is performed by causing ions to collide with a semiconductor layer, the semiconductor layer is greatly damaged. For this reason, when a recessed part is formed by dry etching, there exists a problem that the characteristic of a device deteriorates by the damage of etching.

また、ドライエッチングはかなり制御性がよい技術である。しかし、数%のばらつきが生じるため、例えば、GaN層の上に形成されたAlGaN層を除去する場合、オーバーエッチが生じたり、アンダーエッチが生じたりすることが避けられない。このため、デバイス特性がばらついてしまうという問題がある。   Also, dry etching is a technique with considerably good controllability. However, since variation of several percent occurs, for example, when an AlGaN layer formed on a GaN layer is removed, overetching or underetching is unavoidable. For this reason, there is a problem that device characteristics vary.

このため、半導体装置の製造に用いるエッチング方法は、エッチングによるダメージが小さく且つ2つの半導体層の界面においてエッチングが自己停止することが理想的である。   For this reason, it is ideal that the etching method used for manufacturing the semiconductor device is small in damage caused by etching and self-stops at the interface between the two semiconductor layers.

一方、本願発明者らは、ダメージが少なく且つ2つの半導体層の界面近傍においてエッチングを自己停止させることができるウェットエッチングの条件を見いだした。   On the other hand, the inventors of the present application have found a wet etching condition that causes less damage and can self-stop etching in the vicinity of the interface between two semiconductor layers.

本願は、本願発明者らの知見を基に、前記従来の問題を解決し、エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置の製造方法を実現できるようにすることを目的とする。   The present application solves the above-mentioned conventional problems based on the knowledge of the inventors of the present application, and can realize a method for manufacturing a nitride semiconductor device in which device characteristic deterioration due to etching damage and device characteristic variation due to etching variation are small. The purpose is to.

前記の目的を達成するため、本発明は半導体装置の製造方法を、フォトエレクトロケミカルエッチングによりn型の半導体層をエッチングする工程を備えている構成とする。   In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device comprising a step of etching an n-type semiconductor layer by photoelectrochemical etching.

具体的に、本発明に係る窒化物半導体装置の製造方法は、基板の上に、第1の窒化物半導体層と該第1の窒化物半導体層と比べてフェルミ準位が大きく且つn型不純物を含む第2の窒化物半導体層とを基板側から順次形成する工程(a)と、第2の窒化物半導体層をフォトエレクトロケミカルエッチングを用いてエッチングすることにより、第2の窒化物半導体層が残存した状態でエッチングを自己停止させて第2の窒化物半導体層を選択的に除去する工程(b)とを備えていることを特徴とする。   Specifically, in the method for manufacturing a nitride semiconductor device according to the present invention, a first nitride semiconductor layer and a Fermi level larger than the first nitride semiconductor layer and an n-type impurity are formed on a substrate. A step (a) of sequentially forming a second nitride semiconductor layer containing a second nitride semiconductor layer from the substrate side, and etching the second nitride semiconductor layer using photoelectrochemical etching to thereby form a second nitride semiconductor layer And the step (b) of selectively removing the second nitride semiconductor layer by self-stopping the etching in a state where the metal remains.

本発明の窒化物半導体装置の製造方法によれば、第2の窒化物半導体層が残存した状態でエッチングを自己停止させて第2の窒化物半導体層を選択的に除去する工程を備えているため、積層された2つの窒化物半導体層のうちの上側の層のみを再現性良く選択的に除去することができる。従って、エッチングのばらつきによる半導体装置間の特性のばらつきを抑え、歩留まり良く半導体装置を製造することが可能となる。また、エッチング層に与えるダメージがほとんどなく、エッチングダメージによる半導体装置の特性劣化を抑えることができる。   According to the method for manufacturing a nitride semiconductor device of the present invention, the method includes the step of selectively removing the second nitride semiconductor layer by self-stopping the etching while the second nitride semiconductor layer remains. Therefore, only the upper layer of the two stacked nitride semiconductor layers can be selectively removed with good reproducibility. Therefore, variation in characteristics between semiconductor devices due to variation in etching can be suppressed, and a semiconductor device can be manufactured with high yield. Further, there is almost no damage to the etching layer, and deterioration of the characteristics of the semiconductor device due to the etching damage can be suppressed.

本発明の半導体装置の製造方法において、工程(b)におけるエッチングの停止位置は、第1の窒化物半導体層と第2の窒化物半導体層とのフェルミ準位の差によって制御することができる。   In the method for manufacturing a semiconductor device of the present invention, the etching stop position in the step (b) can be controlled by the difference in Fermi level between the first nitride semiconductor layer and the second nitride semiconductor layer.

本発明の半導体装置の製造方法において、工程(b)におけるエッチングの停止位置は、第1の窒化物半導体層及び第2の窒化物半導体層のキャリア濃度により制御することができる。   In the semiconductor device manufacturing method of the present invention, the etching stop position in step (b) can be controlled by the carrier concentrations of the first nitride semiconductor layer and the second nitride semiconductor layer.

本発明の半導体装置の製造方法において、第1の窒化物半導体層は、アンドープであっても、n型であっても、p型であってもよい。   In the method for manufacturing a semiconductor device of the present invention, the first nitride semiconductor layer may be undoped, n-type, or p-type.

本発明の半導体装置の製造方法において、工程(a)よりも前に、半導体基板の上に半導体レーザ装置の活性層を形成する工程(c)と、工程(b)よりも後に、第2の窒化物半導体層の上にp型の第3の窒化物半導体層を再成長させる工程(d)とをさらに備え、工程(b)は、第2の窒化物半導体層を選択的にエッチングして凹部を形成する工程であり、工程(d)において、第2の窒化物半導体層における凹部の底部に残存した部分はp型化され、第1の窒化物半導体層と、第2の窒化物半導体層と、第3の窒化物半導体層とにより、活性層に注入する電流を狭窄する電流狭窄構造が形成されることが好ましい。このような構成とすることにより、埋め込み型の電流狭窄構造を有する半導体レーザ装置を再現性良く製造することができる。   In the method for manufacturing a semiconductor device of the present invention, the step (c) of forming an active layer of the semiconductor laser device on the semiconductor substrate before the step (a), and the second after the step (b). And a step (d) of re-growing a p-type third nitride semiconductor layer on the nitride semiconductor layer, wherein the step (b) selectively etches the second nitride semiconductor layer. In the step (d), the portion of the second nitride semiconductor layer remaining at the bottom of the recess is made p-type, and the first nitride semiconductor layer and the second nitride semiconductor are formed. The layer and the third nitride semiconductor layer preferably form a current confinement structure that confines the current injected into the active layer. With such a configuration, a semiconductor laser device having an embedded current confinement structure can be manufactured with good reproducibility.

本発明の半導体装置の製造方法において、工程(b)は、第2の窒化物半導体層を選択的にエッチングして凹部を形成する工程であり、工程(b)よりも後に、第2の窒化物半導体層の上における凹部の両側方の領域にそれぞれオーミック電極を形成する工程(e)と、凹部にゲート電極を形成する工程(f)とをさらに備えていることが好ましい。このような構成とすることにより、ゲートリセス構造を有するヘテロ接合電界効果トランジスタを再現性良く製造することができる。   In the method for manufacturing a semiconductor device of the present invention, step (b) is a step of selectively etching the second nitride semiconductor layer to form a recess, and the second nitridation is performed after step (b). Preferably, the method further includes a step (e) of forming ohmic electrodes in regions on both sides of the recess on the physical semiconductor layer and a step (f) of forming a gate electrode in the recess. With such a configuration, a heterojunction field effect transistor having a gate recess structure can be manufactured with good reproducibility.

本発明の半導体装置の製造方法において、工程(f)よりも前に、第2の窒化物半導体層における凹部の底部に残存する部分を除去する工程(g)をさらに備えていることが好ましい。   The method for manufacturing a semiconductor device of the present invention preferably further includes a step (g) of removing a portion remaining at the bottom of the recess in the second nitride semiconductor layer before the step (f).

本発明の半導体装置の製造方法において、フォトエレクトロケミカルエッチングは、第2の窒化物半導体層に光を照射しつつアルカリ性のエッチャントと反応させることが好ましい。この場合において、エッチャントは、水酸化カリウムであり、光は、紫外線であることが好ましい。   In the method for manufacturing a semiconductor device of the present invention, it is preferable that the photoelectrochemical etching is caused to react with an alkaline etchant while irradiating the second nitride semiconductor layer with light. In this case, the etchant is preferably potassium hydroxide, and the light is preferably ultraviolet light.

本発明に係る半導体レーザ装置は、基板の上に形成された活性層と、活性層の上に形成され、活性層に注入する電流を狭窄する電流狭窄構造とを備え、電流狭窄構造は、活性層側から順次形成されたp型の第1の窒化物半導体層と、該第1の窒化物半導体層と比べてフェルミ準位が大きく且つ凹部を有する第2の窒化物半導体層と、p型の第3の窒化物半導体層とを有し、第2の窒化物半導体層は、凹部の底部に残存する部分を除いてn型であり、凹部の底部に残存する部分はp型であることを特徴とする。   A semiconductor laser device according to the present invention includes an active layer formed on a substrate and a current confinement structure formed on the active layer for confining a current injected into the active layer. A p-type first nitride semiconductor layer sequentially formed from the layer side, a second nitride semiconductor layer having a Fermi level larger than the first nitride semiconductor layer and having a recess, and a p-type The second nitride semiconductor layer is n-type except for the portion remaining at the bottom of the recess, and the portion remaining at the bottom of the recess is p-type. It is characterized by.

本発明の半導体レーザ装置によれば、電流狭窄構造は、活性層側から順次形成されたp型の第1の窒化物半導体層と、該第1の窒化物半導体層と比べてフェルミ準位が大きく且つ凹部を有する第2の窒化物半導体層と、p型の第3の窒化物半導体層とを有しているため、第2の窒化物半導体層に凹部を再現性良く形成することができる。また、凹部を形成する際にエッチングダメージがほとんど生じることがない。従って、特性のばらつき及び劣化がほとんどない半導体レーザ装置を実現できる。   According to the semiconductor laser device of the present invention, the current confinement structure has a p-type first nitride semiconductor layer sequentially formed from the active layer side, and a Fermi level as compared with the first nitride semiconductor layer. Since the second nitride semiconductor layer which is large and has a recess and the p-type third nitride semiconductor layer are included, the recess can be formed in the second nitride semiconductor layer with good reproducibility. . In addition, almost no etching damage occurs when the recess is formed. Therefore, it is possible to realize a semiconductor laser device having almost no variation in characteristics and deterioration.

本発明の半導体レーザ装置において、第2の窒化物半導体層における凹部の底部に残存する部分は、第2の窒化物半導体層における他の部分に含まれているn型の不純物と、第3の窒化物半導体層又は第1の窒化物半導体層に含まれているp型の不純物とを含んでいてもよい。   In the semiconductor laser device of the present invention, the portion remaining at the bottom of the recess in the second nitride semiconductor layer includes n-type impurities contained in other portions of the second nitride semiconductor layer, and the third A p-type impurity contained in the nitride semiconductor layer or the first nitride semiconductor layer may be included.

本発明に係る半導体レーザ装置及び窒化物半導体装置の製造方法によれば、エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置の製造方法を実現できる。   According to the method for manufacturing a semiconductor laser device and a nitride semiconductor device according to the present invention, it is possible to realize a method for manufacturing a nitride semiconductor device in which device characteristic deterioration due to etching damage and device characteristic variation due to etching variation are small.

(第1の実施形態)
まず、本発明の第1の実施形態に係る半導体装置の製造方法において用いるウェットエッチングの原理について図面を参照して説明する。本実施形態において用いるウェットエッチングは、窒化物半導体層を光が照射された状態でアルカリ性の溶液と反応させるフォトエレクトロケミカル(PEC)エッチングである。
(First embodiment)
First, the principle of wet etching used in the method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to the drawings. The wet etching used in this embodiment is a photoelectrochemical (PEC) etching in which a nitride semiconductor layer is reacted with an alkaline solution in a state where light is irradiated.

図1はPECエッチングの概略を示している。図1に示すように白金(Pt)等からなるカソード52と接続された窒化物半導体層51を、水酸化カリウム(KOH)等のアルカリ性の溶液53に浸漬し、光を照射することによりエッチングを行う。PECエッチングはn型の窒化物半導体を選択的にエッチングし、p型の窒化物半導体はエッチングされないとされている。   FIG. 1 shows an outline of PEC etching. As shown in FIG. 1, a nitride semiconductor layer 51 connected to a cathode 52 made of platinum (Pt) or the like is immersed in an alkaline solution 53 such as potassium hydroxide (KOH), and is etched by irradiating light. Do. The PEC etching selectively etches the n-type nitride semiconductor, and the p-type nitride semiconductor is not etched.

PECエッチングによりn型の窒化物半導体をエッチングすることについては、種々の文献において述べられている(例えば、非特許文献1を参照。)。従って、p型の窒化物半導体層の上にn型の窒化物半導体層が積層されている場合には、p型の窒化物半導体層をエッチングすることなく、n型の窒化物半導体層のみをエッチングすることが期待される。しかし、実際にp型の窒化物半導体層の上にn型の窒化物半導体層を形成した後、PECエッチングをすることにより、n型の窒化物半導体層のみを選択的に除去することができたという報告はない。   Etching an n-type nitride semiconductor by PEC etching has been described in various documents (for example, see Non-Patent Document 1). Therefore, when the n-type nitride semiconductor layer is stacked on the p-type nitride semiconductor layer, only the n-type nitride semiconductor layer is etched without etching the p-type nitride semiconductor layer. It is expected to etch. However, it is possible to selectively remove only the n-type nitride semiconductor layer by performing PEC etching after actually forming the n-type nitride semiconductor layer on the p-type nitride semiconductor layer. There has been no report.

本願発明者らが検討した結果、p型の第1の窒化物半導体層の上に形成されたn型の第2の窒化物半導体層に対してPECエッチングを行うと、エッチングはn型の第2の窒化物半導体層とp型の第1の窒化物半導体層との界面まで進行するのではなく、n型の第2の窒化物半導体層が数nm〜数十nm残存した状態で停止することが明らかとなった。   As a result of the study by the present inventors, when the PEC etching is performed on the n-type second nitride semiconductor layer formed on the p-type first nitride semiconductor layer, the etching is performed on the n-type first nitride semiconductor layer. Instead of proceeding to the interface between the two nitride semiconductor layers and the p-type first nitride semiconductor layer, the n-type second nitride semiconductor layer is stopped in a state where several nm to several tens of nm remain. It became clear.

このように、n型の第2の窒化物半導体層が数十nm残存した状態でPECエッチングが停止するのは、以下のような理由によるのではないかと推測される。   Thus, it is estimated that the PEC etching stops in the state where the n-type second nitride semiconductor layer remains several tens of nm for the following reason.

図1(a)は第1の窒化物半導体層をp−GaN層とし、第2の窒化物半導体層をn−AlGaNとした場合における、第1の窒化物半導体層と第2の窒化物半導体層との界面近傍におけるエネルギーバンドの状態を示している。n型の第2の窒化物半導体層と比べてp型の第1の窒化物半導体層はフェルミ準位Efが小さい。このため、第1の窒化物半導体層と第2の窒化物半導体層との界面近傍において、図1(a)に示すようなエネルギーバンドの立ち上がりが生じる。PECエッチングは、エネルギーバンドが立ち上がる所まで進行するが、エネルギーバンドが立ち上がった先では、エッチングに必要な正孔がエッチャントと第2の窒化物半導体層との界面に供給されなくなり、エッチングが停止するのではないかと考えられる。このため、第2の窒化物半導体層と第1の窒化物半導体層との界面から数十nmの厚さだけ、第2の窒化物半導体層が残存すると推測される。   FIG. 1A shows a first nitride semiconductor layer and a second nitride semiconductor when the first nitride semiconductor layer is a p-GaN layer and the second nitride semiconductor layer is n-AlGaN. The state of the energy band in the vicinity of the interface with the layer is shown. Compared to the n-type second nitride semiconductor layer, the p-type first nitride semiconductor layer has a lower Fermi level Ef. Therefore, the energy band rises as shown in FIG. 1A in the vicinity of the interface between the first nitride semiconductor layer and the second nitride semiconductor layer. PEC etching proceeds until the energy band rises, but at the point where the energy band rises, holes necessary for etching are not supplied to the interface between the etchant and the second nitride semiconductor layer, and etching stops. It is thought that. For this reason, it is estimated that the second nitride semiconductor layer remains by a thickness of several tens of nanometers from the interface between the second nitride semiconductor layer and the first nitride semiconductor layer.

界面におけるエネルギーバンドの立ち上がりの影響により、エッチングがストップするのであれば、第1の窒化物半導体層がp型でなくても、第2の窒化物半導体層と比べてフェルミ準位が小さい窒化物半導体層であればよいと考えられる。   If the etching stops due to the rise of the energy band at the interface, a nitride having a smaller Fermi level than the second nitride semiconductor layer, even if the first nitride semiconductor layer is not p-type Any semiconductor layer may be considered.

実際に第1の窒化物半導体層をn型とした場合においても、第2の窒化物半導体層が数nm残存した状態でPECエッチングを停止させることができた。第1の窒化物半導体をn−GaN、第2の窒化物半導体層を第1の窒化物半導体よりもフェルミ準位の大きいn−AlGaNとした場合のバンド図を図2(b)に示す。価電子帯のバンド(Ev)は図2(a)と同様の曲がりを有する。このため、PECエッチングが停止するのではないかと考えられる。   Actually, even when the first nitride semiconductor layer was n-type, PEC etching could be stopped with the second nitride semiconductor layer remaining several nm. FIG. 2B shows a band diagram in the case where the first nitride semiconductor is n-GaN, and the second nitride semiconductor layer is n-AlGaN having a Fermi level larger than that of the first nitride semiconductor. The band (Ev) of the valence band has the same bend as in FIG. For this reason, it is thought that PEC etching may stop.

また、第1の窒化物半導体がアンドープ層であっても構わない。この場合のバンド図を図2(c)に示す。この場合にも、図2(a)と同様のバンド構造となり、第2の窒化物半導体が残存した状態でエッチングが停止する。なお、n−AlGaN層内に生じるバンドの曲がりが、図2(a)の場合と比べて小さくなるので、残存層はより薄くなる。   Further, the first nitride semiconductor may be an undoped layer. A band diagram in this case is shown in FIG. Also in this case, the band structure is the same as that shown in FIG. 2A, and the etching stops with the second nitride semiconductor remaining. Since the bending of the band generated in the n-AlGaN layer is smaller than that in the case of FIG. 2A, the remaining layer is thinner.

第2の窒化物半導体層の残存量は、第1の窒化物半導体層及び第2の窒化物半導体層の組成及びドープ量等によって変化する。しかし、同一の条件の下においては、残存量は非常に再現良く制御することができる。図3は第1の窒化物半導体層をn型のGaN、第2の窒化物半導体層をn型のAlGaNとした場合に残存する第2の窒化物半導体層の膜厚のばらつきを示している。図3において、横軸はテスト番号であり、縦軸は膜厚の平均値に対してのばらつきを示している。エッチングは7回行い、平均の膜厚は約7nmであった。図3に示すように膜厚のばらつきは±1.5nm以下であり、非常に再現性が良いことが明らかである。   The remaining amount of the second nitride semiconductor layer varies depending on the composition and doping amount of the first nitride semiconductor layer and the second nitride semiconductor layer. However, under the same conditions, the remaining amount can be controlled with excellent reproducibility. FIG. 3 shows the variation in film thickness of the remaining second nitride semiconductor layer when the first nitride semiconductor layer is n-type GaN and the second nitride semiconductor layer is n-type AlGaN. . In FIG. 3, the horizontal axis represents the test number, and the vertical axis represents the variation with respect to the average value of the film thickness. Etching was performed seven times, and the average film thickness was about 7 nm. As shown in FIG. 3, the variation in film thickness is ± 1.5 nm or less, and it is clear that the reproducibility is very good.

(第2の実施形態)
以下に、本発明の第2の実施形態として、第1の実施形態において示したPECエッチング法を用いた半導体装置の製造方法及びそれにより製造された半導体装置の具体例を図面を参照して説明する。
(Second Embodiment)
Hereinafter, as a second embodiment of the present invention, a method for manufacturing a semiconductor device using the PEC etching method shown in the first embodiment and a specific example of the semiconductor device manufactured thereby will be described with reference to the drawings. To do.

図4は第2の実施形態に係る半導体装置の断面構成を示している。図4に示すように第2の実施形態の半導体装置は、埋め込み型の電流狭窄構造を有する青紫色の半導体レーザ装置である。   FIG. 4 shows a cross-sectional configuration of the semiconductor device according to the second embodiment. As shown in FIG. 4, the semiconductor device of the second embodiment is a blue-violet semiconductor laser device having an embedded current confinement structure.

GaNからなる基板11の上に、n型のGaN層12と、n型のAlGaNからなるn型クラッド層13と、n型のGaNからなるn型ガイド層14と、InGaNからなる多重量子井戸(MQW)構造の活性層15と、p型のAlGaNからなるオーバーフロー抑制層16とが基板側から順次形成されている。   On a substrate 11 made of GaN, an n-type GaN layer 12, an n-type cladding layer 13 made of n-type AlGaN, an n-type guide layer 14 made of n-type GaN, and a multiple quantum well made of InGaN ( An active layer 15 having an MQW structure and an overflow suppression layer 16 made of p-type AlGaN are sequentially formed from the substrate side.

オーバーフロー抑制層16の上には、p型のGaNからなる第1のp型ガイド層17と、n型のAlGaNからなり凹部を有する電流狭窄層18と、p型のGaNからなる第2のp型ガイド層19とが形成されている。第2のp型ガイド層19の上には、p型のAlGaNからなるp型クラッド層20、p型のGaNからなるp型コンタクト層21が形成されている。p型コンタクト層21の上にはp側電極22が形成され、基板11の裏面にはn側電極23が形成されている。   On the overflow suppression layer 16, a first p-type guide layer 17 made of p-type GaN, a current confinement layer 18 made of n-type AlGaN and having a recess, and a second p-type made of p-type GaN. A mold guide layer 19 is formed. A p-type cladding layer 20 made of p-type AlGaN and a p-type contact layer 21 made of p-type GaN are formed on the second p-type guide layer 19. A p-side electrode 22 is formed on the p-type contact layer 21, and an n-side electrode 23 is formed on the back surface of the substrate 11.

第1のp型ガイド層17と第2のp型ガイド層19との間にn型の電流狭窄層18が挟まれている。第1のp型ガイド層17と電流狭窄層18との界面及び第2のp型ガイド層19と電流狭窄層18との界面に形成されるpn接合により、p側電極22とn側電極23との間の電流は遮断される。しかし、電流狭窄層18における凹部の底部に残存した部分18aは、厚さが約15nmであり、後で説明するようにp型化されている。このため、第1のp型ガイド層17と電流狭窄層18と第2のp型ガイド層19とにより、活性層15に注入する電流を狭窄する電流狭窄構造24が形成される。これにより、波長が405nmの光を出射する半導体レーザ装置が得られる。   An n-type current confinement layer 18 is sandwiched between the first p-type guide layer 17 and the second p-type guide layer 19. The p-side electrode 22 and the n-side electrode 23 are formed by a pn junction formed at the interface between the first p-type guide layer 17 and the current confinement layer 18 and at the interface between the second p-type guide layer 19 and the current confinement layer 18. The current between is interrupted. However, the portion 18a remaining at the bottom of the recess in the current confinement layer 18 has a thickness of about 15 nm and is p-type as will be described later. Therefore, the first p-type guide layer 17, the current confinement layer 18, and the second p-type guide layer 19 form a current confinement structure 24 that confines the current injected into the active layer 15. Thereby, a semiconductor laser device that emits light having a wavelength of 405 nm is obtained.

以下に、第2の実施形態に係る半導体レーザ装置の製造方法について図面を参照して説明する。図5は第2の実施形態の半導体レーザ装置の製造方法を工程順に示している。   A method for manufacturing the semiconductor laser device according to the second embodiment will be described below with reference to the drawings. FIG. 5 shows a method of manufacturing the semiconductor laser device of the second embodiment in the order of steps.

まず、図5(a)に示すようにGaNからなる基板11の上に、GaN層12と、n型クラッド層13と、n型ガイド層14と、活性層15と、オーバーフロー抑制層16と、第1のp型ガイド層17と、電流狭窄層18とを有機金属気相成長(MOCVD)法により順次形成する。   First, as shown in FIG. 5A, on a substrate 11 made of GaN, a GaN layer 12, an n-type cladding layer 13, an n-type guide layer 14, an active layer 15, an overflow suppression layer 16, First p-type guide layer 17 and current confinement layer 18 are sequentially formed by metal organic chemical vapor deposition (MOCVD).

次に、図5(b)に示すように電流狭窄層18をPECエッチング法により選択的に除去して凹部30を形成する。PECエッチングは、例えばエッチャントに水酸化カリウム(KOH)を用い、カソードには白金を用い、紫外線を照射して行えばよい。また、PECエッチングの際に、基板11における半導体層が形成されていない面(裏面)がエッチャントに触れないようにすることが好ましい。これは、GaNからなる基板の窒素面(V族面)が選択的にエッチングされることを防ぐためである。   Next, as shown in FIG. 5B, the current confinement layer 18 is selectively removed by the PEC etching method to form the recess 30. PEC etching may be performed, for example, using potassium hydroxide (KOH) as an etchant, platinum as a cathode, and irradiating ultraviolet rays. Further, it is preferable that the surface (back surface) of the substrate 11 on which the semiconductor layer is not formed does not touch the etchant during PEC etching. This is to prevent the nitrogen surface (Group V surface) of the substrate made of GaN from being selectively etched.

先に説明したように、PECエッチングはn型の窒化物半導体層とp型の窒化物半導体層との界面近傍において自動的に停止する。この場合、第1のp型ガイド層17が第1の実施形態において説明した第1の窒化物半導体層に該当し、n型の電流狭窄層18が第2の窒化物半導体層に該当する。このため、凹部30の底部に約15nmの厚さの電流狭窄層18が残存した状態において、PECエッチングは自動的に停止する。   As described above, the PEC etching automatically stops near the interface between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer. In this case, the first p-type guide layer 17 corresponds to the first nitride semiconductor layer described in the first embodiment, and the n-type current confinement layer 18 corresponds to the second nitride semiconductor layer. For this reason, PEC etching automatically stops in a state where the current confinement layer 18 having a thickness of about 15 nm remains at the bottom of the recess 30.

次に、図5(c)に示すように、凹部30を形成した電流狭窄層18の上に第2のp型ガイド層19と、p型クラッド層20と、p型コンタクト層21とをMOCVD法により順次形成する。この際に、第2のp型ガイド層19又は/且つ第1のp型ガイド層17に含まれるp型不純物が電流狭窄層18に拡散する。通常は、このような拡散は無視することができる。しかし、凹部30においては、電流狭窄層18の厚さが15nm程度しかない。このため、電流狭窄層18における凹部30の底部に残存した部分18aはp型化する。その結果、第2のp型ガイド層19、電流狭窄層18のp型化した部分18a及び第1のp型ガイド層17により電流が流れる電流経路が形成される。   Next, as shown in FIG. 5C, the second p-type guide layer 19, the p-type cladding layer 20, and the p-type contact layer 21 are MOCVDed on the current confinement layer 18 in which the recess 30 is formed. Sequentially formed by the method. At this time, the p-type impurity contained in the second p-type guide layer 19 and / or the first p-type guide layer 17 diffuses into the current confinement layer 18. Normally, such diffusion can be ignored. However, in the recess 30, the thickness of the current confinement layer 18 is only about 15 nm. For this reason, the portion 18a remaining at the bottom of the recess 30 in the current confinement layer 18 becomes p-type. As a result, a current path through which a current flows is formed by the second p-type guide layer 19, the p-type portion 18 a of the current confinement layer 18, and the first p-type guide layer 17.

次に、図5(d)に示すように、p型コンタクト層21の上にニッケル(Ni)又はパラジウム(Pd)を含む多層膜を電子線(EB)蒸着法により形成した後、シンタを行うことによりp側電極22を形成する。また、基板11を研磨して厚さを約100μmとした後、基板11の裏面にチタン(Ti)を含む多層膜をEB蒸着法により形成して、n側電極23を形成する。最後にチップ分離を行うことにより埋め込み型の半導体レーザ装置が得られる。   Next, as shown in FIG. 5D, a multilayer film containing nickel (Ni) or palladium (Pd) is formed on the p-type contact layer 21 by electron beam (EB) vapor deposition, and then sintered. Thus, the p-side electrode 22 is formed. Further, after polishing the substrate 11 to a thickness of about 100 μm, a multilayer film containing titanium (Ti) is formed on the back surface of the substrate 11 by EB vapor deposition to form the n-side electrode 23. Finally, by performing chip separation, an embedded semiconductor laser device can be obtained.

本実施形態の半導体レーザ装置の製造方法においては、電流狭窄層18に形成する凹部30をPECエッチング法により形成している。このため、ドライエッチングにより形成する場合と比べて、半導体層に生じるダメージが小さく、エッチングによるデバイス特性の低下を小さくすることができる。   In the manufacturing method of the semiconductor laser device of this embodiment, the recess 30 formed in the current confinement layer 18 is formed by the PEC etching method. For this reason, compared with the case where it forms by dry etching, the damage which arises in a semiconductor layer is small, and the fall of the device characteristic by etching can be made small.

また、第2のp型ガイド層19を電流狭窄層18の上に再成長させている。従来の半導体レーザ装置の製造方法においては、電流狭窄層に開口部を形成し第1のp型ガイド層を露出させる。このため、第2のp型ガイド層は、開口部においてはGaNの上に成長させ、他の部分においてはAlGaNの上に成長させなければならない。GaNとAlGaN上では最適な結晶成長条件が異なり、そのため、双方の上で良好な結晶性を得ることは困難である。このため、第2のp型ガイド層における光吸収が増大し、発振閾値電流が増大するという問題があった。しかし、本実施形態の半導体レーザ装置の製造方法においては、第2のp型ガイド層19の下地層が電流狭窄層18のみであるため、均一な再成長を実現でき、発振閾値電流の増大を抑えることができる。   Further, the second p-type guide layer 19 is regrown on the current confinement layer 18. In the conventional method of manufacturing a semiconductor laser device, an opening is formed in the current confinement layer to expose the first p-type guide layer. For this reason, the second p-type guide layer must be grown on the GaN in the opening and on the AlGaN in the other portions. Optimum crystal growth conditions differ between GaN and AlGaN, so it is difficult to obtain good crystallinity on both. For this reason, there is a problem that light absorption in the second p-type guide layer increases and the oscillation threshold current increases. However, in the manufacturing method of the semiconductor laser device of the present embodiment, since the underlying layer of the second p-type guide layer 19 is only the current confinement layer 18, uniform regrowth can be realized, and the oscillation threshold current can be increased. Can be suppressed.

一方、凹部30の底部にAlGaNからなる電流狭窄層18が残存しているため、電流経路の抵抗値が上昇するおそれがある。しかし、凹部30の底部に残存する電流狭窄層18の厚さは15nm程度でありほとんど無視することができる。   On the other hand, since the current confinement layer 18 made of AlGaN remains at the bottom of the recess 30, the resistance value of the current path may increase. However, the thickness of the current confinement layer 18 remaining at the bottom of the recess 30 is about 15 nm and can be almost ignored.

図6には第2の実施形態の製造方法により実際に製造した半導体レーザ装置の電流−出力特性を示す。数10mAの注入電流により数十mWのレーザ発振出力が得られており、リッジストライプ型の半導体レーザ装置と比べても遜色がない。   FIG. 6 shows current-output characteristics of a semiconductor laser device actually manufactured by the manufacturing method of the second embodiment. A laser oscillation output of several tens of mW is obtained by an injection current of several tens of mA, which is comparable to a ridge stripe type semiconductor laser device.

また、先に説明したように、凹部30の底部に残存する電流狭窄層18の厚さはのばらつきは±1.5nm程度であるため、再現性良く半導体レーザ装置を製造することが可能である。また、凹部30の底部に残存する電流狭窄層18の厚さは、第1のp型ガイド層17及び電流狭窄層18の組成及び不純物ドープ量によって数nm〜数十nmの範囲で変化させることができる。   As described above, since the variation in the thickness of the current confinement layer 18 remaining at the bottom of the recess 30 is about ± 1.5 nm, it is possible to manufacture the semiconductor laser device with good reproducibility. . The thickness of the current confinement layer 18 remaining at the bottom of the recess 30 is changed in the range of several nm to several tens of nm depending on the composition of the first p-type guide layer 17 and the current confinement layer 18 and the impurity doping amount. Can do.

なお、本実施形態において、基板にはGaNを用いたが、窒化物半導体層が成長できればどのような物でもよく、サファイア又は炭化珪素からなる基板を用いてもよい。また、第1のp型ガイド層及び電流障壁層は、電流障壁層のフェルミ準位が第1のp型ガイド層のフェルミ準位よりも大きければよく、GaN及びAlGaNに代えて他の組成としてもよい。   In the present embodiment, GaN is used for the substrate, but any substrate may be used as long as the nitride semiconductor layer can be grown, and a substrate made of sapphire or silicon carbide may be used. Further, the first p-type guide layer and the current barrier layer need only have the Fermi level of the current barrier layer larger than the Fermi level of the first p-type guide layer, and have other compositions instead of GaN and AlGaN. Also good.

(第3の実施形態)
以下に、本発明の第3の実施形態について図面を参照して説明する。図7は第3の実施形態に係る半導体装置の断面構成を示している。図7に示すように本実施形態の半導体装置は、ゲートリセス構造を有するヘテロジャンクション電界効果トランジスタ(HFET)である。
(Third embodiment)
The third embodiment of the present invention will be described below with reference to the drawings. FIG. 7 shows a cross-sectional configuration of the semiconductor device according to the third embodiment. As shown in FIG. 7, the semiconductor device of this embodiment is a heterojunction field effect transistor (HFET) having a gate recess structure.

本実施形態のHFETは、サファイアからなる基板41の上に、バッファ層42と、アンドープのGaNからなるチャネル層43と、アンドープのAlGaNからなる表面障壁層44と、n型のGaNからなる表面接触層45とが基板側から順次形成されている。   In the HFET of this embodiment, a buffer layer 42, a channel layer 43 made of undoped GaN, a surface barrier layer 44 made of undoped AlGaN, and a surface contact made of n-type GaN are formed on a substrate 41 made of sapphire. The layers 45 are sequentially formed from the substrate side.

表面接触層45の上には、ソース電極及びドレン電極であるオーミック電極46が互いに間隔をおいて形成されている。表面接触層45における、2つのオーミック電極46の間の領域にはゲートリセス部31が形成されており、ゲートリセス部にはゲート電極47が形成されている。本実施形態のHFETにおいては、ゲートリセス部の底部には数nmの厚さの表面接触層45が残存しており、ゲート電極47は表面接触層45と接触している。   On the surface contact layer 45, ohmic electrodes 46 that are a source electrode and a drain electrode are formed at intervals. A gate recess portion 31 is formed in a region between the two ohmic electrodes 46 in the surface contact layer 45, and a gate electrode 47 is formed in the gate recess portion. In the HFET of this embodiment, the surface contact layer 45 having a thickness of several nanometers remains at the bottom of the gate recess, and the gate electrode 47 is in contact with the surface contact layer 45.

以下に、第3の実施形態に係るHFETの製造方法について図面を参照して説明する。図8は本実施形態のHFETの製造方法を工程順に示している。まず、図8(a)に示すようにサファイアからなる基板41の上に、バッファ層42と、アンドープのGaNからなるチャネル層43と、アンドープのAlGaNからなる表面障壁層44と、n型のGaNからなる表面接触層45とをMOCVD法により順次形成する。   Below, the manufacturing method of HFET concerning a 3rd embodiment is explained with reference to drawings. FIG. 8 shows the method of manufacturing the HFET of this embodiment in the order of steps. First, as shown in FIG. 8A, on a substrate 41 made of sapphire, a buffer layer 42, a channel layer 43 made of undoped GaN, a surface barrier layer 44 made of undoped AlGaN, and n-type GaN. The surface contact layer 45 made of is sequentially formed by MOCVD.

次に、図8(b)に示すように、表面接触層45の上にマスクパターン32を形成した後、PECエッチングを行い、ゲートリセス部31を形成する。PECエッチングは、例えばエッチャントに水酸化カリウム(KOH)を用い、カソードには白金を用い、紫外線を照射して行えばよい。形成されたゲートリセス部31の底部には、厚さが数nmの表面接触層45が残存している。   Next, as shown in FIG. 8B, after forming a mask pattern 32 on the surface contact layer 45, PEC etching is performed to form a gate recess portion 31. PEC etching may be performed, for example, using potassium hydroxide (KOH) as an etchant, platinum as a cathode, and irradiating ultraviolet rays. A surface contact layer 45 having a thickness of several nanometers remains at the bottom of the formed gate recess 31.

次に、図8(c)に示すように、マスクパターン32を除去した後、ゲートリセス部31にゲート電極47を形成し、ゲート電極47の両側方の表面接触層45の上にそれぞれオーミック電極46を形成する。   Next, as shown in FIG. 8C, after removing the mask pattern 32, a gate electrode 47 is formed in the gate recess portion 31, and the ohmic electrodes 46 are respectively formed on the surface contact layers 45 on both sides of the gate electrode 47. Form.

通常、表面接触層45をエッチングしてゲートリセス部を形成する際には、ドライエッチングを用いる。しかし、ドライエッチングの場合にはアンドープのAlGaNからなる表面障壁層44とn型のGaNからなる表面接触層45との選択性は非常に小さい。従って、ドライエッチングの場合には、ウェハごと及びウェハ面内においてもエッチング量がばらついてしまう。その結果、HFETの閾値電圧がばらついてしまう。本実施形態の製造方法では表面接触層45と表面障壁層44との界面近傍において再現性良くエッチングを停止させることができる。このため、歩留まり良くHFETを製造することが可能となる。また、一般的にドライエッチを用いるとエッチング層にダメージが生じ、デバイス特性が劣化してしまうが、本実施形態の製造方法ではウェットエッチを用いているので、デバイス特性の劣化も抑制できる。   Usually, when the surface contact layer 45 is etched to form the gate recess, dry etching is used. However, in the case of dry etching, the selectivity between the surface barrier layer 44 made of undoped AlGaN and the surface contact layer 45 made of n-type GaN is very small. Accordingly, in the case of dry etching, the etching amount varies for each wafer and within the wafer surface. As a result, the threshold voltage of the HFET varies. In the manufacturing method of this embodiment, etching can be stopped with good reproducibility in the vicinity of the interface between the surface contact layer 45 and the surface barrier layer 44. For this reason, it is possible to manufacture the HFET with a high yield. In general, when dry etching is used, the etching layer is damaged and the device characteristics are deteriorated. However, since the wet etching is used in the manufacturing method of this embodiment, the deterioration of the device characteristics can be suppressed.

本実施形態の製造方法においては、ゲートリセス部31の底部に表面接触層45が残存する。しかし、残存する表面接触層45の厚さは非常に薄いため、表面接触層が残存することによるリーク電流の発生は無視できる範囲である。特に、本実施形態においては、アンドープのAlGaN層の上に形成したn型のGaN層をPECエッチングにより除去している。このように、下側の層がアンドープである場合には、下側の層がp型の場合よりも、残存する上側の層の厚さを薄くすることができ、残存量を数nmとすることができる。   In the manufacturing method of the present embodiment, the surface contact layer 45 remains at the bottom of the gate recess 31. However, since the thickness of the remaining surface contact layer 45 is very thin, the occurrence of leakage current due to the remaining surface contact layer is in a negligible range. In particular, in this embodiment, the n-type GaN layer formed on the undoped AlGaN layer is removed by PEC etching. Thus, when the lower layer is undoped, the thickness of the remaining upper layer can be made thinner than when the lower layer is p-type, and the remaining amount is several nm. be able to.

なお、本実施形態においては、表面障壁層44をアンドープのAlGaNとしたが、n型のAlGaNとしてもよい。また、表面障壁層44をn型とすることにより2次元電子ガスの濃度を高くすることも可能となる。   In the present embodiment, the surface barrier layer 44 is undoped AlGaN, but may be n-type AlGaN. In addition, the concentration of the two-dimensional electron gas can be increased by making the surface barrier layer 44 n-type.

2次元電子ガスの濃度を高くするためには、表面障壁層44にドープするn型不純物の濃度が高い方が好ましい。しかし、表面障壁層44の不純物濃度を高くしすぎると、表面接触層45よりもフェルミ準位を小さくすることができなくなり、PECエッチングが停止しなくなるおそれがある。この場合には、表面障壁層44を2層にしたり、傾斜材料としたりすることにより表面接触層45との界面近傍の領域において不純物濃度を小さくすればよい。また、表面障壁層44と表面接触層45との間にアンドープの層を形成してもよい。   In order to increase the concentration of the two-dimensional electron gas, it is preferable that the concentration of the n-type impurity doped in the surface barrier layer 44 is higher. However, if the impurity concentration of the surface barrier layer 44 is too high, the Fermi level cannot be made smaller than that of the surface contact layer 45, and PEC etching may not stop. In this case, the impurity concentration may be reduced in the region in the vicinity of the interface with the surface contact layer 45 by using two surface barrier layers 44 or using a gradient material. Further, an undoped layer may be formed between the surface barrier layer 44 and the surface contact layer 45.

先に述べたように、ゲート電極のリーク電流はほとんど問題となることがないが、PECエッチングにより残存した表面接触層45をドライエッチングにより除去してもよい。この場合には、厚さが数nmの薄膜層をドライエッチングするので、エッチング量は非常に小さく、ウェハ間及びウェハ面内においてほとんどばらつきが生じることはない。また、エッチング量が小さいので、低パワーでのエッチングが可能で、エッチング層に対するダメージも生じにくい。   As described above, the leakage current of the gate electrode hardly causes a problem, but the surface contact layer 45 remaining by PEC etching may be removed by dry etching. In this case, since the thin film layer having a thickness of several nanometers is dry-etched, the etching amount is very small, and there is almost no variation between wafers and within the wafer surface. In addition, since the etching amount is small, etching with low power is possible and damage to the etching layer hardly occurs.

表面接触層45をドライエッチングする場合には、ゲートリセス部31に残存した部分だけでなく、表面接触層45の全体をドライエッチングしてもよい。このようにすれば、ドライエッチング用のマスクを形成する工程を省略することが可能となる。また、表面接触層45の表面をドライエッチングした後にオーミック電極を形成することによりコンタクト抵抗を低減できるという効果も得られる。   When the surface contact layer 45 is dry-etched, the entire surface contact layer 45 may be dry-etched, not just the portion remaining in the gate recess 31. This makes it possible to omit the step of forming a dry etching mask. Moreover, the effect that contact resistance can be reduced by forming an ohmic electrode after dry etching the surface of the surface contact layer 45 is also obtained.

なお、本実施形態において、基板にはサファイアを用いたが、GaN又はSiC等の他の基板を用いてもよい。また、表面障壁層及び表面接触層は、表面接触層のフェルミ準位が表面障壁層のフェルミ準位より大きければよく、他の組成であってもよい。   In this embodiment, sapphire is used as the substrate, but another substrate such as GaN or SiC may be used. Further, the surface barrier layer and the surface contact layer may have any other composition as long as the Fermi level of the surface contact layer is larger than the Fermi level of the surface barrier layer.

第1の実施形態及び第2の実施形態においてPECエッチングのエッチャントにKOHを用いたが、他のアルカリ性の溶液を用いてもよい。また、カソードは、水素よりもイオン化傾向が大きい材料であれば他の材料を用いてもよい。また、照射する光は、エッチングを行うn型の窒化物半導体層のバンドギャップよりもエネルギーが大きい光であればよい。   In the first embodiment and the second embodiment, KOH is used as an etchant for PEC etching, but another alkaline solution may be used. In addition, other materials may be used for the cathode as long as the material has a higher ionization tendency than hydrogen. Further, the irradiation light may be light having energy larger than the band gap of the n-type nitride semiconductor layer to be etched.

本発明に係る窒化物半導体装置の製造方法は、エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい半導体装置の製造方法を実現でき、半導体レーザ装置及び窒化物半導体装置の製造方法等として有用である。   The method for manufacturing a nitride semiconductor device according to the present invention can realize a method for manufacturing a semiconductor device in which device characteristic deterioration due to etching damage and device characteristic variation due to etching variation are small, and semiconductor laser device and nitride semiconductor device manufacture This is useful as a method.

本発明の第1の実施形態に係るエッチング方法の概略を示す断面図である。It is sectional drawing which shows the outline of the etching method which concerns on the 1st Embodiment of this invention. (a)〜(c)は本発明の第1の実施形態に係るエッチング方法における残存量と窒化物半導体層のエネルギーバンドとの関係を示すバンド図である。(A)-(c) is a band diagram which shows the relationship between the residual amount and the energy band of a nitride semiconductor layer in the etching method which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るエッチング方法の再現性を示すグラフである。It is a graph which shows the reproducibility of the etching method which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る半導体レーザ装置の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor laser apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体レーザ装置の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor laser apparatus concerning the 2nd Embodiment of this invention in order of a process. 本発明の第2の実施形態に係る半導体レーザ装置の注入電流と出力との関係を示すグラフである。It is a graph which shows the relationship between the injection current and output of the semiconductor laser apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係るヘテロ接合電界効果トランジスタの構成を示す断面図である。It is sectional drawing which shows the structure of the heterojunction field effect transistor which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係るヘテロ接合電界効果トランジスタの製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the heterojunction field effect transistor which concerns on the 3rd Embodiment of this invention in process order.

符号の説明Explanation of symbols

11 基板
12 バッファ層
13 n型クラッド層
14 n型ガイド層
15 活性層
16 オーバーフロー抑制層
17 第1のp型ガイド層
18 電流狭窄層
18a 部分
19 第2のp型ガイド層
20 p型クラッド層
21 p型コンタクト層
22 p側電極
23 n側電極
24 電流狭窄構造
30 凹部
31 ゲートリセス部
32 マスクパターン
41 基板
42 バッファ層
43 チャネル層
44 表面障壁層
45 表面接触層
46 オーミック電極
47 ゲート電極
51 窒化物半導体層
52 カソード
53 溶液
11 Substrate 12 Buffer layer 13 n-type cladding layer 14 n-type guide layer 15 active layer 16 overflow suppression layer 17 first p-type guide layer 18 current confinement layer 18a portion 19 second p-type guide layer 20 p-type cladding layer 21 p-type contact layer 22 p-side electrode 23 n-side electrode 24 current confinement structure 30 recess 31 gate recess 32 mask pattern 41 substrate 42 buffer layer 43 channel layer 44 surface barrier layer 45 surface contact layer 46 ohmic electrode 47 gate electrode 51 nitride semiconductor Layer 52 Cathode 53 Solution

Claims (13)

基板の上に、第1の窒化物半導体層と該第1の窒化物半導体層と比べてフェルミ準位が大きく且つn型不純物を含む第2の窒化物半導体層とを前記基板側から順次形成する工程(a)と、
前記第2の窒化物半導体層をフォトエレクトロケミカルエッチングを用いてエッチングすることにより、前記第2の窒化物半導体層が残存した状態でエッチングを自己停止させて前記第2の窒化物半導体層を選択的に除去する工程(b)とを備えていることを特徴とする窒化物半導体装置の製造方法。
A first nitride semiconductor layer and a second nitride semiconductor layer having a Fermi level larger than that of the first nitride semiconductor layer and containing an n-type impurity are sequentially formed on the substrate from the substrate side. Step (a) to perform,
The second nitride semiconductor layer is etched using photoelectrochemical etching, so that the etching is self-stopped with the second nitride semiconductor layer remaining, and the second nitride semiconductor layer is selected. And a step (b) for removing the nitride semiconductor device.
前記工程(b)における前記エッチングの停止位置は、前記第1の窒化物半導体層と前記第2の窒化物半導体層とのフェルミ準位の差によって制御することを特徴とする請求項1に記載の窒化物半導体装置の製造方法。   The etching stop position in the step (b) is controlled by a difference in Fermi level between the first nitride semiconductor layer and the second nitride semiconductor layer. Of manufacturing a nitride semiconductor device. 前記工程(b)における前記エッチングの停止位置は、前記第1の窒化物半導体層及び前記第2の窒化物半導体層のキャリア濃度により制御することを特徴とする請求項1又は2に記載の窒化物半導体装置の製造方法。   3. The nitriding according to claim 1, wherein the etching stop position in the step (b) is controlled by a carrier concentration of the first nitride semiconductor layer and the second nitride semiconductor layer. For manufacturing a semiconductor device. 前記第1の窒化物半導体層は、アンドープであることを特徴とする請求項1又は2記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first nitride semiconductor layer is undoped. 前記第1の窒化物半導体層は、n型であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first nitride semiconductor layer is n-type. 前記第1の窒化物半導体層は、p型であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the first nitride semiconductor layer is p-type. 前記工程(a)よりも前に、前記半導体基板の上に半導体レーザ装置の活性層を形成する工程(c)と、
前記工程(b)よりも後に、前記第2の窒化物半導体層の上にp型の第3の窒化物半導体層を再成長させる工程(d)とをさらに備え、
前記工程(b)は、前記第2の窒化物半導体層を選択的にエッチングして凹部を形成する工程であり、
前記工程(d)において、前記第2の窒化物半導体層における前記凹部の底部に残存した部分はp型化され、前記第1の窒化物半導体層と、前記第2の窒化物半導体層と、前記第3の窒化物半導体層とにより、前記活性層に注入する電流を狭窄する電流狭窄構造が形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
(C) forming an active layer of a semiconductor laser device on the semiconductor substrate before the step (a);
A step (d) of re-growing a p-type third nitride semiconductor layer on the second nitride semiconductor layer after the step (b);
The step (b) is a step of selectively etching the second nitride semiconductor layer to form a recess.
In the step (d), a portion of the second nitride semiconductor layer remaining at the bottom of the recess is made p-type, and the first nitride semiconductor layer, the second nitride semiconductor layer, 2. The method of manufacturing a semiconductor device according to claim 1, wherein a current confinement structure for confining a current injected into the active layer is formed by the third nitride semiconductor layer.
前記工程(b)は、前記第2の窒化物半導体層を選択的にエッチングして凹部を形成する工程であり、
前記工程(b)よりも後に、
前記第2の窒化物半導体層の上における前記凹部の両側方の領域にそれぞれオーミック電極を形成する工程(e)と、
前記凹部にゲート電極を形成する工程(f)とをさらに備えていることを特徴とする請求項1から5のいずれか1項に記載の半導体装置の製造方法。
The step (b) is a step of selectively etching the second nitride semiconductor layer to form a recess.
After the step (b),
Forming an ohmic electrode in each of the regions on both sides of the recess on the second nitride semiconductor layer; and
The method of manufacturing a semiconductor device according to claim 1, further comprising a step (f) of forming a gate electrode in the recess.
前記工程(f)よりも前に、前記第2の窒化物半導体層における前記凹部の底部に残存する部分を除去する工程(g)をさらに備えていることを特徴とする請求項8に記載の半導体装置の製造方法。   9. The method according to claim 8, further comprising a step (g) of removing a portion remaining at the bottom of the recess in the second nitride semiconductor layer before the step (f). A method for manufacturing a semiconductor device. 前記フォトエレクトロケミカルエッチングは、前記第2の窒化物半導体層に光を照射しつつアルカリ性のエッチャントと反応させることを特徴とする請求項1から9のいずれか1項に記載の半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 1, wherein the photoelectrochemical etching is caused to react with an alkaline etchant while irradiating the second nitride semiconductor layer with light. . 前記エッチャントは、水酸化カリウムであり、
前記光は、紫外線であることを特徴とする請求項10に記載の半導体装置の製造方法。
The etchant is potassium hydroxide,
The method of manufacturing a semiconductor device according to claim 10, wherein the light is ultraviolet light.
基板の上に形成された活性層と、
前記活性層の上に形成され、前記活性層に注入する電流を狭窄する電流狭窄構造とを備え、
前記電流狭窄構造は、前記活性層側から順次形成されたp型の第1の窒化物半導体層と、該第1の窒化物半導体層と比べてフェルミ準位が大きく且つ凹部を有する第2の窒化物半導体層と、p型の第3の窒化物半導体層とを有し、
前記第2の窒化物半導体層は、前記凹部の底部に残存する部分を除いてn型であり、前記凹部の底部に残存する部分はp型であることを特徴とする半導体レーザ装置。
An active layer formed on a substrate;
A current confinement structure formed on the active layer and confining a current injected into the active layer;
The current confinement structure includes a p-type first nitride semiconductor layer sequentially formed from the active layer side, a second Fermi level larger than that of the first nitride semiconductor layer, and a second portion having a recess. A nitride semiconductor layer and a p-type third nitride semiconductor layer;
The second nitride semiconductor layer is n-type except for a portion remaining at the bottom of the recess, and a portion remaining at the bottom of the recess is p-type.
前記第2の窒化物半導体層における前記凹部の底部に残存する部分は、前記第2の窒化物半導体層における他の部分に含まれているn型の不純物と、前記第3の窒化物半導体層又は前記第1の窒化物半導体層に含まれているp型の不純物とを含んでいることを特徴とする請求項12に記載の半導体レーザ装置。   The portion remaining in the bottom of the recess in the second nitride semiconductor layer is an n-type impurity contained in the other portion of the second nitride semiconductor layer, and the third nitride semiconductor layer. The semiconductor laser device according to claim 12, further comprising a p-type impurity contained in the first nitride semiconductor layer.
JP2007123028A 2007-05-08 2007-05-08 Semiconductor laser device and manufacturing method of nitride semiconductor device Pending JP2008282836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007123028A JP2008282836A (en) 2007-05-08 2007-05-08 Semiconductor laser device and manufacturing method of nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123028A JP2008282836A (en) 2007-05-08 2007-05-08 Semiconductor laser device and manufacturing method of nitride semiconductor device

Publications (1)

Publication Number Publication Date
JP2008282836A true JP2008282836A (en) 2008-11-20

Family

ID=40143436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123028A Pending JP2008282836A (en) 2007-05-08 2007-05-08 Semiconductor laser device and manufacturing method of nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP2008282836A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066075A (en) * 2009-09-15 2011-03-31 New Japan Radio Co Ltd Semiconductor device
US8076685B2 (en) 2008-09-25 2011-12-13 Panasonic Corporation Nitride semiconductor device having current confining layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076685B2 (en) 2008-09-25 2011-12-13 Panasonic Corporation Nitride semiconductor device having current confining layer
JP2011066075A (en) * 2009-09-15 2011-03-31 New Japan Radio Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
US8076685B2 (en) Nitride semiconductor device having current confining layer
US9012888B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
US20100265976A1 (en) Semiconductor layer structure
US7755101B2 (en) Semiconductor light emitting device
JP2007066981A (en) Semiconductor device
WO2006013698A1 (en) Nitride semiconductor device and method for fabricating same
US8253220B2 (en) Nitride semiconductor device and method for fabricating the same
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
JP2010287714A (en) Nitride semiconductor device
JP4197030B2 (en) Semiconductor laser, semiconductor laser manufacturing method, optical pickup, and optical disc apparatus
JP2006313890A (en) Gallium nitride based semiconductor device and method of manufacturing the same
JP4314188B2 (en) Method of manufacturing nitride compound semiconductor device
JP4877294B2 (en) Manufacturing method of semiconductor light emitting device
US8119429B2 (en) Method for fabricating nitride semiconductor laser device and nitride semiconductor laser device
JP2007234796A (en) Nitride semiconductor laser device, and its manufacturing method
US10797470B2 (en) Light emitting device and method of manufacturing light emitting device
US20050279993A1 (en) Semiconductor laser device and method for fabricating the same
JP2008282836A (en) Semiconductor laser device and manufacturing method of nitride semiconductor device
JP2003229412A (en) Dry-etching method and semiconductor device
JP2011205148A (en) Semiconductor device
JP2006032925A (en) Semiconductor laser, its manufacturing method and optical pickup device
JP2011187993A (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2005109524A (en) Method of manufacturing semiconductor light-emitting device
JP5151139B2 (en) Semiconductor light emitting device
US20200144372A1 (en) Semiconductor device and method of forming p-type nitride semiconductor layer