JP2003229412A - Dry-etching method and semiconductor device - Google Patents

Dry-etching method and semiconductor device

Info

Publication number
JP2003229412A
JP2003229412A JP2002026279A JP2002026279A JP2003229412A JP 2003229412 A JP2003229412 A JP 2003229412A JP 2002026279 A JP2002026279 A JP 2002026279A JP 2002026279 A JP2002026279 A JP 2002026279A JP 2003229412 A JP2003229412 A JP 2003229412A
Authority
JP
Japan
Prior art keywords
etching
layer
dry etching
type
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002026279A
Other languages
Japanese (ja)
Inventor
Atsushi Yamada
篤志 山田
Takeshi Sugawara
岳 菅原
Toshiya Yokogawa
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002026279A priority Critical patent/JP2003229412A/en
Publication of JP2003229412A publication Critical patent/JP2003229412A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To develop an etching stop layer for a nitrided gallium compound semiconductor which is eagerly desired to effect highly accurate dry etching of the nitrided gallium compound semiconductor. <P>SOLUTION: A layer containing Al in the nitride semiconductor or containing Al<SB>x</SB>Ga<SB>y</SB>In<SB>1-x-y</SB>N (0≤x, 0≤y, x+y≤1) is employed as the etching stop layer, while etching is effected by etching gas containing at least oxygen and chlorine. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は窒化物半導体の半導
体素子とその製造に用いられるドライエッチング方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device of nitride semiconductor and a dry etching method used for manufacturing the same.

【0002】[0002]

【従来の技術】窒化ガリウム系の化合物半導体は直接遷
移型のバンド構造をもち、さらにバンドギャップエネル
ギーが青色から紫色の発光が得られる範囲にあり、これ
を用いた発光素子や半導体レーザに関する研究が盛んに
行われている。
2. Description of the Related Art Gallium nitride-based compound semiconductors have a direct transition type band structure, and the bandgap energy is in the range where blue to violet emission can be obtained. Researches on light-emitting devices and semiconductor lasers using them have been conducted. It is being actively conducted.

【0003】すでに、窒化ガリウム系化合物半導体をサ
ファイア基板上に積層した高輝度青色LEDが実用化さ
れている、また同様に半導体レーザも発表等での寿命は
1000時間を越え実用化に近いところまで来ている。
青紫色窒化物半導体レーザが実用化されれば、光ディス
クの記録容量を片面単層25GB以上に高めることがで
きることから実用化と高信頼化が求められている。
A high-brightness blue LED in which a gallium nitride-based compound semiconductor is laminated on a sapphire substrate has already been put to practical use. Similarly, a semiconductor laser has a life of more than 1000 hours at the time of announcement, etc. It is coming.
If the blue-violet nitride semiconductor laser is put to practical use, the recording capacity of the optical disk can be increased to 25 GB or more per single-sided single layer, so that practical use and high reliability are required.

【0004】またGaN、AlGaN、InGaN、I
nAlGaNなどの窒化ガリウム系化合物半導体は、高
い絶縁耐圧、高い熱伝導度、高い飽和電子速度を有して
いることから、高周波のパワートランジスタ用材料とし
て有望である。AlGaN/GaNのヘテロ構造を用い
たHEMT構造においては、GaN膜中のヘテロ界面近
傍に高い濃度の2次元電子ガス(2DEG)が蓄積され
る。この2次元電子ガスはAlGaN膜にドーピングさ
れたドナー不純物と空間的に分離され蓄積されるため高
い電子移動度を示すことから、低いソース抵抗が得られ
る。またこの2次元電子ガスは高電界領域においても高
い飽和電子速度を有しているので、高い遮断周波数など
の高周波特性が期待されている。
GaN, AlGaN, InGaN, I
Since gallium nitride-based compound semiconductors such as nAlGaN have high withstand voltage, high thermal conductivity, and high saturation electron velocity, they are promising as materials for high frequency power transistors. In the HEMT structure using the AlGaN / GaN heterostructure, a high concentration of two-dimensional electron gas (2DEG) is accumulated near the hetero interface in the GaN film. Since the two-dimensional electron gas is spatially separated from the donor impurity doped in the AlGaN film and accumulated, it exhibits high electron mobility and thus low source resistance is obtained. Further, since this two-dimensional electron gas has a high saturated electron velocity even in a high electric field region, high frequency characteristics such as a high cutoff frequency are expected.

【0005】この様に窒化ガリウム系化合物半導体は発
光デバイス、電子デバイスどちらから見ても有用な材料
系であり、窒化ガリウム系化合物半導体のエピタキシャ
ル成長、プロセス、評価等の技術の開発が強く望まれて
いる。プロセス技術の点では窒化ガリウム系化合物半導
体は化学的に安定であり、ウェットエッチングが困難で
ある事が知られている。よって、窒化ガリウム系化合物
半導体を用いた素子の作成プロセス中のエッチングには
主にドライエッチングが用いられる。ドライエッチング
の際にはエッチングガスとして一般に塩素系のガス(塩
素Cl2、四塩化炭素CCl4、四塩化珪素SiCl4
三塩化ホウ素BCl3等)が用いられる。
As described above, gallium nitride-based compound semiconductors are useful material systems from both light emitting devices and electronic devices, and it is strongly desired to develop techniques such as epitaxial growth, process and evaluation of gallium nitride-based compound semiconductors. There is. From the viewpoint of process technology, it is known that gallium nitride-based compound semiconductors are chemically stable and wet etching is difficult. Therefore, dry etching is mainly used for etching during the manufacturing process of an element using a gallium nitride-based compound semiconductor. In dry etching, a chlorine-based gas (chlorine Cl 2 , carbon tetrachloride CCl 4 , silicon tetrachloride SiCl 4 ,
Boron trichloride BCl 3 etc.) is used.

【0006】[0006]

【発明が解決しようとする課題】図1に従来の方法によ
る半導体レーザの構造を図示した。
FIG. 1 shows the structure of a semiconductor laser according to a conventional method.

【0007】窒化ガリウム系化合物半導体におけるドラ
イエッチングでは、今まで有効なエッチングストップ層
が見出されていない。そのため、ドライエッチング工程
でのエッチング厚みの制御は時間制御にならざるを得な
かった。時間制御では、Å単位の正確なエッチングがで
きず、正確なエッチングが出来なければ作成される素子
の性能も不安定なモノになる。
In dry etching of gallium nitride-based compound semiconductors, no effective etching stop layer has been found so far. Therefore, the control of the etching thickness in the dry etching process must be time control. With time control, accurate etching in units of Å cannot be performed, and if accurate etching cannot be performed, the performance of the created device will be unstable.

【0008】実際、窒化物半導体レーザの製作における
リッジストライプの形成の際には図1に示す様に第一p
型Al0.07Ga0.93Nクラッド層8を1000Å残して
エッチングする必要があり、その際には高精度のエッチ
ング厚み制御が求められる。しかし、現状の技術では時
間制御の為にエッチング厚みに設計との差異またはロッ
ト間でのばらつきが生じ、これが原因となって光の閉じ
込めの不安定や閾値電流の増大、電流−電圧特性の劣化
と言った弊害をもたらす。
In fact, when forming a ridge stripe in the fabrication of a nitride semiconductor laser, the first p-type is formed as shown in FIG.
The type Al 0.07 Ga 0.93 N cladding layer 8 needs to be etched with 1000 Å left, and in that case, highly accurate etching thickness control is required. However, in the current technology, due to the time control, the etching thickness differs from the design or varies between lots, which causes instability of light confinement, increase in threshold current, and deterioration of current-voltage characteristics. It brings about the harmful effects.

【0009】また、エッチングチャンバ内のエッチング
ガスの気流や試料の異方性などによっても、試料の面内
でのエッチング厚みのばらつきが生じる。この試料面内
のエッチング厚みのばらつきも、おなじく閾値の増大や
電流−電圧特性の劣化を引き起こし素子の歩留まりを下
げる。
Further, variations in the etching thickness within the surface of the sample also occur due to the flow of the etching gas in the etching chamber and the anisotropy of the sample. This variation in the etching thickness within the sample plane also causes an increase in the threshold value and deterioration of the current-voltage characteristic, which lowers the yield of the device.

【0010】図2は、従来のAlGaN/GaNへテロ
構造を用いたHEMT構造の電界効果トランジスタの断
面図である。図に示すように、炭化珪素またはサファイ
アからなる基板21上に、AlN膜22のバッファ層を
介して、GaN膜23からなるチャンネル層、n型Al
GaN層25からなる電子供給層、n型GaN層26か
らなるキャップ層が順次形成されている。またキャップ
層の所定の領域にエッチングを施し凹部を形成し、その
凹部内にゲート電極27が形成されている。またキャッ
プ層であるn型GaN層26上のゲート電極27両側に
ソース電極28およびドレイン電極29が形成されてい
る。従来の電界効果トランジスタにおいては、GaN膜
23からなるチャンネル層とn型AlGaN層25から
なる電子供給層とのヘテロ界面近傍に高濃度の2次元電
子ガス24が形成される。したがってゲート電極27に
電圧を印加することにより2次元電子ガスの濃度を制御
することによってFETのスイッチング動作が実現でき
る。
FIG. 2 is a sectional view of a field effect transistor having a HEMT structure using a conventional AlGaN / GaN hetero structure. As shown in the figure, on the substrate 21 made of silicon carbide or sapphire, the channel layer made of the GaN film 23, the n-type Al, and the buffer layer made of the AlN film 22 are interposed.
An electron supply layer made of the GaN layer 25 and a cap layer made of the n-type GaN layer 26 are sequentially formed. A predetermined region of the cap layer is etched to form a recess, and the gate electrode 27 is formed in the recess. A source electrode 28 and a drain electrode 29 are formed on both sides of the gate electrode 27 on the n-type GaN layer 26 which is a cap layer. In the conventional field effect transistor, the high-concentration two-dimensional electron gas 24 is formed in the vicinity of the hetero interface between the channel layer made of the GaN film 23 and the electron supply layer made of the n-type AlGaN layer 25. Therefore, the switching operation of the FET can be realized by controlling the concentration of the two-dimensional electron gas by applying the voltage to the gate electrode 27.

【0011】従来の技術においては、ソース電極28お
よびドレイン電極29であるオーミック電極のコンタク
ト抵抗を減少するため、キャップ層を有したHEMT構
造にする。しかしキャップ層の所定の領域にエッチング
を施し凹部を形成し、その凹部内にゲート電極27を形
成する場合、精密なエッチング制御が困難なため、図2
に示すような残し厚み30が生じてしまう。この残し厚
み30のウエハ面内またはロット間のばらつきによっ
て、閾値電圧Vthにばらつきが生じ、ドレイン電流のば
らつきももたらし、歩留の低下が起きるという問題があ
る。
In the prior art, in order to reduce the contact resistance of the ohmic electrodes which are the source electrode 28 and the drain electrode 29, the HEMT structure having the cap layer is adopted. However, when etching is performed in a predetermined region of the cap layer to form a recess and the gate electrode 27 is formed in the recess, precise etching control is difficult.
The remaining thickness 30 shown in FIG. Due to variations in the remaining thickness 30 within the wafer surface or between lots, variations occur in the threshold voltage V th , variations in the drain current, and the yield decreases.

【0012】以上のような事情から窒化ガリウム系化合
物半導体のドライエッチングにおけるエッチングストッ
プ層の開発が切望されている。
Under the circumstances described above, development of an etching stop layer in dry etching of gallium nitride-based compound semiconductors has been earnestly desired.

【0013】[0013]

【課題を解決するための手段】本発明に記載のドライエ
ッチング方法は、上記問題点を克服するものであり窒化
物半導体のドライエッチングにおいてAlを含む層、す
なわちAlxGayIn 1-x-yN(0≦x、0≦y、x+
y≦1)をエッチングストップ層として用い、かつ酸素
と塩素とを含むエッチングガスによりエッチングを行う
事を特徴としている。以下、本発明をさらに詳しく説明
する。
[Means for Solving the Problems] Dryer according to the present invention
The etching method overcomes the above problems.
Layer containing Al in dry etching of semiconductor
Nozawa AlxGayIn 1-xyN (0 ≦ x, 0 ≦ y, x +
y ≦ 1) as an etching stop layer and oxygen
Etching with etching gas containing chlorine and chlorine
It is characterized by things. Hereinafter, the present invention will be described in more detail.
To do.

【0014】本発明によるドライエッチングは窒化ガリ
ウム系化合物半導体を対象としている。窒化物半導体の
塩素ガスによるドライエッチング進行中においてエッチ
ングガスに酸素を添加することにより被エッチング面に
酸化物が形成される。この酸化物層は窒化物層よりも原
子同士の結合エネルギが高いためエッチングされ難い。
なかでもAlと酸素の結合エネルギはGaと酸素、In
と酸素の間の結合エネルギに対して1.5倍程度ある。
このために表面にアルミニウムと酸素の結合が存在する
とエッチング速度が低下する。
The dry etching according to the present invention is intended for gallium nitride-based compound semiconductors. Oxide is formed on the surface to be etched by adding oxygen to the etching gas during dry etching of the nitride semiconductor with chlorine gas. This oxide layer has a higher bond energy between atoms than the nitride layer, and thus is hard to be etched.
Above all, the binding energy between Al and oxygen is Ga and oxygen, In
It is about 1.5 times the binding energy between oxygen and oxygen.
Therefore, the presence of the bond between aluminum and oxygen on the surface lowers the etching rate.

【0015】すなわちここで、基板にかかるRFバイア
スを下げる、チャンバを冷却することなどにより、Al
酸化物のエッチング速度が大きく低下するようにドライ
エッチングのパラメータを適切に設定し、アルミニウム
の組成の高い層をエッチングストップ層として酸素を含
むエッチングガスと併用すればアルミニウム組成の高い
層がエッチングストップ層として働く。
That is, here, by lowering the RF bias applied to the substrate, cooling the chamber, etc., Al
If the parameters of dry etching are properly set so that the etching rate of oxides is greatly reduced, and a layer having a high aluminum composition is used as an etching stop layer in combination with an etching gas containing oxygen, a layer having a high aluminum composition is used as an etching stop layer. Work as.

【0016】エッチングガス中に含まれる酸素の濃度
は、少なすぎると酸化物層の形成が行われないため5%
以上が望ましい、また多すぎてもエッチングが進行しな
くなるため酸素濃度の上限は80%程度が望ましい。エ
ッチングストップ層のアルミニウムの組成はエッチング
ストップ層の周囲よりも高く、25%以上が望ましいが
それ以下でも機能する。
If the concentration of oxygen contained in the etching gas is too low, the oxide layer will not be formed, and the concentration will be 5%.
The above is preferable, and since the etching does not proceed even if it is too much, the upper limit of the oxygen concentration is preferably about 80%. The aluminum composition of the etching stop layer is higher than that of the surroundings of the etching stop layer, preferably 25% or more, but it functions even if it is less than that.

【0017】なお、本発明のエッチングガスとして塩素
のかわりに塩素系のガス、例えば塩素Cl2、四塩化炭
素CCl4、四塩化珪素SiCl4、三塩化ホウ素BCl
3等を用いても実施することができる。
As the etching gas of the present invention, a chlorine-based gas instead of chlorine, such as chlorine Cl 2 , carbon tetrachloride CCl 4 , silicon tetrachloride SiCl 4 , boron trichloride BCl.
It can also be implemented by using 3 or the like.

【0018】本発明の方法によればエッチング後の表面
にはAlの酸化物が形成されている。このままでは安定
なAl酸化物がこの後のプロセス、具体的には電極の形
成等に影響を与えるので、前記エッチング後の表面に形
成されたAl酸化物を希ガス(He、Ar、Xe、N
e)によるドライエッチングにより除去することがのぞ
ましい。また、通常のフォトリソグラフィー工程を用い
てAl酸化物の少なくとも一部のみを除去するにとどめ
ても構わない。また前記エッチング後の表面に形成され
たAl酸化物の少なくとも一部を希ガス(He、Ar、
Xe、Ne)と窒素との混合ガスによるドライエッチン
グにより除去することにより、その後の被エッチング面
への電極形成においてオーミックコンタクトが取りやす
くなる。
According to the method of the present invention, an oxide of Al is formed on the surface after etching. As it is, the stable Al oxide affects the subsequent process, specifically, the formation of the electrode and the like. Therefore, the Al oxide formed on the surface after the etching is used as a rare gas (He, Ar, Xe, N).
It is desirable to remove it by dry etching according to e). Further, it is also possible to use an ordinary photolithography process to remove at least a part of the Al oxide. Further, at least a part of the Al oxide formed on the surface after the etching is used as a rare gas (He, Ar,
By removing by dry etching using a mixed gas of Xe, Ne) and nitrogen, ohmic contact can be easily obtained in the subsequent electrode formation on the surface to be etched.

【0019】これは被エッチング面の表面が希ガスのみ
のドライエッチングではIII族リッチになると言われて
いるが。窒素との混合ガスによるドライエッチングを行
うことによりこのIII族リッチな状態がV族の供給によ
り緩和されるからであろうと考えられる。
It is said that the surface of the surface to be etched becomes rich in group III by dry etching using only rare gas. It is considered that this group III rich state is alleviated by the supply of group V by performing dry etching with a mixed gas with nitrogen.

【0020】また、酸素を多く含有する混合ガスによる
ドライエッチングはエッチングレートが遅くなることが
ある、これを避けるためにエッチングストップ層に達す
るまでは塩素のみによりエッチングし、エッチングスト
ップ層に達した直後に酸素を導入するのが理想的である
が、現実的にはエッチングレートのばらつきを考慮して
エッチングストップ層の上方数百Å程度までは塩素のみ
あるいは酸素の濃度が微量のガスによりエッチングし、
残りが数百Åとなった時点で酸素の濃度を段階的あるい
は連続的に上昇させる方法も、エッチング時間を短縮化
し生産性を向上することとエッチングの精度の向上を両
立させる手法として有効である。
Dry etching with a mixed gas containing a large amount of oxygen may slow the etching rate. In order to avoid this, etching is performed only with chlorine until the etching stop layer is reached, and immediately after the etching stop layer is reached. It is ideal to introduce oxygen into the substrate, but in reality, considering variations in the etching rate, etching up to several hundred Å above the etching stop layer with chlorine alone or with a gas with a small oxygen concentration,
A method of increasing the oxygen concentration stepwise or continuously when the remaining amount reaches several hundred Å is also effective as a method for shortening the etching time and improving productivity and improving etching accuracy. .

【0021】また、試料にかかる実質的なバイアスを、
RFバイアスを下げることや圧力を変化させる等の手段
で減少するとエッチングストップ層のエッチングレート
が周囲のAl組成の低い層に比して大きく低下し、結果
的にエッチングストップ層の選択比が大幅に増大する、
この様子を図4に示した。これはAl−Nの結合エネル
ギが高いために生じると考えられる。このことを応用し
てエッチングストップ層の上方数百Å程度までは塩素の
みあるいは酸素の濃度が微量のガスによりエッチング
し、この時点から酸素の濃度を段階的あるいは連続的に
上昇させるのに加えて実質的なバイアスを下げることに
より、選択比が向上しエッチングストップ層がより有効
に働き、精度の良いエッチングを実現できる。
In addition, the substantial bias applied to the sample is
When the RF bias is decreased or the pressure is changed by a means such as changing the pressure, the etching rate of the etching stop layer is greatly decreased as compared with the surrounding layer having a low Al composition, and as a result, the etching stop layer selection ratio is significantly increased. Increase,
This state is shown in FIG. This is considered to occur because the binding energy of Al—N is high. Applying this, etching is performed with chlorine only or a gas with a small oxygen concentration up to several hundred Å above the etching stop layer, and from this point, the oxygen concentration is increased stepwise or continuously. By substantially lowering the bias, the selection ratio is improved, the etching stop layer works more effectively, and accurate etching can be realized.

【0022】また、青紫色半導体レーザ構造においては
屈折率の関係とキャリアのブロックといった観点から用
いない場合が多いが、電子デバイスの場合にはエッチン
グしたい領域にInを添加することでエッチングレート
とエッチングストップ層との選択比を向上させることが
できる。これはIn−N間の結合エネルギがGa−N、
Al−N間の結合エネルギよりも低いことから生じ、I
nを含む層はエッチングされやすいためエッチングレー
トが高くなる。エッチングレートが高くなった変わりに
試料にかかるバイアスをさげることにより前述した様
に、エッチングストップ層の選択比を向上させることが
でき、より精度の高いエッチング制御ができる。
Further, in the blue-violet semiconductor laser structure, it is often not used from the viewpoint of the relationship of the refractive index and blocking of carriers, but in the case of an electronic device, by adding In to the region to be etched, the etching rate and the etching rate are increased. The selection ratio with respect to the stop layer can be improved. This is because the binding energy between In and N is Ga-N,
Resulting from the lower binding energy between Al and N, I
Since the layer containing n is easily etched, the etching rate becomes high. As described above, the selection ratio of the etching stop layer can be improved by lowering the bias applied to the sample instead of the higher etching rate, and more accurate etching control can be performed.

【0023】また、半導体素子においてはエッチングに
よる露出面にSiO2やSiNにより絶縁膜を形成し、
パシベーションを行うことが必要不可欠であるが。本発
明ではドライエッチング中に、メサやリッジストライプ
の側壁にもエッチング生成物であるAl塩化物やAl酸
化物が物理的スパッタリング効果によりエッチング底面
よりスパッタリングされて付着している。この側壁への
付着物がエッチング途中においては異方性エッチングを
実現するのに重要な保護膜として働いている。側壁への
付着物およびエッチング底面に形成されるAl酸化物層
は、そのままエッチング露出面に対する絶縁膜として機
能する。これを絶縁膜として使用すれば、SiO2やS
iNを形成する工程を省略することができ、プロセスの
簡略化にも繋がる。
In a semiconductor device, an insulating film is formed on the exposed surface by etching with SiO 2 or SiN,
Although it is essential to passivate. In the present invention, during dry etching, Al chlorides and Al oxides, which are etching products, are also attached to the sidewalls of the mesas and the ridge stripe by being sputtered from the etching bottom surface by the physical sputtering effect. The deposits on the side walls act as an important protective film for realizing anisotropic etching during the etching. The deposit on the side wall and the Al oxide layer formed on the etching bottom surface function as they are as an insulating film for the etching exposed surface. If this is used as an insulating film, SiO 2 or S
The step of forming iN can be omitted, which leads to simplification of the process.

【0024】なお本発明がプラズマガスの生成方法に依
存しないことは、詳細に説明した本発明の原理から明ら
かでありECR(電子サイクロトロン共鳴)プラズマ、
ICP(誘導結合)プラズマ、マグネトロンプラズマ等
のいずれであっても、各々に対して条件の最適化は必要
であるものの、本発明の適用に問題はない。
The fact that the present invention does not depend on the plasma gas generation method is clear from the principle of the present invention described in detail, and ECR (electron cyclotron resonance) plasma,
Whether ICP (inductively coupled) plasma, magnetron plasma or the like needs to be optimized for each condition, there is no problem in applying the present invention.

【0025】なお特願平11−32329に酸素を含む
気体またはその気体より発生するプラズマでエッチング
することを特徴とし、エッチングストップ層がAlx
1-xN(0≦x≦1)よりなることを特徴とするドラ
イエッチング方法が記載されているが、本発明とはその
主旨がまったく異なっている。以下そのことを説明す
る。
It is noted that Japanese Patent Application No. 11-32329 is characterized by etching with a gas containing oxygen or plasma generated from the gas, and the etching stop layer is made of Al x G.
Although a dry etching method characterized by comprising a 1-x N (0 ≦ x ≦ 1) is described, the gist of the method is completely different from that of the present invention. This will be described below.

【0026】特願平11−32329記載の発明では、
酸素により酸化膜を形成しこれを水素で分解することに
よりエッチングが進行する、また酸素の含有量も0.0
1%〜3%とごく微量であり、酸素および水素を供給し
た反応容器を500〜1200℃に加熱しなければなら
ない。しかし、本発明では塩素または塩素ラジカルによ
りエッチングが進行し、酸素の含有量も5%以上が望ま
しく、反応容器は冷却することが望ましい。以上を鑑み
ると、特願平11−32329記載の発明と本発明では
その主旨がまったく異なっていることは明らかである。
In the invention described in Japanese Patent Application No. 11-32329,
Oxide forms an oxide film and decomposes it with hydrogen to promote etching, and the oxygen content is 0.0
It is a very small amount of 1% to 3%, and the reaction vessel supplied with oxygen and hydrogen must be heated to 500 to 1200 ° C. However, in the present invention, the etching progresses due to chlorine or chlorine radicals, the oxygen content is preferably 5% or more, and the reaction vessel is preferably cooled. In view of the above, it is apparent that the gist of the invention described in Japanese Patent Application No. 11-32329 is completely different from that of the present invention.

【0027】[0027]

【発明の実施の形態】(実施例1)図3は本発明の一実
施例による半導体レーザ素子の断面をあらわしている。
以下詳細に説明する。サファイアC面基板上1に、MO
CVDをもちいて以下の構造を順次積層する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIG. 3 shows a cross section of a semiconductor laser device according to an embodiment of the present invention.
The details will be described below. MO on the sapphire C-plane substrate 1
The following structures are sequentially stacked by using CVD.

【0028】なおMBE(分子線エピタキシー)やHV
PE(ハイドライド気相成長法)等の他の結晶成長方法
を用いて以下の構造を積層しても問題はない。また、基
板は本実施例ではサファイアC面基板を使用したが、選
択成長基板、炭化珪素基板、GaN基板、もしくはAl
GaN基板等他の基板を使用しても何ら問題はない。
MBE (Molecular Beam Epitaxy) and HV
There is no problem in stacking the following structures by using another crystal growth method such as PE (hydride vapor phase epitaxy). Although a sapphire C-plane substrate was used as the substrate in this embodiment, a selective growth substrate, a silicon carbide substrate, a GaN substrate, or an Al substrate is used.
There is no problem even if another substrate such as a GaN substrate is used.

【0029】n型AlGaNからなる低温バッファ層
2、n型GaN層3、n型Al0.3Ga0.7Nエッチング
ストップ層201、n型Al0.07Ga0.93Nクラッド層
4、n型GaN光ガイド層5、GaInN/GaN多重
量子井戸活性層6、p型GaN光ガイド層7、第一p型
Al0.07Ga0.93Nクラッド層202、p型Al0.3
0.7Nエッチングストップ層203、第二p型Al
0.07Ga0.93Nクラッド層204、p型GaNコンタク
ト層9を順次積層する。第一p型Al0.07Ga0. 93Nク
ラッド層202の膜厚は光の閉じ込めを考慮し1000
Å程度が良い。また、p型Al0.3Ga0.7Nエッチング
ストップ層203はAl組成が高く周囲と格子の不整合
を生じている。本実施例ではAl組成が30%なのでエ
ピタキシャル成長の観点からは膜厚を1500Å程度ま
で積むことができるが、エッチングストップ層として使
うことから10〜200Å程度の膜厚にすることが望ま
しい。エッチングストップ層のAl組成はInを加えて
格子の不整合を緩和することでより高い値を取ることが
できる。
A low temperature buffer layer 2 made of n-type AlGaN, an n-type GaN layer 3, an n-type Al 0.3 Ga 0.7 N etching stop layer 201, an n-type Al 0.07 Ga 0.93 N cladding layer 4, an n-type GaN light guide layer 5, GaInN / GaN multiple quantum well active layer 6, p-type GaN optical guide layer 7, first p-type Al 0.07 Ga 0.93 N cladding layer 202, p-type Al 0.3 G
a 0.7 N etching stop layer 203, second p-type Al
The 0.07 Ga 0.93 N cladding layer 204 and the p-type GaN contact layer 9 are sequentially stacked. The film thickness of the first p-type Al 0.07 Ga 0. 93 N cladding layer 202 considering confinement of light 1000
Å About good. Further, the p-type Al 0.3 Ga 0.7 N etching stop layer 203 has a high Al composition and causes lattice mismatch with the surroundings. In this embodiment, since the Al composition is 30%, the film thickness can be stacked up to about 1500Å from the viewpoint of epitaxial growth, but it is desirable to set the film thickness to about 10 to 200Å because it is used as an etching stop layer. The Al composition of the etching stop layer can take a higher value by adding In to relax the lattice mismatch.

【0030】次にp型層の活性化の為に700〜900
℃で20分間のアニールを行う。続いて窒化物半導体上
にドライエッチング用のマスクを積層する、エッチング
用のマスクとしてはSiO2、SiN等が挙げられる。
レジストをマスクとして使用するのは酸素によりレジス
トが激しくエッチングされるために本発明では望ましく
ない。積層したマスクを通常のフォトリソグラフィー技
術によりストライプ状にパタン化しマスクとして使用す
る。マスクを形成した後にICPドライエッチング装置
を用いてエッチングする。エッチングガスとして塩素と
酸素の混合ガスを用いる。
Next, 700 to 900 are used to activate the p-type layer.
Anneal at 20 ° C. for 20 minutes. Subsequently, a mask for dry etching is laminated on the nitride semiconductor. Examples of the mask for etching include SiO 2 and SiN.
The use of a resist as a mask is not desirable in the present invention because the resist is severely etched by oxygen. The stacked masks are patterned into stripes by a normal photolithography technique and used as a mask. After forming the mask, etching is performed using an ICP dry etching apparatus. A mixed gas of chlorine and oxygen is used as an etching gas.

【0031】エッチング時間は時間制御によりエッチン
グする際よりも長めに行う。エッチング中にp型GaN
コンタクト層9、第二p型Al0.07Ga0.93Nクラッド
層204は何の問題も無くエッチングされる、エッチン
グがp型Al0.3Ga0.7Nエッチングストップ層203
に達したところで、酸素ガスと高組成のAlの効果によ
りエッチング表面にエッチング表面全面を覆うようにア
ルミニウム酸化物が形成される。このため、エッチング
はp型Al0.3Ga0.7Nエッチングストップ層203に
おいて停止され、その結果所望の膜厚を有した第一p型
Al0.07Ga0. 93Nクラッド層202が残ったリッジス
トライプが形成される。
The etching time is set longer than when etching is performed by time control. P-type GaN during etching
The contact layer 9 and the second p-type Al 0.07 Ga 0.93 N clad layer 204 are etched without any problem. The etching is p-type Al 0.3 Ga 0.7 N etching stop layer 203.
At that point, aluminum oxide is formed on the etching surface so as to cover the entire etching surface by the effect of oxygen gas and high-composition Al. Therefore, the etching is stopped in the p-type Al 0.3 Ga 0.7 N etch stop layer 203, so that a desired film ridge stripe first p-type Al 0.07 Ga 0. 93 N cladding layer 202 remained having a thickness formed To be done.

【0032】続いてArと窒素の混合ガスによるドライ
エッチングにより表面に形成されているAl酸化物膜を
除去する。
Subsequently, the Al oxide film formed on the surface is removed by dry etching using a mixed gas of Ar and nitrogen.

【0033】この後n型GaN層3までのエッチングに
おいてもn型Al0.3Ga0.7Nエッチングストップ層2
01まで、酸素と塩素の混合ガスによりエッチングした
後に形成されているAl酸化物をArと窒素の混合ガス
によりドライエッチングして除去する。続いて絶縁膜1
1の形成、p電極10とn電極12の形成、素子分離等
の工程を経て半導体レーザ素子が完成する。得られた半
導体レーザ素子はロット間、あるいはロット内でも第一
p型Al0.07Ga0.93Nクラッド層202の膜厚は均一
で設計値通りの厚みを有しており、光の閉じ込めが安定
化されていることから、エッチングストップ層を用いな
い素子に比べて閾値電流の低下が観察された。またウエ
ハ面内でのばらつきが押さえられているため歩留まりも
向上していた。
After that, also in etching up to the n-type GaN layer 3, the n-type Al 0.3 Ga 0.7 N etching stop layer 2 is formed.
Up to 01, Al oxide formed after etching with a mixed gas of oxygen and chlorine is removed by dry etching with a mixed gas of Ar and nitrogen. Insulation film 1
The semiconductor laser device is completed through steps such as formation of 1, the formation of the p-electrode 10 and the n-electrode 12, element isolation, and the like. In the obtained semiconductor laser device, the film thickness of the first p-type Al 0.07 Ga 0.93 N clad layer 202 is uniform between lots or even within the lot, and has a thickness as designed, which stabilizes light confinement. Therefore, a decrease in the threshold current was observed as compared with the device that did not use the etching stop layer. In addition, since the variation within the wafer surface is suppressed, the yield is also improved.

【0034】(実施例2)サファイア基板上にレーザ構
造を積層するところまでは実施例1と同様に行う。次に
p型層の活性化の為に700〜900℃で20分間のア
ニールを行う。
(Embodiment 2) The same procedure as in Embodiment 1 is performed until the laser structure is laminated on the sapphire substrate. Then, annealing is performed at 700 to 900 ° C. for 20 minutes to activate the p-type layer.

【0035】次に、前記窒化物半導体上にドライエッチ
ング用のマスクを積層する。積層したマスクを通常のフ
ォトリソグラフィー技術によりストライプ状にパタン化
しマスクとして使用する。マスクを形成した試料をIC
Pドライエッチング装置を用いてエッチングする。エッ
チングガスとして塩素と酸素の混合ガスを用いる。
Next, a mask for dry etching is laminated on the nitride semiconductor. The stacked masks are patterned into stripes by a normal photolithography technique and used as a mask. The sample with the mask formed is IC
Etching is performed using a P dry etching apparatus. A mixed gas of chlorine and oxygen is used as an etching gas.

【0036】ドライエッチングの際にまずは塩素のみに
て途中までエッチングを行う。第二p型Al0.07Ga
0.93Nクラッド層204の厚みは4000Åとしてお
り、塩素のみによるドライエッチングのエッチングレー
トが1500Å/minの場合、レートのばらつきを考
慮し第二p型Al0.07Ga0.93Nクラッド層204を5
00Å程度残してエッチングするために140秒間エッ
チングを行う。140秒経過した時点で酸素をエッチン
グガスに加え、さらに試料に加えているRFバイアスを
下げる、これによりエッチングレートは60Å/min
まで減少するが図4に示す様にAl0.07Ga0.93Nクラ
ッド層とAl0.3Ga0.7Nエッチングストップ層との選
択比が向上し、エッチング厚みの制御性が著しく高ま
る。このままエッチングは継続して12分間行う。
At the time of dry etching, first of all, the etching is performed halfway using only chlorine. Second p-type Al 0.07 Ga
The thickness of the 0.93 N clad layer 204 is 4000 Å, and when the etching rate of dry etching using only chlorine is 1500 Å / min, the second p-type Al 0.07 Ga 0.93 N clad layer 204 is set to 5 % in consideration of the variation in the rate.
Etching is performed for 140 seconds so as to leave about 00Å. When 140 seconds have passed, oxygen is added to the etching gas, and the RF bias applied to the sample is further lowered, whereby the etching rate is 60Å / min.
However, as shown in FIG. 4, the selectivity between the Al 0.07 Ga 0.93 N cladding layer and the Al 0.3 Ga 0.7 N etching stop layer is improved, and the controllability of the etching thickness is significantly improved. The etching is continued for 12 minutes as it is.

【0037】上記エッチング工程に続く工程を経て得ら
れた半導体レーザは実施例1と同様に閾値電流の低減、
歩留まりの上昇などの効果が見られた。
The semiconductor laser obtained through the steps following the above etching step has the same reduction of the threshold current as in the first embodiment.
Effects such as an increase in yield were seen.

【0038】実施例2に記載した手法ではエッチングス
トップ層の選択比が向上していることから、実施例1に
あるよりもエッチングストップ層を薄くすることが可能
である。薄いエッチングストップ層を使用した場合、格
子の不整合による欠陥の生成やクラックの発生を抑制す
ることができ有用である。また窒化物半導体によりHE
MTを作成するときにも、この薄いエッチングストッパ
層が有効である。
Since the method described in Example 2 improves the etching stop layer selection ratio, it is possible to make the etching stop layer thinner than in Example 1. The use of a thin etching stop layer is useful because it can suppress the generation of defects and cracks due to lattice mismatch. HE using nitride semiconductor
This thin etching stopper layer is also effective when forming the MT.

【0039】(実施例3)図5は本発明の電子デバイス
に対する適応の1実施例である、AlGaN/GaNへ
テロ構造を用いたHEMT構造の電界効果トランジスタ
の断面図である。図に示すように、炭化珪素またはサフ
ァイアからなる基板21上に、50nm厚のAlN膜2
2のバッファ層を介して、1500nm厚のGaN膜2
3からなるチャンネル層、15nm厚のn型AlGaN
層25からなる電子供給層、n型GaN層26からなる
キャップ層が順次形成されている。電子供給層となるA
lGaN層25のAl組成は例えば0.2であり、この
AlGaN層25におけるSiのn型不純物濃度は例え
ば2×1018cm-3程度添加されている。電子供給層で
あるAlGaN層25上のn型GaN層26におけるS
iのn型不純物濃度は例えば5×1018cm-3程度添加
されている。またキャップ層の所定の領域にエッチング
を施し凹部を形成し、その凹部内にゲート電極27が形
成されている。またキャップ層であるn型GaN層26
上のゲート電極両側にソース電極28およびドレイン電
極29が形成されている。
(Embodiment 3) FIG. 5 is a cross-sectional view of a HEMT structure field effect transistor using an AlGaN / GaN heterostructure, which is one embodiment of adaptation to the electronic device of the present invention. As shown in the figure, a 50 nm thick AlN film 2 is formed on a substrate 21 made of silicon carbide or sapphire.
GaN film 2 with a thickness of 1500 nm through the second buffer layer 2
15 nm thick n-type AlGaN
An electron supply layer composed of the layer 25 and a cap layer composed of the n-type GaN layer 26 are sequentially formed. A as electron supply layer
The Al composition of the lGaN layer 25 is, for example, 0.2, and the n-type impurity concentration of Si in the AlGaN layer 25 is, for example, about 2 × 10 18 cm −3 . S in the n-type GaN layer 26 on the AlGaN layer 25 which is an electron supply layer
The n-type impurity concentration of i is, for example, about 5 × 10 18 cm −3 . A predetermined region of the cap layer is etched to form a recess, and the gate electrode 27 is formed in the recess. In addition, the n-type GaN layer 26 that is the cap layer
A source electrode 28 and a drain electrode 29 are formed on both sides of the upper gate electrode.

【0040】本実施例においては、n型GaNキャップ
層26をAlGaN/GaNへテロ界面までエッチング
し、ゲート電極を配置する凹部を形成するところで本発
明のドライエッチング方法を用いる。本実施例において
はエッチングしたい部分がGaNで形成されており、さ
らにエッチングを止めたいヘテロ界面以降はエッチング
ストップ層として機能させることが可能なAlGaNで
形成されているため、実施例1の半導体レーザの場合と
は異なり特に構造的にエッチングストップ層を設ける必
要が無い。エッチング後も残したい部分にフォトリソグ
ラフィー手法を用いてマスクを形成し、ICPエッチン
グ装置にてドライエッチングを行う。エッチングチャン
バは試料導入前に本番と同条件でプリエッチングしてお
き、不純物の混入を避けるために2×10-4[Pa]以
下まで真空に引いてからエッチングチャンバ内に試料を
導入する。エッチングガスとして塩素と酸素の混合ガス
を用い酸素の濃度は20%で全流量は80sccmと
し、エッチング中のチャンバ内圧力は0.5[Pa]と
した。チャンバ内に導入した試料は選択比を高める為に
−30〜20℃程度に冷却した。エッチング時間は通常
のエッチングレートで計算されるよりも長めに行った。
その後、エッチングにより生成されたAl酸化物膜を除
去するために希ガスと窒素の混合ガスを用いてドライエ
ッチングを行った。
In this embodiment, the dry etching method of the present invention is used to etch the n-type GaN cap layer 26 up to the AlGaN / GaN hetero interface to form a recess for arranging the gate electrode. In the present embodiment, the portion to be etched is formed of GaN, and further, after the hetero interface where etching is to be stopped, it is formed of AlGaN that can function as an etching stop layer. Unlike the case, it is not necessary to provide an etching stop layer structurally. A mask is formed on a portion to be left after etching by using a photolithography method, and dry etching is performed by an ICP etching apparatus. The etching chamber is pre-etched under the same conditions as the actual condition before introducing the sample, and the sample is introduced into the etching chamber after being evacuated to 2 × 10 −4 [Pa] or less in order to avoid mixing of impurities. A mixed gas of chlorine and oxygen was used as an etching gas, the concentration of oxygen was 20%, the total flow rate was 80 sccm, and the chamber pressure during etching was 0.5 [Pa]. The sample introduced into the chamber was cooled to about -30 to 20 ° C in order to increase the selection ratio. The etching time was longer than that calculated by the usual etching rate.
After that, dry etching was performed using a mixed gas of a rare gas and nitrogen in order to remove the Al oxide film generated by the etching.

【0041】上述のように本発明のドライエッチングに
よってキャップ層であるn型GaN層26に対してエッ
チングを行って、n型AlGaN層25からなる電子供
給層とn型GaN層26とのヘテロ界面までゲート領域
となる凹部をFETのゲート長が0.5μm程度となる
よう形成した。この凹部にニッケルと金とを積層し、リ
フトオフ法を用いてゲート電極27を形成した。
As described above, the n-type GaN layer 26, which is the cap layer, is etched by the dry etching of the present invention, and the hetero interface between the electron supply layer made of the n-type AlGaN layer 25 and the n-type GaN layer 26 is etched. Up to this time, a recess to be the gate region was formed so that the gate length of the FET was about 0.5 μm. Nickel and gold were stacked in this recess and the gate electrode 27 was formed by the lift-off method.

【0042】本実施例においては、GaN膜23からな
るチャンネル層とn型AlGaN層25からなる電子供
給層とのヘテロ界面近傍に高濃度の2次元電子ガス(2
DEG)24が形成される。したがってゲート電極27
に電圧を印加することにより2次元電子ガスの濃度を制
御することによってFETのスイッチング動作が実現で
きる。このときゲート電極27と2次元電子ガス24が
形成されるヘテロ界面との距離は、その2次元電子ガス
の濃度を決め、その結果FETの閾値電圧Vthおよび一
定のゲートバイアス下におけるドレイン電流を決定す
る。しかし、本発明のドライエッチングにおいては、エ
ッチングがn型AlGaN層25からなる電子供給層とn
型GaN層26とのヘテロ界面において制御性よく停止
することができるため、上述のヘテロ界面とゲート電極
27との距離がばらつくことなく良好に深さを制御でき
る、よってウエハ面内またはロット間の閾値電圧Vth
よびFETのドレイン電流のばらつきを小さくすること
が可能となる。
In this embodiment, a high-concentration two-dimensional electron gas (2) is formed near the hetero interface between the channel layer made of the GaN film 23 and the electron supply layer made of the n-type AlGaN layer 25.
DEG) 24 is formed. Therefore, the gate electrode 27
A switching operation of the FET can be realized by controlling the concentration of the two-dimensional electron gas by applying a voltage to the FET. At this time, the distance between the gate electrode 27 and the hetero interface where the two-dimensional electron gas 24 is formed determines the concentration of the two-dimensional electron gas, and as a result, the threshold voltage V th of the FET and the drain current under a constant gate bias are obtained. decide. However, in the dry etching of the present invention, etching is performed with an electron supply layer made of the n-type AlGaN layer 25 and an n-type AlGaN layer 25.
Since it is possible to stop the hetero interface with the GaN layer 26 with good controllability, the depth can be controlled satisfactorily without the distance between the hetero interface and the gate electrode 27 varying, and thus, within the wafer surface or between lots. It is possible to reduce variations in the threshold voltage V th and the drain current of the FET.

【0043】(実施例4)図6は本発明の電子デバイス
に対する適応の1実施例である、AlGaN/AlGa
InNへテロ構造を用いたHEMT構造の電界効果トラ
ンジスタの断面図である。図に示すように、炭化珪素ま
たはサファイアからなる基板21上に、50nm厚のA
lN膜22のバッファ層を介して、1500nm厚のG
aN膜23からなるチャンネル層、15nm厚のn型A
lGaN層25からなる電子供給層、n型AlGaIn
N層601からなるキャップ層が順次形成されている。
電子供給層となるAlGaN層25のAl組成は例えば
0.2であり、n型AlGaInNキャップ層601中
のAl組成は、電子供給層となるAlGaN層25のA
l組成よりも低い。
(Embodiment 4) FIG. 6 is an embodiment of the application to the electronic device of the present invention, AlGaN / AlGa.
FIG. 6 is a cross-sectional view of a HEMT structure field effect transistor using an InN hetero structure. As shown in the figure, on a substrate 21 made of silicon carbide or sapphire, a 50 nm thick A
A 1500 nm thick G layer is formed through the buffer layer of the 1N film 22.
Channel layer consisting of aN film 23, 15 nm thick n-type A
Electron supply layer composed of lGaN layer 25, n-type AlGaIn
A cap layer composed of the N layer 601 is sequentially formed.
The Al composition of the AlGaN layer 25 serving as the electron supply layer is, for example, 0.2, and the Al composition of the n-type AlGaInN cap layer 601 is A composition of the AlGaN layer 25 serving as the electron supply layer.
1 composition.

【0044】このAlGaN層25におけるSiのn型
不純物濃度は例えば2×1018cm- 3程度添加されてい
る。電子供給層であるAlGaN層25上のn型AlG
aInN層601におけるSiのn型不純物濃度は例え
ば5×1018cm-3程度添加されている。またキャップ
層の所定の領域にエッチングを施し凹部を形成し、その
凹部内にゲート電極27が形成されている。またキャッ
プ層であるn型AlGaInN層601上のゲート電極
両側にソース電極28およびドレイン電極29が形成さ
れている。
[0044] The AlGaN layer 25 n-type impurity concentration of Si in the example 2 × 10 18 cm - is added about 3. N-type AlG on AlGaN layer 25 which is an electron supply layer
The n-type impurity concentration of Si in the aInN layer 601 is, for example, about 5 × 10 18 cm −3 . A predetermined region of the cap layer is etched to form a recess, and the gate electrode 27 is formed in the recess. A source electrode 28 and a drain electrode 29 are formed on both sides of the gate electrode on the n-type AlGaInN layer 601 which is a cap layer.

【0045】本実施例においては、n型AlGaInN
キャップ層601をAlGaN/AlGaInNへテロ
界面までエッチングし、ゲート電極27を配置する凹部
を形成するところで本発明のドライエッチング方法を用
いる。本実施例においてはエッチングしたい部分がAl
GaInNで形成されており、さらにエッチングを止め
たいヘテロ界面以降はエッチングストップ層として機能
させることが可能なAlGaNで形成されているため、
特に構造的にエッチングストップ層を設ける必要が無
い。また、AlGaInN層はInを含有するため実施
例3に記載したn型GaNキャップ層26よりもエッチ
ングレートが高く、かつAlGaN/AlGaInN界
面での選択比も向上しているため、より高精度のエッチ
ングができかつエッチング時間も短縮できる。また、キ
ャップ層をAlGaInN層とすることで完成した素子
においても抵抗が低くなるので、素子としても特性が高
くなる。
In this embodiment, n-type AlGaInN is used.
The dry etching method of the present invention is used to etch the cap layer 601 up to the AlGaN / AlGaInN hetero interface to form a recess for arranging the gate electrode 27. In this embodiment, the portion to be etched is Al
Since it is formed of GaInN and further formed of AlGaN that can function as an etching stop layer after the hetero interface where etching is desired to be stopped,
In particular, there is no need to structurally provide an etching stop layer. Further, since the AlGaInN layer contains In, the etching rate is higher than that of the n-type GaN cap layer 26 described in Example 3, and the selection ratio at the AlGaN / AlGaInN interface is also improved, so that the etching with higher precision is performed. And the etching time can be shortened. Further, since the resistance is low even in the element completed by using the AlGaInN layer as the cap layer, the characteristics as an element are improved.

【0046】エッチング後も残したい部分にフォトリソ
グラフィー手法を用いてマスクを形成し、ICPエッチ
ング装置にてドライエッチングを行う。エッチングチャ
ンバは試料導入前に本番と同条件でプリエッチングして
おき、不純物の混入を避けるために2×10-4[Pa]
以下まで真空に引いてからエッチングチャンバ内に試料
を導入する。エッチングガスとして塩素と酸素の混合ガ
スを用い酸素の濃度は20%で全流量は80sccmと
し、エッチング中のチャンバ内圧力は0.5[Pa]と
した。チャンバ内に導入した試料は選択比を高める為に
−30〜20℃程度に冷却した。ウエハ面内でのばらつ
きを無くすため、エッチング時間は通常のエッチングレ
ートで計算されるよりも長めに行った。その後、希ガス
と窒素の混合ガスを用いてドライエッチングを行い、n
型AlGaInN層601のエッチング中に生成された
Al酸化物膜を除去した。
A mask is formed by a photolithography technique on a portion to be left after etching, and dry etching is performed by an ICP etching apparatus. The etching chamber is pre-etched under the same conditions as the production before introducing the sample, and is 2 × 10 −4 [Pa] to avoid mixing of impurities.
The sample is introduced into the etching chamber after vacuuming to the following. A mixed gas of chlorine and oxygen was used as an etching gas, the concentration of oxygen was 20%, the total flow rate was 80 sccm, and the chamber pressure during etching was 0.5 [Pa]. The sample introduced into the chamber was cooled to about -30 to 20 ° C in order to increase the selection ratio. In order to eliminate variations within the wafer surface, the etching time was set longer than that calculated at the normal etching rate. After that, dry etching is performed using a mixed gas of a rare gas and nitrogen, and n
The Al oxide film formed during the etching of the type AlGaInN layer 601 was removed.

【0047】上述のように本発明のドライエッチングに
よってキャップ層であるn型AlGaInN層601に
対してエッチングを行って、n型AlGaN層25から
なる電子供給層とn型AlGaInN層601とのヘテ
ロ界面までゲート領域となる凹部をFETのゲート長が
0.5μm程度となるよう形成した。この凹部にニッケ
ルと金とを積層し、リフトオフ法を用いてゲート電極2
7を形成した。
As described above, the n-type AlGaInN layer 601 which is the cap layer is etched by the dry etching of the present invention, and the hetero interface between the electron supply layer formed of the n-type AlGaN layer 25 and the n-type AlGaInN layer 601 is formed. Up to this time, a recess to be the gate region was formed so that the gate length of the FET was about 0.5 μm. Nickel and gold are stacked in this recess and the gate electrode 2 is formed by using the lift-off method.
Formed 7.

【0048】本実施例においては、GaN膜23からな
るチャンネル層とn型AlGaN層25からなる電子供
給層とのヘテロ界面近傍に高濃度の2次元電子ガス24
が形成される。したがってゲート電極27に電圧を印加
することにより2次元電子ガスの濃度を制御することに
よってFETのスイッチング動作が実現できる。このと
きゲート電極27と2次元電子ガス24が形成されるヘ
テロ界面との距離は、その2次元電子ガスの濃度を決
め、その結果FETの閾値電圧Vthおよび一定のゲート
バイアス下におけるドレイン電流を決定する。しかし、
本発明のドライエッチングにおいては、エッチングがn
型AlGaN層25からなる電子供給層とn型AlGa
InN層601とのヘテロ界面において制御性よく停止
することができるため、上述のヘテロ界面とゲート電極
27との距離がばらつくことなく良好に深さを制御でき
る、よってウエハ面内またはロット間の閾値電圧Vth
よびFETのドレイン電流のばらつきを小さくすること
が可能となる。
In this embodiment, a high-concentration two-dimensional electron gas 24 is formed in the vicinity of the hetero interface between the channel layer made of the GaN film 23 and the electron supply layer made of the n-type AlGaN layer 25.
Is formed. Therefore, the switching operation of the FET can be realized by controlling the concentration of the two-dimensional electron gas by applying the voltage to the gate electrode 27. At this time, the distance between the gate electrode 27 and the hetero interface where the two-dimensional electron gas 24 is formed determines the concentration of the two-dimensional electron gas, and as a result, the threshold voltage V th of the FET and the drain current under a constant gate bias are obtained. decide. But,
In the dry etching of the present invention, the etching is n
-Type AlGaN layer 25 as electron supply layer and n-type AlGa
Since the hetero interface with the InN layer 601 can be stopped with good controllability, the depth can be controlled satisfactorily without the distance between the hetero interface and the gate electrode 27 varying. Therefore, the threshold value within the wafer surface or between lots can be controlled. It is possible to reduce variations in the voltage V th and the drain current of the FET.

【0049】なお、以上の実施例においては半導体レー
ザとFETを例にとって説明したが、本発明のエッチン
グ方法はこれらのプロセスのみに限定されるものではな
く、他の窒化物半導体を利用したデバイス、例えばLE
DやHEMT、HBT、MESFET等の発光デバイス
や電子デバイスのプロセスにも適用することが可能なの
は言うまでも無い。
Although the semiconductor laser and the FET have been described as examples in the above embodiments, the etching method of the present invention is not limited to these processes, and devices using other nitride semiconductors, LE for example
It is needless to say that the present invention can be applied to processes of light emitting devices such as D, HEMT, HBT, MESFET, and electronic devices.

【0050】[0050]

【発明の効果】上述の通り、本願発明によれば、精度の
良い窒化ガリウム系化合物半導体のドライエッチングを
行うことができる。
As described above, according to the present invention, it is possible to perform dry etching of a gallium nitride compound semiconductor with high accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のレーザ構造の断面図FIG. 1 is a sectional view of a conventional laser structure.

【図2】従来のFET構造の断面図FIG. 2 is a sectional view of a conventional FET structure.

【図3】本発明の一実施例によるエッチングストップ層
を持つレーザ構造の断面図
FIG. 3 is a sectional view of a laser structure having an etching stop layer according to an embodiment of the present invention.

【図4】バイアスと選択比、エッチングレートの関係を
示す図
FIG. 4 is a diagram showing the relationship between bias, selection ratio, and etching rate.

【図5】本発明の一実施例によるAlGaN/GaN界
面を持つFET構造の断面図
FIG. 5 is a sectional view of an FET structure having an AlGaN / GaN interface according to an embodiment of the present invention.

【図6】本発明の一実施例によるAlGaN/AlGa
InN界面を持つFET構造の断面図
FIG. 6 is an AlGaN / AlGa according to an embodiment of the present invention.
Sectional view of FET structure with InN interface

【符号の説明】[Explanation of symbols]

1 サファイア基板 2 n型AlGaNバッファ層 3 n型GaN層 4 n型Al0.07Ga0.93Nクラッド層 5 n型GaN光ガイド層 6 GaInN/GaN多重量子井戸活性層 7 p型GaN光ガイド層 8 p型Al0.07Ga0.93Nクラッド層 9 p型GaNコンタクト層 10 p電極 11 絶縁膜 12 n電極 21 基板 22 AlNバッファ層 23 GaNチャンネル層 24 2DEG 25 n−AlGaN電子供給層 26 n−GaNキャップ層 27 ゲート電極 28 ソース電極 29 ドレイン電極 30 残し厚み 201 n型Al0.3Ga0.7Nエッチングストップ層 202 第一p型Al0.07Ga0.93Nクラッド層 203 p型Al0.3Ga0.7Nエッチングストップ層 204 第二p型Al0.07Ga0.93Nクラッド層 601 nーAlGaInNキャップ層1 Sapphire substrate 2 n-type AlGaN buffer layer 3 n-type GaN layer 4 n-type Al 0.07 Ga 0.93 N cladding layer 5 n-type GaN light guide layer 6 GaInN / GaN multiple quantum well active layer 7 p-type GaN light guide layer 8 p-type Al 0.07 Ga 0.93 N cladding layer 9 p-type GaN contact layer 10 p electrode 11 insulating film 12 n electrode 21 substrate 22 AlN buffer layer 23 GaN channel layer 24 2DEG 25 n-AlGaN electron supply layer 26 n-GaN cap layer 27 gate electrode 28 source electrode 29 drain electrode 30 remaining thickness 201 n-type Al 0.3 Ga 0.7 N etching stop layer 202 first p-type Al 0.07 Ga 0.93 N cladding layer 203 p-type Al 0.3 Ga 0.7 N etching stop layer 204 second p-type Al 0.07 Ga 0.93 N cladding layer 601 n-AlGaInN cap layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横川 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F004 AA01 BD05 CA02 CA03 CA06 DA04 DA22 DA23 DA26 DB19 EA06 EA07 EA13 EA23 EA28 5F073 AA04 AA45 AA53 AA55 AA74 CA07 CB05 DA05 DA25 EA29 5F102 GB01 GC01 GD01 GJ10 GK04 GL04 GM04 GM08 GN04 GQ01 GR04 GR10 GT03 HC01 HC15   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Toshiya Yokokawa             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 5F004 AA01 BD05 CA02 CA03 CA06                       DA04 DA22 DA23 DA26 DB19                       EA06 EA07 EA13 EA23 EA28                 5F073 AA04 AA45 AA53 AA55 AA74                       CA07 CB05 DA05 DA25 EA29                 5F102 GB01 GC01 GD01 GJ10 GK04                       GL04 GM04 GM08 GN04 GQ01                       GR04 GR10 GT03 HC01 HC15

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 窒化物半導体においてAlを含む層、す
なわちAlxGayIn 1-x-yN(0≦x≦1、0≦y≦
1、x+y≦1)をエッチングストップ層として用い、
かつ少なくとも酸素と塩素とを含むエッチングガスによ
りエッチングを行うことを特徴とする窒化物半導体のド
ライエッチング方法。
1. A layer containing Al in a nitride semiconductor,
Nozawa AlxGayIn 1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦
1, x + y ≦ 1) is used as an etching stop layer,
And an etching gas containing at least oxygen and chlorine
Of nitride semiconductor, characterized by performing etching
Li etching method.
【請求項2】 ドライエッチング後の表面にAlの酸化
物が形成されていることを特徴とする窒化物半導体のド
ライエッチング方法。
2. A dry etching method for a nitride semiconductor, wherein an oxide of Al is formed on the surface after dry etching.
【請求項3】 ドライエッチング後の表面に形成された
Al酸化物の少なくとも一部を希ガス(He、Ar、X
e、Ne)によるドライエッチングにより除去すること
を特徴とする請求項1または請求項2記載の窒化物半導
体のドライエッチング方法。
3. At least a part of the Al oxide formed on the surface after dry etching is used as a rare gas (He, Ar, X).
3. The dry etching method for a nitride semiconductor according to claim 1, wherein the dry etching is performed by dry etching using e, Ne).
【請求項4】 ドライエッチング後の表面に形成された
Al酸化物の少なくとも一部を希ガス(He、Ar、X
e、Ne)と窒素との混合ガスによるドライエッチング
により除去することを特徴とする請求項1または請求項
2記載の窒化物半導体のドライエッチング方法。
4. At least part of the Al oxide formed on the surface after dry etching is replaced with a rare gas (He, Ar, X).
3. The dry etching method for a nitride semiconductor according to claim 1, wherein the dry etching is performed by dry etching using a mixed gas of e, Ne) and nitrogen.
【請求項5】 エッチングガス中への酸素の供給量がエ
ッチング開始当初は0もしくは微量であって、エッチン
グ途中から段階的あるいは連続的に増加することを特徴
とする窒化物半導体のドライエッチング方法。
5. A dry etching method for a nitride semiconductor, characterized in that the amount of oxygen supplied to the etching gas is 0 or a small amount at the beginning of etching and increases stepwise or continuously from the middle of etching.
【請求項6】 エッチング中に試料に印加されている実
質的なバイアスがエッチング途中から段階的あるいは連
続的に変化することを特徴とする窒化物半導体のドライ
エッチング方法。
6. A dry etching method for a nitride semiconductor, wherein the substantial bias applied to the sample during etching changes stepwise or continuously from the middle of etching.
【請求項7】 第一導電型および第二導電型の二層のク
ラッド層と上記クラッド層に挟まれた活性層を有してい
て、エッチングによりメサあるいはリッジストライプが
形成されている窒化物系化合物半導体で構成された半導
体発光素子であって、被エッチング面とメサあるいはリ
ッジストライプ側壁の絶縁膜がAlの酸化物により形成
されていることを特徴とする半導体発光素子。
7. A nitride system having a clad layer of two layers of the first conductivity type and a second conductivity type and an active layer sandwiched between the clad layers, and forming a mesa or a ridge stripe by etching. 1. A semiconductor light emitting device comprising a compound semiconductor, wherein the surface to be etched and the insulating film on the side wall of the mesa or ridge stripe are formed of an oxide of Al.
【請求項8】 AlGaN電子供給層上に積層されたG
aNキャップ層を有しており、エッチングによりGaN
キャップ層の一部が除去されてできた凹部にゲート電極
が配置されており、ゲート電極とAlGaN電子供給層
が接触していることを特徴とする半導体素子。
8. A G layered on the AlGaN electron supply layer
It has an aN cap layer and is etched by GaN.
A semiconductor device, wherein a gate electrode is disposed in a recess formed by removing a part of the cap layer, and the gate electrode and the AlGaN electron supply layer are in contact with each other.
【請求項9】 AlGaN電子供給層上に積層されたA
lGaInNキャップ層を有しており、エッチングによ
りAlGaInNキャップ層の一部が除去されてできた
凹部にゲート電極が配置されており、ゲート電極とAl
GaN電子供給層が接触していることを特徴とする半導
体素子。
9. A layered on the AlGaN electron supply layer
The AlGaInN cap layer is provided, and the gate electrode is disposed in the recess formed by removing a part of the AlGaInN cap layer by etching.
A semiconductor device characterized in that the GaN electron supply layer is in contact.
JP2002026279A 2002-02-04 2002-02-04 Dry-etching method and semiconductor device Pending JP2003229412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026279A JP2003229412A (en) 2002-02-04 2002-02-04 Dry-etching method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026279A JP2003229412A (en) 2002-02-04 2002-02-04 Dry-etching method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2003229412A true JP2003229412A (en) 2003-08-15

Family

ID=27748159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026279A Pending JP2003229412A (en) 2002-02-04 2002-02-04 Dry-etching method and semiconductor device

Country Status (1)

Country Link
JP (1) JP2003229412A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093682A (en) * 2004-08-26 2006-04-06 Mitsubishi Electric Corp Semiconductor laser and method of manufacturing the same
JP2006190991A (en) * 2004-12-09 2006-07-20 Matsushita Electric Ind Co Ltd Field effect transistor and its manufacturing method
US7186579B2 (en) 2002-03-08 2007-03-06 Toyoda Gosei Co., Ltd. Method for producing a group III nitride compound semiconductor laser
JP2007110049A (en) * 2005-10-17 2007-04-26 Rohm Co Ltd Semiconductor light emitting element
DE102008021674A1 (en) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Semiconductor device and method for manufacturing a semiconductor device
KR20130028873A (en) * 2011-09-12 2013-03-20 도쿄엘렉트론가부시키가이샤 Dry metal etching method
JP2018037571A (en) * 2016-09-01 2018-03-08 大陽日酸株式会社 Method of cleaning nitride semiconductor manufacturing apparatus
JP2020523781A (en) * 2017-06-15 2020-08-06 エフィシエント パワー コンヴァーション コーポレーション Enhancement-mode GaN transistor using selective and non-selective etching layers to improve GaN spacer thickness uniformity

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186579B2 (en) 2002-03-08 2007-03-06 Toyoda Gosei Co., Ltd. Method for producing a group III nitride compound semiconductor laser
JP2006093682A (en) * 2004-08-26 2006-04-06 Mitsubishi Electric Corp Semiconductor laser and method of manufacturing the same
JP2006190991A (en) * 2004-12-09 2006-07-20 Matsushita Electric Ind Co Ltd Field effect transistor and its manufacturing method
JP2007110049A (en) * 2005-10-17 2007-04-26 Rohm Co Ltd Semiconductor light emitting element
US8565278B2 (en) 2008-03-31 2013-10-22 Osram Opto Semiconductors Gmbh Semiconductor component and method for producing a semiconductor component
DE102008021674A1 (en) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Semiconductor device and method for manufacturing a semiconductor device
US9543218B2 (en) 2008-03-31 2017-01-10 Osram Opto Semiconductors Gmbh Semiconductor component and method for producing a semiconductor component
EP2258029B1 (en) * 2008-03-31 2018-11-07 OSRAM Opto Semiconductors GmbH Method for producing a semiconductor component
KR20130028873A (en) * 2011-09-12 2013-03-20 도쿄엘렉트론가부시키가이샤 Dry metal etching method
KR102054017B1 (en) * 2011-09-12 2019-12-09 도쿄엘렉트론가부시키가이샤 Dry metal etching method
JP2018037571A (en) * 2016-09-01 2018-03-08 大陽日酸株式会社 Method of cleaning nitride semiconductor manufacturing apparatus
JP2020523781A (en) * 2017-06-15 2020-08-06 エフィシエント パワー コンヴァーション コーポレーション Enhancement-mode GaN transistor using selective and non-selective etching layers to improve GaN spacer thickness uniformity
JP7348842B2 (en) 2017-06-15 2023-09-21 エフィシエント パワー コンヴァーション コーポレーション Enhancement Mode GaN Transistor Using Selective and Non-Selective Etch Layers to Improve GaN Spacer Thickness Uniformity

Similar Documents

Publication Publication Date Title
US11038047B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5564815B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3864735B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5653607B2 (en) GaN-based field effect transistor and manufacturing method thereof
JP4693547B2 (en) Semiconductor substrate, semiconductor element, and semiconductor light emitting element
JP5323527B2 (en) Manufacturing method of GaN-based field effect transistor
JP5566670B2 (en) GaN-based field effect transistor
JP2007165431A (en) Field effect transistor, and method of fabrication same
JP2010045396A (en) Method of manufacturing gallium nitride based semiconductor device
JP2000164926A (en) Selective etching of compound semiconductor, selective etching of nitride compound semiconductor, and semiconductor device and its manufacture
US8253220B2 (en) Nitride semiconductor device and method for fabricating the same
JP4517077B2 (en) Heterojunction field effect transistor using nitride semiconductor material
JP4444230B2 (en) Gallium nitride semiconductor device
JP2009170546A (en) GaN-BASED FIELD-EFFECT TRANSISTOR
JP5089215B2 (en) Nitride compound semiconductor layer etching method and semiconductor device manufactured using the method
JP3812452B2 (en) Dry etching method
JP2003229412A (en) Dry-etching method and semiconductor device
US20200044416A1 (en) Light emitting device and method of manufacturing light emitting device
JP3900196B2 (en) Group III nitride semiconductor optical device
JP3546634B2 (en) Selective etching method for nitride-based compound semiconductor and method for manufacturing semiconductor device
Lee et al. AlGaN/GaN high electron mobility transistors based on InGaN/GaN multiquantum-well structures
JP2003282543A (en) Method of dry-etching gallium-nitride based compound semiconductor
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5460016B2 (en) Semiconductor device and manufacturing method thereof