JP2005210036A - 複合多層基板 - Google Patents
複合多層基板 Download PDFInfo
- Publication number
- JP2005210036A JP2005210036A JP2004017717A JP2004017717A JP2005210036A JP 2005210036 A JP2005210036 A JP 2005210036A JP 2004017717 A JP2004017717 A JP 2004017717A JP 2004017717 A JP2004017717 A JP 2004017717A JP 2005210036 A JP2005210036 A JP 2005210036A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- main surface
- resin layer
- thermal expansion
- composite multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】特許文献1に記載の複合多層基板の場合には、セラミック基板の下面にエポキシ樹脂と無機充填物とからなる複合樹脂材料層を形成することによって放熱性を高めるようにしているが、セラミック基板の熱膨張係数と複合樹脂材料層との間の熱膨張係数の差による層間剥離について何等の対策を採られていないため、セラミック基板と複合樹脂材料層との間の層間剥離が生じたり、複合樹脂材料層と実装基板であるプリント配線基板との間の熱膨張係数の差が大きくなる。
【解決手段】本発明の複合多層基板1は、セラミック基板3と、樹脂層4とを備え、セラミック基板3は回路パターンを有すると共に樹脂層4は下面に外部端子電極9を有し、且つ、セラミック基板3の下面と樹脂層4の上面とが接合され且つ回路パターンと外部端子電極9が電気的に接続されてなり、セラミック基板3の熱膨張係数が20〜300℃で10.0〜20.0ppm/℃の範囲にある。
【選択図】図1
【解決手段】本発明の複合多層基板1は、セラミック基板3と、樹脂層4とを備え、セラミック基板3は回路パターンを有すると共に樹脂層4は下面に外部端子電極9を有し、且つ、セラミック基板3の下面と樹脂層4の上面とが接合され且つ回路パターンと外部端子電極9が電気的に接続されてなり、セラミック基板3の熱膨張係数が20〜300℃で10.0〜20.0ppm/℃の範囲にある。
【選択図】図1
Description
本発明は、複合多層基板に関し、更に詳しくは、信頼性の高い複合多層基板に関するものである。
従来の複合多層基板としては例えば特許文献1に記載の高周波半導体装置に用いられた複合多層基板が知られている。この高周波半導体装置は、セラミック基板の下面に形成された、エポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続端子用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して構成され、送受信系のオールインワン構造のモジュールパッケージとして、小型化及び高密度実装化を実現している。また、複合樹脂材料層のビアホールに導電性樹脂を埋め込むことによって高放熱化を実現している。
上記高周波半導体装置に用いられた複合多層基板は、セラミック基板と、このセラミック基板の下面に形成された複合樹脂材料層とから構成されている。複合樹脂材料層は、樹脂と無機充填物によって形成されている。複合樹脂材料層に無機充填物を添加することによって複合樹脂材料層からの放熱性を高めている。
しかしながら、特許文献1に記載の高周波半導体装置に用いられた複合多層基板の場合には、セラミック基板の下面にエポキシ樹脂と無機充填物とからなる複合樹脂材料層を形成することによって放熱性を高めているが、セラミック基板の熱膨張係数(一般的には5.0〜9.0ppm/℃)と複合樹脂材料層との間の熱膨張係数(一般的には12.0〜18.0ppm/℃)の差による層間剥離について何等の対策を採られていないため、例えば無機充填物の含有量が低い場合にはセラミック基板と複合樹脂材料層との間の熱膨張係数の差が大きくなって、層間剥離が生じたり、層間にクラックが入ったりする虞がある。また、無機充填物の含有量が高い場合にはセラミック基板と複合樹脂材料層間の層間剥離やクラックを抑制し得たとしても、このような複合樹脂材料層はセラミック基板に熱膨張係数が近づきすぎて複合樹脂材料層と実装基板であるプリント配線基板との間の熱膨張係数の差が大きくなって複合樹脂材料層がプリント基板から剥離するという課題があった。
本発明は、上記課題を解決するためになされたもので、層間剥離やクラックを防止し、更にプリント配線基板からの剥離を防止することができ、信頼性の高い複合多層基板を提供することを目的としている。
本発明の請求項1に記載の複合多層基板は、第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂層とを備え、上記セラミック基板は回路パターンを有すると共に上記樹脂層は第2の主面に外部端子電極を有し、且つ、上記セラミック基板の第2の主面と上記樹脂層の第1の主面とが接合され且つ上記回路パターンと上記外部端子電極が電気的に接続されてなる複合多層基板であって、上記セラミック基板の熱膨張係数が20〜300℃で10.0〜20.0ppm/℃の範囲にあることを特徴とするものである。
また、本発明の請求項2に記載の複合多層基板は、第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂層とを備え、上記セラミック基板は回路パターンを有すると共に上記樹脂層は第2の主面に外部端子電極を有し、且つ、上記セラミック基板の第2の主面と上記樹脂層の第1の主面とが接合され且つ上記回路パターンと上記外部端子電極が電気的に接続されてなる複合多層基板であって、上記樹脂層の熱膨張係数が20〜300℃で12.0〜18.0ppm/℃の範囲にあり、上記セラミック基板の熱膨張係数が上記樹脂層の熱膨張係数の±2.0ppm/℃の範囲にあることを特徴とするものである。
また、本発明の請求項3に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記セラミック基板は、その15〜25体積%がクリストバライト結晶相であり、その残余部分の80体積%以上がフォルステライト、ウォラストナイト、アノーサイト、エンスタタイト、α−アルミナ、石英、トリジマイト、スピネル、セルシアンの中から選択される少なくとも一種の結晶相及びアモルファス相であることを特徴とするものである。
また、本発明の請求項4に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記セラミック基板は、その15〜25体積%がトリジマイト結晶相、またはクリストバライト結晶相及びトリジマイト結晶相であり、その残余部分の80体積%以上がフォルステライト、ウォラストナイト、α−アルミナ、石英の中から選択される少なくとも一種の結晶相及びアモルファス相であることを特徴とするものである。
また、本発明の請求項5に記載の複合多層基板は、請求項1〜請求項4のいずれか1項に記載の発明において、上記セラミック基板は、少なくともその内部にAgまたはCuを主成分とする回路パターンを備えた多層構造を有することを特徴とするものである。
また、本発明の請求項6に記載の複合多層基板は、請求項1〜請求項5のいずれか1項に記載の発明において、上記外部端子電極は、金属箔によって形成されていることを特徴とするものである。
而して、本発明の複合多層基板は、上述のように、セラミック基板と、このセラミック基板に接合された樹脂層とを備えている。セラミック基板は、第1の主面(上面)と、第1の主面と対向する第2の主面(下面)とを有している。樹脂層は、セラミック層と同様に第1(上面)及び第2の主面(下面)を有している。従って、複合多層基板は、セラミック基板の下面と樹脂層の上面をと接合して形成されている。
上記セラミック基板は、一枚のセラミックグリーンシートを焼成して形成されたものであっても、複数枚のセラミックグリーンシートの積層体を焼成して形成されたものであっても良い。そして、例えば、セラミック基板の上面には種々の半導体素子等の能動素子からなるチップ部品あるいはコンデンサやインダクタ等の受動素子からなるチップ部品を実装するための回路パターンが形成され、その下面にもこれらのチップ部品を実装するための回路パターンが形成されている。セラミック基板の下面に実装されるチップ部品は、樹脂層内に埋め込まれる。また、上下の回路パターンは、セラミック層に形成されたビアホール内に充填されたビアホール導体によって電気的に接続されている。
上記セラミック基板の内部に回路パターンを形成する場合には、所定のセラミックグリーンシートに導電ペーストによって平面的なパターンを形成すると共に導電ペーストをビアホール内に充填し、このセラミックグリーンシートを所定枚数積層してなる積層体を焼成することによってセラミック基板内にライン導体及びビアホール導体からなる回路パターンを形成することができる。ライン導体及びビアホール導体は例えばAgまたはCuを主成分として含むものが好ましく、ライン導体とビアホール導体とは同一の金属成分であっても異なっていても良い。つまり、セラミック基板は、1000℃以下の低温で、低融点金属であるAg、Cuを主成分として含む導電ペーストと一緒に共焼成可能に形成されていることが好ましい。
上記セラミック基板の熱膨張係数は、20〜300℃で10.0〜20.0ppm/℃の範囲にある。一方、上記樹脂層の熱膨張係数は、通常、20〜300℃で12.0〜18.0ppm/℃の範囲にある。従って、セラミック基板の熱膨張係数は20〜300℃で樹脂層の熱膨張係数の±2.0ppm/℃の範囲にある。このようにセラミック基板の熱膨張係数を樹脂層の熱膨張係数に近づけることによってセラミック基板と樹脂層間の層間剥離や層間のクラックを防止することができ、延いては複合多層基板としての信頼性を高めることができる。
上記熱膨張係数の範囲を満足するセラミック基板は、例えば、その15〜25体積%がクリストバライト(SiO2)結晶相によって形成され、その残余部分の80%以上がフォルステライト(2MgO・SiO2)、ウォラストナイト(CaO・SiO2)、アノーサイト(CaO・Al2O3・2SiO2)、エンスタタイト(MgO・SiO2)、α−アルミナ(Al2O3)、石英(SiO2)、トリジマイト(SiO2)、スピネル(MgO・Al2O3)、セルシアン(BaO・Al2O3・2SiO2)の中から選択される少なくとも一種の結晶相及びアモルファス相によって形成されていることが好ましい。このような結晶構造のセラミック基板は、AgまたはCuの低融点金属と低温で共焼成することによっても得られる。
上記各セラミック結晶相は、それぞれ下記の表1に示す熱膨張係数を有している。しかし、アモルファス相は、その組成及び内部構造が複雑であるため、熱膨張係数を一律に求めることが難しいが、経験的には4.0〜10.0ppm/℃の範囲にあると云える。従って、セラミック基板の熱膨張係数αは、経験的あるいは近似的に下記の式1に示すように各結晶相の熱膨張係数αiとそれぞれの体積の百分率Viの積の総和として求めることができ、この熱膨張係数αが上記範囲にある。
α=ΣαiVi・・・・式1
α=ΣαiVi・・・・式1
複数種の結晶相の中でもクリストバライト結晶は、表1からも明らかなように熱膨張係数が他の結晶相のそれよりも格段に大きいため、上記セラミック基板の熱膨張係数αを樹脂層のそれに近づける効果が大きい。クリストバライト結晶相がセラミック基板の15体積%未満ではセラミック基板の熱膨張係数を樹脂層に近づけることが難しく、セラミック基板の熱膨張係数αが20〜300℃で10.0ppm/℃に達しない虞があって好ましくなく、また、25体積%を超えるとクリストバライト結晶相の割合が高く低温焼成が難しくなる虞があって好ましくない。
上記セラミック基板のクリストバライト結晶相以外の残余部分の80体積%以上を形成する各セラミックの結晶相及びアモルファス相は、それぞれの組成によってセラミック基板の低温焼成を可能にすると共に、クリストバライト結晶相の熱膨張係数αを50.0ppm/℃から下げて樹脂層のそれに近づける機能を有している。従って、これらのセラミック結晶相及びアモルファス相が残余部分の80体積%未満ではセラミック基板の熱膨張係数αが20〜300℃で20.0ppm/℃を超える虞があり、また、セラミック基板の低温焼成が難しくなる虞があって好ましくない。クリストバライト以外の結晶相とアモルファス相との比(結晶相/アモルファス相)は、体積比で20/80〜50/50が好ましい。ガラス(アモルファス相)の体積比率が高すぎると基板強度及び化学的安定性が市場の要求を満たさず、低すぎると1000℃以下の焼成で焼結することが困難であることによるものである。
上記熱膨張係数αの範囲を満足するセラミック基板は、例えば、その15〜25体積%がトリジマイト結晶相、またはクリストバライト結晶相及びトリジマイト結晶相によって形成され、その残余部分の80体積%以上がフォルステライト、ウォラストナイト、α−アルミナ、石英の中から選択される少なくとも一種の結晶相及びアモルファス相によって形成されたものであっても良く、この組成の場合にもAgまたはCuの低融点金属と低温で共焼成することによって形成される。即ち、上述の場合と比較すると、残余部分を形成する熱膨張係数がクリストバライト結晶に次いで大きなトリジマイト結晶相でクリストバライト結晶相の全て、あるいは一部を置き換えて形成している点と、残余部分で熱膨張係数の小さい成分を除いて熱膨張係数を調整している点で相違する。熱膨張係数の小さいセルシアンやアノーサイト等を除くことによってトリジマイト結晶の熱膨張係数の低下を抑制している。
また、上記樹脂層の下面の外部端子電極は、金属箔によって形成されていることが好ましい。金属箔は樹脂層に簡単に形成することができ、しかも低抵抗で安価である。この外部端子電極は、プリント配線基板に実装する際に外部端子電極としてプリント配線基板の電極に半田等によって接合することができる。
また、上記セラミック基板と樹脂層との界面に、このセラミック基板の底面積の3〜80%を占める電極が形成されていることが好ましい。この電極は、セラミック基板の回路パターンとして形成されたものであっても、回路パターンから独立したダミー電極として形成されたものであっても、あるいは両者を含めたものであっても良い。この電極はセラミック基板と樹脂層の接合強度の向上に寄与する。この電極の占める面積が3%未満ではセラミック基板と樹脂層との接合強度が不十分であり、また、80%を超えるとセラミックと樹脂の熱膨張を近づけた効果が実質的に失われる虞があって好ましくない。
上記セラミック基板の下面に形成された電極は、所定のパターンで形成された導電ペーストをセラミック基板と一緒に焼成して形成されたものが好ましい。導電ペーストを焼成することにより、バインダ等が消失して電極内部や表面にポアが形成されて電極の表面粗さRmaxがセラミック基板の表面粗さRmaxよりも大きくなってアンカー効果を発現し、樹脂層との接合強度を飛躍的に高めることができ、セラミック基板と樹脂層の層間剥離を確実に防止することができる。例えば、セラミック基板の表面粗さRmaxは数μm程度であるが、焼結金属の表面粗さRmaxは数10μm程度であり、セラミック基板と比較して一桁高くなり、上記アンカー効果を期することができる。
上記電極は、グランド電極として利用することができる。この電極をグランド電極として利用することにより、グランド電極とプリント配線基板のグランド電極を繋ぐ距離が短くなって寄生インダクタンス値が小さくなり、例えば複合多層基板を高周波部品として使用した場合に高周波特性を高めることができる。
上述した複合多層基板は、その外部端子電極を介してプリント配線基板に電気的に接続することによって実装部品として構成される。この実装部品は、複合多層基板が樹脂層を介してプリント配線基板に接続されているため、複合多層基板とプリント配線基板とを半田付けなどによって実装する際のこれら両者間の熱膨張係数差に起因する剥離を防止することができ、信頼性を格段に高めることができる。
本発明の請求項1〜請求項6に記載の発明によれば、層間剥離やクラックを防止し、更にプリント配線基板からの剥離を防止することができ、信頼性の高い複合多層基板を提供することができる。
以下、図1に示す実施形態に基づいて本発明を説明する。尚、図1は本発明の複合多層基板の一実施形態を示す断面図である。
本実施形態の複合多層基板1は、例えば図1に示すように、上下に積層された複数のセラミック層2からなるセラミック基板3と、セラミック基板3の下面に貼り合わされて接合した樹脂層4とを有している。そして、セラミック基板3の熱膨張係数は、20〜300℃で10.0〜20.0ppm/℃の範囲を満足するものであり、樹脂層4の熱膨張係数は20〜300℃で12.0〜18.0ppm/℃の範囲を満足するものである。従って、セラミック基板3と樹脂層4それぞれの熱膨張係数の差は、±2.0ppm/℃の範囲を満足している。
図1に示すように、上記の各セラミック層2の上面には印刷等によって形成された回路パターンを形成するライン導体5がそれぞれ形成され、また、最下層のセラミック層2の下面には回路パターンを形成するライン導体5や電極が形成されている。最下層のセラミック層2の下面にはライン導体5の他、樹脂層4との接合強度を高めるためのダミー電極(図示せず)も形成されている。また、上下のライン導体5は各セラミック層2を貫通するビアホール導体6を介して電気的に接続されている。これらのライン導体5、ダミー電極及びビアホール導体6は、それぞれAgまたはCuを主成分とする金属によって回路パターンとしてセラミック基板3内に形成されている。
そして、図1に示すように、上記セラミック基板3の上面の回路パターンのライン導体5の電極には例えば半導体素子等の能動素子からなる複数の第1のチップ部品7が実装され、セラミック基板3の下面の回路パターンのライン導体5の電極には例えばコンデンサやインダクタ等の受動素子からなる第2のチップ部品8が実装されている。第2のチップ部品8は、樹脂層4内に埋設されている。更に、樹脂層4の下面には銅箔等からなる外部端子電極9が形成され、ビアホール導体10を介してセラミック基板3の下面に形成された回路パターンに接続されている。従って、本実施形態の複合多層基板1は、複数種のチップ部品7、8が組み込まれたモジュール部品として構成されている。
本実施形態の複合多層基板1は、外部端子電極9を介してプリント配線基板のグランド電極(図示せず)に対して半田等によって電気的に接続されて、実装部品として構成されている。そこで、下記の実施例1において本実施形態の複合多層基板1の具体的な製法について具体的に説明する。
本実施例の複合多層基板は以下の手順で作製する。
(1)セラミック原料粉末の調製
出発原料として中心粒径2.0μmの石英を47重量%、中心粒径0.7μmのα−アルミナを14重量%、BaCO3を25重量%、CaCO3を6重量%、B4C(ホウ化炭素)を8重量%となるように秤量し、これらを混合して所定時間粉砕して原料粉末を得た。次いで、この原料粉末を780℃で2時間熱処理して仮焼物を得た後。この仮焼物を再び所定時間粉砕、混合して中心粒径1.5μmのセラミック原料粉末を得た。
(1)セラミック原料粉末の調製
出発原料として中心粒径2.0μmの石英を47重量%、中心粒径0.7μmのα−アルミナを14重量%、BaCO3を25重量%、CaCO3を6重量%、B4C(ホウ化炭素)を8重量%となるように秤量し、これらを混合して所定時間粉砕して原料粉末を得た。次いで、この原料粉末を780℃で2時間熱処理して仮焼物を得た後。この仮焼物を再び所定時間粉砕、混合して中心粒径1.5μmのセラミック原料粉末を得た。
(2)セラミックグリーンシートの調製
上記セラミック原料粉末に従来公知の分散剤、有機溶媒、有機バインダ、可塑剤を適時加えてスラリーを調製した後、このスラリーをPETフィルム上に塗布してセラミックグリーンシートを得た。このセラミックグリーンシートを所定枚数形成した。そして、所定のセラミックグリーンシートにビアホール導体用の孔を所定のパターンで形成した後、これらのビアホール導体用孔内にCuペーストを充填し、更にCuペーストを所定のパターンでスクリーン印刷して面内のライン導体を含む回路パターンを形成した。回路パターンの形成されたセラミックグリーンシートを必要枚数作製した。
上記セラミック原料粉末に従来公知の分散剤、有機溶媒、有機バインダ、可塑剤を適時加えてスラリーを調製した後、このスラリーをPETフィルム上に塗布してセラミックグリーンシートを得た。このセラミックグリーンシートを所定枚数形成した。そして、所定のセラミックグリーンシートにビアホール導体用の孔を所定のパターンで形成した後、これらのビアホール導体用孔内にCuペーストを充填し、更にCuペーストを所定のパターンでスクリーン印刷して面内のライン導体を含む回路パターンを形成した。回路パターンの形成されたセラミックグリーンシートを必要枚数作製した。
(3)セラミック基板の作製
回路パターンを形成したセラミックグリーンシートを所定の順序に従って積層して積層体を得た後、この積層体を所定の圧力で圧着して生のセラミック基板を得た。次いで、この生のセラミック基板を還元性雰囲気中で焼成した。即ち、生のセラミック基板を200〜600℃の温度域で脱バインダ処理を行い、引き続き、960℃まで昇温し、960℃で1時間保持して焼成を行ってセラミック基板を作製した。このセラミック基板及びCu電極は緻密な焼結体を形成していた。
回路パターンを形成したセラミックグリーンシートを所定の順序に従って積層して積層体を得た後、この積層体を所定の圧力で圧着して生のセラミック基板を得た。次いで、この生のセラミック基板を還元性雰囲気中で焼成した。即ち、生のセラミック基板を200〜600℃の温度域で脱バインダ処理を行い、引き続き、960℃まで昇温し、960℃で1時間保持して焼成を行ってセラミック基板を作製した。このセラミック基板及びCu電極は緻密な焼結体を形成していた。
(4)セラミック基板の組成解析
X線回折(XRD)及び透過型電子顕微鏡(TEM)を用いてセラミック基板の組成解析を行った結果、セラミック基板の約20体積%はクリストバライト結晶相、約30体積%は石英結晶相、約20体積%はセルシアン結晶相、約10体積%はα−アルミナ結晶相、残余部分はトリジマイトやアノーサイト等と思われる微量結晶相及びアモルファス相から成ることが明らかとなった。
X線回折(XRD)及び透過型電子顕微鏡(TEM)を用いてセラミック基板の組成解析を行った結果、セラミック基板の約20体積%はクリストバライト結晶相、約30体積%は石英結晶相、約20体積%はセルシアン結晶相、約10体積%はα−アルミナ結晶相、残余部分はトリジマイトやアノーサイト等と思われる微量結晶相及びアモルファス相から成ることが明らかとなった。
(5)セラミック基板の熱膨張係数の測定
また、上記セラミック原料粉末を用いて別途作製した柱状のセラミック焼結体を熱機械分析(TMA)によって解析したところ、このセラミック焼結体の熱膨張係数αは、20〜300℃で14.5ppm/℃であった。この値はセラミックの一般的な熱膨張係数5.0〜9.0ppm/℃と比較して格段に大きかった。これは主にクリストバライト結晶相に起因するものと考えられる。
また、上記セラミック原料粉末を用いて別途作製した柱状のセラミック焼結体を熱機械分析(TMA)によって解析したところ、このセラミック焼結体の熱膨張係数αは、20〜300℃で14.5ppm/℃であった。この値はセラミックの一般的な熱膨張係数5.0〜9.0ppm/℃と比較して格段に大きかった。これは主にクリストバライト結晶相に起因するものと考えられる。
複数の結晶相から構成される緻密な構造物の熱膨張係数αは、各セラミック相が互いに及ぼす応力を無視すると、各セラミック結晶相の熱膨張係数と体積分率をそれぞれαi(i=1、2、・・・)、Vi(i=1、2、・・・)を用いた前述の式1によって求めることができる。各セラミック結晶相の中でもSiO2結晶の熱膨張係数は、表1に示すように大きく、特にトリジマイトとクリストバライトは極めて大きいことが判る。これはSiO2結晶が100〜250℃の温度域で構造相転移することに起因する特異な熱膨張である。このようにSiO2結晶、中でもトリジマイトとクリストバライトを含有するセラミック基板の熱膨張係数は一般の低温焼成によるセラミック焼結体の熱膨張係数よりも大きい。本実施例のセラミック基板の場合には、同定できているセラミック結晶相だけでも式1を用いて求めると次のようになり、上記結果と略一致することが判った。
α=ΣαiVi=50.0×0.2+13.2×0.3+2.1×0.2
=14ppm/℃
実際には各セラミック結晶相の相互に及ぼす応力等の要因により式1の結果より若干のズレが生じるが、クリストバライト相が20体積%存在することがセラミック基板の熱膨張係数に大きく影響していることは明らかである。
α=ΣαiVi=50.0×0.2+13.2×0.3+2.1×0.2
=14ppm/℃
実際には各セラミック結晶相の相互に及ぼす応力等の要因により式1の結果より若干のズレが生じるが、クリストバライト相が20体積%存在することがセラミック基板の熱膨張係数に大きく影響していることは明らかである。
(6)複合多層基板のヒートサイクル試験
本試験では、表2に示す熱膨張率をそれぞれ有するセラミック基板と、これらのセラミック基板に樹脂層(熱膨張係数14.8ppm/℃)とからなる複合多層基板を5種類作製し、各複合多層基板に−50〜350℃のヒートサイクル試験(500サイクル)を施した。そして、試験後にセラミック基板と樹脂層との界面の剥れ及びクラックが観られるかを調査し、その結果を表2に示した。尚、観察試料数は200である。表2に示す結果によれば、セラミック基板の熱膨張係数が本発明の範囲で最も小さい値の試料No.3は200個中15個の不良品があったが、試料No.3より熱膨張係数が大きい試料No.4、5は不良品のないことが判った。これに対して、セラミック基板の熱膨張係数が従来の値を示す試料No.1、2は不良品数が極めて多く、良品が極めて少ないことが判った。
本試験では、表2に示す熱膨張率をそれぞれ有するセラミック基板と、これらのセラミック基板に樹脂層(熱膨張係数14.8ppm/℃)とからなる複合多層基板を5種類作製し、各複合多層基板に−50〜350℃のヒートサイクル試験(500サイクル)を施した。そして、試験後にセラミック基板と樹脂層との界面の剥れ及びクラックが観られるかを調査し、その結果を表2に示した。尚、観察試料数は200である。表2に示す結果によれば、セラミック基板の熱膨張係数が本発明の範囲で最も小さい値の試料No.3は200個中15個の不良品があったが、試料No.3より熱膨張係数が大きい試料No.4、5は不良品のないことが判った。これに対して、セラミック基板の熱膨張係数が従来の値を示す試料No.1、2は不良品数が極めて多く、良品が極めて少ないことが判った。
従って、本実施例によれば、複合多層基板のセラミック基板と樹脂層それぞれの熱膨張係数の差を±2.0ppm/℃の範囲、特に、〔(セラミック基板の熱膨張係数)−(樹脂層の熱膨張係数)〕が0〜−2.0ppm/℃の範囲にしたため、ヒートサイクル試験によってセラミック基板と樹脂層との間の層間剥離やクラックを防止することができ、信頼性の高いことが判った。従って、複合多層基板に対するケース取り付けなどの工程や、複合多層基板をプリント基板に実装する工程などにおける加熱(300〜400℃)時にセラミック基板と樹脂層の界面での層間剥離やクラック防止することができことが判った。
尚、本発明は上記実施形態に何等制限されるものではないことは云うまでもない。
本発明は、半導体素子等の能動素子やコンデンサ等の受動素子をチップ部品として実装する複合多層基板に好適に利用することができる。
1 複合多層基板
3 セラミック基板
4 樹脂層
5 回路パターン
7、8 チップ部品
9 外部端子電極
3 セラミック基板
4 樹脂層
5 回路パターン
7、8 チップ部品
9 外部端子電極
Claims (6)
- 第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂層とを備え、上記セラミック基板は回路パターンを有すると共に上記樹脂層は第2の主面に外部端子電極を有し、且つ、上記セラミック基板の第2の主面と上記樹脂層の第1の主面とが接合され且つ上記回路パターンと上記外部端子電極が電気的に接続されてなる複合多層基板であって、上記セラミック基板の熱膨張係数が20〜300℃で10.0〜20.0ppm/℃の範囲にあることを特徴とする複合多層基板。
- 第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂層とを備え、上記セラミック基板は回路パターンを有すると共に上記樹脂層は第2の主面に外部端子電極を有し、且つ、上記セラミック基板の第2の主面と上記樹脂層の第1の主面とが接合され且つ上記回路パターンと上記外部端子電極が電気的に接続されてなる複合多層基板であって、上記樹脂層の熱膨張係数が20〜300℃で12.0〜18.0ppm/℃の範囲にあり、上記セラミック基板の熱膨張係数が上記樹脂層の熱膨張係数の±2.0ppm/℃の範囲にあることを特徴とする複合多層基板。
- 上記セラミック基板は、その15〜25体積%がクリストバライト結晶相であり、その残余部分の80体積%以上がフォルステライト、ウォラストナイト、アノーサイト、エンスタタイト、α−アルミナ、石英、トリジマイト、スピネル、セルシアンの中から選択される少なくとも一種の結晶相及びアモルファス相であることを特徴とする請求項1または請求項2に記載の複合多層基板。
- 上記セラミック基板は、その15〜25体積%がトリジマイト結晶相、またはクリストバライト結晶相及びトリジマイト結晶相であり、その残余部分の80体積%以上がフォルステライト、ウォラストナイト、α−アルミナ、石英の中から選択される少なくとも一種の結晶相及びアモルファス相であることを特徴とする請求項1または請求項2に記載の複合多層基板。
- 上記セラミック基板は、少なくともその内部にAgまたはCuを主成分とする回路パターンを備えた多層構造を有することを特徴とする請求項1〜請求項4のいずれか1項に記載の複合多層基板。
- 上記外部端子電極は、金属箔によって形成されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の複合多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017717A JP2005210036A (ja) | 2004-01-26 | 2004-01-26 | 複合多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017717A JP2005210036A (ja) | 2004-01-26 | 2004-01-26 | 複合多層基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005210036A true JP2005210036A (ja) | 2005-08-04 |
Family
ID=34902431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004017717A Pending JP2005210036A (ja) | 2004-01-26 | 2004-01-26 | 複合多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005210036A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165467A (ja) * | 2005-12-12 | 2007-06-28 | Asahi Glass Co Ltd | 基板の製造方法 |
US7932471B2 (en) | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US8304661B2 (en) | 2007-11-30 | 2012-11-06 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
-
2004
- 2004-01-26 JP JP2004017717A patent/JP2005210036A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932471B2 (en) | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US8546700B2 (en) | 2005-08-05 | 2013-10-01 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
JP2007165467A (ja) * | 2005-12-12 | 2007-06-28 | Asahi Glass Co Ltd | 基板の製造方法 |
US8304661B2 (en) | 2007-11-30 | 2012-11-06 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214930B2 (ja) | 多層配線基板 | |
JP2001351827A (ja) | 複合積層電子部品 | |
JP2002029834A (ja) | 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 | |
JP5158040B2 (ja) | ガラスセラミックス基板 | |
KR20160065512A (ko) | 다층 세라믹 기판 | |
CN104589738A (zh) | 多层陶瓷基板及其制造方法 | |
JP2005306714A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体およびその製造方法、並びにそれを用いた配線基板、薄膜配線基板 | |
JP4432517B2 (ja) | 複合多層基板 | |
JP4780995B2 (ja) | ガラスセラミック焼結体およびそれを用いた配線基板 | |
KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
JP4703207B2 (ja) | 配線基板 | |
JP2005210036A (ja) | 複合多層基板 | |
JP2001015895A (ja) | 配線基板およびその製造方法 | |
JP2004087989A (ja) | 多層配線基板 | |
JP4850275B2 (ja) | セラミック配線基板の製造方法 | |
JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP2008159726A (ja) | 多層配線基板 | |
JP2007119288A (ja) | ガラスセラミック焼結体およびその製造方法並びに配線基板 | |
JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
JP2011210828A (ja) | 薄膜回路形成用基板、薄膜回路部品及びその製造方法 | |
JP2004235347A (ja) | 絶縁性セラミックスおよびそれを用いた多層セラミック基板 | |
JP2008186908A (ja) | 多層回路基板の製造方法 | |
JP2007201276A (ja) | 配線基板 | |
JP2008105916A (ja) | 低温焼成磁器およびその製造方法、ならびにそれを用いた配線基板 |