JP2005209752A - 電子装置および電子部品封止用基板ならびに電子装置の製造方法 - Google Patents
電子装置および電子部品封止用基板ならびに電子装置の製造方法 Download PDFInfo
- Publication number
- JP2005209752A JP2005209752A JP2004012574A JP2004012574A JP2005209752A JP 2005209752 A JP2005209752 A JP 2005209752A JP 2004012574 A JP2004012574 A JP 2004012574A JP 2004012574 A JP2004012574 A JP 2004012574A JP 2005209752 A JP2005209752 A JP 2005209752A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- adhesive
- main surface
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Micromachines (AREA)
Abstract
【解決手段】 絶縁基体1の一方主面から他方主面または側面にかけて配線導体2を形成するとともに、前記絶縁基体1の一方主面に前記配線導体2と電気的に接続し、第1の接着材4が取着されている接続パッド3および該接続パッド3を取り囲むように枠状の第2の接着材5が取着されている電子部品封止用基板6と、半導体基板7の主面に微小電子機械機構8およびこれに電気的に接続されている電極9を有する電子部品10とを具備し、前記電子部品10の電極を前記電子部品封止用基板6の接続パッド3に第1の接着材4を介し接合させるとともに前記半導体基板7の主面を前記絶縁基体1の一方主面に枠状の第2の接着材5を介して接合させ、前記枠状の第2の接着材5の内側に前記電子部品10の微小電子機械機構8を気密に封止した。
【選択図】 図1
Description
半導体基板の主面に、微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個、縦横に配列形成した多数個取り電子部品を準備する工程と、
絶縁基体に、配線導体と、第1の接着材が取着されている接続パッドと、枠状の第2の接着材とを一単位とした電子部品封止領域を多数個、縦横に配列形成した電子部品封止用基板を準備する工程と、
前記多数個取り電子部品における前記各電極を、前記電子部品封止用基板の各電子部品封止領域の接続パッドに前記第1の接着材を介してそれぞれ接合するとともに、前記各微小電子機械機構の周囲の前記半導体基板の前記主面を前記第2の接着材の主面に接合して、前記各微小電子機械機構をそれぞれ前記第2の接着材の内側に気密封止する工程と、
互いに接合された前記多数個取り電子部品および前記電子部品封止用基板を、前記電子部品領域および電子部品封止領域毎に分割して、個々の電子装置を得る工程と
を具備することを特徴とするものである。
2・・・・配線導体
3・・・・接続パッド
3a・・・導体層
4・・・・第1の接着材
5・・・・第2の接着材
6・・・・電子部品封止用基板
6a・・・電子部品封止領域
6b・・・電子部品封止用基板
7・・・・半導体基板
8・・・・微小電子機械機構
9・・・・電極
10・・・電子部品
10a・・電子部品領域
10b・・電子部品
Claims (5)
- 絶縁基体の一方主面から他方主面または側面にかけて配線導体を形成するとともに、前記絶縁基体の一方主面に前記配線導体と電気的に接続し、第1の接着材が取着されている接続パッドおよび該接続パッドを取り囲むように枠状の第2の接着材が取着されている電子部品封止用基板と、
半導体基板の主面に微小電子機械機構およびこれに電気的に接続されている電極を有する電子部品とを具備し、
前記電子部品の電極を前記電子部品封止用基板の接続パッドに第1の接着材を介し接合させるとともに前記半導体基板の主面を前記絶縁基体の一方主面に枠状の第2の接着材を介して接合させ、前記枠状の第2の接着材の内側に前記電子部品の微小電子機械機構を気密に封止したことを特徴とする電子装置。 - 前記請求項1に記載の電子装置に使用される電子部品封止用基板であって、絶縁基体と、該絶縁基体の一方主面から他方主面または側面にかけて導出されている配線導体と、前記絶縁基体の一方主面に形成され、前記配線導体と電気的に接続するとともに第1の接着材が取着されている接続パッドと、前記絶縁基体の一方主面に前記接続パッドを取り囲むように取着されている枠状の第2の接着材とを具備し、前記絶縁基体に、前記配線導体と、第1の接着材が取着されている接続パッドと、枠状の第2の接着材とを一単位とした電子部品封止領域が少なくも一つ形成されていることを特徴とする電子部品封止用基板。
- 前記第1の接着材および前記第2の接着材は、溶融温度の差が50℃以下であることを特徴とする請求項2に記載の電子部品封止用基板。
- 前記第1の接着材の高さが前記第2の接着材の高さと同じであることを特徴とする請求項2または請求項3に記載の電子部品封止用基板。
- 半導体基板の主面に、微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個、縦横に配列形成した多数個取り電子部品を準備する工程と、
絶縁基体に、配線導体と、第1の接着材が取着されている接続パッドと、枠状の第2の接着材とを一単位とした電子部品封止領域を多数個、縦横に配列形成した電子部品封止用基板を準備する工程と、
前記多数個取り電子部品における前記各電極を、前記電子部品封止用基板の各電子部品封止領域の接続パッドに前記第1の接着材を介してそれぞれ接合するとともに、前記各微小電子機械機構の周囲の前記半導体基板の前記主面を前記第2の接着材の主面に接合して、前記各微小電子機械機構をそれぞれ前記第2の接着材の内側に気密封止する工程と、
互いに接合された前記多数個取り電子部品および前記電子部品封止用基板を、前記電子部品領域および電子部品封止領域毎に分割して、個々の電子装置を得る工程と
を具備することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012574A JP4404647B2 (ja) | 2004-01-21 | 2004-01-21 | 電子装置および電子部品封止用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012574A JP4404647B2 (ja) | 2004-01-21 | 2004-01-21 | 電子装置および電子部品封止用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209752A true JP2005209752A (ja) | 2005-08-04 |
JP4404647B2 JP4404647B2 (ja) | 2010-01-27 |
Family
ID=34898897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012574A Expired - Fee Related JP4404647B2 (ja) | 2004-01-21 | 2004-01-21 | 電子装置および電子部品封止用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4404647B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147466A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子素子パッケージ |
US8282358B2 (en) | 2006-08-31 | 2012-10-09 | Kyocera Corporation | Fluidic device |
-
2004
- 2004-01-21 JP JP2004012574A patent/JP4404647B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8282358B2 (en) | 2006-08-31 | 2012-10-09 | Kyocera Corporation | Fluidic device |
JP2008147466A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子素子パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4404647B2 (ja) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
US7868448B2 (en) | Electrical component and production thereof | |
WO2007058280A1 (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP4555369B2 (ja) | 電子部品モジュール及びその製造方法 | |
WO2008066087A1 (fr) | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement | |
JP5013824B2 (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP4903540B2 (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP4781098B2 (ja) | 電子装置 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4731291B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 | |
JP2005153067A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2013539253A (ja) | モジュール及びその製造方法 | |
JP2006185968A (ja) | 電子装置 | |
JP2006295213A (ja) | 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置 | |
JP2004140111A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |