JP2005202817A

JP2005202817A - 半導体集積回路の設計方法

Info

Publication number: JP2005202817A
Application number: JP2004010110A
Authority: JP
Inventors: Shinichiro Yoneyama; 慎一郎米山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-01-19
Filing date: 2004-01-19
Publication date: 2005-07-28

Abstract

【課題】２種類以上の電源電圧を有する論理回路を作成する方法に関するものであり、異なる電源レベルの論理素子の接続部分において、論理信号伝播を確実に実施する方法を提供する。
【解決手段】半導体集積回路で使用する素子の入出力電圧特性を登録したデータベース２と、半導体集積回路で構成されている素子同士の接続関係を抽出する工程と、すべての素子同士の接続関係について前段素子の出力端子の電圧が後段素子の入力端子の定格電圧に適合するかどうかを判定する工程を備えたことにより、回路中のレベルシフタ挿入もれ個所の検出と警告を行う。これによって、レベルシフタを確実に挿入することができ、さらに、レベルシフタの自動挿入プログラムにより、人手の作業工数を削減すると共に完成度の高い回路図を効率的に作成する。
【選択図】図１

Description

本発明は２種類以上の電源電圧を有する論理回路を作成する方法に関するものである。

ＬＳＩの低消費電力化や高集積化の要求に応える手法のひとつとして、電源電圧を低くする手法が一般的に活用されている。しかしながら、他ＬＳＩ等との接続で異なる電圧の信号が必要になる場合があり、このときＬＳＩ内部の回路動作用電源と外部とのインターフェース回路用電源で異なる電源電圧を利用する。電源電圧が異なると、両者で定義される論理信号としての電圧も異なる。このため、正しく論理信号を伝播させるために前段素子の出力電圧を次段の素子の論理信号の電圧に変換する素子（以下レベルシフタと記す）を挿入している。大規模ＬＳＩの設計では、レベルシフタの挿入は例えば特許文献１にあるようなソフトウエアを用いて自動的に挿入する方法が一般的に用いられる。しかしながら、自動挿入処理後に回路の小規模変更が生じた場合、回路図エディタによりレベルシフタを含めて回路図を修正する手法もよく行われている。
特開平７−２４９０６７号公報

レベルシフタは論理シミュレータでは遅延時間が０または０に近い値のバッファとして扱われ、論理シミュレーションでレベルシフタが挿入されていてもいなくてもシミュレーション結果に与える影響は実質的に無視できる。このため、論理シミュレーションの結果ではレベルシフタが適切な場所にすべて配置されているかどうかは検証できず、結果としてレベルシフタの挿入忘れや誤ったタイプのレベルシフタの挿入による動作不良を引き起こす危険性を内在させていた。

また、ディジタル変復調器を代表とする多値論理を利用した論理回路では、多値論理素子と２値論理素子を接続する場合には電圧だけが異なる論理素子同士の接続に比べさらに複雑なレベルシフタの設計・挿入が求められる。

本発明は、前記従来の課題を解決するもので、論理回路内でレベルシフタの挿入もれ・誤挿入を防止する手段を提供することを目的とする。

前記従来の課題を解決するために、本発明の半導体回路の設計方法は、回路作成に用いる論理素子の電圧を登録したデータベースと、回路中で使用されている論理素子の入出力電圧をデータベースより決定し、回路中の異なる電圧の論理素子が接続されている接続関係を抽出するプログラムを有し、回路中のレベルシフタ挿入もれ個所の検出と警告を行う。本構成により、レベルシフタを確実に挿入することができる。さらに、レベルシフタの自動挿入プログラムにより、人手の作業工数を削減すると共に完成度の高い回路図をより効率的に作成することができる。

以上のように、本半導体回路の設計方法によれば、特に手作業による回路修正工程を有する多電源の論理回路の作成時に完成度の高い回路を効率的に作成することができる。

以下本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１における論理回路の作成方法の流れ図である。図２の回路を例に説明する。

はじめに、集積回路の回路情報より回路で使用されている素子とその入出力端子の接続関係を抽出する（工程１）。続いて、データベース２より、各素子の入出力各端子の信号レベルの電圧情報を抽出する（工程３）。電圧情報には、入力信号の電圧の定格値と出力信号の基準電圧が定義されている。これらは半導体素子を設計した時点で決定される因子である。ここでは図３のように定義されているとする。続いて、抽出した接続関係の１つを選び、（工程４）、その接続関係に登録されている出力端子の電圧が登録されているすべての入力端子の信号レベルの許容範囲に含まれるかどうかを判定する（工程５）。配線１１１では、素子２０１の出力Ｙと素子３０１の入力Ａが登録されている。データベース２の内容から、素子２０１の出力Ｙの”０”レベルの出力基準電圧は０Ｖであり、”１”レベルの基準電圧は５Ｖである。また、素子３０１の入力端子の定格電圧は”０”が−１Ｖから１．５Ｖ、”１”が３．５Ｖから６Ｖである。素子２０１の”０”、”１”いずれの出力レベルも素子３０１の入力レベルの定格範囲内であるので、この接続関係に関して特に何も行われない。これで接続関係１１１についての調査は終了となる。この時、他に未調査の接続関係が残っているので（工程７）、次の接続関係として接続関係１１２を選択する。

接続関係１１２には、素子２０２の出力端子Ｙと素子３０１の入力端子Ｂが登録されている。素子２０２の出力Ｙの”０”レベルは０Ｖ、”１”レベルは２．５Ｖである。素子３０１の入力端子Ｂは、前出素子３０１の端子Ａと同じ定格値である。これらを比較すると、”０”レベルは定格内だが出力の”１”レベルの電圧（２．５Ｖ）が入力の最低定格電圧（３．５Ｖ）に満たないことが検出される。これを受けて、レベルシフタの選択と挿入が行われる（工程６）。レベルシフタの選択は、一例として図４に示す入力、出力各レベルの基準値の組み合わせで一意に決まる表を探索し、決定する方式がある。ここでは、レベルシフタとしてＬＳＵＰが選択される。新たにレベルシフタ４０１を置き、接続関係１１２の素子３０１の入力端子Ｂへの接続情報をレベルシフタ４０１の入力Ａへの接続情報に置きかえ、新たな接続関係１１３とする。さらに、レベルシフタ４０１の出力Ｙと素子３０１の入力Ｂとの接続関係１１４を作成する。

以上の操作を回路中のすべての接続関係について実施する。これら一連の手順により、図５の回路図が自動的に作成される。

（実施の形態２）
図６は、本発明の実施の形態２における半導体回路の設計作成方法の流れ図である。図にある工程で図１と同じ内容のものには同一番号を付した。実施の形態１と同じく、図２を用いて説明する。

実施の形態１の場合と同様の流れをとり、接続関係１１１では何の処理も行われない。それに対し、接続関係１１２では”０”レベルは定格内だが出力の”１”レベルの電圧（２．５Ｖ）が入力の最低定格電圧（３．５Ｖ）に満たないことから、この接続関係は修正が必要な旨のメッセージが出力される（工程１１）。

本発明の実施の形態１における半導体回路の設計方法の流れ図本発明の実施の形態１および２における半導体回路の例を示す図各素子の入出力各端子の信号レベルの電圧情報を定義したデータベース２の例を示す図入出力の電圧の組み合わせとレベルシフタの対応表の例を示す図本発明の実施の形態１により作成された半導体回路図本発明の実施の形態２における半導体集積回路の設計方法の流れ図

符号の説明

２各素子の入出力各端子の信号レベルの電圧情報を定義したデータベース
２０１、２０２、３０１回路中に配置された半導体回路
１０１、１０２、１１１、１１２、１２１、１１３、１１４回路中の接続関係
４０１レベルシフタ

Claims

２種類以上の電源電圧を利用した半導体集積回路の設計方法であって、
前記半導体集積回路で使用する素子の入出力電圧特性を登録したデータベースと、
前記半導体集積回路で構成されている素子同士の接続関係を抽出する工程と、
すべての前記素子同士の接続関係について前段素子の出力端子の電圧が後段素子の入力端子の定格電圧に適合するかどうかを判定する工程を備えたことを特徴とする半導体集積回路の設計方法。
前記請求項１に加え、
指定された配線に論理信号レベル変換素子を挿入する工程と、
論理信号レベル変換素子とを備えたことを特徴とする半導体集積回路の設計方法。