JP2005202470A - 定電流回路 - Google Patents
定電流回路 Download PDFInfo
- Publication number
- JP2005202470A JP2005202470A JP2004005295A JP2004005295A JP2005202470A JP 2005202470 A JP2005202470 A JP 2005202470A JP 2004005295 A JP2004005295 A JP 2004005295A JP 2004005295 A JP2004005295 A JP 2004005295A JP 2005202470 A JP2005202470 A JP 2005202470A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- source
- drain
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 正負電源や高電圧電源を用いることができる定電流回路を提供すること。
【解決手段】 本発明では、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続し、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続した。
【選択図】 図１
【解決手段】 本発明では、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続し、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続した。
【選択図】 図１
Description
本発明は、定電流回路に関するものである。
従来より半導体集積回路においては、一定の電流を通電する定電流回路が内部回路として広く用いられていた。
この定電流回路11の代表的なものとしては、図４に示すように、カレントミラー接続した一対の第１及び第２のトランジスタTr11,Tr12からなる電流出力部12と、カレントミラー接続した一対の第３及び第４のトランジスタTr13,Tr14からなる電流折返し部13とをカスコード接続したカスコード接続型カレントミラー回路14を有する構成となっていた（たとえば、特許文献１参照）。
この定電流回路11の具体的な構成について説明すると、定電流回路11は、図４に示すように、電源端子VCCに電流源I11を接続するとともに、この電流源I11にＮチャンネルＭＯＳ構造の第１のトランジスタTr11のドレインを接続し、一方、電源端子VCCに抵抗R11を接続するとともに、この抵抗R11にＮチャンネルＭＯＳ構造の第２のトランジスタTr12のドレインを接続し、この第２のトランジスタTr12のゲートに第１のトランジスタTr11のゲートとドレインとを接続することによって第１のトランジスタTr11と第２のトランジスタTr12とをカレントミラー接続しており、これらの第１及び第２のトランジスタTr11,Tr12によって電流出力部12を構成していた。
また、定電流回路11は、図４に示すように、第１のトランジスタTr11のソースにＮチャンネルＭＯＳ構造の第３のトランジスタTr13のドレインをカスコード接続するとともに、この第３のトランジスタTr13のソースにグランド端子GNDを接続し、一方、第２のトランジスタTr12のソースにＮチャンネルＭＯＳ構造の第４のトランジスタTr14のドレインをカスコード接続するとともに、この第４のトランジスタTr14のソースにグランド端子GNDを接続し、この第４のトランジスタTr14のゲートに第３のトランジスタTr13のゲートとドレインとを接続することによって第３のトランジスタTr13と第４のトランジスタTr14とをカレントミラー接続しており、これらの第３及び第４のトランジスタTr13,Tr14によって電流折返し部13を構成していた。
なお、上記の定電流回路11は、全てのトランジスタTr11〜Tr14の特性が同一となるように半導体基板上に製造されていた。
そして、上記の定電流回路11では、電流折返し部13において、電流源I11で発生した基準電流i11をカレントミラー接続した第３及び第４のトランジスタTr13,Tr14で折返すことによって抵抗R11に流れる出力電流i'11を生成するとともに、電流出力部12において、第１のトランジスタTr11が基準電流i11を通電する一方、第２のトランジスタTr12が出力電流i'11を通電して、出力電流i'11を取出せるようにしていた。
特開２０００−２３６２２６号公報
ところが、上記した従来の定電流回路11にあっては、第２のトランジスタTr12のドレイン・ソース間電圧がドレイン・ソース降伏電圧の定格値を超えないようにするために、正負電源や高電圧電源を用いた回路構成とすることができなかった。
すなわち、上記の定電流回路11では、各トランジスタTr11〜Tr14のゲート・ソース間電圧をそれぞれVGS1,VGS2,VGS3,VGS4とすると、第１及び第２のトランジスタTr11,Tr12のゲート電位V11は、
V11＝VGS1＋VGS3
となり、これから、第２のトランジスタTr12のソース電位V12は、
V12＝V11−VGS2＝VGS1＋VGS3−VGS2
となる。
V11＝VGS1＋VGS3
となり、これから、第２のトランジスタTr12のソース電位V12は、
V12＝V11−VGS2＝VGS1＋VGS3−VGS2
となる。
ここで、全てのトランジスタTr11〜Tr14のゲート・ソース間電圧VGS1,VGS2,VGS3,VGS4が等しいとすると、
V12＝VGS1
となる。
V12＝VGS1
となる。
一方、電源電圧をVccとし、抵抗R11の抵抗値をr11とし、i11＝i'11とすると、第２のトランジスタTr12のドレイン電位V13は、
V13＝Vcc−r11・i11
となる。
V13＝Vcc−r11・i11
となる。
したがって、第２のトランジスタTr12のドレイン・ソース間電圧V14は、
V14＝V13−V12＝Vcc−r11・i11−VGS1
となる。
V14＝V13−V12＝Vcc−r11・i11−VGS1
となる。
ここで、電源電圧Vccを５(V)とし、全てのトランジスタTr11〜Tr14のゲート・ソース間電圧VGS1,VGS2,VGS3,VGS4を0.9(v)とすると、
V14＝4.1(v)−r11・i11
となる。
V14＝4.1(v)−r11・i11
となる。
そのため、抵抗R11の抵抗値r11が小さい場合には、第２のトランジスタTr12のドレイン・ソース間電圧V14がドレイン・ソース降伏電圧の定格値（約３(V)）を超えることになる。
そして、上記定電流回路11では、電源電圧Vccの値を高くすればするほど、第２のトランジスタTr12のドレイン・ソース間電圧V14がドレイン・ソース降伏電圧の定格値を超えるおそれが高くなる。
そこで、請求項１に係る本発明では、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続することにした。
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続することにした。
また、請求項３に係る本発明では、前記ゲート電圧調整手段は、前記第１及び第２のトランジスタのゲートに接続した可変電圧源によって前記ゲート電圧を調整するように構成し、前記ドレイン・ソース間電圧保持手段は、前記ゲート電圧に応じて前記基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって前記第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とから構成することにした。
そして、本発明では、以下に記載する効果を奏する。
すなわち、請求項１に係る本発明では、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続しているため、このゲート電圧調整手段を用いて第１及び第２のトランジスタのゲート電圧を調整することによって、第１及び第２のトランジスタのドレイン・ソース間電圧をドレイン・ソース降伏電圧の定格値よりも低く設定することができ、これにより、正負電源や高電圧電源を用いた定電流回路とすることができる。
また、請求項２に係る本発明では、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続しているため、このドレイン・ソース間電圧保持手段によって第３及び第４のトランジスタのドレイン・ソース間電圧が一定値に保持されるため、チャネル長変調の影響を受けることなく、精度良く出力電流を生成することができる。
また、請求項３に係る本発明では、前記ゲート電圧調整手段は、前記第１及び第２のトランジスタのゲートに接続した可変電圧源によって前記ゲート電圧を調整するように構成し、前記ドレイン・ソース間電圧保持手段は、前記ゲート電圧に応じて前記基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって前記第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とから構成することにしているため、ゲート電圧調整手段及びドレイン・ソース間電圧保持手段の回路構成を簡略化することができ、機能追加による定電流回路の回路規模の増大やコストの増大を抑制することができる。
本発明に係る定電流回路は、カレントミラー接続した一対の第１及び第２のトランジスタからなる電流出力部と、カレントミラー接続した一対の第３及び第４のトランジスタからなる電流折返し部とをカスコード接続したカスコード接続型カレントミラー回路を有するものである。
ここで、電流出力部は、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した構成としており、また、電流折返し部は、第１のトランジスタにカスコード接続した第３のトランジスタと第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した構成としている。
しかも、電流出力部には、第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続し、また、電流折返し部には、第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続している。
そのため、このゲート電圧調整手段を用いて第１及び第２のトランジスタのゲート電圧を調整することによって、第１及び第２のトランジスタのドレイン・ソース間電圧をドレイン・ソース降伏電圧の定格値よりも低く設定することができる。したがって、電位差の大きい正負電源や高電圧電源を用いた回路構成としても、第１及び第２のトランジスタのドレイン・ソース間電圧がドレイン・ソース降伏電圧の定格値を超えてしまうのを未然に防止することができるので、正負電源や高電圧電源を用いた定電流回路とすることができる。
また、ドレイン・ソース間電圧保持手段によって第３及び第４のトランジスタのドレイン・ソース間電圧が一定値に保持されているために、ドレイン・ソース間電圧の変動に応じてドレイン・ソース間電流が変動するといったチャネル長変調の影響を受けることがなくなり、基準電流に対応した出力電流を精度良く生成することができる。
特に、第１及び第２のトランジスタのゲートに接続した可変電圧源によってゲート電圧を調整するようにゲート電圧調整手段を構成し、ゲート電圧に応じて基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とからドレイン・ソース間電圧保持手段を構成するようにした場合には、ゲート電圧調整手段及びドレイン・ソース間電圧保持手段の回路構成を簡略化することができ、機能追加による定電流回路の回路規模の増大やコストの増大を抑制することができる。
以下に、本発明に係る定電流回路の具体的な構成について図面を参照しながら説明する。
本発明に係る定電流回路１は、図１に示すように、カレントミラー接続した一対の第１及び第２のトランジスタTr1,Tr2からなる電流出力部２と、カレントミラー接続した一対の第３及び第４のトランジスタTr3,Tr4からなる電流折返し部３とをカスコード接続したカスコード接続型カレントミラー回路４を有する構成となっている。
この定電流回路１は、図１に示すように、電源端子VCCに電流源I1を接続するとともに、この電流源I1にＮチャンネルＭＯＳ構造の第１のトランジスタTr1のドレインを接続し、一方、電源端子VCCに抵抗R1を接続するとともに、この抵抗R1にＮチャンネルＭＯＳ構造の第２のトランジスタTr2のドレインを接続し、この第２のトランジスタTr2のゲートに第１のトランジスタTr1のゲートとドレインとを接続することによって第１のトランジスタTr1と第２のトランジスタTr2とをカレントミラー接続しており、これらの第１及び第２のトランジスタTr1,Tr2によって電流出力部２を構成している。
また、定電流回路１は、図１に示すように、第１のトランジスタTr1のソースにＮチャンネルＭＯＳ構造の第３のトランジスタTr3のドレインをカスコード接続するとともに、この第３のトランジスタTr3のソースにグランド端子GNDを接続し、一方、第２のトランジスタTr2のソースにＮチャンネルＭＯＳ構造の第４のトランジスタTr4のドレインをカスコード接続するとともに、この第４のトランジスタTr4のソースにグランド端子GNDを接続し、この第４のトランジスタTr4のゲートに第３のトランジスタTr3のゲートとドレインとを接続することによって第３のトランジスタTr3と第４のトランジスタTr4とをカレントミラー接続しており、これらの第３及び第４のトランジスタTr3,Tr4によって電流折返し部３を構成している。
なお、定電流回路１を実際に半導体基板上に製造する際には、全てのトランジスタTr1〜Tr4の特性が同一となるように同一形状に製造している。
そして、定電流回路１では、電流折返し部３において、電流源I1で発生した基準電流i1をカレントミラー接続した第３及び第４のトランジスタTr3,Tr4で折返すことによって抵抗R1に流れる出力電流i'1を生成するとともに、電流出力部２において、第１のトランジスタTr1が基準電流i1を通電する一方、第２のトランジスタTr2が出力電流i'1を通電して、出力電流i'1を取出せるようにしている。
また、定電流回路１は、図１に示すように、電流出力部２に、第１及び第２のトランジスタTr1,Tr2のゲート電圧を調整するためのゲート電圧調整手段５を接続している。
さらに、定電流回路１は、図１に示すように、電流折返し部３に、第３及び第４のトランジスタTr3,Tr4のドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段６を接続している。
これらのゲート電圧調整手段５とドレイン・ソース間電圧保持手段６の具体的な回路構成の一例について以下に説明する。
ゲート電圧調整手段５は、図２に示すように、第１及び第２のトランジスタTr1,Tr2のゲートとグランド端子GNDとの間に可変電圧源VE1を接続した構成としている。
そして、ゲート電圧調整手段５は、可変電圧源VE1で発生する電圧を調整することによって第１及び第２のトランジスタTr1,Tr2のゲート電圧を調整できるようにしている。
また、ドレイン・ソース間電圧保持手段６は、図２に示すように、基準電流i1の一部（i3）を通電するＰチャンネル型ＭＯＳ構造の第５のトランジスタTr5と、この第５のトランジスタTr5に通電される電流i3によって第３及び第４のトランジスタTr3,Tr4のドレイン・ソース間電圧を決める抵抗R2とて構成している。
すなわち、ドレイン・ソース間電圧保持手段６は、可変電圧源VE1に第５のトランジスタTr5のゲートを接続するとともに、この第５のトランジスタTr5のソースに電流源I1と第１のトランジスタTr1のドレインとを接続し、さらには、第５のトランジスタTr5のドレインに第３及び第４のトランジスタTr3,Tr4のゲートを接続し、この第３及び第４のトランジスタTr3,Tr4のゲートとグランド端子GNDとの間に抵抗R2を接続している。
そして、ドレイン・ソース間電圧保持手段６は、可変電圧源VE1によって発生したゲート電圧に応じて基準電流i1の一部（i3）を第５のトランジスタTr5を介して抵抗R2に通電し、この抵抗R2での降下電圧（i3・r2）が第３及び第４のトランジスタTr3,Tr4のドレイン・ソース間電圧となるようにしている。
ここで、電流源I1で発生する基準電流i1は、第１のトランジスタTr1に流れ込む電流i2と第５のトランジスタTr5に流れ込む電流i3とに分流することになるが、抵抗R2の抵抗値r2を十分に大きい値にすることによって、i1とi2とをほぼ等しくすることができ、これにより、抵抗R1に流れる出力電流i'1を基準電流i1とほぼ等しくすることができる。
なお、上記説明では、正の電源端子VCCとグランド端子GNDとを用いた定電流回路１の構成について説明したが、本発明に係る定電流回路は、このような単一電源回路構成とした場合に限られず、図３に示すように、正の電源端子VCCと負の電源端子VEEとを用いた正負電源回路構成とすることもできる。この図３では、図２に示した定電流回路１と同一機能を有する素子には図２と同一の符号を付している。
１ 定電流回路
２ 電流出力部
３ 電流折返し部
４ カスコード接続型カレントミラー回路
５ ゲート電圧調整手段
６ ドレイン・ソース間電圧保持手段
Tr1〜Tr5 トランジスタ
R1,R2 抵抗
I1 電流源
VE1 可変電圧源
i1 基準電流
i'1 出力電流
２ 電流出力部
３ 電流折返し部
４ カスコード接続型カレントミラー回路
５ ゲート電圧調整手段
６ ドレイン・ソース間電圧保持手段
Tr1〜Tr5 トランジスタ
R1,R2 抵抗
I1 電流源
VE1 可変電圧源
i1 基準電流
i'1 出力電流
Claims (3)
- 基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、
前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続したことを特徴とする定電流回路。 - 前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続したことを特徴とする請求項１に記載の定電流回路。
- 前記ゲート電圧調整手段は、前記第１及び第２のトランジスタのゲートに接続した可変電圧源によって前記ゲート電圧を調整するように構成し、
前記ドレイン・ソース間電圧保持手段は、前記ゲート電圧に応じて前記基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって前記第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とから構成したことを特徴とする請求項２に記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004005295A JP4419573B2 (ja) | 2004-01-13 | 2004-01-13 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004005295A JP4419573B2 (ja) | 2004-01-13 | 2004-01-13 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005202470A true JP2005202470A (ja) | 2005-07-28 |
| JP4419573B2 JP4419573B2 (ja) | 2010-02-24 |
Family
ID=34819669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004005295A Expired - Fee Related JP4419573B2 (ja) | 2004-01-13 | 2004-01-13 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4419573B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100961091B1 (ko) | 2007-01-18 | 2010-06-07 | 가부시키가이샤 리코 | 정전류 회로 및 정전류 회로를 사용한 발광 다이오드 구동장치 |
-
2004
- 2004-01-13 JP JP2004005295A patent/JP4419573B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100961091B1 (ko) | 2007-01-18 | 2010-06-07 | 가부시키가이샤 리코 | 정전류 회로 및 정전류 회로를 사용한 발광 다이오드 구동장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4419573B2 (ja) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563371B2 (en) | Current bandgap voltage reference circuits and related methods | |
| US6791396B2 (en) | Stack element circuit | |
| US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
| US9766646B2 (en) | Constant current source circuit | |
| US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| KR101411812B1 (ko) | 전압 레귤레이터 | |
| US7872519B2 (en) | Voltage divider circuit | |
| JP2009193190A (ja) | 電源回路及びその過電流保護回路、並びに電子機器 | |
| JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
| JP4443205B2 (ja) | 電流駆動回路 | |
| JPH11202955A (ja) | 半導体素子の内部電圧発生回路 | |
| US10503197B2 (en) | Current generation circuit | |
| JP4477373B2 (ja) | 定電流回路 | |
| JP2006338434A (ja) | 基準電圧発生回路 | |
| JP2008152632A (ja) | 基準電圧発生回路 | |
| JP7177720B2 (ja) | 負荷電流検出回路 | |
| JP2000114891A (ja) | 電流源回路 | |
| JP2010003115A (ja) | 定電流回路 | |
| US20170017253A1 (en) | Temperature stable reference current | |
| JP2023036873A (ja) | 定電流回路 | |
| JP4419573B2 (ja) | 定電流回路 | |
| KR101952961B1 (ko) | 기준 전압 회로 | |
| KR20160106498A (ko) | 기준 전압 회로 | |
| JP2005044051A (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |