JP2005196636A - 半導体回路装置 - Google Patents

Abstract

【課題】 電流制御用半導体素子に過電流が流れた場合により迅速に温度保護用半導体素子を導通させることが可能となる半導体回路装置を提供する。
【解決手段】 半導体回路装置２６の温度保護部２５を、ＦＥＴ１に流れる電流を電流検出用抵抗２１により検出し、その電流検出用抵抗２１を含む電流経路内に、ＦＥＴ２２及び２４で構成されるカレントミラー回路の片側に組み込まれる直列ダイオード回路８を配置することで構成し、直列ダイオード回路８に対する通電電流量の変化に応じた端子電圧の変化により温度保護用ＦＥＴ１０のゲート電位を上昇させて、ＦＥＴ１０を導通させる。
【選択図】 図１

Description

本発明は、負荷に供給される電流を入力電圧に応じて制御する電流制御用半導体素子について温度保護を行なう機能を備えてなる半導体回路装置に関する。

図３は、特許文献１に開示されている半導体装置の構成を示すものである。ＮチャネルパワーＭＯＳによって構成されるＦＥＴ１は、負荷２に供給される電源３からの電力を制御する。そして、このＦＥＴ１を保護するため、同一の半導体基板に、過電流保護部４並びに温度保護部５が形成されている。尚、以下のＦＥＴは全てＮチャネルである。
過電流保護部４は、パワーＭＯＳＦＥＴ６を備えている。即ち、半導体装置の入力端子に入力される電圧Ｖinが、抵抗１１（Ｒ１）を介して定まるａ点の電位で、ＦＥＴ１及びＦＥＴ６を構成するパワーＭＯＳのゲートに共通に供給される。ＦＥＴ６のドレインは共通に負荷２に接続されており、ソースは抵抗１２（Ｒ２）を介して接地されている。また、ＦＥＴ６のゲートであるａ点にはＦＥＴ７のドレインが接続されており、ＦＥＴ７は抵抗Ｒ２の端子電圧となる点ｂの電位で制御される。

温度保護部５は、入力電圧Ｖinが抵抗１３（Ｒ３）を介して複数のポリシリコンダイオードの直列回路８に印加されるように構成されている。直列ダイオード回路８は温度検出素子を構成するもので、そのカソード側は抵抗１４（Ｒ４）を介して回路グランドに接続されている。そして、直列ダイオード回路８と抵抗１４との直列回路にはツェナーダイオード９が並列に接続されており、上記直列回路には定電圧が印加される。また、温度保護部５にはＦＥＴ１０が設けられている。ＦＥＴ１０は上記ａ点と回路グランドとの間に接続され、そのゲートは上記直列ダイオード回路８と抵抗１４との接続点ｃに接続されている。

上記のように構成される半導体装置において、ＦＥＴ１に大きな電流が流れる状態になると同時にＦＥＴ６にも大きな電流が流れ、抵抗１２に過大な電流が流れる。従って、点ｂの電位Ｖbが上昇してＦＥＴ７の閾値電位に達するとＦＥＴ７にも電流が流れ、上記点ａの電位Ｖaが低下する。電位Ｖaが低下するとＦＥＴ６のゲート電圧が低下するので、ＦＥＴ６の電流能力も低下する。従って、負荷２が短絡されたような場合でも、ＦＥＴ１に流れる電流は制限され、ＦＥＴ１や配線系は過大電流による損傷から保護されるようになっている。

また、ＦＥＴ１が発熱して半導体基板の温度が上昇すると、この温度上昇を直列ダイオード回路８が検出し、基板の温度が特定される温度以上に上昇すると点ｃの電位Ｖcが上昇する。電位ＶcがＦＥＴ１０の閾値電圧以上になるとＦＥＴ１０が導通するようになり、点ａの電位Ｖaが低下する。従って、ＦＥＴ１の動作は遮断され、ＦＥＴ１は熱破壊から保護されるようになっている。
特公平８−３４２２２号公報

即ち、特許文献１に開示されている技術は、直列ダイオード回路８を構成するダイオードが備えている順方向電圧ＶFの温度特性を利用しており、大電流が流れてＦＥＴ１が異常発熱すると、ダイオードの順方向電圧ＶFが低下することで電位Ｖcを上昇させ、ＦＥＴ１０をオンさせている。
しかしながら、ＦＥＴ１と直列ダイオード回路８との配置間距離が長くなると、直列ダイオード回路８側の温度が直ぐには上昇せず、ＦＥＴ１０がオンするまでに時間を要してしまう。即ち、回路装置が様々な機能を実現するために複雑に構成されるようになると、両者の配置を最短にすることが困難な状態になる。

本発明は上記事情に鑑みてなされたものであり、その目的は、電流制御用半導体素子に過電流が流れた場合により迅速に温度保護用半導体素子を導通させることが可能となる半導体回路装置を提供することにある。

請求項１記載の半導体回路装置によれば、電流制御用半導体素子の温度が過剰に上昇した場合に温度保護動作を行なう温度保護回路は、以下のように動作する。電流制御用半導体素子を介して流れる電流量が増加すると、そのグランド側端子に接続されている電流検出用抵抗素子に流れる電流量も増加する。すると、その電流検出用抵抗素子を含む電流経路内に配置されている温度検出素子の端子電圧が変化して、温度保護用半導体素子が、電流制御用半導体素子に与えられる入力電圧を変化させる。

即ち、電流検出用抵抗素子は電流制御用半導体素子を介して流れる電流を直接検出し、その電流変化が温度検出素子の端子電圧を変化させた結果、温度保護用半導体素子が動作する。従って、温度検出素子が、電流制御用半導体素子に流れる電流が増加した結果として当該素子の温度が上昇した状態を検出する場合よりも、温度保護用半導体素子を迅速に動作させることができるので、電流制御用半導体素子をより確実に保護することが可能となる。

請求項２記載の半導体回路装置によれば、電流制御用半導体素子を介して流れる電流が増加すると電流検出用抵抗素子の端子電圧が上昇し、第１半導体素子とカレントミラー対を構成する第２半導体素子のグランド側電位が上昇する。すると、第２半導体素子の導通制御端子の電位とグランド側電位との電位差が減少するので、第２半導体素子を介して流れる電流量が低下して、温度検出素子を構成する複数個の直列ダイオード回路に流れる電流量も低下する。

ダイオードの順方向電圧ＶFは、通電電流量が低下した場合には低下する傾向を示すので、直列ダイオード回路の端子電圧は減少する。その結果、温度保護用半導体素子の導通制御端子の電位が上昇して、温度保護用半導体素子が導通するようになる。即ち、温度保護用半導体素子の導通しきい値電位が見かけ上低下するような現象を示す。
この場合、カレントミラー回路の特性として、第２半導体素子のグランド側電位が上昇した場合、直列ダイオード回路における通電電流量は指数関数的(exponential)に比較的急激に減少するが、ダイオードの順方向電圧ＶFの低下は、通電電流量の減少に伴い対数関数的に比較的緩やかに減少する。従って、それらの特性の組み合わせにより、電流制御用半導体素子を介して流れる電流の増加に応じた直列ダイオード回路の端子電圧の低下は略線形となるので、温度保護用半導体素子を導通させる温度保護動作の調整を容易に行なうことが可能となる。

（第１実施例）
以下、本発明の第１実施例について図１を参照して説明する。尚、図３と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施例では、ＮチャネルＭＯＳＦＥＴであるＦＥＴ（電流制御用半導体素子）１のソースと回路グランドとの間に、例えばアルミニュウム配線によって構成される電流検出用抵抗（電流検出用抵抗素子）２１が挿入されている。そして、抵抗（第２抵抗素子）１４のグランド側には、ＮチャネルＦＥＴ（第２半導体素子）２２のドレインが接続されており、ＦＥＴ２２のソースは、ＦＥＴ１のソースに接続されている。尚、電流検出用抵抗２１の抵抗値は、例えば数１０ｍΩ程度が適当であり、斯様な低抵抗値の素子を形成するには、アルミニュウム配線のような金属配線が適している。

また、ツェナーダイオード９に対して並列に、抵抗（第１抵抗素子）２３とＦＥＴ（第１半導体素子）２４との直列回路が接続されている。そして、ＦＥＴ２２及び２４のゲートはＦＥＴ２４のドレインに共通に接続されており、これらはカレントミラー対を構成している。
以上において、直列ダイオード回路（温度検出素子）８、ＦＥＴ（温度保護用半導体素子）１０、抵抗１１，１３，１４，２３、電流検出用抵抗２１、ＦＥＴ２２及び２４は、温度保護部（温度保護回路）２５を構成している。そして、ＦＥＴ１、過電流保護部４、温度保護部２５が、半導体回路装置２６を構成している。その他の構成については図３と同様である。尚、直列ダイオード回路８の直列素子数は、入力電流Ｖinの電位と、ＦＥＴ１のゲートしきい値電圧に応じて適当な数となるように設定する。

次に、本実施例の作用について説明する。ＦＥＴ１を介して流れる電流が増加すると電流検出用抵抗２１の端子電圧が上昇し、ＦＥＴ２４とカレントミラー対を構成するＦＥＴ２２のグランド側電位が上昇する。すると、ＦＥＴ２２のゲート−ソース間電位差が減少するのでＦＥＴ２４を介して流れる電流量が低下し、直列ダイオード回路８に流れる電流量も低下する。

ダイオードの順方向電圧ＶFは、通電電流量が低下した場合には低下する傾向を示すため、直列ダイオード回路８の端子電圧は減少する。その結果、温度保護用ＦＥＴ１０のゲート（導通制御端子）電位が上昇して、ＦＥＴ１０が導通するようになる。即ち、ＦＥＴ１０の導通しきい値電位が見かけ上低下するような現象を示す。
この場合、ＦＥＴ２２及び２４で構成されるカレントミラー回路の特性として、ＦＥＴ２２のソース電位が上昇すると、直列ダイオード回路８における通電電流量は指数関数的(exponential)に比較的急激に減少する。例えば、ＦＥＴ２２のゲート−ソース間電位をＶT、絶対温度をＴ、ｑは電子の電荷、ｋはボルツマン定数、Ｉ0はＴ＝０における電流値とすると、ＦＥＴ２２を介して流れる電流Ｉは、
Ｉ＝Ｉ0（ｅｘｐ（ｑ・ＶT／（ｋ・Ｔ））−１） ・・・（１）
として表される。

一方、ダイオードの順方向電圧ＶFの低下は通電電流量の減少に伴い対数関数的に比較的緩やかに減少する。例えば、
ＶF＝ｋ・Ｔ／ｑ・ｌｎ（Ｉ／Ｉ0−１） ・・・（２）
として表される。従って、それらの特性の組み合わせにより、ＦＥＴ１を介して流れる電流の増加に応じた直列ダイオード回路８の端子電圧の低下は略線形となる。

尚、以上のような動作でＦＥＴ１０を導通させるケースは、ＦＥＴ１を流れる電流量が急激に上昇する所謂デッドショートに伴う温度上昇に対応して、ＦＥＴ１０を直ちに導通させる必要がある場合に有効である。一方、例えば、負荷の状態が変化することでＦＥＴ１に対する印加電圧は上昇するが、通電電流量は急激に上昇しないような状態が長く維持されると、ＦＥＴ１の温度は比較的緩慢に上昇する。斯様なケース（所謂レアショート）では、直列ダイオード回路８による直接的な温度検出によってＦＥＴ１０を導通させることが有効となる。

以上のように本実施例によれば、半導体回路装置２６の温度保護部２５を、ＦＥＴ１に流れる電流を電流検出用抵抗２１により検出して、その電流検出用抵抗２１を含む電流経路内に、ＦＥＴ２２及び２４で構成されるカレントミラー回路の片側に組み込まれる直列ダイオード回路８を配置することで構成した。そして、直列ダイオード回路８に対する通電電流量の変化に応じた端子電圧の変化により温度保護用ＦＥＴ１０のゲート電位を上昇させて、ＦＥＴ１０を導通させるようにした。

即ち、電流検出用抵抗２１が電流制御用ＦＥＴ１を介して流れる電流を直接検出し、その電流変化が直列ダイオード回路８の端子電圧を変化させることで温度保護用ＦＥＴ１０が動作する。従って、従来構成とは異なり、ＦＥＴ１に流れる電流が増加し、その電流増加に応じてＦＥＴ１の温度が上昇した状態を直列ダイオード回路８が検出する場合よりも、ＦＥＴ１０を迅速にオンさせることができるので、ＦＥＴ１をより確実に保護することが可能となる。
そして、直列ダイオード回路８をＦＥＴ２２及び２４で構成されるカレントミラー回路の片側に組み込んだことで、ＦＥＴ１を介して流れる電流の増加に応じた直列ダイオード回路８の端子電圧の低下特性が略線形となり、ＦＥＴ１０を導通させる温度保護動作の調整を容易に行なうことが可能となる。

（第２実施例）
図２は、本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２実施例は、第１実施例における直列ダイオード回路８を、ダイオード接続したトランジスタ２７によって直列ダイオード回路（温度検出素子）２８を構成し、ＦＥＴ２２及び２４に代えて、トランジスタ２７と同一特性のトランジスタ２９（第１半導体素子）及び３０（第２半導体素子）に置き換えて半導体回路装置３１を構成したものである。基本的な動作は第１実施例と全く同様であるが、第２実施例の構成において電圧設定を具体的に考察してみる。

温度保護用のＦＥＴ１０がオンする条件は、
ＶT(10)＜（ＶZ−ｎ・Ｖ2）＋Ｉｄ・Ｒｄ ・・・（３）
但し、ＶT(10)はＦＥＴ１０のゲートしきい値電圧、Ｖｚはツェナーダイオード９のツェナー電圧、Ｖ2はトランジスタ２９のＶBE、ＩｄはＦＥＴ１を介して電流検出用抵抗２１に流れる電流、Ｒdは電流検出用抵抗２１の抵抗値である。

ここで、トランジスタ２８のＶBE＝Ｖ1として、
Ｖ1＝Ｖ2＋Ｉｄ・Ｒｄ ・・・（４）
を（３）式に代入すると、
ＶT(10)＜ＶZ−ｎ・Ｖ1＋（ｎ−１）Ｉｄ・Ｒｄ ・・・（５）
（５）式の右辺第３項は、電流Ｉｄに比例する項である。従って、電流検出用抵抗２１の抵抗値Ｒｄの値が異なる場合でも、ｎの値を調整することで（即ち、予めトランジスタ２７を余分に構成しておき必要に応じて直列接続する）電圧の設定が容易である。

ここで、一例として、温度が１５０度に上昇した場合を想定する。この時のＶT(10)は１．３Ｖに定まる。また、ＶZ＝５Ｖ、Ｖ1＝０．５Ｖ、Ｉｄ＝１０Ａ、Ｒｄ＝０．０１ｍΩとし、ｎ＝９とすると、（５）式の右辺は
５−９×０．５＋８×１０×０．０１＝１．３（Ｖ） ・・・（６）
となってＶT(10)＝１．３Ｖに等しくなる。従って、これらがＦＥＴ１０をオンさせるための臨界条件となる。そして、Ｉｄ＝０Ａの場合、（５）式の右辺は０．５Ｖとなるので、ＦＥＴ１０はオフを維持する。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
半導体素子は、ＭＯＳＦＥＴに限ることなく、パワートランジスタやＩＧＢＴなどを用いても良い。
電流検出用抵抗素子は、アルミニュウム配線に限ることなく、銅配線などの金属配線を用いても良い。

また、ボンディングワイヤを電流検出用抵抗素子に利用しても良い。
過電流保護部４は、必要に応じて設ければ良い。
必ずしも抵抗１３及びツェナーダイオード９を用いて、定電圧源を構成する必要はない。

本発明の第１実施例であり、半導体回路装置の電気的構成を示す図 本発明の第２実施例を示す図１相当図 従来技術を示す図１相当図

符号の説明

図面中、１はＦＥＴ（電流制御用半導体素子）、８は直列ダイオード回路（温度検出素子）、１０はＦＥＴ（温度保護用半導体素子）、１４は抵抗（第２抵抗素子）、２１は（電流検出用抵抗素子）、２２はＦＥＴ（第２半導体素子）、２３は抵抗（第１抵抗素子）、２４はＦＥＴ（第１半導体素子）、２５は温度保護部（温度保護回路）、２６は半導体回路装置、２８は直列ダイオード回路（温度検出素子）、２９はトランジスタ（第１半導体素子）、３０はトランジスタ（第２半導体素子）、３１は半導体回路装置を示す。

Claims (2)

1. 負荷に供給される電流を入力電圧に応じて制御する電流制御用半導体素子と、
   この電流制御用半導体素子の温度変化を検出し、前記温度が過剰に上昇した場合は前記入力電圧を低下させ、前記電流制御用半導体素子を介して流れる電流量を低下させるように動作する温度保護回路とを備え、
   前記温度保護回路は、
   前記電流制御用半導体素子のグランド側端子と回路グランドとの間に接続される電流検出用抵抗素子と、
   前記入力電圧を与える電圧源と前記電流検出用抵抗素子とを含む電流経路内に配置され、検出される温度及び通電電流量に応じて端子電圧が変化する特性を備える温度検出素子と、
   この温度検出素子における端子電圧の変化を受けて、前記電流制御用半導体素子に与えられる入力電圧を変化させるように動作する温度保護用半導体素子とで構成されていることを特徴とする半導体回路装置。
2. 前記温度保護回路は、
   グランド側端子が前記電流制御用半導体素子のグランド側端子に接続される第１半導体素子と、
   前記温度検出素子を構成する複数個の直列ダイオード回路と、
   前記電圧源と前記第１半導体素子の電源側端子との間に接続される、前記直列ダイオード回路及び第１抵抗素子よりなる直列回路と、
   前記直列ダイオード回路のアノード側と回路グランドとの間に接続される、第２抵抗素子及び第２半導体素子よりなる直列回路とを備え、
   前記第１半導体素子と前記第２半導体素子とは、カレントミラー対を構成するように接続されており、
   前記温度保護用半導体素子は、前記電流制御用半導体素子の導通制御端子とグランドとの間に接続され、自身の導通制御端子が前記直列ダイオード回路のカソード側に接続されていることを特徴とする請求項１記載の半導体回路装置。
   
   

Images