JP2005191593A - 不揮発性記憶装置 - Google Patents

Abstract

【課題】ＭＯＮＯＳ型の不揮発性記憶装置において、書き込み時に電子が注入される位置と、消去時に正孔が注入される位置とを一致させること。
【解決手段】基板３０１の上方にＯＮＯ膜からなる第２のゲート絶縁層３０６を介して第１及び第２のコントロールゲート３０４，３０５が形成されている。第２のゲート絶縁層は、酸化シリコン層からなる第３層の一部が除去された構造をとる。これにより、書き込み時に電子が注入される位置と、消去時に正孔が注入される位置とを、第３層の段差部近傍に一致させることができる。
【選択図】 図１

Description

本発明は、不揮発性記憶装置に関する。特に、本発明は、ＭＯＮＯＳ型の不揮発性記憶装置に関する。

不揮発性記憶装置の一つのタイプとして、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型の記憶装置がある。

ＭＯＮＯＳ型の記憶装置の特徴は、チャネル領域とコントロールゲートとの間のゲート絶縁層は、酸化シリコン層−窒化シリコン層−酸化シリコン層からなり、その窒化シリコン層に電荷がトラップされるようになっていることである。

図６は、関連技術に係わるＭＯＮＯＳ型の不揮発性記憶装置を示す部分断面図である。

ＭＯＮＯＳ型のメモリセル１００では、半導体基板１０１内に、ソース領域１０１ａとドレイン領域１０１ｂとが、チャネル形成領域を挟んで、離間して形成されている。チャネル領域の上方には、ゲート絶縁層１０４を介してコントロールゲート（ＣＧ）１０３が形成されている。ゲート絶縁層１０４は、３層を有し、半導体基板１０１上に形成された酸化シリコン層である第１層１０４ａと、第１層１０４ａ上に形成された窒化シリコン層である第２層１０４ｂと、第２層１０４ｂ上に形成された酸化シリコン層である第３層１０４ｃとからなる。

ゲート絶縁層１０４は、第２層１０４ｂにトラップ準位を持つ構造である。

この記憶装置では、第１層１０４ａに飛び込んだ電子は、第２層１０４ｂのトラップ準位に捕獲される。一旦飛び込み、トラップ準位に捕らえられた電子は簡単にはトラップ準位から脱出することができず、そのまま安定することとなる。

この状態では、ゲート絶縁層１０４中に、具体的には第２層１０４ｂ中に電子、つまり負電荷が存在していることになるので、ゲート絶縁層１０４の閾値は初期状態に比べ上昇することになる。この閾値変動を検出することによって、データが書き込まれているか否かを判断し、記憶装置としての動作を実現する。

このＭＯＮＯＳ型の記憶装置を発展させた構造に、例えば、特開２００１−１０２４６６、特開２００１−１４８４３４、米国６，２５５，１６６Ｂ１に示されるような、スプリットゲート型と呼ばれる構造の不揮発性記憶装置がある。

図７は、関連技術に係わるスプリットゲート型の不揮発性記憶装置を示す図である。

図６の不揮発性記憶装置は、一つのメモリセルに、一ビットの情報を記憶するものであるが、図７に示すスプリットゲート型記憶装置は、一つのメモリセルに２ビットの情報を記憶するものである。

図７において、メモリセル２００では、ｐ型の半導体基板２０１内に、ソース領域あるいはドレイン領域となる第１の不純物領域（ｎ型）２０１ａと第２の不純物領域（ｎ型）２０１ｂとが、チャネル形成領域を挟んで、離間して形成されている。

スプリットゲート型のメモリセル２００は、半導体基板２０１の上方に第１のゲート絶縁層２０２を介してワードゲート（ＷＧ。以下、ＷＧと略すこともある）２０３が形成されている。そして、ＷＧ２０３の両側には、それぞれサイドウォール状の第１のコントロールゲート（ＬＣＧ。以下、ＬＣＧと略すこともある）２０４と、第２のコントロールゲート（ＲＣＧ。以下、ＲＣＧと略すこともある）２０５とが配置されている。ＬＣＧ２０４の底部と半導体基板２０１との間には第２のゲート絶縁層２０６ａが設けられている。ＬＣＧ２０４の側面とＷＧ２０３との間には第１のサイド絶縁層２０７ａが設けられている。同様に、ＲＣＧ２０５の底部と半導体基板２０１との間には第３のゲート絶縁層２０６ｂが設けられている。ＲＣＧ２０５の側面とＷＧ２０３との間には第２のサイド絶縁層２０７ｂが設けられている。

第２及び第３のゲート絶縁層２０６ａ，２０６ｂと第１及び第２のサイド絶縁層２０７ａ，２０７ｂとは、３層を有し、半導体基板２０１上に形成された酸化シリコン層である第１層と、第１層上に形成された窒化シリコン層である第２層と、第２層上に形成された酸化シリコン層である第３層からなる。

図７に示すスプリットゲート型の記憶装置は、図６の記憶装置に比べて、構造的には複雑であるが、左右対称の構造を持った２ビット記録可能な構造である。

まず、上述したスプリットゲート型の記憶装置における書き込み動作を説明する。

便宜上、メモリセル２００において、ＲＣＧ２０５側に書き込みを行うものとして説明する。

第２の不純物領域（ドレイン領域）２０１ｂ、ＷＧ２０３、ＬＣＧ２０４およびＲＣＧ２０５に所定の電圧を印加する。第１の不純物領域（ソース領域）２０１ａからドレイン領域２０１ｂに向かって走る電子のうち、Ｈｏｔになった電子、すなわち運動エネルギーが大きい電子は、ＲＣＧ２０５に印加された電圧により、第３のゲート絶縁層２０６ｂ中に飛び込む。こうして、データの書き込みが実現される。

次に、データの消去方法について説明する。

ドレイン領域２０１ｂと、ＲＣＧ２０５とに所定の電圧を印加することで、ドレイン領域２０１ｂのチャネル形成領域近傍ではトンネル効果によるホールが発生する。この正孔（ホール）がＨｏｔな正孔、すなわち高い運動エネルギーを獲得した状態の正孔となり、第３のゲート絶縁層２０６ｂ中に飛び込む。この時、第２層である窒化シリコン中のトラップ準位に電子がトラップされていた場合、再結合により電子−正孔が消滅することになる。つまり、電荷が消去され最初の状態に戻ることとなる。これは、ＢＢＨ（Ｂａｎｄ−ｔｏ−Ｂａｎｄ ｔｕｎｎｅｌｉｎｇ Ｈｏｌｅ）消去機構、すなわち、バンド間トンネル伝導による消去方法と言われている。
特開２００１−１０２４６６号公報 特開２００１−１４８４３４号公報 米国特許第６，２５５，１６６号明細書

電子−正孔が再結合して初期状態に戻るというのが上記説明の主旨であるが、電子−正孔が再結合するためには電子−正孔が空間的に同じ位置に注入される必要があることに注意されたい。窒化シリコン層は絶縁体であるため、キャリア（電子やホール）が窒化シリコン層の構造体中を移動して再結合することはできないからである。

図７に示すスプリットゲート型の記憶装置では、Ｈｏｔ電子による書き込みはＷＧ２０３近傍で生じる。

一方、ＢＢＨ消去機構による消去は、ドレイン端、すなわちドレイン領域２０１ｂの端部近傍で生じる。

つまり、図７に示すデバイス構造では窒化シリコン層のトラップ準位に捕らえられた電荷の総和を０にすることはできても、部分的には正負の電荷が残留することとなる。さらにこの電荷は互いに打ち消し合う電荷を供給されることがないので、書き込み及び消去のサイクルを繰り返す毎に増強されることとなる。

このように内部で不均一な電荷の残留が生じると、ＭＯＳトランジスタの相互コンダクタンスは著しく低下する。しかもそれが書き込み及び消去のサイクルを繰り返す毎に変化していくため、書き換え可能型メモリの構造上、大きな問題になっていた。

本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
前記ワードゲートの一方の側面に第１のサイド絶縁層を介して形成された第１のコントロールゲートと、
前記ワードゲートの他方の側面に第２のサイド絶縁層を介して形成された第２のコントロールゲートと、
前記基板と前記第１のコントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、
前記基板と前記第２のコントロールゲートとの間に形成された電荷蓄積領域を有する第３のゲート絶縁層と、を含む不揮発性記憶装置において、
前記基板と前記第１のコントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第１の不純物領域の近傍に比べ前記第１のサイド絶縁層の近傍が小さい。

また本発明の不揮発性記憶装置は、
前記基板と前記第２のコントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第２の不純物領域の近傍に比べ前記第２のサイド絶縁層の近傍が小さい。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
前記ワードゲートの一方の側面に第１のサイド絶縁層を介して形成された第１のコントロールゲートと、
前記ワードゲートの他方の側面に第２のサイド絶縁層を介して形成された第２のコントロールゲートと、
前記基板と前記第１のコントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、
前記基板と前記第２のコントロールゲートとの間に形成された電荷蓄積領域を有する第３のゲート絶縁層と、を含む不揮発性記憶装置において、
前記第２のゲート絶縁層の膜厚は、前記第１の不純物領域の近傍に比べ前記第１のサイド絶縁層の近傍が厚い。

また本発明の不揮発性記憶装置は、
前記第３のゲート絶縁層の膜厚は、前記第２の不純物領域の近傍に比べ前記第２のサイド絶縁層の近傍が厚い。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
前記ワードゲートの一方の側面に第１のサイド絶縁層を介して形成された第１のコントロールゲートと、
前記ワードゲートの他方の側面に第２のサイド絶縁層を介して形成された第２のコントロールゲートと、
前記基板と前記第１のコントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、
前記基板と前記第２のコントロールゲートとの間に形成された電荷蓄積領域を有する第３のゲート絶縁層と、を含む不揮発性記憶装置において、
前記第２のゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
前記第２のゲート絶縁層を構成する前記窒化シリコン層は、前記第１の不純物領域の近傍において前記第１のコントロールゲートと接触している。

また本発明の不揮発性記憶装置は、
前記第３のゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
前記第３のゲート絶縁層を構成する前記窒化シリコン層は、前記第２の不純物領域の近傍において前記第２のコントロールゲートと接触している。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
前記ワードゲートの一方の側面にサイド絶縁層を介して形成されたコントロールゲートと、
前記基板と前記コントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、を含む不揮発性記憶装置において、
前記基板と前記第コントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第２の不純物領域の近傍に比べ前記サイド絶縁層の近傍が小さい。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
前記ワードゲートの一方の側面にサイド絶縁層を介して形成されたコントロールゲートと、
前記基板と前記コントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、を含む不揮発性記憶装置において、
前記第２のゲート絶縁層の膜厚は、前記第２の不純物領域の近傍に比べ前記サイド絶縁層の近傍が厚い。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
前記ワードゲートの一方の側面にサイド絶縁層を介して形成されたコントロールゲートと、
前記基板と前記コントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、を含む不揮発性記憶装置において、
前記第２のゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
前記第２のゲート絶縁層を構成する前記窒化シリコン層は、前記第２の不純物領域の近傍において前記コントロールゲートと接触している。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方にゲート絶縁層を介して形成されたコントロールゲートと、を含む不揮発性記憶装置において、
前記基板と前記コントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第１及び第２の不純物領域の近傍に比べ前記第コントロールゲートのゲート長方向における中央領域が小さい。

また本発明の不揮発性記憶装置は、
基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
前記チャネル形成領域の上方にゲート絶縁層を介して形成されたコントロールゲートと、を含む不揮発性記憶装置において、
前記第ゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
前記ゲート絶縁層を構成する前記窒化シリコン層は、前記第１及び第２の不純物領域の近傍において前記コントロールゲートと接触している。

このような構成によれば、書き込み及び消去のサイクルに耐え得るＭＯＮＯＳ型の不揮発性記憶装置を提供することができる。

１．第１の実施の形態
図１は、第１の実施の形態に係る、一つのワードゲートについて２ビットの情報を記憶するスプリットゲート型記憶装置の部分断面図である。

図１において、メモリセル３００では、ｐ型の半導体基板３０１内に、ソース領域あるいはドレイン領域となる第１の不純物領域（ｎ型）３０１ａと第２の不純物領域（ｎ型）３０１ｂとが、チャネル形成領域を挟んで、離間して形成されている。

また、チャネル形成領域の上方に第１のゲート絶縁層３０２を介してワードゲート（ＷＧ。以下ＷＧと略すこともある）３０３が形成されている。そして、ワードゲート３０３の両側には、それぞれサイドウォール状の第１のコントロールゲート（ＬＣＧ。以下、ＬＣＧと略すこともある）３０４と、第２のコントロールゲート（ＲＣＧ。以下、ＲＣＧと略すこともある）３０５とが配置されている。ここでコントロールゲートがサイドウォール状であるとは、コントロールゲートの断面形状が、従来のＭＯＳトランジスタにおけるサイドウォール絶縁層の断面構造と同様であるという意味である。

ＬＣＧ３０４の底部と半導体基板３０１との間には第２のゲート絶縁層３０６ａが設けられている。ＬＣＧ３０４の側面とＷＧ３０３との間には第１のサイド絶縁層３０７ａが設けられている。同様に、ＲＣＧ３０５の底部と半導体基板３０１との間には第３のゲート絶縁層３０６ｂが設けられている。ＲＣＧ３０５の側面とＷＧ３０３との間には第２のサイド絶縁層３０７ｂが設けられている。

第２及び第３のゲート絶縁層３０６ａ，３０６ｂと第１及び第２のサイド絶縁層３０７ａ，３０７ｂとは、３層を有し、半導体基板３０１上に形成された酸化シリコン層である第１層と、第１層上に形成された窒化シリコン層である第２層と、第２層上に形成された酸化シリコン層である第３層とからなる。すなわち、第２及び第３のゲート絶縁層３０６ａ，３０６ｂと第１及び第２のサイド絶縁層３０７ａ，３０７ｂとは、ＯＮＯ膜である。

第２及び第３のゲート絶縁層３０６ａ，３０６ｂは、窒化シリコン層である第２層に電荷蓄積領域（トラップ準位）を持つ構造である。

尚、第１及び第２のサイド絶縁層３０７ａ，３０７ｂはワードゲートとコントロールゲートとの絶縁を果たせればよく、必ずしもＯＮＯ膜である必要は無い。例えば、単層の酸化シリコン層や、酸化シリコン層と窒化シリコン層との積層でも良い。

第３層の酸化シリコン層は、矢印ｇで示すゲート長方向において、第２層の窒化シリコン層よりも短く形成されている。詳細には、第２層は、ＷＧ３０３側ではその上部が第３層に覆われている。一方、第１及び第２の不純物領域３０１ａ，３０１ｂ側では第２層の上部は第３層に覆われることなく、ＬＣＧ３０４，ＬＣＧ３０５の底面と接触している。言い換えれば、第３層の一部を除去し、ＯＮＯ膜に段差部を設けたものである。

図２を用いてさらに詳細に説明する。図２は、ＯＮＯ膜のゲート長方向ｇにおける各層の長さの違いを説明するための拡大部分断面図である。

第１層３０６ｄと第２層３０６ｅとのゲート長方向ｇにおける長さは同一である（この長さをＬ２とする）。これに対し、第３層３０６ｆは、第１層３０６ｄ及び第２層３０６ｅよりも短い。（第３層３０６ｆの長さをＬ１とすると、Ｌ２＞Ｌ１となる）。また、第２の不純物領域３０１ｂの端部３０８と第３層３０６ｆの端部３０９とのゲート長方向ｇにおける長さはＬ３となる。

次に、上述した構造における書き込み、及び消去の動作を説明する。

まず、書き込み動作について説明する。ここではメモリセル３００のＲＣＧ３０５側に書き込みを行うものとして説明する。なお、この構造は左右対称であるため、ＬＣＧ３０４側の書き込みは、ＲＣＧ３０５に書き込む際に各構成に印加する電圧をそれぞれ左右逆にすることによって実現できる。

まず、ＬＣＧ３０４に十分高い電圧、例えば３Ｖ程度を印加する。さらにＷＧ３０３に、閾値よりも若干高い電圧、例えば閾値が０．５Ｖとして１Ｖ程度の電圧を印加する。第２の不純物領域３０１ｂには、電子を加速するに十分な電圧、例えば５Ｖを印加する。ＲＣＧ３０５には第２の不純物領域３０１ｂよりも高い電圧、例えば６Ｖを印加する。

この状態でこのデバイスに流れる電流は、ＷＧ３０３で制限される電流値、例えば１０μＡ程度の値に制御することができる。

このとき、ＲＣＧ３０５下方のチャネル形成領域に着目すると、第２の不純物領域３０１ｂ近傍に、極めて強い反転層、すなわち深い反転層が形成される。これは、第３層３０６ｆの一部がＲＣＧ３０５側で除去されているためである。この反転層の電子伝導度は極めて高いものとなっている。つまり、ＲＣＧ３０５下方のチャネル形成領域であって、第２の不純物領域３０１ｂの近傍は、ほぼ第２の不純物領域３０１ｂと等価な状態と考えることができる。

このため、Ｈｏｔ電子は、第３のゲート絶縁層３０６ｂの厚みが異なる領域に近いところで発生することになり、書き込みはこの位置で行われることになる。

ここで、第３層の端部３０９下方における半導体基板３０１とＲＣＧ３０５との間の半導体基板３０１の表面に対する垂直方向の電界に関して検討する。第３のゲート絶縁層３０６ｂが３層の絶縁層から構成されている部分（Ｌ１の部分）の電界をＥ１と定義する。また第３のゲート絶縁層３０６ｂが２層の絶縁層から構成されている部分（Ｌ３の部分）の電界をＥ２と定義する。Ｅ１とＥ２とを比べると、Ｅ２は、Ｅ１よりも大きい。これは、電界は電位差／距離であり、同じ電位差なら膜厚が薄い、すなわち距離が小さいところでは電界強度は増加するからである。すなわち、このデバイスにおいて、コントロールゲートと半導体基板との間の垂直方向の電界は、キャリアの進行方向に沿って異なる。

従って、キャリアであるＨｏｔ電子は、第３のゲート絶縁層３０６ｂの厚みが異なる領域に近いところで運動エネルギーが最大となって、ＲＣＧ３０５に引っ張られるように、キャリア保持部である第２層３０６ｅに引き込まれる。こうして、データの書き込みが実現される。

次に、消去動作について図３を参照しながら説明する。図３は電子のポテンシャルエネルギーを縦軸、実空間座標を横軸としたバンド図であり、第２の不純物領域３０１ｂの端部３０８近傍（ｐｎ接合部分）の状態を示している。

まず、第２の不純物領域３０１ｂに高い正の電圧、例えば５Ｖを印加し、ＲＣＧ３０５に負の電圧例えば−５Ｖを印加する。

その結果、ｎ型領域である第２の不純物領域３０１ｂにおいて、電子のポテンシャルエネルギーが小さくなる。（図３において、ｎ型領域の電子のポテンシャルエネルギーが矢印方向にシフトする）。ここで高濃度のｐｎ接合では、空乏層の厚みは数ｎｍと非常に小さいため、ｐ型価電子帯にある電子はｎ型伝導帯中へトンネル効果により移動することが可能となる。つまり、電子の移動に伴い、ｐ型領域である第２の不純物領域３０１ｂの端部３０８近傍には正孔が発生することになる。すなわち、端部３０８近傍にはホール蓄積層が形成されたことを意味する。

ここで、第３のゲート絶縁層が２層から構成されている領域（Ｌ３の部分）と、３層から構成されている領域（Ｌ１の部分）との電界に着目する。２層領域においては、ホール蓄積層が形成されているため、キャリアの伝導度は高い。従って横方向（ゲート長方向ｇ）の電界は相対的に小さい。またゲート絶縁層の膜厚が薄いために、垂直方向の電界は相対的に大きい。従って、端部３０８近傍で発生した正孔は、２層領域ではゲート絶縁層中に飛び込むことができない。

一方、３層領域では、横方向の電界は相対的に大きく、垂直方向の電界は相対的に小さい。従って、端部３０８近傍で発生した正孔は、２層領域と３層領域との境界部で大きなエネルギーを持つこととなり、第３のゲート酸化層３０６ｂ中に飛び込むことになる。すなわち、第３のゲート絶縁層３０６ｂの厚みが異なる領域に近いところで正孔の注入が行なわれ、消去はこの位置で行なわれることになる。

このようにして窒化シリコン層である第２層３０６ｅ内において、書き込み時に電子が注入される位置と消去時に正孔が注入される位置とを一致させることができる。それ故、書き込み／消去サイクルを繰り返しても劣化しない記憶装置を実現することができる。

ここで、第２及び第３のゲート絶縁層膜の各層について考察する。

第１層と第３層との酸化シリコン層はとも２５オングストローム以上の厚さが必要である。その理由は、直接的なトンネル効果が顕著となる２５オングストローム未満では、電荷が室温においてもゲート電極や半導体基板に逃げてしまい、記憶装置としての性能を保つことが困難となるからである。

第２層の窒化シリコン層であるが、界面におけるトラップ準位に電荷は蓄積されるので厚さは１原子分でも原理的には十分である。しかし、この上に形成される酸化シリコン層を形成する際に、８００℃近い酸化雰囲気を用いる場合、窒化シリコン層の厚さが２０オングストローム未満だと酸化種が窒化シリコン層を貫通し下側の酸化シリコン層を変質させてしまう。従って、その場合は、２０オングストローム以上の膜厚が必要である。

次に、第２及び第３のゲート絶縁層の総膜厚について検討する。

ゲート絶縁層には消去時に８Ｖ程度の電圧がかかることとなる。消去という短い時間にのみかかる電界なので１５ＭＶ／ｃｍ程度まで耐えうるものとして、ゲート絶縁層の膜厚の総和は最も薄いところでも６０オングストローム程度が必要である。

一方、ゲート絶縁層の最も厚い部分の膜厚が厚くなりすぎると、この部分での閾値が上がりすぎ消去時においても電流が流れなくなってしまう。従って、ゲート絶縁層の膜厚は、２５０オングストローム以下が好ましい。

２．変形例
変形例として、本実施の形態の記憶装置は、図４に示すような構造であってもよい。図４は、第１の実施の形態に係わる記憶装置の変形例を示す部分断面図である。

図４では、図１及び図２で説明した構成要素と同一の構成要素については同一の符号を付し、説明は省略し、異なる点のみを説明する。

本変形例が、上述した実施の形態と異なる点は、ＷＧの片側にのみコントロールゲートが形成されていることである。つまり、図１と比較すると、ＲＣＧ３０５のみが存在し、ＬＣＧが無い構造となる。図４の場合、左側にはサイドウォール絶縁層３０４が形成されている。また第１の不純物領域３０１ａの端部３１０は、その端部３１０の位置を半導体基板３０１上に投影した場合に、ワードゲート３０３の下方にまで延長した構造となる。

この構造の利点としては、片側にのみのコントロールゲートであるため、両側にある場合に比べて制御が単純になる事が挙げられる。

以上説明したように、本実施の形態によれば、書き込み／消去位置を予め決められた位置に一致させることが可能となり、書き込み／消去サイクルを繰り返しても劣化しない記憶装置を実現することができる。

３．第２の実施の形態
次に、第２の実施の形態に係る不揮発性記憶装置について説明する。

図５は、第２の実施の形態に係る不揮発性記憶装置の構造を示す部分断面図である。

図５において、メモリセル４００では、ｐ型の半導体基板４０１内に、ソース領域あるいはドレイン領域となる第１の不純物領域（ｎ型）４０１ａと第２の不純物領域（ｎ型）４０１ｂとが、チャネル形成領域を挟んで、離間して形成されている。

チャネル形成領域の上方に第１のゲート絶縁層４０２を介してワードゲート（ＷＧ）４０３が形成されている。

ゲート絶縁層４０２は、３層を有し、半導体基板４０１上に形成された酸化シリコン層である第１層と、第１層上に形成された窒化シリコン層である第２層と、第２層上に形成された酸化シリコン層である第３層からなる。

第３層の酸化シリコン層は、ゲート長方向ｇにおいて第２層４０２ｂの中央部分に位置するように設けられている。従って、ＯＮＯ構造のゲート絶縁層４０２において、第３層４０２ｃと第２層４０２ｂによって段差部が形成されている。

本実施の形態においても、第１の実施の形態と同様に、書き込み／消去位置をその段差部近傍に局在化させることが可能となり、書き込み／消去サイクルを繰り返しても劣化しない記憶素子が実現する。

尚、上記のデバイス構造では、段差部近傍の第２層４０２ｂにそれぞれデータをストアできるので、２ビットデータの記憶をすることができる。

以上、本発明の２つの実施の形態について述べたが、本発明はこれらに限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。

本発明の第１の実施形態を示す図である。 本発明の第１の実施形態を示す図である。 本発明の第１の実施形態の消去メカニズムを説明する図である。 本発明の第１の実施形態の変形例を示す図である。 本発明の第２の実施形態を示す図である。 公知の関連技術を示す図である。 公知の関連技術を示す図である。

符号の説明

３００・・・メモリセル、３０１・・・半導体基板、３０１ａ・・・第１の不純物領域、３０１ｂ・・・第２の不純物領域、３０２・・・第１のゲート絶縁層、３０３・・・ワードゲート、３０４・・・第１のコントロールゲート、３０５・・・第２のコントロールゲート、３０６・・・第２のゲート絶縁層、３０７・・・絶縁層

Claims (11)

1. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
   前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
   前記ワードゲートの一方の側面に第１のサイド絶縁層を介して形成された第１のコントロールゲートと、
   前記ワードゲートの他方の側面に第２のサイド絶縁層を介して形成された第２のコントロールゲートと、
   前記基板と前記第１のコントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、
   前記基板と前記第２のコントロールゲートとの間に形成された電荷蓄積領域を有する第３のゲート絶縁層と、を含む不揮発性記憶装置において、
   前記基板と前記第１のコントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第１の不純物領域の近傍に比べ前記第１のサイド絶縁層の近傍が小さい、不揮発性記憶装置。
2. 請求項１において、
   前記基板と前記第２のコントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第２の不純物領域の近傍に比べ前記第２のサイド絶縁層の近傍が小さい、不揮発性記憶装置。
3. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
   前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
   前記ワードゲートの一方の側面に第１のサイド絶縁層を介して形成された第１のコントロールゲートと、
   前記ワードゲートの他方の側面に第２のサイド絶縁層を介して形成された第２のコントロールゲートと、
   前記基板と前記第１のコントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、
   前記基板と前記第２のコントロールゲートとの間に形成された電荷蓄積領域を有する第３のゲート絶縁層と、を含む不揮発性記憶装置において、
   前記第２のゲート絶縁層の膜厚は、前記第１の不純物領域の近傍に比べ前記第１のサイド絶縁層の近傍が厚い、不揮発性記憶装置。
4. 請求項３において、
   前記第３のゲート絶縁層の膜厚は、前記第２の不純物領域の近傍に比べ前記第２のサイド絶縁層の近傍が厚い、不揮発性記憶装置。
5. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
   前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
   前記ワードゲートの一方の側面に第１のサイド絶縁層を介して形成された第１のコントロールゲートと、
   前記ワードゲートの他方の側面に第２のサイド絶縁層を介して形成された第２のコントロールゲートと、
   前記基板と前記第１のコントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、
   前記基板と前記第２のコントロールゲートとの間に形成された電荷蓄積領域を有する第３のゲート絶縁層と、を含む不揮発性記憶装置において、
   前記第２のゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
   前記第２のゲート絶縁層を構成する前記窒化シリコン層は、前記第１の不純物領域の近傍において前記第１のコントロールゲートと接触している、不揮発性記憶装置。
6. 請求項５において、
   前記第３のゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
   前記第３のゲート絶縁層を構成する前記窒化シリコン層は、前記第２の不純物領域の近傍において前記第２のコントロールゲートと接触している、不揮発性記憶装置。
7. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
   前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
   前記ワードゲートの一方の側面にサイド絶縁層を介して形成されたコントロールゲートと、
   前記基板と前記コントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、を含む不揮発性記憶装置において、
   前記基板と前記第コントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第２の不純物領域の近傍に比べ前記サイド絶縁層の近傍が小さい、不揮発性記憶装置。
8. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
   前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
   前記ワードゲートの一方の側面にサイド絶縁層を介して形成されたコントロールゲートと、
   前記基板と前記コントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、を含む不揮発性記憶装置において、
   前記第２のゲート絶縁層の膜厚は、前記第２の不純物領域の近傍に比べ前記サイド絶縁層の近傍が厚い、不揮発性記憶装置。
9. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
   前記チャネル形成領域の上方に第１のゲート絶縁層を介して形成されたワードゲートと、
   前記ワードゲートの一方の側面にサイド絶縁層を介して形成されたコントロールゲートと、
   前記基板と前記コントロールゲートとの間に形成された電荷蓄積領域を有する第２のゲート絶縁層と、を含む不揮発性記憶装置において、
   前記第２のゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
   前記第２のゲート絶縁層を構成する前記窒化シリコン層は、前記第２の不純物領域の近傍において前記コントロールゲートと接触している、不揮発性記憶装置。
10. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
    前記チャネル形成領域の上方にゲート絶縁層を介して形成されたコントロールゲートと、を含む不揮発性記憶装置において、
    前記基板と前記コントロールゲートとの間の該基板表面に対する垂直方向の電界は、前記第１及び第２の不純物領域の近傍に比べ前記第コントロールゲートのゲート長方向における中央領域が小さい、不揮発性記憶装置。
11. 基板内にチャネル形成領域を挟んで形成された第１及び第２の不純物領域と、
    前記チャネル形成領域の上方にゲート絶縁層を介して形成されたコントロールゲートと、を含む不揮発性記憶装置において、
    前記第ゲート絶縁層は、窒化シリコン層を挟んで上下に酸化シリコン層が配置された積層膜からなり、
    前記ゲート絶縁層を構成する前記窒化シリコン層は、前記第１及び第２の不純物領域の近傍において前記コントロールゲートと接触している、不揮発性記憶装置。
    

Images