JP2005191405A - Manufacturing method of chip type electronic component - Google Patents
Manufacturing method of chip type electronic component Download PDFInfo
- Publication number
- JP2005191405A JP2005191405A JP2003433127A JP2003433127A JP2005191405A JP 2005191405 A JP2005191405 A JP 2005191405A JP 2003433127 A JP2003433127 A JP 2003433127A JP 2003433127 A JP2003433127 A JP 2003433127A JP 2005191405 A JP2005191405 A JP 2005191405A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- tape
- adhesive layer
- sheet
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Dicing (AREA)
Abstract
Description
本発明はチップ形電子部品の製造方法に関するものであり、特に微小のチップ形電子部品の製造方法に関するものである。 The present invention relates to a method for manufacturing a chip-type electronic component, and more particularly to a method for manufacturing a minute chip-type electronic component.
以下、従来のチップ形電子部品の製造方法について、図面を参照しながら説明する。 Hereinafter, a conventional method for manufacturing a chip-type electronic component will be described with reference to the drawings.
図10(a)〜(d)は従来のチップ形電子部品の一つであるチップ抵抗器の製造工程図を示したもので、この図10(a)〜(d)に基づいて、その製造方法を以下に説明する。 10 (a) to 10 (d) show manufacturing process diagrams of a chip resistor which is one of the conventional chip-type electronic components. Based on FIGS. 10 (a) to 10 (d), the manufacturing is performed. The method will be described below.
まず、図10(a)に示すように、アルミナ等の絶縁基板1の上面に、複数の上面電極2と複数の抵抗体3を、規則的に整列された升目状に形成する。この場合、抵抗体3はその両端部を上面電極2と電気的に接続するようにする。
First, as shown in FIG. 10A, a plurality of
次に、図10(b)に示すように、上面電極2と抵抗体3からなる列と直交する方向に、上面電極2が切断されるように、絶縁基板1にダイシングによる切削溝4を形成する。この場合、切削溝4は絶縁基板1を完全に横断しないように形成して、絶縁基板1が分割されないようにする。
Next, as shown in FIG. 10B, a
次に、図10(c)の断面図に示すように、上面電極2と切削溝4の切削端面および絶縁基板1の裏面における切削溝4の近傍に、略コの字状の端面電極膜5をスパッタおよびめっき技術で形成する。
Next, as shown in the cross-sectional view of FIG. 10C, a substantially U-shaped end
最後に、図10(d)に示すように、ベースフィルム(図示せず)上に端面電極膜5を形成した絶縁基板1を貼り、そして上面電極2と抵抗体3からなる列と平行にダイシング溝6を形成して個片に分割することにより、従来のチップ抵抗器を製造していた。
Finally, as shown in FIG. 10 (d), an insulating substrate 1 on which an end
なお、上記ダイシング溝6を絶縁基板1に形成する時に、絶縁基板1を貼り付けるベースフィルム(図示せず)は、一般にポリオレフィンなどの樹脂製の基材の片面にアクリル系の粘着層を設けたUVテープを用いているもので、このUVテープは、紫外線光を当てると粘着力が急激に低下するものである。ダイシング溝6を形成する時は、個片状になった基板がUVテープから取れて飛散するのを防ぐために、UVテープには紫外線光を当てずに粘着力がある状態となるようにし、そしてダイシング溝6を形成して個片状になった基板をUVテープから取り外す場合は、UVテープに紫外線光を当てて粘着力を低下させることにより、個片状になった基板を剥離しやすくしていた。
In addition, when forming the said dicing groove |
また、ダイシング時に絶縁基板を保持する方法としては、上記した方法以外に、ワックスなどの液体系の接着剤でガラスなどに貼り付ける方法が知られているが、この場合は、接着剤を除去するための洗浄工程に多大なコストがかかり、また、完全な除去も困難であることから、UVテープを用いる場合に比べ、コスト、信頼性の面で不利であった。 Moreover, as a method for holding the insulating substrate at the time of dicing, in addition to the above-described method, a method of attaching to a glass or the like with a liquid adhesive such as wax is known. In this case, the adhesive is removed. Therefore, it is disadvantageous in terms of cost and reliability as compared with the case of using a UV tape, because it takes a great deal of cost for the cleaning process and it is difficult to completely remove it.
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
上記した従来のチップ形電子部品においては、UVテープにおけるアクリル系の柔らかい粘着層で絶縁基板1を保持し、この保持状態で絶縁基板1にダイシング溝6をダイシングにより形成するようにしているため、ダイシング時の応力によって絶縁基板1が変形しやすく、その結果、絶縁基板1の外形形状が安定しないという課題を有していた。この課題は、特に高精度の寸法精度を要求される微小の電子部品にとっては、歩留まりの悪化や設備稼働の低下による製造コストの上昇、実装率の低下などを招く要因となっていた。
In the conventional chip-type electronic component described above, the insulating substrate 1 is held by an acrylic soft adhesive layer in UV tape, and the
本発明は上記従来の課題を解決するもので、ダイシング時の応力による基板の変形を抑えることができ、形状安定性において優れているチップ形電子部品の製造方法を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide a method for manufacturing a chip-type electronic component that can suppress deformation of a substrate due to stress during dicing and is excellent in shape stability. It is.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、機能素子を設けたシート状または短冊状の基板を、粘着層を有するUVテープに貼った後、前記UVテープに紫外線光を照射して粘着層を硬化させ、その後、前記基板をダイシング工法によって切断する工程を備えたもので、この製造方法によれば、基板をダイシング工法によって切断する際には、UVテープの粘着層が硬化した状態となっているため、ダイシング時の応力による基板の変形を抑えることができ、その結果、形状安定性において優れているチップ形電子部品を製造することができるという作用効果を有するものである。 In the invention according to claim 1 of the present invention, a sheet-like or strip-like substrate provided with a functional element is attached to a UV tape having an adhesive layer, and then the UV tape is irradiated with ultraviolet light to form an adhesive layer. It is provided with a step of curing and then cutting the substrate by a dicing method. According to this manufacturing method, when the substrate is cut by the dicing method, the adhesive layer of the UV tape is in a cured state. Therefore, the deformation of the substrate due to stress during dicing can be suppressed, and as a result, a chip-type electronic component having excellent shape stability can be produced.
本発明の請求項2に記載の発明は、特に、基板として、表面粗さの算術平均高さが0.05μm〜1.00μmの範囲にあるものを用いたもので、この製造方法によれば、基板の表面における微小の凹凸にUVテープの粘着層が食い込んだ状態で粘着層が硬化されるため、紫外線光による粘着層の硬化時も特に横押し方向の固着力を保つことができ、その結果、ダイシング時にチップ形電子部品がUVテープから飛散してしまうということはなくなるため、歩留まり良くチップ形電子部品を製造することができるという作用効果を有するものである。
The invention according to
本発明の請求項3に記載の発明は、特に、UVテープの粘着層の厚みを0.01mm〜0.05mmの範囲に設定したもので、この製造方法によれば、基板に局部的な突起や凹みがある場合でも、UVテープの粘着層が変形して基板に密着するため、ダイシング時にチップ形電子部品がUVテープから飛散してしまうということはなく、その結果、チップ形電子部品の飛散による歩留まり低下を防止できるとともに、ダイシング時の基板の変形も抑制することができるという作用効果を有するものである。 According to the third aspect of the present invention, the thickness of the adhesive layer of the UV tape is set in the range of 0.01 mm to 0.05 mm. According to this manufacturing method, local protrusions are formed on the substrate. Even if there is a dent, the adhesive layer of the UV tape is deformed and adheres to the substrate, so that the chip-type electronic component does not scatter from the UV tape during dicing, and as a result, the chip-type electronic component scatters. Thus, it is possible to prevent a decrease in yield due to the above, and to suppress the deformation of the substrate during dicing.
本発明の請求項4に記載の発明は、特に、UVテープの粘着層の厚さを0.02mm〜0.03mmの範囲に設定したもので、この製造方法によれば、基板に局部的な突起や凹みがある場合でも、UVテープの粘着層がさらに変形しやすくなって、確実に基板に密着するため、ダイシング時にチップ形電子部品がUVテープから飛散してしまうということはなく、その結果、チップ形電子部品の飛散による歩留まり低下も確実に防止できるとともに、ダイシング時の基板の変形も抑制することができるという作用効果を有するものである。
In the invention according to
以上のように本発明のチップ形電子部品の製造方法は、機能素子を設けたシート状または短冊状の基板を、粘着層を有するUVテープに貼った後、前記UVテープに紫外線光を照射して粘着層を硬化させ、その後、前記基板をダイシング工法によって切断する工程を備えているため、基板をダイシング工法によって切断する際には、UVテープの粘着層は硬化した状態となっており、これにより、ダイシング時の応力による基板の変形を抑えることができるため、形状安定性において優れているチップ形電子部品を製造することができるという優れた効果を奏するものである。 As described above, in the method for manufacturing a chip-type electronic component according to the present invention, after a sheet-like or strip-like substrate provided with a functional element is attached to a UV tape having an adhesive layer, the UV tape is irradiated with ultraviolet light. The adhesive layer is cured, and then the substrate is cut by the dicing method. Therefore, when the substrate is cut by the dicing method, the adhesive layer of the UV tape is in a cured state. Thus, since the deformation of the substrate due to the stress during dicing can be suppressed, a chip-type electronic component having excellent shape stability can be produced.
以下、本発明の一実施の形態におけるチップ形電子部品の製造方法について、図面を参照しながら説明する。 Hereinafter, a method for manufacturing a chip-type electronic component according to an embodiment of the present invention will be described with reference to the drawings.
図1(a)〜(d)、図2(a)〜(d)および図3(a)〜(f)は本発明の一実施の形態におけるチップ形電子部品の一例であるチップ抵抗器の製造方法を示す製造工程図である。 FIGS. 1A to 1D, 2A to 2D, and 3A to 3F show a chip resistor as an example of a chip-type electronic component in an embodiment of the present invention. It is a manufacturing process figure which shows a manufacturing method.
以下、本発明の一実施の形態におけるチップ抵抗器の製造方法について、図1(a)〜(c)、図2(a)〜(d)および図3(a)〜(f)を参照しながら説明する。 Hereinafter, with reference to FIGS. 1A to 1C, FIGS. 2A to 2D, and FIGS. 3A to 3F, a chip resistor manufacturing method according to an embodiment of the present invention will be described. While explaining.
まず、図1(a)に示すように、JIS(日本工業規格)で定義されている表面粗さの算術平均高さが0.05μm〜1.00μmの範囲にある焼成済みのアルミナ等の磁器からなる絶縁性を有するシート状の基板11を用意する。そしてこのシート状の基板11の上面に、金を含有した金レジネートペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数の上面電極12を升目状に並べて形成する。なお、シート状の基板11の周辺部には、上面電極12を形成しない領域を設けておく。
First, as shown in FIG. 1 (a), a ceramic such as baked alumina having an arithmetic average height of surface roughness defined by JIS (Japanese Industrial Standard) in the range of 0.05 μm to 1.00 μm. An insulative sheet-
次に、図1(b)に示すように、複数の上面電極12に一部が重なるように、すなわち複数の上面電極12と電気的に接続されるように、スクリーン印刷工法により酸化ルテニウム系の複数の抵抗体13を前記シート状の基板11の上面に形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、抵抗体13を安定な膜とする。この抵抗体13の形成により、抵抗体13と上面電極12は一列につながって形成されるもので、この列を多数、平行に並んで形成する。また、この抵抗体13を形成する際に同時に、抵抗体13と同じ材料を用いて位置合わせマーク14を形成する。
Next, as shown in FIG. 1B, a ruthenium oxide-based material is screen-printed so as to partially overlap the plurality of
次に、図1(c)に示すように、抵抗体13を覆うようにスクリーン印刷工法によりプリコートガラス(図示せず)を形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラス(図示せず)を安定な膜とした後、複数の上面電極12間の抵抗体13の抵抗値を一定の値に調整するために、レーザトリミング工法によりプリコートガラス(図示せず)の上から抵抗体13にトリミングを行って、トリミング溝15を形成する。
Next, as shown in FIG.1 (c), precoat glass (not shown) is formed by the screen-printing method so that the
次に、図1(d)に示すように、複数の抵抗体13を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜16を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、保護膜16を安定な膜とする。
Next, as shown in FIG. 1D, a
次に、図2(a)の断面図に示すように、シート状の基板11を上面電極12を形成した面を上にして基材17a上にアクリル系の粘着層17bを有するUVテープ17に貼り付け、そして位置合わせマーク14を基準にして、高速回転するブレード18によるダイシング工法により、抵抗体13と上面電極12からなる列と直交する方向に、上面電極9が切断されるようにシート状の基板11に第1のスリット溝19を形成する。なお、この第1のスリット溝19は、シート状の基板11の周辺部を残して形成し、かつその溝幅はシート状の基板11の厚みの0.5〜2.0倍程度にする。
Next, as shown in the cross-sectional view of FIG. 2A, a sheet-
次に、図2(b)の断面図に示すように、UVテープ17の基材17a側の面から紫外線光を当てることにより、粘着層17bを硬化させる。この時、粘着層17bの硬化を促進させるため、粘着層17b側の面は、窒素雰囲気状態にしておく。
Next, as shown in the cross-sectional view of FIG. 2B, the
次に、図2(c)に示すように、シート状の基板11をUVテープ17から引き剥がす。
Next, as shown in FIG. 2C, the sheet-
次に、図2(d)の断面図に示すように、メタルマスク20によってシート状の基板11の裏面側の第1のスリット溝19間の中央部をマスクした状態で、シート状の基板11の裏面側から薄膜形成技術であるスパッタを行うことにより、シート状の基板11の裏面の一部と第1のスリット溝19の壁面に第1のスパッタ膜21を形成する。この第1のスパッタ膜21は、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。なお、第1のスリット溝19の壁面に位置する第1のスパッタ膜21は端面電極22を構成するものであるが、その膜厚は、シート状の基板11の上面に近いほど薄くなり、また、第1のスリット溝19の溝幅がシート状の基板11の厚みに比べて小さいほど薄くなるものである。
Next, as shown in the cross-sectional view of FIG. 2D, the sheet-
次に、図3(a)の断面図に示すように、メタルマスク23によってシート状の基板11の上面側の第1のスリット溝19間の中央部をマスクした状態で、シート状基板11の上面側から薄膜形成技術であるスパッタを行うことにより、シート状の基板11の上面の一部と第1のスリット溝19の壁面に第2のスパッタ膜24を形成する。この第2のスパッタ膜24も、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。なお、第1のスリット溝19の端面に位置する第2のスパッタ膜24は、前記第1のスパッタ膜21における端面電極22を構成する部分に電気的に接続されるものである。また、前記第2のスパッタ膜24は、上面電極12の露出部分と、保護膜16の一部を覆うように形成される。
Next, as shown in the cross-sectional view of FIG. 3A, in the state where the central portion between the
なお、前記図2(d)に示す第1のスパッタ膜21と、図3(a)に示す第2のスパッタ膜24を形成する順番は、本発明の一実施の形態の順番に限定されるものではなく、逆の順番、すなわち、図3(a)に示す第2のスパッタ膜24を先に形成し、その後、図2(d)に示す第1のスパッタ膜21を形成するようにしても、特に問題が生じることはないものである。また、第1のスパッタ膜21と第2のスパッタ膜24は、いずれもクロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造としているが、これらは、例えば、ニッケルクロム合金の1層構造で形成してもよいものである。
The order of forming the first sputtered
次に、図3(b)の断面図に示すように、0.14mmの厚みを有する透明な基材17a上に0.03mmの厚みを有するアクリル系の粘着層17bを備えたUVテープ17に、シート状の基板11を上面電極12が形成された面を上にして貼り付け、そしてUVテープ17の基材17a側の面から紫外線光を当てることにより、粘着層17bを硬化させる。この時、粘着層17bの硬化を促進させるため、粘着層17b側の面は、窒素雰囲気状態にしておく。
Next, as shown in the cross-sectional view of FIG. 3B, a
次に、図3(c)の断面図に示すように、位置合わせマーク14を基準にして、高速回転するブレード25によるダイシング工法により、抵抗体13と上面電極12からなる列と平行な方向に、抵抗体13を切断しないようにしながら、シート状の基板11に第2のスリット溝26を形成する。この第2のスリット溝26が形成されると、図3(d)に示すように、個片化された複数の基板11aに分離される。
Next, as shown in the cross-sectional view of FIG. 3C, a dicing method using a
次に、図3(d)に示すUVテープ17から、第1のスリット溝19と第2のスリット溝26の形成により切断されて個片化された複数の基板11aを剥離して、図3(e)に示すような個片化されたチップ抵抗器本体11bを得る。
Next, from the
最後に、図3(f)に示すように、チップ抵抗器本体11bにおける第1のスパッタ膜21の表面と端面電極22の表面および第2のスパッタ膜24の表面に、ニッケルめっき層と、はんだめっき層またはスズめっき層からなるめっき層27を形成して、チップ抵抗器を製造する。
Finally, as shown in FIG. 3F, a nickel plating layer and a solder are formed on the surface of the first sputtered
図4は、シート状の基板11とUVテープ17の粘着層17bとの密着状態を示す断面図である。本発明の一実施の形態においては、シート状の基板11として、表面粗さの算術平均高さが0.05μm〜1.00μmの範囲にあるものを用いているため、粘着層17bはシート状の基板11の表面の凹凸に確実に食い込むことになり、そしてこの状態で、紫外線光による粘着層17bの硬化が行われるため、この硬化後も、粘着層17bはシート状の基板11の表面における凹凸へのアンカー効果により、特に横押し方向に対する固着力を保つことができ、その結果、粘着層17bの硬化後にダイシングを行っても、このダイシング時に個片化された基板11aがUVテープ17から飛散してしまうということはなくなるものである。一方、UVテープ17の粘着層17bは紫外線光による硬化により粘着力が低下しているため、個片化された基板11aをUVテープ17から引き剥がす場合は、UVテープ17に対して垂直方向の力を加えることにより、個片化された基板11aをUVテープ17から容易に引き剥がすことができるものである。
FIG. 4 is a cross-sectional view showing a close contact state between the sheet-
例えば、ガラス基板やシリコンウエハのような表面平滑性に優れた基板をUVテープに貼り、紫外線光によるUVテープの粘着層の硬化後にダイシングを行った場合、UVテープと基板間のアンカー効果はほとんど働かないため、ダイシング時の応力で基板は飛散してしまうものであり、したがって、基板の表面粗さは非常に重要である。 For example, when a substrate with excellent surface smoothness such as a glass substrate or a silicon wafer is attached to UV tape and dicing is performed after the adhesive layer of UV tape is cured by ultraviolet light, the anchor effect between the UV tape and the substrate is almost Since it does not work, the substrate is scattered by the stress during dicing, and therefore the surface roughness of the substrate is very important.
また、UVテープ17の粘着層17bを硬化しなかった場合、図5に示すように、シート状の基板11は、ダイシングを行うブレード25から受ける応力によって、UVテープ17の粘着層17bに沈み込み、また切断箇所が横に逃げた状態でダイシングされてしまうもので、このようなダイシングが行われた場合、図6に示すように、個片化された基板11aは、裏面側が大きくなった台形形状になってしまい、バリも発生しやすくなる。この現象は、UVテープ17との密着面積が小さい微小のチップ形電子部品において、特に発生しやすい。
When the
微小のチップ形電子部品は、狭隣接実装性を行うために高精度の寸法精度が要求されており、例えば長さ0.4mm、幅0.2mmのサイズに対して0.02mmの公差が要求されている。しかしながら、厚さ0.1mmのアルミナからなるシート状の基板11をUVテープ17の粘着層17bを硬化しない状態でダイシングすると、個片化された基板11aは上面側が裏面側よりも0.5mm以上小さな台形状になるため、寸法精度が非常に悪く、実装時に吸着不良を引き起こしやすくなる。一方、UVテープ17の粘着層17bを硬化した状態でシート状の基板11のダイシングを行えば、図7に示すように、個片化された基板11aは上面側と裏面側の寸法差が0.01mm程度になって、長方形に近い断面で切断することができるため、高精度の寸法精度と良好な実装性を実現することができる。
Small chip-type electronic components are required to have high dimensional accuracy in order to achieve narrow adjacent mounting. For example, a tolerance of 0.02 mm is required for a size of 0.4 mm in length and 0.2 mm in width. Has been. However, when the sheet-
また、アルミナからなるシート状の基板11は、表面粗さとは別に、その表面に0.01mm〜0.05mm程度の高さの局部的な突起や凹みを有しているが、その突起や凹みを吸収してUVテープ17の粘着層17bとシート状の基板11を密着させるためには、粘着層17bの厚みは突起や凹みの高さよりも厚くする必要がある。図8,図9は、突起28を有するシート状の基板11をUVテープ17の粘着層17bにそれぞれ貼った状態を示す断面図で、図8は突起28の高さよりも粘着層17bの厚みが薄い場合を示し、一方、図9は突起28の高さよりも粘着層17bの厚みが厚い場合を示している。図8に示すように、突起28の高さよりも粘着層17bの厚みが薄い場合、突起28の周辺部ではシート状の基板11が粘着層17bから離れているため、ダイシングで切断すると、個片化された基板11aが飛散してしまう。一方、図9に示すように、粘着層17bの厚みを突起28の高さよりも厚くしておけば、ダイシングで切断した場合における個片化された基板11aの飛散を抑制することができる。
Further, the sheet-
上記したようなことから、UVテープ17の粘着層17bの厚みは最低でも0.01mm以上、望ましくは0.02mm以上必要である。しかしながら、粘着層17bの厚みが厚くなり過ぎると、粘着層17bを紫外線光で硬化した後にダイシングしたとしても、個片化された基板11aの変形やバリが大きくなりやすいものである。したがって、粘着層17bの厚みは、シート状の基板11との密着性に問題がない程度に薄い方がよいものであって、その厚みが0.05mm以上はあまり好ましくない。理想的には、表面の突起や凹みの高さが0.02mm以下のシート状の基板11を、粘着層17bの厚みが0.02mm〜0.03mmであるUVテープ17に貼ることが、形状と歩留まりの両立という観点から望ましい。
As described above, the thickness of the
なお、上記本発明の一実施の形態においては、機能素子として抵抗体を有するチップ抵抗器に適用したものについて説明したが、抵抗体以外の機能素子、例えばコイルやコンデンサなどを有するチップ形電子部品にも適用できるもので、この場合も上記本発明の一実施の形態と同様の作用効果が得られるものである。 In the above-described embodiment of the present invention, the description has been given of the case where the functional element is applied to a chip resistor having a resistor. However, a chip-type electronic component having a functional element other than the resistor, for example, a coil or a capacitor. In this case, the same effect as that of the embodiment of the present invention can be obtained.
また、上記本発明の一実施の形態においては、シート状の基板11をダイシング工法によって切断する場合に適用したものについて説明したが、短冊状の基板をダイシング工法によって切断する場合にも本発明は適用できるものである。
In the above-described embodiment of the present invention, the case where the sheet-
そしてまた、上記本発明の一実施の形態においては、第1のスパッタ膜21と第2のスパッタ膜24とで端面電極22を形成しているが、導電性樹脂等を塗布する方法で端面電極を形成してもよいものである。
In the embodiment of the present invention, the
さらに、上記本発明の一実施の形態においては、上面電極12が形成された面を上にしてシート状の基板11を粘着層17bを備えたUVテープ17に貼った場合について説明したが、逆向きに貼っても、上記本発明の一実施の形態と同様の効果が得られるものである。
Furthermore, in the above-described embodiment of the present invention, the case where the sheet-
さらにまた、上記本発明の一実施の形態においては、第1のスリット溝19を形成した後に粘着層17bの硬化を行った場合について説明したが、粘着層17bの硬化後に第1のスリット溝19を形成してもよく、この場合も、上記本発明の一実施の形態と同様の効果が得られるものである。しかしながら、粘着層17bを硬化した状態でダイシングを行った場合、ダイシングを行うブレードの摩耗が促進されるため、ダイシング時の接触面積が比較的大きな第1のスリット溝19の形成には必ずしも用いる必要はない。
Furthermore, in the embodiment of the present invention, the case where the
以上のように本発明のチップ形電子部品は、ダイシング時の応力による基板の変形を抑えることができるもので、形状安定性に優れているため、特に微小のチップ形電子部品に適用することにより有用となるものである。 As described above, the chip-type electronic component of the present invention can suppress the deformation of the substrate due to stress during dicing and has excellent shape stability. It will be useful.
11 シート状の基板
13 抵抗体(機能素子)
17 UVテープ
17b 粘着層
18 ブレード
19 第1のスリット溝
25 ブレード
26 第2のスリット溝
11 Sheet-
17
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433127A JP4635436B2 (en) | 2003-12-26 | 2003-12-26 | Manufacturing method of chip-type electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433127A JP4635436B2 (en) | 2003-12-26 | 2003-12-26 | Manufacturing method of chip-type electronic component |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005191405A true JP2005191405A (en) | 2005-07-14 |
JP2005191405A5 JP2005191405A5 (en) | 2007-02-15 |
JP4635436B2 JP4635436B2 (en) | 2011-02-23 |
Family
ID=34790608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433127A Expired - Lifetime JP4635436B2 (en) | 2003-12-26 | 2003-12-26 | Manufacturing method of chip-type electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4635436B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008010639A (en) * | 2006-06-29 | 2008-01-17 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
WO2016129577A1 (en) * | 2015-02-09 | 2016-08-18 | 積水化学工業株式会社 | Method for manufacturing semiconductor chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077361A (en) * | 1998-08-27 | 2000-03-14 | Sharp Corp | Method of dicing semiconductor wafer |
JP2001226650A (en) * | 2000-02-16 | 2001-08-21 | Nitto Denko Corp | Radiation-curable and heat-releasable self-adhesive sheet and method of producing cut fragment by using the same |
JP2003249464A (en) * | 2002-02-22 | 2003-09-05 | Tokuyama Corp | Chip sticking sheet |
-
2003
- 2003-12-26 JP JP2003433127A patent/JP4635436B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077361A (en) * | 1998-08-27 | 2000-03-14 | Sharp Corp | Method of dicing semiconductor wafer |
JP2001226650A (en) * | 2000-02-16 | 2001-08-21 | Nitto Denko Corp | Radiation-curable and heat-releasable self-adhesive sheet and method of producing cut fragment by using the same |
JP2003249464A (en) * | 2002-02-22 | 2003-09-05 | Tokuyama Corp | Chip sticking sheet |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008010639A (en) * | 2006-06-29 | 2008-01-17 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
WO2016129577A1 (en) * | 2015-02-09 | 2016-08-18 | 積水化学工業株式会社 | Method for manufacturing semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
JP4635436B2 (en) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6476417B2 (en) | Resistor manufacturing method | |
JP4909077B2 (en) | Chip resistor | |
JP3958532B2 (en) | Manufacturing method of chip resistor | |
JP2002076196A (en) | Chip type semiconductor device and its manufacturing method | |
JP2001118701A (en) | Low-resistance resistor for detecting current and its manufacturing method | |
JP4635436B2 (en) | Manufacturing method of chip-type electronic component | |
JP2007173282A (en) | Method of manufacturing electronic component | |
JP2005191405A5 (en) | ||
JP2007173281A (en) | Method of manufacturing electronic component | |
JP4277633B2 (en) | Manufacturing method of chip resistor | |
JP3307533B2 (en) | Chip electronic component and its manufacturing method, and surge absorber and its manufacturing method | |
JP3447728B2 (en) | Chip resistor | |
JP4741355B2 (en) | Chip-type electronic components | |
JP2007220860A (en) | Manufacturing method of chip-type electronic part | |
US5691690A (en) | Chip type jumper | |
TWI313875B (en) | ||
JP2007189122A (en) | Chip-type electronic component | |
TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
JP2017076722A (en) | Chip resistor and manufacturing method for chip resistor | |
JPH07183108A (en) | Manufacture of chip resistor | |
JP2001102722A (en) | Wiring board and manufacturing method therefor | |
JP3905030B2 (en) | Resistor manufacturing method | |
JP2521417B2 (en) | Electroforming method | |
JPH07176412A (en) | Manufacture of rectangular chip resistor | |
JP5143386B2 (en) | Resistor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070112 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4635436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |