JP2005185039A

JP2005185039A - 電力変換装置

Info

Publication number: JP2005185039A
Application number: JP2003424472A
Authority: JP
Inventors: Takeaki Tabata; 壮章田畑; Hidetoshi Kaida; 英俊海田; Kiyoaki Sasagawa; 清明笹川
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-12-22
Filing date: 2003-12-22
Publication date: 2005-07-07
Anticipated expiration: 2023-12-22
Also published as: JP4419559B2

Abstract

【課題】逆阻止型半導体素子を複数個直列接続して構成される電力変換装置における、各素子の電圧アンバランスを抑制し得るようにする。
【解決手段】逆阻止型半導体素子をＱ１，Ｑ２のように２直列接続されたアームで、Ｑ１，Ｑ２のコレクタ−エミッタ間電圧ＶＣＥ１，ＶＣＥ２を分圧抵抗Ｒｄ１１，１２，２１，２２により検出し、電圧ＶＣＥが負の半サイクルで、例えば検出値ＶＣＥｓ１が基準値Ｖｒｅｆを越えたときは比較器ＣｍｐによりスイッチＳｇｓをオンさせ、Ｑ１のゲート電圧をＶｇｌからＶｇｓに変化させる。これにより、Ｑ１のゲート電圧がＶｇｓまで放電され漏電電流が大きくなる結果、電圧ＶＣＥ１は減少する一方で電圧ＶＣＥ２は上昇し、両素子の電圧がバランスするようになる。
【選択図】図３

Description

この発明は、ブリッジ構成の１アーム当たり複数個直列接続された逆阻止型ＩＧＢＴを持つ電力変換装置に関する。

図１９（ａ）に、電力変換装置の一般的な例を示す。
図１９（ａ）において素子定格電圧に対して直流電圧Ｅｄが大きく高電圧になる場合には、例えば図１９（ｂ）に示すように、ＩＧＢＴＱ１１〜２３をそれぞれ複数個直列接続して用いるのが一般的である。このように、ＩＧＢＴを複数個直列接続した場合には、同時にオン，オフさせるために、例えば特許文献１のようにする。
図２０はその概要を説明するもので、その動作図としての図２１に示すように、ターンオフ時に急峻に立ち上がるサージ電圧を揃え、ターンオフ後の漏れ電流のアンバランスによる電圧アンバランスを、図２０に示すような可変抵抗回路からなる外部回路Ｒｖａｒ１，Ｒｖａｒ２により均等にバランスさせるようにしている。

一方、ＩＧＢＴは一般に逆方向に対する耐圧がない等の理由により、ＩＧＢＴに逆方向に電圧が印加されて素子破壊するのを防止するため、通常は逆方向にダイオードを接続して使用する。
ところで、近年、図２２（ｂ）に示すような逆方向に耐圧を有する特性の逆阻止ＩＧＢＴが開発されていることから（非特許文献１参照）、図２３（ａ）に示すように逆阻止ＩＧＢＴＱｆ，Ｑｒを互いに逆並列に接続して、図２４のようなマトリックスコンバータ（サイクロコンバータ：非特許文献２参照）を構成することで、大容量の電解コンデンサを不要とし、電力変換装置の小型，長寿命化を図るものがある。

このようなマトリックスコンバータにおいても、装置を高電圧化するには例えば図２３（ｂ）に示すように複数個直列接続する手法をとる。このとき、逆阻止ＩＧＢＴのターンオフは一般的なＩＧＢＴと同じ特性になるため、先の図２０に示すように、可変抵抗からなる外部回路Ｒｖａｒ１，Ｒｖａｒ２を各素子に並列に接続することで、電圧アンバランスを抑制することができる。

特開２００３−１８９５９０号公報（第４−５頁、図１−２）「新しいパワーデバイスマトリックスコンバータに適用される逆阻止ＩＧＢＴ」ＯＨＭ，２００３年４月号「電圧型ＰＷＭサイクロコンバータの定常特性」電学論Ｄ，１１３巻9号，平成５年

しかしながら、逆阻止ＩＧＢＴを逆並列に接続した双方向スイッチを直列接続した回路では、図２３（ｃ）のように順方向側Ｑｆ１，Ｑｆ２，…Ｑｆｎと、逆方向側Ｑｒ１，Ｑｒ２，…Ｑｒｎに外部回路を接続しなければならず、外部回路が大型化または複雑化するという問題が発生する。
したがって、この発明で解決しようとする課題は、外部回路をできるだけ小さくして電圧バランスを図ることにある。

このような課題を解決するため、逆電圧が印加されているときの漏れ電流はゲート電圧が大きいと減少すると言う逆阻止ＩＧＢＴの逆電圧特性を利用するもので、請求項１の発明では、コレクタ−エミッタ間に印加される順方向の電圧はゲートに順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を、アーム当たり複数個直列に接続して構成される電力変換装置において、前記逆阻止型半導体素子のそれぞれにコレクタ−エミッタ間の電圧を検出する検出手段と、ゲート電圧値を調整する調整手段とを設け、逆阻止型半導体素子に逆方向に電圧が印加されているときは、前記検出手段にて検出された電圧値に応じ、前記調整手段によりゲート電圧値を調整することを特徴とする。
この請求項１の発明においては、前記逆阻止型半導体素子に順方向に電圧が印加されているときは、並列に接続された可変抵抗値を前記調整手段を介して調整することができる（請求項２の発明）。

請求項３の発明では、コレクタ−エミッタ間に印加される順方向の電圧はゲートに順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を逆並列に接続してなる双方向スイッチを、アーム当たりｎ（２以上の自然数）個直列に接続して構成される電力変換装置において、
前記双方向スイッチを構成する一方の逆阻止型半導体素子のコレクタ−エミッタ間電圧と他方の逆阻止型半導体素子のエミッタ−コレクタ間電圧をそれぞれ検出する検出手段と、検出された電圧値に応じて各逆阻止型半導体素子のゲート電圧値を調整する調整手段とを設けたことを特徴とする。

上記請求項３の発明においては、前記ゲート電圧値の調整は、逆方向に電圧が印加されている逆阻止型半導体素子について行なうことができ（請求項４の発明）、または、ｎ個直列に接続された双方向スイッチの両端に印加される電圧を検出する第２の検出手段を設け、この第２の検出手段にて検出された電圧の１／ｎの値と前記検出手段にて検出された電圧値とを比較し、各双方向スイッチの両端に印加される電圧が第２の検出手段にて検出された電圧の１／ｎの値となるように、前記調整手段によりゲート電圧値を調整することができる（請求項５の発明）。

この発明によれば、逆阻止ＩＧＢＴの静特性を利用し、逆方向に電圧が印加されている素子のゲート電圧を調整することで、電圧をバランスさせることができる。また、外部回路の電圧検出手段として抵抗の分圧比を利用するようにしたが、ＩＧＢＴの直列接続時には、各ＩＧＢＴに分圧抵抗を接続するのが一般的であるため、これらを利用することができる。さらに、ゲート電源の調整，駆動については電子回路化できるので、装置を小型にすることが可能となる。加えて、この発明は双方向スイッチについても適用できるため、マトリックスコンバータはもちろん一般的な電力変換装置に適用することができ、その効果は大きい。

図１はこの発明の第１の実施の形態を示す概要図である。
図示のように、逆方向に耐圧をもつ逆阻止ＩＧＢＴＱ１，Ｑ２，…Ｑｎの両端に電圧検出手段１１，１２，…１ｎと、各ＩＧＢＴを駆動するための可変直流電源Ｖｇ１，Ｖｇ２，…Ｖｇｎと、オン，オフ信号に追従して各ＩＧＢＴのゲートを充放電させる駆動部２１，２２，…２ｎとから構成される。

図２に図１の詳細を示す。電圧検出手段は各ＩＧＢＴＱｉ（ｉ＝１，２，…ｎ）の両端に抵抗Ｒｄｉ１，Ｒｄｉ２（ｉ＝１，２，…ｎ）を接続して構成される。ゲート駆動回路ＧＤＵｉ（ｉ＝１，２，…ｎ）は、ＩＧＢＴＱｉに印加される電圧と基準電圧Ｖｒｅｆとを比較するための比較器Ｃｍｐ、この比較器Ｃｍｐの出力に応じてオン，オフするスイッチＳｇｌ，Ｓｇｓを備え、スイッチＳｏｎを閉じているときに、スイッチＳｇｌを閉じスイッチＳｇｓを開くと、各ＩＧＢＴのゲート電圧はＶｇｌまで充電され、スイッチＳｇｌを開きスイッチＳｇｓを閉じると、ゲート電圧はＶｇｓまで充電される。

図３は逆阻止ＩＧＢＴの２直列接続回路を示しており、Ｑ１とＱ２の両端に交流電源Ｖｓと負荷Ｌの直列回路が接続されている。
図４は図３の動作を説明する波形図である。ここで、交流電源Ｖｓを２分した電圧をＶｓ／２として、点線で示す。交流電源Ｖｓが負の半波期間において、逆阻止ＩＧＢＴが均等に分圧されているとすると、各ＩＧＢＴＱ１，Ｑ２に印加される電圧ＶＣＥ１，ＶＣＥ２はＶｓ／２に等しい。

いま、図４のように、ＶＣＥ１＞ＶＣＥ２となっていたとすると、各ＩＧＢＴＱ１，Ｑ２に印加される電圧は、各電圧検出手段により図５に示すようにＶＣＥｓ１，ＶＣＥｓ２として検出される。このＶＣＥｓ１，ＶＣＥｓ２は電圧検出手段の各抵抗値をＲｄ１１，Ｒｄ１２，Ｒｄ２１，Ｒｄ２２として、それぞれ次のようになる。
ＶＣＥｓ１＝Ｒｄ１１・ＶＣＥ１／（Ｒｄ１１＋Ｒｄ１２）
ＶＣＥｓ２＝Ｒｄ２１・ＶＣＥ２／（Ｒｄ１１＋Ｒｄ１２）
ここで、Ｒｄ１１／（Ｒｄ１１＋Ｒｄ１２）＝Ｒｄ２１／（Ｒｄ１１＋Ｒｄ１２）＝ｋ
とすると、各ＩＧＢＴに印加される電圧ＶＣＥ１，ＶＣＥ２に比例する電圧となる。

今、交流電源Ｖｓが負の半波期間において、スイッチＳｏｎを閉じ、各ＩＧＢＴのゲート電圧をＶｇｌまで充電していたとする。次に、ＶＣＥｓ１が基準電圧Ｖｒｅｆを越えると、比較器Ｃｍｐの出力によりスイッチＳｇｌを開きスイッチＳｇｓを閉じる。今Ｖｇｌ＞Ｖｇｓとすると、ＩＧＢＴＱ１のゲート電圧がＶｇｌからＶｇｓに変化する。すなわち、ＶｇｌからＶｇｓまで放電されることとなる。ＩＧＢＴＱ１のゲート電圧がＶｇｓまで放電されると、図７に示すＣＥ間の漏れ抵抗Ｒｃｅ１が小さくなり、漏れ電流が図８のように大きくなる。その結果、図６のようにＶＣＥ１の電圧は減少し、ＶＣＥ２の電圧は上昇して両者の電圧はバランスする方向となる。以上では、ゲート駆動回路の電源Ｖｇｌ，Ｖｇｓの２つの電圧値として制御するようにしたが、スイッチング電源等により電圧を線形的に調整するようにしても良いのは言うまでもない。
また、交流電源Ｖｓが正の半波期間、すなわちＩＧＢＴＱ１が順方向の場合でスイッチングするようなときは、図２０で説明した図９のような外部回路を用いることで、図１０（ａ），（ｂ）のように電圧分担の調整を行なうことができる。

図１１はこの発明の第２の実施の形態を示す概要図である。
これは、図１に示すＩＧＢＴＱ１〜Ｑｎに対し、それぞれ逆並列に逆阻止ＩＧＢＴを接続した点が特徴である。すなわち、各ＩＧＢＴＱｉｆ，ＩＧＢＴＱｉｒを互いに逆並列に接続した双方向スイッチＱｓｉをｎ個直列に接続する。各ＩＧＢＴＱｉｆ，ＩＧＢＴＱｉｒに接続される電源および駆動部は、図１〜図３に示されるものと同じである。また、双方向スイッチＱｓｉをｎ個直列に接続した両端には交流電源Ｖｓと負荷Ｌが接続されている。

図１１の動作について、図１２，１３を参照して説明する。
双方向スイッチＱｓｉをｎ個直列に接続した両端には、図１２のような交流電源Ｖｓが印加される。交流電源Ｖｓは正負の値をとり、例えばＶｓが正の期間にはＱｉｆをオン，オフさせ、Ｖｓが負の期間にはＱｉｒをオン，オフさせる。ここで、Ｑ１ｆ，Ｑ２ｆをスイッチングした例を図１３に示す。

図１２の正の半波、すなわち一点鎖線の期間中に、図１３（ａ）のようにＱ１ｆ，Ｑ２ｆがターンオフする。このとき、電圧アンバランスが発生し、ＶＣＥ１がＶｒｅｆを越えると、Ｑ１ｒのゲート電圧をオフさせ、ゲート電圧を下降させる。Ｑ１ｒのゲート電圧を下降させると、Ｑ１ｒの漏れ電流分が増加するため、図１〜図８の場合と同じく図１３（ａ）に示すように、電圧バランスを図ることができる。また、Ｖｓが負の期間においても同様に、Ｑ１ｒ，Ｑ２ｒのターンオフ時に電圧アンバランスが発生し、ＶＣＥ１がＶｒｅｆを越えると、Ｑ１ｆのゲート電圧を上昇させることで、図１３（ｂ）に示すように電圧をバランスさせることができる。図１１〜１３ではＶＣＥ１がＶｒｅｆを越えた例で説明したが、ＶＣＥ２の場合も同様であり、さらには、ｎ個直列に接続した場合でも上記と同様にして電圧バランスを図ることができる。もちろん、ゲート電圧についても線形的に調整しても同様の調整を行なうことができる。

図１４はこの発明の第３の実施の形態を示す概要図、図１５は図１４の動作モードの説明図である。
図１４は図１１に示すものに対し、直列接続された全双方向スイッチＱｓ１〜Ｑｓｎの両端の電圧を検出する全素子電圧検出回路４を設けた点が特徴である。
双方向スイッチＱｓｉがｎ個直列に接続された場合、電圧が各ＩＧＢＴで均等に分圧されれば、各ＩＧＢＴの電圧は次のようになる。
ＶＣＥ１＝ＶＣＥ２＝…＝ＶＣＥｎ⇒Ｖｒｅｆ
したがって、この電圧を基準電圧Ｖｒｅｆとしてゲート電圧を調整する。

図１４の具体例を図１６に示し、その動作モードを図１７に、また、動作例を図１８に示す。
図１６において、全素子電圧検出回路４を抵抗Ｒａ１，Ｒａ２から構成し、抵抗Ｒａ１，Ｒａ２の接続点の電位を絶縁回路ＩＳＯ−ＡＭＰで検出し、その出力を比較器Ｃｍｐで各素子の検出電圧値と比較する。図１７に示す交流電源Ｖｓが負の期間において、図１８のようにＱ１ｒ，Ｑ２ｒをオフさせる。このとき、例えばＶＣＥ１がＶｒｅｆより高ければ、Ｖｇ１１を上昇させＱ１ｆの漏れ電流を減少させることで、図１８のように電圧をバランスさせることができる。
図１１の場合と比べて、全期間において各素子の電圧をバランスさせることが可能で、スイッチング時に発生する素子発生損失による熱バランスも図ることができる。

この発明の第１の実施の形態を示す概要図図１の詳細構成図図２の２直列接続の例を示す構成図図３における動作モードの説明図図３の動作を説明する回路図図３の動作を説明する波形図漏れ電流経路の説明図ゲート電圧の大小によって異なる漏れ電流の説明図ｎ直列接続の例を示す概要図図９における正の半波時の動作説明図この発明の第２の実施の形態を示す概要図図１１の動作モードの説明図図１１の動作説明図この発明の第３の実施の形態を示す概要図図１４の動作モードの説明図図１４の詳細構成図図１６の動作モードの説明図図１６の動作説明図一般的な電力変換装置を示す回路図図１９における電圧バランス回路の例を示す概要図図２０の電圧バランス回路の作用説明図逆阻止型ＩＧＢＴの特性説明図逆阻止型ＩＧＢＴの逆並列接続図双方向スイッチを用いた交流−交流変換装置の概略構成図

符号の説明

１１〜１ｎ，４…電圧検出手段、２１〜２ｎ，３１〜３ｎ…駆動部、ＧＤＵ１〜ＧＤＵｎ…ゲート駆動回路、Ｑ１〜Ｑｎ…ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）。

Claims

コレクタ−エミッタ間に印加される順方向の電圧はゲートに順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を、アーム当たり複数個直列に接続して構成される電力変換装置において、
前記逆阻止型半導体素子のそれぞれにコレクタ−エミッタ間の電圧を検出する検出手段と、ゲート電圧値を調整する調整手段とを設け、逆阻止型半導体素子に逆方向に電圧が印加されているときは、前記検出手段にて検出された電圧値に応じ、前記調整手段によりゲート電圧値を調整することを特徴とする電力変換装置。
前記逆阻止型半導体素子に順方向に電圧が印加されているときは、並列に接続された可変抵抗値を前記調整手段を介して調整することを特徴とする請求項１に記載の電力変換装置。
コレクタ−エミッタ間に印加される順方向の電圧はゲートに順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を逆並列に接続してなる双方向スイッチを、アーム当たりｎ（２以上の自然数）個直列に接続して構成される電力変換装置において、
前記双方向スイッチを構成する一方の逆阻止型半導体素子のコレクタ−エミッタ間電圧と他方の逆阻止型半導体素子のエミッタ−コレクタ間電圧をそれぞれ検出する検出手段と、検出された電圧値に応じて各逆阻止型半導体素子のゲート電圧値を調整する調整手段とを設けたことを特徴とする電力変換装置。
前記ゲート電圧値の調整は、逆方向に電圧が印加されている逆阻止型半導体素子について行なうことを特徴とする請求項３に記載の電力変換装置。
ｎ個直列接続された双方向スイッチの両端に印加される電圧を検出する第２の検出手段を設け、この第２の検出手段にて検出された電圧の１／ｎの値と前記検出手段にて検出された電圧値とを比較し、各双方向スイッチに印加される電圧が第２の検出手段にて検出された電圧の１／ｎの値となるように、前記調整手段によりゲート電圧値を調整することを特徴とする請求項３に記載の電力変換装置。