JP2005184737A - フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法 - Google Patents
フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法 Download PDFInfo
- Publication number
- JP2005184737A JP2005184737A JP2003426376A JP2003426376A JP2005184737A JP 2005184737 A JP2005184737 A JP 2005184737A JP 2003426376 A JP2003426376 A JP 2003426376A JP 2003426376 A JP2003426376 A JP 2003426376A JP 2005184737 A JP2005184737 A JP 2005184737A
- Authority
- JP
- Japan
- Prior art keywords
- frame pulse
- circuit
- transmission
- line
- sending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】 現用回線および予備回線においてデータ伝送のために使用される装置クロックを、それぞれ異なる位相の装置クロックに切り替える場合に、遅延量変動を発生させずに無瞬断切り替えを可能とするフレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法を提供する。
【解決手段】 互いに位相が異なる複数の系の装置クロックを、それぞれ現用回線および予備回線におけるデータ伝送に用い、受信側２で一定の遅延量を加えることによりデータ伝送の装置クロックの位相を揃えている場合、現用回線と予備回線との間で装置クロックの系の切り替えが発生したとしても、装置クロック供給回路１１３は、切り替え前と等しい位相差の装置クロックを無線伝送装置の送信側１に送信する。
【選択図】 図１
【解決手段】 互いに位相が異なる複数の系の装置クロックを、それぞれ現用回線および予備回線におけるデータ伝送に用い、受信側２で一定の遅延量を加えることによりデータ伝送の装置クロックの位相を揃えている場合、現用回線と予備回線との間で装置クロックの系の切り替えが発生したとしても、装置クロック供給回路１１３は、切り替え前と等しい位相差の装置クロックを無線伝送装置の送信側１に送信する。
【選択図】 図１
Description
本発明は、フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法に関し、特に、有線または無線伝送路にフレームパルスを供給するフレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法に関する。
従来、無線伝送装置は、伝送信号を同期化する為の同期クロックを外部クロック供給装置から入力し、無線伝送装置内のクロック受信部は、ＰＬＬ回路を用いてその入力同期クロックに同期したクロックとフレームパルス（以下ＦＰ）とを生成し、装置クロックとして他の部に供給していた。
また、無線伝送装置は、クロック受信部故障等による無線伝送障害を防止するために２つの装置クロックを生成する冗長構成を取ることで、装置クロックに障害が発生しても、他方側の装置クロックに切り替えることで安定した無線伝送を維持していた。
また、無線伝送装置は、クロック受信部故障等による無線伝送障害を防止するために２つの装置クロックを生成する冗長構成を取ることで、装置クロックに障害が発生しても、他方側の装置クロックに切り替えることで安定した無線伝送を維持していた。
しかしながら、従来の無線伝送装置では、冗長構成による２つのＰＬＬ回路で装置クロック生成を行うために以下のような問題が発生していた。
図８は、従来の無線伝送装置の構成の一例を示した図である。また、図９は、従来の無線伝送装置が有する装置クロック生成部の構成の一例を示す図である。また、図１０は、従来の装置クロック生成部におけるタイミングチャートである。
以下、図８乃至図１０を用いて、従来の無線伝送装置によるクロック伝送動作について説明する。
以下、図８乃至図１０を用いて、従来の無線伝送装置によるクロック伝送動作について説明する。
図８に示されているように、従来における無線伝送装置は、送信側１００１と受信側１００２と無線伝送路１１１２とを有して構成される。
送信側１００１は、互いに異なる２つ系の装置クロック（０系、１系）のうち一方の系の装置クロックをＮ本の現用回線用とし、他方の系の装置クロックを１本の予備回線用として、無線伝送路１１１２を介して受信側１００２に送信する。
送信側１００１は、互いに異なる２つ系の装置クロック（０系、１系）のうち一方の系の装置クロックをＮ本の現用回線用とし、他方の系の装置クロックを１本の予備回線用として、無線伝送路１１１２を介して受信側１００２に送信する。
送信側１００１において、クロック分配部１１０７は、一方の系の装置クロックおよびＦＰをＮ個の入力インタフェース部１１０１1 …１１０１N に分配して送出する。
また、クロック分配部１１０７’は、他方の系の装置クロックおよびＦＰを送信切替部１１０２へ送出する。
また、クロック分配部１１０７’は、他方の系の装置クロックおよびＦＰを送信切替部１１０２へ送出する。
ここで、入力インタフェース部１１０１1 …１１０１N がクロック０系を、送信切替部１１０２がクロック１系を選択している場合について説明する。なお、クロック受信部１１０６とクロック受信部１１０６’、クロック分配部１１０７とクロック分配部１１０７’は、同様の構成および機能を有しているものとし、以下、１系のクロック受信部１１０６’、１１０７’の説明を一部省略する。
図１０に示されているように、装置初期設定時では、０系のクロック受信部１１０６は、それぞれ入力された同期クロック１２０１を内蔵する分周回路Ｐ１３０１にてＰ（Ｐ≧２）分周を行い、同期位相比較１２０３をそれぞれ位相比較回路１３０３に送出する。
また、ＶＣＯ１３０４の出力となるＶＣＯクロック１２０２も分周回路Ｑ１３０２にてＱ（Ｑ≧２）分周を行い、ＶＣＯ位相比較１２０４を位相比較回路１３０３に送出する。
位相比較回路１３０３は、それぞれ同期位相比較１２０３とＶＣＯ位相比較１２０４との位相比較を行い、位相比較結果をそれぞれ位相制御出力１２０５としてＶＣＯ１３０４に送出する。
ＶＣＯ１３０４は、位相制御出力１２０５を用いた周波数制御を行い、ＶＣＯクロック１２０２を分周回路１３０２、ＦＰ ＧＥＮ回路１３０５、クロック分配部１１０７に送出する。
また、ＶＣＯ１３０４の出力となるＶＣＯクロック１２０２も分周回路Ｑ１３０２にてＱ（Ｑ≧２）分周を行い、ＶＣＯ位相比較１２０４を位相比較回路１３０３に送出する。
位相比較回路１３０３は、それぞれ同期位相比較１２０３とＶＣＯ位相比較１２０４との位相比較を行い、位相比較結果をそれぞれ位相制御出力１２０５としてＶＣＯ１３０４に送出する。
ＶＣＯ１３０４は、位相制御出力１２０５を用いた周波数制御を行い、ＶＣＯクロック１２０２を分周回路１３０２、ＦＰ ＧＥＮ回路１３０５、クロック分配部１１０７に送出する。
ＦＰ ＧＥＮ回路１３０５は、ＶＣＯクロック１２０２を用いてＦＰを生成し、クロック分配部１１０７に送出する。クロック分配部１１０７では、入力したＶＣＯクロックとＦＰとを分配回路１３０６で分配し、入力インタフェース部１１０１1 …１１０１N と送信切替部１１０２とに送出する。
入力インタフェース部１１０１1 …１１０１N と送受信切替部１１０２とは、それぞれの部にてクロック０系またはクロック１系の装置クロックを選択し使用する。
初期状態における０系、１系のクロックの遅延差をΔｔ１とした場合、送信側の遅延差はΔｔ１、受信側は復調部１１０９1 …１１０９N 内の遅延調整回路において遅延調整を行うので遅延差０となる。
初期状態における０系、１系のクロックの遅延差をΔｔ１とした場合、送信側の遅延差はΔｔ１、受信側は復調部１１０９1 …１１０９N 内の遅延調整回路において遅延調整を行うので遅延差０となる。
また、上記のような現用回線と予備回線との間の回線切り替えを行う従来技術の１つに、特許文献１が開示するところの回線切替装置があった。
特許文献１では、送信側の予備回線において予備回線信号から現用回線へ切り替えが行われるとき、現用回線信号および予備回線信号の位相を比較し、現用回線信号のフレーム位相が予備回線信号に一致した状態にすることで、予備回線に切り替えが発生した場合に再度同期をとるといった再同期処理動作を省くことを可能としていた。
特開２００３−１５８５１０号公報
特許文献１では、送信側の予備回線において予備回線信号から現用回線へ切り替えが行われるとき、現用回線信号および予備回線信号の位相を比較し、現用回線信号のフレーム位相が予備回線信号に一致した状態にすることで、予備回線に切り替えが発生した場合に再度同期をとるといった再同期処理動作を省くことを可能としていた。
しかしながら、従来、予備回線と現用回線の装置クロック選択系の組み合わせによっては、回線切替時に、無瞬断切替不能となる場合があった。
従来、無線伝送装置では、装置初期設定時に、予備回線側と現用回線側との間の経路差および部品の特性のバラつき等により発生した遅延差を調整して遅延差０とすることで、現用回線と予備回線との間の切替で無瞬断切替となるようにしていた。
例えば、従来では、図１１のように、予備回線が装置クロック０系を選択し、現用１回線が装置クロック１系を選択した場合、送信側ではΔｔ１の遅延差を持つが、受信側で遅延調整を行い、遅延差０となるように調整していた。
その後、図１２のように、予備回線が装置クロック１系を選択し、現用１回線が装置クロック０系を選択するように切り替えた場合、送信側では遅延差−Δｔ１となり、受端側では遅延差が２倍（２Δｔ１）で現れるため、無線伝送装置の無瞬断切替範囲の遅延差を超える可能性があった。
この遅延量が無線伝送装置の無瞬断切替範囲の遅延量を超えると、無瞬断切替不能となり、フェージング等が発生することにより、回線品質を低下させる可能性があった。
従来、無線伝送装置では、装置初期設定時に、予備回線側と現用回線側との間の経路差および部品の特性のバラつき等により発生した遅延差を調整して遅延差０とすることで、現用回線と予備回線との間の切替で無瞬断切替となるようにしていた。
例えば、従来では、図１１のように、予備回線が装置クロック０系を選択し、現用１回線が装置クロック１系を選択した場合、送信側ではΔｔ１の遅延差を持つが、受信側で遅延調整を行い、遅延差０となるように調整していた。
その後、図１２のように、予備回線が装置クロック１系を選択し、現用１回線が装置クロック０系を選択するように切り替えた場合、送信側では遅延差−Δｔ１となり、受端側では遅延差が２倍（２Δｔ１）で現れるため、無線伝送装置の無瞬断切替範囲の遅延差を超える可能性があった。
この遅延量が無線伝送装置の無瞬断切替範囲の遅延量を超えると、無瞬断切替不能となり、フェージング等が発生することにより、回線品質を低下させる可能性があった。
また、特許文献１では、現用回線および予備回線においてデータ伝送のために使用される装置クロック（ＦＰ）自体を切り替えることは想定されていなかった。
本発明は、上記問題点に鑑みてなされたものであり、現用回線および予備回線においてデータ伝送のために使用される装置クロックを、それぞれ異なる位相の装置クロックに切り替える場合に、遅延量変動を発生させずに無瞬断切り替えを可能とするフレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法を提供することを目的とする。
かかる目的を達成するため、本発明の第１の態様は、１以上の現用回線および該現用回線の１つを切り替えるための予備回線のうち、自回路を選択した回線に対してフレームパルスを送出するフレームパルス送出回路であって、入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成手段と、前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出手段と、自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出手段と、前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成手段と、前記遅延パルス生成手段により生成されたフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出手段と、を有することを特徴とする。
上記のフレームパルス送出回路は、クロック受信部１０６およびクロック分配部１０７、あるいはクロック受信部１０６’およびクロック分配部１０７’により構成される。
フレームパルス生成手段は、ＦＰ ＧＥＮ回路３０５またはＦＰ ＧＥＮ回路３０５’により構成される。
フレームパルス送出手段は、選択回路３０９0 …３０９N 、または選択回路３０９’0 …３０９’N により構成される。
遅延量検出手段は、遅延差検出回路３０８または遅延差検出回路３０８’により構成される。
遅延パルス生成手段は、ＭＥＭ回路３０７、３０７’、またはカウンタ回路３１０、３１０’により構成される。
遅延フレームパルス送出手段は、選択回路３０９0 …３０９N 、または選択回路３０９’0 …３０９’N により構成される。
上記のフレームパルス送出回路は、クロック受信部１０６およびクロック分配部１０７、あるいはクロック受信部１０６’およびクロック分配部１０７’により構成される。
フレームパルス生成手段は、ＦＰ ＧＥＮ回路３０５またはＦＰ ＧＥＮ回路３０５’により構成される。
フレームパルス送出手段は、選択回路３０９0 …３０９N 、または選択回路３０９’0 …３０９’N により構成される。
遅延量検出手段は、遅延差検出回路３０８または遅延差検出回路３０８’により構成される。
遅延パルス生成手段は、ＭＥＭ回路３０７、３０７’、またはカウンタ回路３１０、３１０’により構成される。
遅延フレームパルス送出手段は、選択回路３０９0 …３０９N 、または選択回路３０９’0 …３０９’N により構成される。
また、本発明の第１の態様によれば、前記遅延フレームパルス生成手段は、例えば、前記遅延させたフレームパルスの一周期分の波形および位相を記憶し、該記憶した波形および位相のフレームパルスを生成することを特徴とする。
また、本発明の第１の態様によれば、前記遅延フレームパルス生成手段は、例えば、前記基本クロックの立ち上がりまたは立ち下がり入力ごとに、自身が保持するカウント値を増加させ、前記フレームパルス生成手段により生成されたフレームパルスの立ち上がりまたは立ち下がりが入力されると、カウント値をリセットし、前記カウント値が、前記検出された遅延量分に相当する前記基本クロックの波数と等しくなったときに、立ち上がりまたは立ち下がりを有するフレームパルスを生成することを特徴とする。
また、本発明の第２の態様は、１以上の現用回線および該現用回線の１つを切り替えるための予備回線にフレームパルスを送出する２つのフレームパルス送出回路を有し、一方の前記フレームパルス送出回路が前記現用回線にフレームパルスを送出するとき、他方の前記フレームパルス送出回路が前記現用回線へのフレームパルスと異なる位相のフレームパルスを前記予備回線に送出する装置クロック供給回路であって、前記フレームパルス送出回路は、入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成手段と、前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出手段と、自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出手段と、前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成手段と、前記遅延パルス生成手段により生成されたフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出手段と、を有することを特徴とする。
上記の装置クロック供給回路は、装置クロック供給回路１１３により構成される。
上記の装置クロック供給回路は、装置クロック供給回路１１３により構成される。
また、本発明の第３の態様は、送信側機器と受信側機器との間において、１以上の現用回線と該現用回線の１つを切り替えるための予備回線とを介してデータ伝送を行い、前記受信側機器が前記現用回線のデータ伝送の遅延調整を行い、前記予備回線のデータ伝送と同期をとるデータ伝送装置であって、前記データ伝送装置は、前記現用回線および前記予備回線にフレームパルスを送出する２つのフレームパルス送出回路を有し、前記フレームパルス送出回路は、１以上の現用回線および該現用回線の１つを切り替えるための予備回線のうち、自回路を選択した回線に対してフレームパルスを送出するフレームパルス送出回路であって、入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成手段と、前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出手段と、自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出手段と、前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成手段と、前記遅延パルス生成手段により生成されたフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出手段と、を有し、一方の前記フレームパルス送出回路が前記現用回線にフレームパルスを送出するとき、他方の前記フレームパルス送出回路が前記現用回線へのフレームパルスと異なる位相のフレームパルスを前記予備回線に送出することを特徴とする。
上記のデータ伝送装置は、例えば無線伝送装置により構成される。また、その伝送路は有線であってもよい。また、伝送媒体は電波に限らず光であってもよい。
上記のデータ伝送装置は、例えば無線伝送装置により構成される。また、その伝送路は有線であってもよい。また、伝送媒体は電波に限らず光であってもよい。
また、本発明の第４の態様は、１以上の現用回線および該現用回線の１つを切り替えるための予備回線のうち、自回路を選択した回線に対してフレームパルスを送出するフレームパルス送出回路を用いたフレームパルス供給方法であって、前記フレームパルス送出回路が、入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成工程と、前記フレームパルス送出回路が、前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出工程と、前記フレームパルス送出回路が、自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出工程と、前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記フレームパルス送出回路が、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成工程と、前記フレームパルス送出回路が、前記遅延パルス生成工程において生成したフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出工程と、を有することを特徴とする。
本発明によれば、現用回線および予備回線においてデータ伝送のために使用される装置クロックを、それぞれ異なる位相の装置クロックに切り替える場合に、遅延量変動を発生させずに無瞬断切り替えが可能となる。
（第１の実施形態）
図１は、本発明の第１の実施形態における無線伝送装置の構成を示す図である。以下、図１を用いて、本実施形態における無線伝送装置の構成および動作について説明する。
図１は、本発明の第１の実施形態における無線伝送装置の構成を示す図である。以下、図１を用いて、本実施形態における無線伝送装置の構成および動作について説明する。
無線伝送装置は、同様の構成を有する他の無線伝送装置との間でデータの送受信を行う。
図１に示されているように、無線伝送装置は、送信側１と、受信側２と、１本の予備回線用の無線伝送網１１２0 と、Ｎ本（Ｎ≧１）の現用回線用の無線伝送網１１２1 …１１２N とを有して構成される。
送信側１は、無線伝送網１１２0 …１１２N を介して受信側２に装置クロックおよびＦＰを送信する。
図１に示されているように、無線伝送装置は、送信側１と、受信側２と、１本の予備回線用の無線伝送網１１２0 と、Ｎ本（Ｎ≧１）の現用回線用の無線伝送網１１２1 …１１２N とを有して構成される。
送信側１は、無線伝送網１１２0 …１１２N を介して受信側２に装置クロックおよびＦＰを送信する。
送信側１は、入力端子１０1 …１０N と、入力インタフェース部１０１1 …１０１N と、送信切替部１０２と、変調部１０３0 …１０３N と、送信部１０４0 …１０４N と、クロック制御部１０５と、装置クロック供給回路１１３とを有して構成される。
なお、変調部１０３0 および送信部１０４0 は、予備回線におけるデータ伝送において動作し、変調部１０３1 …１０３N および送信部１０４1 …１０４N は、現用回線におけるデータ伝送において動作する。
なお、変調部１０３0 および送信部１０４0 は、予備回線におけるデータ伝送において動作し、変調部１０３1 …１０３N および送信部１０４1 …１０４N は、現用回線におけるデータ伝送において動作する。
入力端子１０1 …１０N は、現用回線信号の入力端子であって、各入力インタフェース部１０１1 …１０１N に接続され（同添字同士の入力端子と入力インタフェース部が接続されている）、それぞれ接続されている入力インタフェース部に対して現用回線信号を出力する。
入力インタフェース部１０１1 …１０１N は、クロック分配部１０７、１０７’に接続され、クロック分配部１０７、１０７’にクロック選択入力を出力するとともに、クロック分配部１０７、１０７’からの各フレームパルス（ＦＰ）を装置クロックとして入力する。
また、入力インタフェース部１０１1 …１０１N は、送信切替部１０２に接続され、入力された現用回線信号を、上記の入力された各ＦＰに同期して送信切替部１０２へ出力する。
また、入力インタフェース部１０１1 …１０１N は、送信切替部１０２に接続され、入力された現用回線信号を、上記の入力された各ＦＰに同期して送信切替部１０２へ出力する。
送信切替部１０２は、入力インタフェース部１０１1 …１０１N から入力された各現用回線信号を、それぞれ同添字の現用回線の変調部１０３0 …１０３N へ入力する。
また、送信切替部１０２は、クロック分配部１０７、１０７’に接続され、クロック分配部１０７、１０７’から予備回線用のＦＰを入力する。
送信切替部１０２は、現用Ｍ回線（１≦Ｍ≦Ｎ）が劣化した場合、その現用Ｍ回線によるデータ伝送を予備回線に切り替える。
また、送信切替部１０２は、クロック分配部１０７、１０７’に接続され、クロック分配部１０７、１０７’から予備回線用のＦＰを入力する。
送信切替部１０２は、現用Ｍ回線（１≦Ｍ≦Ｎ）が劣化した場合、その現用Ｍ回線によるデータ伝送を予備回線に切り替える。
変調部１０３0 …１０３N は、入力された現用回線信号の変調を行い、それぞれ接続される送信部１０４0 …１０４N へ出力する。
送信部１０４0 …１０４N は、それぞれ変調部１０３0 …１０３N により変調された信号を送信周波数に変換して無線伝送網１１２0 …１１２N を介して無線送信を行う。
クロック制御部１０５は、クロック受信部１０６、１０６’に入力される同期クロック２０１、２０１’およびクロック受信部１０６、１０６’自体の状態を監視し、クロック受信部１０６、１０６’などの故障によりクロック送信動作状態が異常となった場合、正常な系のクロック送信に切り替える。
装置クロック供給回路１１３は、クロック受信部１０６、１０６’と、クロック分配部１０７、１０７’とを有して構成される。
クロック受信部１０６、１０６’は、無線伝送装置外部からの装置クロックを入力する。
クロック分配部１０７、１０７’は、入力インタフェース部１０１1 …１０１N または送信切替部１０２に装置クロックとしてのＦＰを出力する。
クロック受信部１０６、１０６’は、無線伝送装置外部からの装置クロックを入力する。
クロック分配部１０７、１０７’は、入力インタフェース部１０１1 …１０１N または送信切替部１０２に装置クロックとしてのＦＰを出力する。
また、受信側２は、受信部１０８0 …１０８N と、復調部１０９0 …１０９N と、受信切替部１１０と、出力インタフェース部１１１1 …１１１N と、出力端子２０1 …２０N とを有して構成される。
なお、受信部１０８0 および復調部１０９0 は、予備回線におけるデータ伝送において動作し、受信部１０８1 …１０３N および復調部１０９1 …１０４N は、現用回線におけるデータ伝送において動作する。
なお、受信部１０８0 および復調部１０９0 は、予備回線におけるデータ伝送において動作し、受信部１０８1 …１０３N および復調部１０９1 …１０４N は、現用回線におけるデータ伝送において動作する。
受信部１０８0 …１０８N は、送信部１０４0 …１０４N により無線送信された信号を受信して、受信周波数から変調周波数へ周波数変換を行い、それぞれ接続される復調部１０９1 …１０９N へ出力する。
復調部１０９0 …１０９N は、受信部１０８0 …１０８N からそれぞれ入力された変調信号の復調を行い、受信切替部１１０へ出力する。
また、復調部１０９1 …１０９N は、復調後の入力信号に予め設定された遅延量を与え、復調部１０９1 …１０９N への各入力信号の位相を、復調部１０９0 への入力信号の位相との位相差がゼロとなるように遅延させる。
また、復調部１０９1 …１０９N は、復調後の入力信号に予め設定された遅延量を与え、復調部１０９1 …１０９N への各入力信号の位相を、復調部１０９0 への入力信号の位相との位相差がゼロとなるように遅延させる。
受信切替部１１０は、現用１回線から予備回線への切り替えが行われていないとき、復調部１０９1 …１０９N から入力された信号をそれぞれの現用回線の出力インタフェース部１１１1 …１１１N に出力する。
また、受信切替部１１０は、現用１回線から予備回線への切り替えが行われてるとき、復調部１０９0 …１０９N から入力された信号をそれぞれの現用回線の出力インタフェース部１１１1 …１１１N に出力する。
また、受信切替部１１０は、現用１回線から予備回線への切り替えが行われてるとき、復調部１０９0 …１０９N から入力された信号をそれぞれの現用回線の出力インタフェース部１１１1 …１１１N に出力する。
出力インタフェース部１１１1 …１１１N は、受信切替部１１０から入力された各信号を、それぞれ出力端子２０1 …２０N に出力する。
出力端子２０1 …２０N は、出力インタフェース部１１１1 …１１１N から入力された信号を無線伝送装置外部へ送出する。
図２は、本発明の第１の実施形態における装置クロック供給回路１１３の構成を示す図である。以下、図２を用いて、装置クロック供給回路１１３の構成について説明する。
装置クロック供給回路１１３は、異なる２つの系（本実施形態では０系、１系の２つの系）の装置クロックを入力インタフェース部１０１1 …１０１N および送信切替部１０２に出力する。
クロック受信部１０６およびクロック分配部１０７は、０系の装置クロックを出力する。また、クロック受信部１０６’およびクロック分配部１０７’は、１系の装置クロックを出力する。
クロック受信部１０６およびクロック分配部１０７は、０系の装置クロックを出力する。また、クロック受信部１０６’およびクロック分配部１０７’は、１系の装置クロックを出力する。
ここで、０系のクロック受信部１０６およびクロック分配部１０７の構成について説明する。
なお、クロック受信部１０６とクロック受信部１０６’、クロック分配部１０７とクロック分配部１０７’は、それぞれほぼ同様の構成および機能を有しているため、１系のクロック受信部１０６’およびクロック分配部１０７’の構成の説明については一部省略する。
なお、クロック受信部１０６とクロック受信部１０６’、クロック分配部１０７とクロック分配部１０７’は、それぞれほぼ同様の構成および機能を有しているため、１系のクロック受信部１０６’およびクロック分配部１０７’の構成の説明については一部省略する。
図２に示されているように、クロック受信部１０６は、分周回路Ｐ３０１と、分周回路Ｑ３０２と、位相比較回路３０３と、ＶＣＯ３０４と、ＦＰ ＧＥＮ回路３０５とを有して構成される。
分周回路Ｐ３０１は、同期クロック２０１を入力する。
分周回路Ｐ３０１は、入力された同期クロック２０１をＰ（Ｐ≧２）分周した同期位相比較２０３を、接続された位相比較回路３０３に送出する。
分周回路Ｐ３０１は、入力された同期クロック２０１をＰ（Ｐ≧２）分周した同期位相比較２０３を、接続された位相比較回路３０３に送出する。
分周回路Ｑ３０２は、ＶＣＯ３０４から出力されたＶＣＯクロック２０２を入力し、その入力されたＶＣＯクロック２０２をＱ（Ｑ≧２）分周したＶＣＯ位相比較２０４を位相比較回路３０３に送出する。
位相比較回路３０３は、同期位相比較２０３およびＶＣＯ位相比較２０４を入力し、同期位相比較２０３とＶＣＯ位相比較２０４との位相比較結果を位相制御出力２０５としてＶＣＯ３０４に送出する。
ＶＣＯ３０４は、入力された位相制御出力２０５を用いて、ＶＣＯ３０４の出力周波数の制御を行い、ＶＣＯクロック２０２を、接続される分周回路３０２、ＦＰ ＧＥＮ回路３０５、およびクロック分配部１０７に送出する。
ＦＰ ＧＥＮ回路３０５は、ＶＣＯクロック２０２を用いてフレームパルス（ＦＰ）を生成し、接続されるクロック分配部１０７に送出する。
クロック分配部１０７、１０７’は、装置初期設定時に入力インタフェース部１０１1 …１０１N と送受信切替部１０２がそれぞれ選択した装置クロックの系を記憶する。
また、クロック分配部１０７、１０７’は、自系のクロック受信部から送出されたＶＣＯクロックを用いて、自系装置クロックのＦＰと他系装置クロックのＦＰとの位相差を検出する。クロック分配部１０７、１０７’は、検出した位相差を用いて、他系装置クロックのＦＰと同位相のＦＰ出力を生成し、その生成したＦＰを入力インタフェース部１０１1 …１０１N または送受信クロック部１０２に送出する。
例えば、装置初期設定において入力インタフェース部１０１1 …１０１N が、自系装置クロックを非選択であり、その後自系の装置クロックに切り替えた場合、クロック分配部１０７、１０７’は、他系のＦＰと同位相のＦＰを生成し、入力インタフェース部１０１1 …１０１N に供給する。
このように、クロック分配部１０７、１０７’は、それぞれ自系ＦＰと他系ＦＰの遅延差を検出し、他系のＦＰと同一遅延となるＦＰを生成する。クロック分配部１０７、１０７’は、入力インタフェース部１０１1 …１０１N および送受信切替部１０２のうち、自系の装置クロックを選択した部位に対しては自系のＦＰを出力し、他系の装置クロックを選択した部位に対しては他系と同一遅延となるＦＰを出力する。
このことにより、無線伝送装置において装置クロック選択に切替が発生しても遅延差を初期設定値と同一に保つことができる。従って、無線伝送装置は、装置クロック選択に関わらず、予備回線と現用回線との間の遅延差変動が発生しない装置クロックを供給することが可能となる。
また、クロック分配部１０７、１０７’は、自系のクロック受信部から送出されたＶＣＯクロックを用いて、自系装置クロックのＦＰと他系装置クロックのＦＰとの位相差を検出する。クロック分配部１０７、１０７’は、検出した位相差を用いて、他系装置クロックのＦＰと同位相のＦＰ出力を生成し、その生成したＦＰを入力インタフェース部１０１1 …１０１N または送受信クロック部１０２に送出する。
例えば、装置初期設定において入力インタフェース部１０１1 …１０１N が、自系装置クロックを非選択であり、その後自系の装置クロックに切り替えた場合、クロック分配部１０７、１０７’は、他系のＦＰと同位相のＦＰを生成し、入力インタフェース部１０１1 …１０１N に供給する。
このように、クロック分配部１０７、１０７’は、それぞれ自系ＦＰと他系ＦＰの遅延差を検出し、他系のＦＰと同一遅延となるＦＰを生成する。クロック分配部１０７、１０７’は、入力インタフェース部１０１1 …１０１N および送受信切替部１０２のうち、自系の装置クロックを選択した部位に対しては自系のＦＰを出力し、他系の装置クロックを選択した部位に対しては他系と同一遅延となるＦＰを出力する。
このことにより、無線伝送装置において装置クロック選択に切替が発生しても遅延差を初期設定値と同一に保つことができる。従って、無線伝送装置は、装置クロック選択に関わらず、予備回線と現用回線との間の遅延差変動が発生しない装置クロックを供給することが可能となる。
また、図２に示されているように、クロック分配部１０７は、分配回路３０６と、ＭＥＭ回路３０７と、遅延差検出回路３０８と、選択回路３０９0 …３０９N とを有して構成される。
分配回路３０６は、ＶＣＯ３０４から入力されたＶＣＯクロック２０２を分配し、接続される入力インタフェース部１０１1 …１０１N および送受信クロック部１０２に送出する。
ＭＥＭ回路３０７は、ＦＰ一周期分の容量を持ったメモリであり、自系のクロック受信部１０６内のＦＰ ＧＥＮ回路３０５から送出されたＦＰの波形および位相を記憶する。
また、ＭＥＭ回路３０７は、後述する遅延差検出回路３０８の遅延差結果２０８を用いて、他系ＦＰと同じ遅延となるＦＰを生成し、選択回路３０９0 …３０９N に送出する。
また、ＭＥＭ回路３０７は、後述する遅延差検出回路３０８の遅延差結果２０８を用いて、他系ＦＰと同じ遅延となるＦＰを生成し、選択回路３０９0 …３０９N に送出する。
遅延差検出回路３０８は、自系のクロック受信部１０６から入力されたＶＣＯクロック２０２を用いて、自系のクロック受信部１０６内のＦＰ ＧＥＮ回路３０５から送出されたＦＰと他系のクロック受信部１０６’内のＦＰ ＧＥＮ回路３０５’から送出されたＦＰとの遅延差を検出する。
遅延差検出回路３０８は、その検出結果となる遅延差結果２０８をＭＥＭ回路３０７に送出する。
遅延差検出回路３０８は、その検出結果となる遅延差結果２０８をＭＥＭ回路３０７に送出する。
選択回路３０９0 …３０９N は、装置初期設定時に予備回線と現用回線の遅延調整が行われた時に、自回路に入力される入力インタフェース部１０１および送受信切替部１０２の装置クロック選択入力２１１を用いて、入力インタフェース部１０１1 …１０１N および送信切替部１０２それぞれの装置クロック選択系を記憶する。
入力インタフェース部１０１1 …１０１N または送信切替部１０２が、初期設定時に０系を選択している場合、選択回路３０９0 …３０９N は、その０系を選択している部位に対してＦＰ ＧＥＮ回路３０５の出力ＦＰを選択して送出する。
一方、入力インタフェース部１０１1 …１０１N または送信切替部１０２が、初期設定時に１系を選択している場合、選択回路３０９0 …３０９N は、その１系を選択している部位に対してＭＥＭ回路３０７の出力ＦＰを選択して送出する。
入力インタフェース部１０１1 …１０１N または送信切替部１０２が、初期設定時に０系を選択している場合、選択回路３０９0 …３０９N は、その０系を選択している部位に対してＦＰ ＧＥＮ回路３０５の出力ＦＰを選択して送出する。
一方、入力インタフェース部１０１1 …１０１N または送信切替部１０２が、初期設定時に１系を選択している場合、選択回路３０９0 …３０９N は、その１系を選択している部位に対してＭＥＭ回路３０７の出力ＦＰを選択して送出する。
図３は、本発明の第１の実施形態における復調部１０９0 …１０９N の内部構成を示す図である。
図３に示されているように、復調部１０９0 …１０９N は、復調回路３１１と、遅延調整回路３１２とを有して構成される。
復調回路３１１は、受信部１０８から入力された信号を復調する。
遅延調整回路３１２は、復調回路３１１により復調された信号の遅延の増減を調整する。
なお、復調部１０９0 は、遅延調整回路３１２が設けられていなくてもよく、この場合、復調回路３１１の出力がそのまま復調部１０９0 の出力となる。
図３に示されているように、復調部１０９0 …１０９N は、復調回路３１１と、遅延調整回路３１２とを有して構成される。
復調回路３１１は、受信部１０８から入力された信号を復調する。
遅延調整回路３１２は、復調回路３１１により復調された信号の遅延の増減を調整する。
なお、復調部１０９0 は、遅延調整回路３１２が設けられていなくてもよく、この場合、復調回路３１１の出力がそのまま復調部１０９0 の出力となる。
図４は、本発明の第１の実施形態の送信側１におけるタイミングチャートである。また、図５は、本発明の第１の実施形態における送信側１と受信側２との間の信号の遅延差を示す図である。
以下、図１乃至図５を用いて、本実施形態における無線伝送装置の動作について説明する。
以下、図１乃至図５を用いて、本実施形態における無線伝送装置の動作について説明する。
以下の例では、装置初期設定時において、送受信切替部１０２が、予備回線用として装置クロック１系を選択し、現用回線側の入力インタフェース部１０１1 …１０１N が装置クロック０系を選択しているものとする。
また、０系クロック受信部１０６が送出するＦＰと１系クロック受信部１０６’が送出するＦＰとの遅延差はΔｔ１、ＦＰ ＧＥＮ回路３０５はＶＣＯクロック２０２を８０００分周、分周回路３０１は４分周、分周回路３０２は８分周とする。
また、０系クロック受信部１０６が送出するＦＰと１系クロック受信部１０６’が送出するＦＰとの遅延差はΔｔ１、ＦＰ ＧＥＮ回路３０５はＶＣＯクロック２０２を８０００分周、分周回路３０１は４分周、分周回路３０２は８分周とする。
初期設定時の装置クロック０系側となるクロック分配部１０７は、以下のような動作を行う。
遅延差検出回路３０８は、自系である０系ＦＰと他系である１系ＦＰとの遅延差を０系ＶＣＯクロック２０２を用いて検出し、検出結果となる遅延差出力２０８を「２」としてＭＥＭ回路３０７に送出する。
ＭＥＭ回路３０７は、クロック受信部１０６により生成されたＦＰを記憶している。ＭＥＭ回路３０７は、遅延差出力２０８が「２」であることから、０系入力ＦＰから２クロック遅れのＭＥＭ出力２０９を生成し、選択回路３０９0に送出する。
分配回路３０６は、送出するクロックを分配し、入力インタフェース部１０１1 …１０１N と送受信切替部１０２とに送出する。
選択回路３０９0 は、送受信切替部１０２の初期設定時の記憶値が１系であることから、ＭＥＭ回路３０７により生成されたＭＥＭ出力２０９を送受信切替部１０２に送出する。
選択回路３０９1 〜３０９N は、入力インタフェース部１０１1 …１０１N の初期設定時の記憶値が０系であることから、ＦＰ ＧＥＮ回路３０５により生成されたＦＰを入力インタフェース部１０１1 …１０１N にそれぞれ送出する。
遅延差検出回路３０８は、自系である０系ＦＰと他系である１系ＦＰとの遅延差を０系ＶＣＯクロック２０２を用いて検出し、検出結果となる遅延差出力２０８を「２」としてＭＥＭ回路３０７に送出する。
ＭＥＭ回路３０７は、クロック受信部１０６により生成されたＦＰを記憶している。ＭＥＭ回路３０７は、遅延差出力２０８が「２」であることから、０系入力ＦＰから２クロック遅れのＭＥＭ出力２０９を生成し、選択回路３０９0に送出する。
分配回路３０６は、送出するクロックを分配し、入力インタフェース部１０１1 …１０１N と送受信切替部１０２とに送出する。
選択回路３０９0 は、送受信切替部１０２の初期設定時の記憶値が１系であることから、ＭＥＭ回路３０７により生成されたＭＥＭ出力２０９を送受信切替部１０２に送出する。
選択回路３０９1 〜３０９N は、入力インタフェース部１０１1 …１０１N の初期設定時の記憶値が０系であることから、ＦＰ ＧＥＮ回路３０５により生成されたＦＰを入力インタフェース部１０１1 …１０１N にそれぞれ送出する。
一方、装置クロック１系側となるクロック分配部１０７’も、０系と同様の動作を行う。
遅延差検出回路３０８’は、自系である１系ＦＰと他系である０系ＦＰとの遅延差を１系ＶＣＯクロック２０２’を用いて検出し、検出結果となる遅延差出力２０８’を「７９９８」としてＭＥＭ回路３０７’に送出する。
ＭＥＭ回路３０７’は、１系クロック受信部１０６’のＦＰを記憶している。ＭＥＭ回路３０７’は、遅延差出力２０８’が「７９９８」であることから、１系入力ＦＰから７９９８クロック遅れのＭＥＭ出力２０９’を生成し、選択回路３０９’1 …３０９’N に送出する。
分配回路３０６’は、送出するクロックを分配し、入力インタフェース部１０１1 …１０１N と送受信切替部１０２とに送出する。
選択回路３０９’0 は、送受信切替部１０２の初期設定時の記憶値が１系であることから、ＦＰ ＧＥＮ回路３０５により生成されたＦＰを送受信切替部１０２に送出する。
選択回路３０９’1 …３０９’N は、入力インタフェース部１０１1 …１０１N の初期設定時の記憶値が０系であることから、ＭＥＭ回路３０７により生成されたＭＥＭ出力２０９’を入力インタフェース部１０１1 …１０１N にそれぞれ送出する。
遅延差検出回路３０８’は、自系である１系ＦＰと他系である０系ＦＰとの遅延差を１系ＶＣＯクロック２０２’を用いて検出し、検出結果となる遅延差出力２０８’を「７９９８」としてＭＥＭ回路３０７’に送出する。
ＭＥＭ回路３０７’は、１系クロック受信部１０６’のＦＰを記憶している。ＭＥＭ回路３０７’は、遅延差出力２０８’が「７９９８」であることから、１系入力ＦＰから７９９８クロック遅れのＭＥＭ出力２０９’を生成し、選択回路３０９’1 …３０９’N に送出する。
分配回路３０６’は、送出するクロックを分配し、入力インタフェース部１０１1 …１０１N と送受信切替部１０２とに送出する。
選択回路３０９’0 は、送受信切替部１０２の初期設定時の記憶値が１系であることから、ＦＰ ＧＥＮ回路３０５により生成されたＦＰを送受信切替部１０２に送出する。
選択回路３０９’1 …３０９’N は、入力インタフェース部１０１1 …１０１N の初期設定時の記憶値が０系であることから、ＭＥＭ回路３０７により生成されたＭＥＭ出力２０９’を入力インタフェース部１０１1 …１０１N にそれぞれ送出する。
図５に示されているように、現用回線の入力インタフェース部１０１1 …１０１N に供給されるＦＰに比べて、送受信切替部１０２に供給されるＦＰの位相がΔｔ１遅延している場合、復調部１０９1 …１０９N は、この遅延差Δｔ１を含む遅延差をゼロに調整する。
その後、送信切替部１０２の同期クロック選択が１系から０系に切り替わり、現用Ｍ回線の入力インタフェース部１０１M で（１≦Ｍ≦Ｎ）、同期クロック選択が０系から１系となる場合であっても、現用Ｍ回線の入力インタフェース部１０１M に供給されるＦＰに比べて、送受信切替部１０２に供給されるＦＰの位相がΔｔ１遅延しているため、受信側２で遅延変動は発生せず、無瞬断切替可能となる。
その後、送信切替部１０２の同期クロック選択が１系から０系に切り替わり、現用Ｍ回線の入力インタフェース部１０１M で（１≦Ｍ≦Ｎ）、同期クロック選択が０系から１系となる場合であっても、現用Ｍ回線の入力インタフェース部１０１M に供給されるＦＰに比べて、送受信切替部１０２に供給されるＦＰの位相がΔｔ１遅延しているため、受信側２で遅延変動は発生せず、無瞬断切替可能となる。
以下、装置クロック系切り替え時のクロック分配部の動作例について説明する。
装置初期設定時において、入力インタフェース部１０１1 が０系の装置クロックを選択し、その後、装置クロック選択を０系から１系に切り替えた場合、１系側のクロック分配部１０７’では、遅延差検出回路３０８’が０系と１系との遅延差を検出する。
ＭＥＭ回路３０７’は、その遅延差の検出結果を用いて、０系ＦＰと同位相のＦＰを生成し、選択回路３０９’0 …３０９’N に送出する。
選択回路３０９’0 …３０９’N は、装置初期設定時０系であることを記憶している。選択回路３０９’0 …３０９’N は、１系のＦＰ出力２１０’1 として、ＭＥＭ回路３０７により生成されたＦＰを選択し、装置クロック０系と同位相のＦＰを入力インタフェース部１０１1 …１０１N に送出する。
これにより、装置クロック選択が初期設定後に変化しても、０系ＦＰと１系ＦＰの遅延差は、切替前と同じ遅延差となり遅延量の変動を抑圧することで、無瞬断切替が可能となる。
装置初期設定時において、入力インタフェース部１０１1 が０系の装置クロックを選択し、その後、装置クロック選択を０系から１系に切り替えた場合、１系側のクロック分配部１０７’では、遅延差検出回路３０８’が０系と１系との遅延差を検出する。
ＭＥＭ回路３０７’は、その遅延差の検出結果を用いて、０系ＦＰと同位相のＦＰを生成し、選択回路３０９’0 …３０９’N に送出する。
選択回路３０９’0 …３０９’N は、装置初期設定時０系であることを記憶している。選択回路３０９’0 …３０９’N は、１系のＦＰ出力２１０’1 として、ＭＥＭ回路３０７により生成されたＦＰを選択し、装置クロック０系と同位相のＦＰを入力インタフェース部１０１1 …１０１N に送出する。
これにより、装置クロック選択が初期設定後に変化しても、０系ＦＰと１系ＦＰの遅延差は、切替前と同じ遅延差となり遅延量の変動を抑圧することで、無瞬断切替が可能となる。
なお、本実施形態では、装置クロック供給回路１１３が無線伝送に適用されていたが、有線伝送または光通信の分野で適用されるとしてもよい。
以上説明したように、本実施形態によれば、互いに位相が異なる複数の系の装置クロックを、それぞれ現用回線および予備回線におけるデータ伝送に用い、受信側２で一定の遅延量を加えることによりデータ伝送の装置クロックの位相を揃えている場合、現用回線と予備回線との間で装置クロックの系の切り替えが発生したとしても、装置クロック供給回路１１３は、切り替え前と等しい位相差の装置クロック（ＦＰ）を無線伝送装置の送信側１に送信する。
従って、現用回線および予備回線におけるデータ伝送に用いられる装置クロックの切り替えが発生しても、無瞬断切り替えが可能となる。
従って、現用回線および予備回線におけるデータ伝送に用いられる装置クロックの切り替えが発生しても、無瞬断切り替えが可能となる。
また、従来技術では、装置クロック切り替えに起因して遅延差が変動し、受信側にて無瞬断切り替え不能となる場合には、受信側にて再度遅延調整をする必要があった。
本実施形態では、上記のような再度遅延調整を行う必要がなく、調整による保守が不要となる。
本実施形態では、上記のような再度遅延調整を行う必要がなく、調整による保守が不要となる。
（第２の実施形態）
本実施形態における構成および動作は、以下、特記しない限り、本発明の第１の実施形態と同様であるとして説明を進める。
図６は、本発明の第２の実施形態における装置クロック供給回路１１３の構成を示す図である。また、図７は、本発明の第２の実施形態の送信側１におけるタイミングチャートである。
以下、図６および図７を用いて、本実施形態における無線伝送装置について説明する。
本実施形態における構成および動作は、以下、特記しない限り、本発明の第１の実施形態と同様であるとして説明を進める。
図６は、本発明の第２の実施形態における装置クロック供給回路１１３の構成を示す図である。また、図７は、本発明の第２の実施形態の送信側１におけるタイミングチャートである。
以下、図６および図７を用いて、本実施形態における無線伝送装置について説明する。
図６に示されているように、本実施形態における装置クロック供給回路１１３は、第１の実施形態の装置クロック供給回路１１３に設けられていたＭＥＭ回路３０７、３０７’の代わりにそれぞれカウンタ回路３１０、３１０’を有する構成となっている。
なお、クロック受信部１０６とクロック受信部１０６’、クロック分配部１０７とクロック分配部１０７’は、それぞれほぼ同様の構成および機能を有しているため、１系のクロック受信部１０６’およびクロック分配部１０７’の構成の説明については一部省略する。
なお、クロック受信部１０６とクロック受信部１０６’、クロック分配部１０７とクロック分配部１０７’は、それぞれほぼ同様の構成および機能を有しているため、１系のクロック受信部１０６’およびクロック分配部１０７’の構成の説明については一部省略する。
まず、０系のクロック分配部１０７における動作について説明する。
カウンタ回路３１０は、入力されるＶＣＯクロック２０２の波数をカウントし、そのカウント値を保持する。カウント回路３１０は、自系ＦＰ出力２０７の「Ｌ」が入力されると、カウンタ値をゼロにクリアし、再度自系ＶＣＯクロック２０２を用いてカウントアップを行う。
また、カウント回路３１０は、カウント値と遅延比較結果３０８の値（例えば「２」）とを比較し、両方の値が一致した場合、ＶＣＯクロック２０２の１クロック幅分「Ｌ」となるカウンタ出力２１３を生成し、選択回路３０９0 …３０９N に送出する。
カウンタ回路３１０は、入力されるＶＣＯクロック２０２の波数をカウントし、そのカウント値を保持する。カウント回路３１０は、自系ＦＰ出力２０７の「Ｌ」が入力されると、カウンタ値をゼロにクリアし、再度自系ＶＣＯクロック２０２を用いてカウントアップを行う。
また、カウント回路３１０は、カウント値と遅延比較結果３０８の値（例えば「２」）とを比較し、両方の値が一致した場合、ＶＣＯクロック２０２の１クロック幅分「Ｌ」となるカウンタ出力２１３を生成し、選択回路３０９0 …３０９N に送出する。
一方、１系側クロック分配部１０７では、カウンタ回路３１０’は、１系のＦＰ出力２０７’の「Ｌ」入力で、カウンタ値２１２’を「０」とし、１系ＶＣＯクロック２０２’を用いてカウンタをカウントアップする。
カウンタ回路３１０’は、自身が保持するカウント値２１２’が遅延比較結果３０８’の値と同じ「７９９８」の時に「Ｌ」となるカウンタ出力２１３’を生成し、選択回路３０９’0 …３０９’N に送出する。
カウンタ回路３１０’は、自身が保持するカウント値２１２’が遅延比較結果３０８’の値と同じ「７９９８」の時に「Ｌ」となるカウンタ出力２１３’を生成し、選択回路３０９’0 …３０９’N に送出する。
以上説明したように、本実施形態におけるクロック分配部１０７、１０７’は、ＭＥＭ回路の代わりに簡易な構成で実現可能なカウンタ回路を有し、遅延差検出回路に格納された遅延量分遅延させたＦＰを出力する。
従って、簡易な回路構成で、第１の実施形態と同様に、現用回線および予備回線におけるデータ伝送に用いられる装置クロック切り替えが発生しても、無瞬断切り替えが可能となる。
従って、簡易な回路構成で、第１の実施形態と同様に、現用回線および予備回線におけるデータ伝送に用いられる装置クロック切り替えが発生しても、無瞬断切り替えが可能となる。
（実施形態のまとめ）
なお、上記の実施形態におけるフレームパルスは、フレームの区切りを示すタイミングでＶＣＯクロック一周期分「Ｌ」としていたが、逆にフレームの区切りを示すタイミングでＶＣＯクロック一周期分「Ｈ」とする波形であってもよい。
なお、上記の実施形態におけるフレームパルスは、フレームの区切りを示すタイミングでＶＣＯクロック一周期分「Ｌ」としていたが、逆にフレームの区切りを示すタイミングでＶＣＯクロック一周期分「Ｈ」とする波形であってもよい。
また、上記の実施例は本発明の好適な実施の一例であり、本発明の実施例は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形して実施することが可能となる。
１、１００１ 送信側
２、１００２ 受信側
１０1 …１０N 、１０１０1 …１０１０N 入力端子
２０1 …２０N 、１０２０1 …１０２０N 出力端子
１０１1 …１０１N 、１１０１1 …１１０１N 入力インタフェース部
１０２、１１０２ 送信切替部
１０３0 …１０３N 、１１０３1 …１１０３N 変調部
１０４0 …１０４N 、１１０４1 …１１０４N 送信部
１０５ クロック制御部
１０６、１０６’、１１０６、１１０６’ クロック受信部
１０７、１０７’、１１０７、１１０７’ クロック分配部
１０８0 …１０８N 、１１０８1 …１１０８N 受信部
１０９0 …１０９N 、１１０９1 …１１０９N 復調部
１１０、１１１０ 受信切替部
１１１1 …１１１N 、１１１１1 …１１１１N 出力インタフェース部
１１２0 …１０２N 、１１０２1 …１１０２N 無線伝送路
２０１、２０１’、１２０１、１２０１’ 同期クロック
２０２、２０２’、１２０２、１２０２’ ＶＣＯクロック
２０３、２０３’、１２０３、１２０３’ 同期位相比較
２０４、２０４’、１２０４、１２０４’ ＶＣＯ位相比較
２０５、２０５’、１２０５、１２０５’ 位相制御出力
２０７、２０７’ ＦＰ出力
２０８、２０８’ 遅延差結果
２０６、２０６’、２１０0 …２１０N 、２１０’0 …２１０’N 、１２０６、１２０６’、１２１０、１２１０’ クロック出力
２１１0 …２１１N 、２１１’0 …２１１’N クロック選択出力
２１２、２１２’ カウンタ値
２１３、２１３’ カウンタ出力
３０１、３０１’、１３０１、１３０１’ 分周回路Ｐ
３０２、３０２’、１３０２、１３０２’ 分周回路Ｑ
３０３、３０３’、１３０３、１３０３’ 位相比較回路
３０４、３０４’、１３０４、１３０４’ ＶＣＯ
３０５、３０５’、１３０５、１３０５’ ＦＰ ＧＥＮ回路
３０６、３０６’１３０６、１３０６’ 分配回路
３０７、３０７’ ＭＥＭ回路
３０８、３０８’ 遅延差検出回路
３０９0 …３０９N 、３０９’0 …３０９’N 選択回路
３１０、３１０’ カウンタ回路
３１１ 復調回路
３１２ 遅延調整回路
２、１００２ 受信側
１０1 …１０N 、１０１０1 …１０１０N 入力端子
２０1 …２０N 、１０２０1 …１０２０N 出力端子
１０１1 …１０１N 、１１０１1 …１１０１N 入力インタフェース部
１０２、１１０２ 送信切替部
１０３0 …１０３N 、１１０３1 …１１０３N 変調部
１０４0 …１０４N 、１１０４1 …１１０４N 送信部
１０５ クロック制御部
１０６、１０６’、１１０６、１１０６’ クロック受信部
１０７、１０７’、１１０７、１１０７’ クロック分配部
１０８0 …１０８N 、１１０８1 …１１０８N 受信部
１０９0 …１０９N 、１１０９1 …１１０９N 復調部
１１０、１１１０ 受信切替部
１１１1 …１１１N 、１１１１1 …１１１１N 出力インタフェース部
１１２0 …１０２N 、１１０２1 …１１０２N 無線伝送路
２０１、２０１’、１２０１、１２０１’ 同期クロック
２０２、２０２’、１２０２、１２０２’ ＶＣＯクロック
２０３、２０３’、１２０３、１２０３’ 同期位相比較
２０４、２０４’、１２０４、１２０４’ ＶＣＯ位相比較
２０５、２０５’、１２０５、１２０５’ 位相制御出力
２０７、２０７’ ＦＰ出力
２０８、２０８’ 遅延差結果
２０６、２０６’、２１０0 …２１０N 、２１０’0 …２１０’N 、１２０６、１２０６’、１２１０、１２１０’ クロック出力
２１１0 …２１１N 、２１１’0 …２１１’N クロック選択出力
２１２、２１２’ カウンタ値
２１３、２１３’ カウンタ出力
３０１、３０１’、１３０１、１３０１’ 分周回路Ｐ
３０２、３０２’、１３０２、１３０２’ 分周回路Ｑ
３０３、３０３’、１３０３、１３０３’ 位相比較回路
３０４、３０４’、１３０４、１３０４’ ＶＣＯ
３０５、３０５’、１３０５、１３０５’ ＦＰ ＧＥＮ回路
３０６、３０６’１３０６、１３０６’ 分配回路
３０７、３０７’ ＭＥＭ回路
３０８、３０８’ 遅延差検出回路
３０９0 …３０９N 、３０９’0 …３０９’N 選択回路
３１０、３１０’ カウンタ回路
３１１ 復調回路
３１２ 遅延調整回路
Claims (6)
- １以上の現用回線および該現用回線の１つを切り替えるための予備回線のうち、自回路を選択した回線に対してフレームパルスを送出するフレームパルス送出回路であって、
入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成手段と、
前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出手段と、
自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出手段と、
前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成手段と、
前記遅延パルス生成手段により生成されたフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出手段と、
を有することを特徴とするフレームパルス送出回路。 - 前記遅延フレームパルス生成手段は、
前記遅延させたフレームパルスの一周期分の波形および位相を記憶し、該記憶した波形および位相のフレームパルスを生成することを特徴とする請求項１記載のフレームパルス送出回路。 - 前記遅延フレームパルス生成手段は、
前記基本クロックの立ち上がりまたは立ち下がり入力ごとに、自身が保持するカウント値を増加させ、
前記フレームパルス生成手段により生成されたフレームパルスの立ち上がりまたは立ち下がりが入力されると、カウント値をリセットし、
前記カウント値が、前記検出された遅延量分に相当する前記基本クロックの波数と等しくなったときに、立ち上がりまたは立ち下がりを有するフレームパルスを生成することを特徴とする請求項１記載のフレームパルス送出回路。 - １以上の現用回線および該現用回線の１つを切り替えるための予備回線にフレームパルスを送出する２つのフレームパルス送出回路を有し、一方の前記フレームパルス送出回路が前記現用回線にフレームパルスを送出するとき、他方の前記フレームパルス送出回路が前記現用回線へのフレームパルスと異なる位相のフレームパルスを前記予備回線に送出する装置クロック供給回路であって、
前記フレームパルス送出回路は、
入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成手段と、
前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出手段と、
自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出手段と、
前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成手段と、
前記遅延パルス生成手段により生成されたフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出手段と、
を有することを特徴とする装置クロック供給回路。 - 送信側機器と受信側機器との間において、１以上の現用回線と該現用回線の１つを切り替えるための予備回線とを介してデータ伝送を行い、前記受信側機器が前記現用回線のデータ伝送の遅延調整を行い、前記予備回線のデータ伝送と同期をとるデータ伝送装置であって、
前記データ伝送装置は、前記現用回線および前記予備回線にフレームパルスを送出する２つのフレームパルス送出回路を有し、
前記フレームパルス送出回路は、
１以上の現用回線および該現用回線の１つを切り替えるための予備回線のうち、自回路を選択した回線に対してフレームパルスを送出するフレームパルス送出回路であって、
入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成手段と、
前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出手段と、
自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出手段と、
前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成手段と、
前記遅延パルス生成手段により生成されたフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出手段と、
を有し、
一方の前記フレームパルス送出回路が前記現用回線にフレームパルスを送出するとき、他方の前記フレームパルス送出回路が前記現用回線へのフレームパルスと異なる位相のフレームパルスを前記予備回線に送出することを特徴とするデータ伝送装置。 - １以上の現用回線および該現用回線の１つを切り替えるための予備回線のうち、自回路を選択した回線に対してフレームパルスを送出するフレームパルス送出回路を用いたフレームパルス供給方法であって、
前記フレームパルス送出回路が、入力される基本クロックを用いて、フレームパルスを生成するフレームパルス生成工程と、
前記フレームパルス送出回路が、前記現用回線および前記予備回線のうち自回路が送出するフレームパルスの使用を選択している回線に対して、前記生成されたフレームパルスを送出するフレームパルス送出工程と、
前記フレームパルス送出回路が、自回路の送出フレームパルスに対する他回路の送出フレームパルスの遅延量を検出する遅延量検出工程と、
前記他回路の送出フレームパルスの使用を選択している回線が、使用するフレームパルスを前記自回路の送出フレームパルスに切り替えた場合、前記フレームパルス送出回路が、前記生成されたフレームパルスを前記検出された遅延量分遅延させ、前記他回路の送出フレームパルスと同位相のフレームパルスを生成する遅延パルス生成工程と、
前記フレームパルス送出回路が、前記遅延パルス生成工程において生成したフレームパルスを、前記自回路の送出フレームパルスに切り替えた回線に送出する遅延フレームパルス送出工程と、
を有することを特徴とするフレームパルス供給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003426376A JP2005184737A (ja) | 2003-12-24 | 2003-12-24 | フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003426376A JP2005184737A (ja) | 2003-12-24 | 2003-12-24 | フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005184737A true JP2005184737A (ja) | 2005-07-07 |
Family
ID=34785934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003426376A Withdrawn JP2005184737A (ja) | 2003-12-24 | 2003-12-24 | フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005184737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048015A (ja) * | 2006-08-11 | 2008-02-28 | Fujitsu Ltd | 伝送装置 |
-
2003
- 2003-12-24 JP JP2003426376A patent/JP2005184737A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048015A (ja) * | 2006-08-11 | 2008-02-28 | Fujitsu Ltd | 伝送装置 |
| JP4745915B2 (ja) * | 2006-08-11 | 2011-08-10 | 富士通株式会社 | 伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5350787B2 (ja) | タイムスタンプを用いたタイム同期方法及び装置 | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| CN101795190B (zh) | 用于调整时钟信号的方法和装置 | |
| CA1218773A (en) | Apparatus and method for providing a transparent interface across a satellite communications link | |
| US20120327983A1 (en) | Transmitter apparatus, transmission method and transmission system | |
| EP2247022B1 (en) | Sending method, receiving method, sending device, receiving device, transmitting device, and transmitting system | |
| JPH08139642A (ja) | 無線装置 | |
| JP2005184737A (ja) | フレームパルス送出回路、装置クロック供給回路、データ伝送装置およびフレームパルス供給方法 | |
| CN107229305B (zh) | 一种系统时钟无损切换的方法 | |
| US10148378B2 (en) | PLL for carrier generator and method of generating carrier signals | |
| RU2288543C2 (ru) | Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации | |
| JP2016034065A (ja) | 制御装置及びネットワークシステム | |
| US20070079163A1 (en) | Transmitting apparatus | |
| JP2008193405A (ja) | 伝送システム、送信側装置、受信側装置、これらの動作方法、及びデジタル放送システム | |
| JP7198335B2 (ja) | クロック切替え装置 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3139411B2 (ja) | 回線切替方法及び装置 | |
| JP3458893B2 (ja) | 回線切り替え器及び回線切り替え方法 | |
| JP2015173311A (ja) | 通信システム | |
| JP3230652B2 (ja) | 回線切替装置 | |
| JPH06327072A (ja) | ディジタル網同期方式 | |
| DK176259B1 (da) | Fremgangsmåde til overföring af datasignaler samt fremgangsmåde og apparat til desynkronisering af PDH-signaler | |
| JP2008252824A (ja) | ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置 | |
| JP2003158510A (ja) | 回線切替装置 | |
| JP3973947B2 (ja) | Ｉｐネットワークシステムおよび中継装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |