JP2005181074A - 処理温度測定方法および半導体装置の製造方法 - Google Patents
処理温度測定方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005181074A JP2005181074A JP2003421454A JP2003421454A JP2005181074A JP 2005181074 A JP2005181074 A JP 2005181074A JP 2003421454 A JP2003421454 A JP 2003421454A JP 2003421454 A JP2003421454 A JP 2003421454A JP 2005181074 A JP2005181074 A JP 2005181074A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dissimilar metal
- resistivity
- formation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 計測可能な温度範囲や温度分解能を容易に調整することを可能としつつ、ウェハ上の任意の位置の温度を計測できるようにする。
【解決手段】 異種金属積層膜3上にプローブ4a、4bを触針させることにより、異種金属積層膜3の抵抗率を計測した後、異種金属積層膜3上の全面に薄膜5を形成し、異種金属積層膜3上にプローブ4a、4bを再度触針させることにより、異種金属積層膜3の抵抗率を計測し、薄膜5形成前の異種金属積層膜3の抵抗率と薄膜5形成後の異種金属積層膜3の抵抗率との差分に基づいて、薄膜5形成時における実際の成膜処理の温度を求める。
【選択図】 図1
【解決手段】 異種金属積層膜3上にプローブ4a、4bを触針させることにより、異種金属積層膜3の抵抗率を計測した後、異種金属積層膜3上の全面に薄膜5を形成し、異種金属積層膜3上にプローブ4a、4bを再度触針させることにより、異種金属積層膜3の抵抗率を計測し、薄膜5形成前の異種金属積層膜3の抵抗率と薄膜5形成後の異種金属積層膜3の抵抗率との差分に基づいて、薄膜5形成時における実際の成膜処理の温度を求める。
【選択図】 図1
Description
本発明は処理温度測定方法および半導体装置の製造方法に関し、特に、成膜処理の前後における異種金属積層膜の抵抗率の変化に基づいて処理温度を測定する方法に適用して好適なものである。
従来の半導体プロセスでは、成膜が行われているウェハの実際の処理温度を計測するために、熱電対、ヒートラベルまたは放射温度計などをウェハまたは装置に装着する方法がある。
あるいは、金属膜からなる配線および電極を基板上に形成し、電極をレジストでマスクした上で成膜処理を行う。そして、成膜処理の前後で電極のブロービングを行うことにより、電極間の配線の抵抗値を計測し、抵抗値の変化から成膜時の処理温度を測定する方法がある。
あるいは、金属膜からなる配線および電極を基板上に形成し、電極をレジストでマスクした上で成膜処理を行う。そして、成膜処理の前後で電極のブロービングを行うことにより、電極間の配線の抵抗値を計測し、抵抗値の変化から成膜時の処理温度を測定する方法がある。
また、特許文献1には、成膜された金属酸化物薄膜の抵抗率を加熱処理の前後で測定し、予め校正された抵抗率−最高温度曲線の関係を用いて加熱処理時の温度を求める方法が開示されている。
特開平5−72052号公報
しかしながら、熱電対などをウェハなどに装着する方法では、実際に行われる処理と異なる状態になり、装置または処理条件によっては、製品処理と同一条件での測定ができなくなるという問題があった。また、処理装置または処理チャンバ単位で温度計測器などを装着する必要があり、取り付けに手間がかかるとともに、温度計測器が高価な上に汎用性がないため、コストアップを招くという問題があった。
一方、電極間の配線の抵抗値の変化から成膜時の処理温度を測定する方法では、配線のバターニングおよび電極の形成が必要となり、ウェハ上の任意の位置の温度を計測することができないという問題があった。
また、特許文献1に開示された方法では、加熱処理時の温度を求めるために単一の金属酸化物薄膜が用いられるため、計測可能な温度範囲や温度分解能を調整することが困難であるとともに、測定温度のバラツキが大きいという問題があった。
また、特許文献1に開示された方法では、加熱処理時の温度を求めるために単一の金属酸化物薄膜が用いられるため、計測可能な温度範囲や温度分解能を調整することが困難であるとともに、測定温度のバラツキが大きいという問題があった。
そこで、本発明の目的は、計測可能な温度範囲や温度分解能を容易に調整することを可能としつつ、ウェハ上の任意の位置の温度を計測することが可能な処理温度測定方法および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る処理温度測定方法によれば、異種金属積層膜を基材上に形成する工程と、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成された基材に対して加熱を伴う処理を行う工程と、前記異種金属積層膜の処理後の抵抗率を測定する工程と、前記異種金属積層膜の形成後および処理後の抵抗率に基づいて前記処理の温度を算出する工程とを備えることを特徴とする。
これにより、異種金属積層膜の処理前後における抵抗率を計測することで、実処理温度を求めることが可能となるとともに、異種金属積層膜を構成する金属の組み合わせを変更することで、計測可能な温度範囲や温度分解能を容易に調整することが可能となる。このため、ウェハ上の任意の位置の温度を計測することが可能となるとともに、コストアップを抑制しつつ、様々の処理の温度を精度よく算出することが可能となる。
また、本発明の一態様に係る処理温度測定方法によれば、異種金属積層膜を基材上に形成する工程と、前記異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成された基材の成膜処理を行う工程と、前記第1プロービング動作で触針された部分を露出させる開口部を前記異種金属積層膜上に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および前記導電膜の成膜後における前記異種金属積層膜の抵抗率の変化に基づいて、前記導電膜の成膜温度を算出する工程とを備えることを特徴とする。
これにより、異種金属積層膜のプロービング動作を成膜処理の前後で行うことで、成膜処理時の実際の温度を求めることが可能となるとともに、異種金属積層膜を構成する金属の組み合わせを変更することで、計測可能な温度範囲や温度分解能を容易に調整することが可能となる。このため、ウェハ上の任意の位置の温度を計測することが可能となるとともに、コストアップを抑制しつつ、様々の成膜処理の温度を精度よく算出することが可能となる。
また、本発明の一態様に係る処理温度測定方法によれば、異種金属積層膜を基材上に形成する工程と、前記異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜上に絶縁膜を成膜する工程と、前記絶縁膜の成膜温度よりも高い温度で導電膜を前記絶縁膜上に形成する工程と、前記第1プロービング動作で触針された部分を露出させる開口部を前記導電膜および前記絶縁膜に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記導電膜の成膜後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および成膜後の抵抗率に基づいて前記導電膜の成膜温度を算出する工程とを備えることを特徴とする。
これにより、異種金属積層膜上に導電膜を形成した場合においても、異種金属積層膜の抵抗率に対する導電膜の影響を排除することが可能となり、異種金属積層膜のプロービング動作を成膜処理の前後で行うことで、導電膜の実際の成膜温度を精度よく求めることが可能となる。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成されることを特徴とする。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成されることを特徴とする。
これにより、計測可能な温度範囲や温度分解能を容易に調整することが可能となるとともに、異種金属積層膜の処理前後における抵抗率を計測することで、実処理温度を求めることができる。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、最上層に配置された保護層を備えることを特徴とする。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、最上層に配置された保護層を備えることを特徴とする。
これにより、抵抗率の変化に寄与する金属膜の表面荒れを抑制することが可能となる。このため、異種金属積層膜の処理前後における抵抗率の変化のバラツキを低減することが可能となり、実処理温度を精度よく求めることができる
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、Ti/Al/Ti/TiN構造を備えることを特徴とする。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、Ti/Al/Ti/TiN構造を備えることを特徴とする。
これにより、Tiの膜厚を変化させることで、計測可能な温度範囲を調整することが可能となるとともに、Ti/Al/Tiによる合金層の表面をTiNで保護することが可能となり、コストアップを抑制しつつ、様々の成膜処理の温度を精度よく算出することが可能となる
また、本発明の一態様に係る半導体装置の製造方法によれば、異種金属積層膜をモニタウェハ上に形成する工程と、前記モニタウェハ上に形成された異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成されたモニタウェハおよび製品ウェハの成膜処理を行う工程と、前記成膜処理された異種金属積層膜を露出させる開口部を前記異種金属積層膜上に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする。
また、本発明の一態様に係る半導体装置の製造方法によれば、異種金属積層膜をモニタウェハ上に形成する工程と、前記モニタウェハ上に形成された異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成されたモニタウェハおよび製品ウェハの成膜処理を行う工程と、前記成膜処理された異種金属積層膜を露出させる開口部を前記異種金属積層膜上に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする。
これにより、異種金属積層膜の処理前後における抵抗率を計測することで、実処理温度を求めることが可能となり、製品ウェハに熱電対などの温度計測器を装着することなく、製品ウェハの成膜処理時の実際の温度を精度よく求めることが可能となる。
以下、本発明の実施形態に係る処理温度測定方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係る処理温度測定方法を示す断面図である。
図1(a)において、半導体基板1上の全面に絶縁膜2を形成する。なお、絶縁膜2としては、例えば、熱酸化膜を用いることができる。
図1は、本発明の一実施形態に係る処理温度測定方法を示す断面図である。
図1(a)において、半導体基板1上の全面に絶縁膜2を形成する。なお、絶縁膜2としては、例えば、熱酸化膜を用いることができる。
次に、図1(b)に示すように、スパッタリングなどの方法により、絶縁膜2上の全面に異種金属積層膜3を形成する。なお、異種金属積層膜3は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成することができ、例えば、Ti/Al/Ti/TiN構造を用いることができる。
また、Ti/Al/Ti/TiNの膜厚は200〜1600Åの範囲内にそれぞれ設定することができ、Ti/Al/Ti/TiNの膜厚は測定される処理温度により変更することができる。また、異種金属積層膜3を構成する金属の組み合わせは、測定される処理温度または温度分解能などに応じて適宜変更することができる。また、異種金属積層膜3を形成する半導体基板1としては、実デバイスが形成される製品ウェハとは別に用意されたモニタウェハを用いることができる。
また、Ti/Al/Ti/TiNの膜厚は200〜1600Åの範囲内にそれぞれ設定することができ、Ti/Al/Ti/TiNの膜厚は測定される処理温度により変更することができる。また、異種金属積層膜3を構成する金属の組み合わせは、測定される処理温度または温度分解能などに応じて適宜変更することができる。また、異種金属積層膜3を形成する半導体基板1としては、実デバイスが形成される製品ウェハとは別に用意されたモニタウェハを用いることができる。
ここで、異種金属積層膜3として、Ti/Al/Ti/TiN構造を用いることにより、Tiの膜厚を変化させることで、測定可能な処理温度を容易に変更することが可能となる。また、異種金属積層膜3の最上層にTiN膜を設けることにより、Ti/Al/Ti層の表面荒れを抑制することが可能となり、異種金属積層膜3の処理前後における抵抗率の変化のバラツキを低減することを可能として、実処理温度を精度よく求めることができる。
そして、異種金属積層膜3が絶縁膜2上に形成されると、異種金属積層膜3上にプローブ4a、4bを触針させることにより、異種金属積層膜3の抵抗率を計測する。
次に、図1(c)に示すように、異種金属積層膜3が形成された半導体基板1を実際の成膜処理が行われるチャンバ内に搬入する。そして、チャンバ内にて実際の成膜処理と同一の条件で成膜処理を行うことにより、異種金属積層膜3上の全面に薄膜5を形成する。なお、異種金属積層膜3上に形成される薄膜5としては、例えば、シリコン酸化膜、シリコン窒化膜などの絶縁膜を挙げることができる。
次に、図1(c)に示すように、異種金属積層膜3が形成された半導体基板1を実際の成膜処理が行われるチャンバ内に搬入する。そして、チャンバ内にて実際の成膜処理と同一の条件で成膜処理を行うことにより、異種金属積層膜3上の全面に薄膜5を形成する。なお、異種金属積層膜3上に形成される薄膜5としては、例えば、シリコン酸化膜、シリコン窒化膜などの絶縁膜を挙げることができる。
また、薄膜5として、例えば、多結晶シリコン、WまたはCuなどの導電膜を形成するようにしてもよい。ただし、異種金属積層膜3上に形成される薄膜5として導電膜を形成する場合、異種金属積層膜3と導電膜とを絶縁するために、異種金属積層膜3上に絶縁膜を形成してから、導電膜を形成するようにしてもよい。
次に、図1(d)に示すように、異種金属積層膜3上の全面に薄膜5が形成されると、フォトリソグラフィー技術および、またはエッチング技術を用いて薄膜5を除去することにより、図1(b)のプローブ4a、4bにて触針された部分を露出させる開口部6a、6bを薄膜5に形成する。または、異種金属積層膜3全面を露出させてもよい。
次に、図1(d)に示すように、異種金属積層膜3上の全面に薄膜5が形成されると、フォトリソグラフィー技術および、またはエッチング技術を用いて薄膜5を除去することにより、図1(b)のプローブ4a、4bにて触針された部分を露出させる開口部6a、6bを薄膜5に形成する。または、異種金属積層膜3全面を露出させてもよい。
次に、図1(e)に示すように、開口部6a、6bを介して異種金属積層膜3上にプローブ4a、4bを再度触針させることにより、異種金属積層膜3の抵抗率を計測する。
そして、薄膜5形成前の異種金属積層膜3の抵抗率と薄膜5形成後の異種金属積層膜3の抵抗率が測定されると、薄膜5形成前の異種金属積層膜3の抵抗率と薄膜5形成後の異種金属積層膜3の抵抗率との差分に基づいて、薄膜5形成時における実際の成膜処理の温度を求めることができる。
そして、薄膜5形成前の異種金属積層膜3の抵抗率と薄膜5形成後の異種金属積層膜3の抵抗率が測定されると、薄膜5形成前の異種金属積層膜3の抵抗率と薄膜5形成後の異種金属積層膜3の抵抗率との差分に基づいて、薄膜5形成時における実際の成膜処理の温度を求めることができる。
これにより、異種金属積層膜3のプロービング動作を成膜処理の前後で行うことで、成膜処理時の実際の温度を求めることが可能となるとともに、異種金属積層膜3を構成する金属の組み合わせを変更することで、計測可能な温度範囲や温度分解能を容易に調整することが可能となり、コストアップを抑制しつつ、様々の成膜処理の温度を精度よく算出することが可能となる。
また、プローブ4a、4bの触針位置を変更することで、半導体基板1上の任意の位置の温度を計測することが可能となるとともに、多点測定を容易に行うことが可能となり、デバイスパラメータとウェハ面内傾向とを容易にリンクさせることができる。
また、異種金属積層膜3の抵抗率は、異種金属積層膜3の熱処理時の最高温度で決定することができる。このため、薄膜5形成時の温度よりも低い温度で薄膜5形成後の処理が行われた場合においても、異種金属積層膜3の抵抗率をそのまま維持することができ、薄膜5形成時における実際の成膜処理の温度を安定して求めることができる。
また、異種金属積層膜3の抵抗率は、異種金属積層膜3の熱処理時の最高温度で決定することができる。このため、薄膜5形成時の温度よりも低い温度で薄膜5形成後の処理が行われた場合においても、異種金属積層膜3の抵抗率をそのまま維持することができ、薄膜5形成時における実際の成膜処理の温度を安定して求めることができる。
なお、温度計測が行われる処理として成膜処理を例にとって説明したが、成膜処理以外にも、例えば、ドライブイン処理、アニール処理またはエッチング処理などに適用してもよい。
図2は、本発明の一実施形態に係る異種金属積層膜とシート抵抗との関係を示す図である。
図2は、本発明の一実施形態に係る異種金属積層膜とシート抵抗との関係を示す図である。
図2(a)において、Ti/Al/Ti/TiNの膜厚をそれぞれ300Å/1600Å/300Å/300Åとした場合、成膜処理時の温度を320〜480℃の範囲内で変化させると、Ti/Al/Ti/TiNからなる異種金属積層膜のシート抵抗が0〜1.15Ω/□の間でシフトすることがわかる。
また、図2(b)において、Ti/Al/Ti/TiNの膜厚をそれぞれ200Å/600Å/200Å/200Åとした場合、シート抵抗の初期値は48.3Ω/□であった。そして、280℃→300℃→320℃→340℃→360℃→375℃と温度を変化させた場合、シート抵抗の変化量はそれぞれ、1.42Ω/□→3.14Ω/□→6.82Ω/□→15.21Ω/□→38.7Ω/□→107.5Ω/□となった。
また、図2(b)において、Ti/Al/Ti/TiNの膜厚をそれぞれ200Å/600Å/200Å/200Åとした場合、シート抵抗の初期値は48.3Ω/□であった。そして、280℃→300℃→320℃→340℃→360℃→375℃と温度を変化させた場合、シート抵抗の変化量はそれぞれ、1.42Ω/□→3.14Ω/□→6.82Ω/□→15.21Ω/□→38.7Ω/□→107.5Ω/□となった。
さらに、図2(b)において、Ti/Al/Ti/TiNの膜厚をそれぞれ300Å/1100Å/300Å/300Åとした場合、シート抵抗の初期値は26.4Ω/□であった。そして、360℃→370℃→380℃→390℃→400℃→410℃→420℃→430℃→440℃→450℃→460℃と温度を変化させた場合、シート抵抗の変化量はそれぞれ、1.42Ω/□→1.94Ω/□→2.65Ω/□→3.62Ω/□→4.96Ω/□→6.8Ω/□→9.47Ω/□→13.47Ω/□→19.87Ω/□→31.27Ω/□→56.16Ω/□となった。
このため、Ti/Al/Ti/TiNの膜厚をそれぞれ変更することにより、計測可能な温度範囲を容易に調整することができ、様々の成膜処理の温度を精度よく算出することが可能となる。また、Ti/Al/Ti層上にTiN層を設けることにより、Ti/Al/Ti層の表面荒れを抑制することが可能となり、Ti/Al/Ti/TiNの処理前後における抵抗率の変化のバラツキを低減することを可能として、実処理温度を精度よく求めることができる。
1 半導体基板、2 絶縁膜、3 異種金属積層膜、4a、4b プローブ、5 薄膜、6a、6b 開口部
Claims (7)
- 異種金属積層膜を基材上に形成する工程と、
前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜が形成された基材に対して加熱を伴う処理を行う工程と、
前記異種金属積層膜の処理後の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および処理後の抵抗率に基づいて前記処理の温度を算出する工程とを備えることを特徴とする処理温度測定方法。 - 異種金属積層膜を基材上に形成する工程と、
前記異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜が形成された基材の成膜処理を行う工程と、
前記第1プロービング動作で触針された部分を露出させる開口部を前記異種金属積層膜上に形成する工程と、
前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする処理温度測定方法。 - 異種金属積層膜を基材上に形成する工程と、
前記異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜上に絶縁膜を成膜する工程と、
前記絶縁膜の成膜温度よりも高い温度で導電膜を前記絶縁膜上に形成する工程と、
前記第1プロービング動作で触針された部分を露出させる開口部を前記導電膜および前記絶縁膜に形成する工程と、
前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記導電膜の成膜後の異種金属積層膜の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および前記導電膜の成膜後における前記異種金属積層膜の抵抗率の変化に基づいて、前記導電膜の成膜温度を算出する工程とを備えることを特徴とする処理温度測定方法。 - 前記異種金属積層膜は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成されることを特徴とする請求項1〜3のいずれか1項記載の処理温度測定方法。
- 前記異種金属積層膜は、最上層に配置された保護層を備えることを特徴とする請求項1〜4のいずれか1項記載の処理温度測定方法。
- 前記異種金属積層膜は、Ti/Al/Ti/TiN構造を備えることを特徴とする請求項1〜5のいずれか1項記載の処理温度測定方法。
- 異種金属積層膜をモニタウェハ上に形成する工程と、
前記モニタウェハ上に形成された異種金属積層膜上の第1プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜が形成されたモニタウェハおよび製品ウェハの成膜処理を行う工程と、
前記成膜処理された異種金属積層膜を露出させる開口部を前記異種金属積層膜上に形成する工程と、
前記開口部を介して露出された前記異種金属積層膜上の第2プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421454A JP2005181074A (ja) | 2003-12-18 | 2003-12-18 | 処理温度測定方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421454A JP2005181074A (ja) | 2003-12-18 | 2003-12-18 | 処理温度測定方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005181074A true JP2005181074A (ja) | 2005-07-07 |
Family
ID=34782675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421454A Pending JP2005181074A (ja) | 2003-12-18 | 2003-12-18 | 処理温度測定方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005181074A (ja) |
-
2003
- 2003-12-18 JP JP2003421454A patent/JP2005181074A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7934430B2 (en) | Die scale strain gauge | |
JP4896963B2 (ja) | ウエハ状計測装置及びその製造方法 | |
TW200909823A (en) | Device and method for compensating a capacitive sensor measurement for variations caused by environmental conditions in a semiconductor processing environment | |
JP2010185771A (ja) | センサ付き基板およびセンサ付き基板の製造方法 | |
JP2007329215A (ja) | 半導体製造装置用温度測定具、半導体製造装置の温度測定方法、及び半導体製造装置 | |
TW202002156A (zh) | 靜電夾盤及基板固定裝置 | |
Choi et al. | Microfabrication and characterization of metal-embedded thin-film thermomechanical microsensors for applications in hostile manufacturing environments | |
Sinha et al. | Effect of deposition process parameters on resistivity of metal and alloy films deposited using anodic vacuum arc technique | |
US7777160B2 (en) | Electrode tuning method and apparatus for a layered heater structure | |
JP2011064513A (ja) | 温度測定素子、温度測定装置、基板処理装置及び電子デバイスの製造方法 | |
JP2005181074A (ja) | 処理温度測定方法および半導体装置の製造方法 | |
JPS6123503B2 (ja) | ||
JP3178098B2 (ja) | 温度センサとその製法 | |
JPH09292285A (ja) | 基板温度の測定方法 | |
JP2002016117A (ja) | 半導体ウェハの処理温度測定方法及び温度測定手段を備える半導体ウェハ | |
Gierczak et al. | Design, fabrication and experimental characterization of mixed thick-/thin film thermoelectric microgenerators based on constantan/silver | |
JP2009301796A (ja) | セラミックスヒーター及びその製造方法 | |
Gierczak et al. | Fabrication and characterization of mixed thin-/thick-film thermoelectric microgenerator based on constantan/chromium and silver arms | |
JP2008151581A (ja) | 静電チャックの誘電体層の体積抵抗率測定装置及びその装置を用いた測定方法 | |
JP2006060090A (ja) | 温度評価方法及びそれを用いた半導体装置の製造方法 | |
Effendi et al. | Packaging effects on the sensing performance of RTDs on an AlN substrate of a wafer heater | |
WO2020162236A1 (ja) | 温度センサフィルム、導電フィルムおよびその製造方法 | |
JP7268097B2 (ja) | オンセルタッチディスプレイの製造方法 | |
JP2016011875A (ja) | 圧力センサの製造方法および圧力センサ | |
TWI741259B (zh) | 溫度量測裝置與用於量測溫度的方法 |