JP7268097B2 - オンセルタッチディスプレイの製造方法 - Google Patents

オンセルタッチディスプレイの製造方法 Download PDF

Info

Publication number
JP7268097B2
JP7268097B2 JP2021131705A JP2021131705A JP7268097B2 JP 7268097 B2 JP7268097 B2 JP 7268097B2 JP 2021131705 A JP2021131705 A JP 2021131705A JP 2021131705 A JP2021131705 A JP 2021131705A JP 7268097 B2 JP7268097 B2 JP 7268097B2
Authority
JP
Japan
Prior art keywords
display panel
layer
thin film
forming
conductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021131705A
Other languages
English (en)
Other versions
JP2022160982A (ja
Inventor
ジョンチン シャオ
シウチェン リエン
ジアヤン ツァイ
チーファン シャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambrios Film Solutions Xiamen Corp
Original Assignee
Cambrios Film Solutions Xiamen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambrios Film Solutions Xiamen Corp filed Critical Cambrios Film Solutions Xiamen Corp
Publication of JP2022160982A publication Critical patent/JP2022160982A/ja
Application granted granted Critical
Publication of JP7268097B2 publication Critical patent/JP7268097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Position Input By Displaying (AREA)

Description

本開示は、オンセルタッチディスプレイ及びその製造方法に関する。特に、本開示は、オンセルタッチ有機発光ダイオード（ＯＬＥＤ）ディスプレイ及びその製造方法に関する。
近年、タッチディスプレイ装置の適用が拡大しており、多くの電気機器には、それらの電気機器を使いやすくするため、直接操作の機能を提供したり、コマンドを発行したりするためのタッチディスプレイが搭載されている。そのため、タッチディスプレイの需要が高まっている。
今日の銀ナノワイヤタッチディスプレイは、アウトセルタッチディスプレイ（out-cell touch display）である。しかしながら、アウトセル銀ナノワイヤタッチパネルの集積化においては、タッチパネルをディスプレイに接着するための積層プロセスが必要である。付加的な積層プロセスは、保護フィルム又は剥離フィルムを繰り返し除去し、接着剤を塗布するステップを含み、これは、比較的複雑で、時間がかかり、高価である。製造歩留まりに影響を与えることに加えて、モジュール化後の全体の積層厚さも比較的厚くなり、アウトセル銀ナノワイヤタッチパネルの曲げ特性に影響を与える。
中国特許第１０９８５３７９４号明細書 中国特許第１０６９７７９８５号明細書 中国特許第１１１４７１２９９号明細書
しかしながら、銀ナノワイヤタッチパネルを製造するためのプロセスは、高温焼成処理を含むため、銀ナノワイヤ薄膜をオンセルタッチディスプレイ、特に有機発光ダイオード（ＯＬＥＤ）ディスプレイに適用すると、製造プロセスから発生する熱によってＯＬＥＤを損傷する可能性がある。
本開示は、表示パネルと、前記表示パネル上に配置されたタッチセンサとを備える、新規なオンセルタッチパネルを提供し、前記タッチセンサは、前記表示パネル上に配置された第１の導電性薄膜と、前記第１の導電性薄膜上に配置された絶縁層と、前記絶縁層上に配置された第２の導電性薄膜と、前記第２の導電性薄膜上に配置された保護膜と、を備え、前記第１の導電性薄膜の不均一性値（non-uniformity value）と前記第２の導電性薄膜の不均一性値とが、それぞれ１５％未満である。
一実施形態では、前記第１の導電性薄膜及び前記第２の導電性薄膜は、銀ナノワイヤからなる。
一実施形態では、前記第１の導電性薄膜の表面抵抗値及び前記第２の導電性薄膜の表面抵抗値は、それぞれ５０～１００Ω／ｓｑである。
一実施形態では、前記表示パネルは、フリープラズマディスプレイパネル（ＰＤＰ）、液晶表示パネル（ＬＣＤ）、薄膜トランジスタ液晶表示パネル（ＴＦＴ－ＬＣＤ）、有機発光ダイオード表示パネル（ＯＬＥＤ）、発光ダイオード表示パネル（ＬＥＤ）、電気エレクトロルミネッセンス表示パネル（ＥＬＤ）、表面伝導電子放出表示パネル（ＳＥＤ）、及び電界放出表示パネル（ＦＥＤ）からなる群から選択される。
一実施形態では、前記表示パネルは、有機発光ダイオード表示パネルである。
本開示は、さらに、（Ａ）表示パネルを提供するステップ；（Ｂ）前記表示パネル上に第１の導電性材料層を形成するステップ；（Ｃ）第１の導電性薄膜を形成するために前記第１の導電性材料層をパターニングするステップ；（Ｄ）前記第１の導電性薄膜上に絶縁材料を被覆し、前記絶縁材料をパターニングして絶縁層を形成するステップ；（Ｅ）前記絶縁層上に第２の導電性材料層を形成するステップ；（Ｆ）前記第２の導電性材料層をパターニングして第２の導電性薄膜を形成するステップ；及び（Ｇ）前記第２の導電性薄膜上に、オンセルタッチディスプレイを実現するための保護膜を形成するステップ、を備え、前記ステップ（Ｂ）及び前記ステップ（Ｇ）の処理温度が１００℃未満であり、前記第１の導電性薄膜の不均一性値及び前記第２の導電性薄膜の不均一性値がそれぞれ１５％未満である、オンセルタッチディスプレイの製造方法を提供する。
一実施形態では、前記ステップ（Ｂ）における前記第１の導電性材料層の表面抵抗値、及び前記ステップ（Ｅ）における前記第２の導電性材料層の表面抵抗値が、それぞれ５０～１００Ω／ｓｑである。
一実施形態では、前記ステップ（Ｂ）における前記第１の導電性材料層、及び前記ステップ（Ｅ）における前記第２の導電性材料層が、銀ナノワイヤで作製される。
一実施形態では、前記ステップ（Ｂ）は、（Ｂ－１）前記表示パネル上に前記銀ナノワイヤを含む銀ナノワイヤ層を形成するステップと、（Ｂ－２）低温焼成処理を行うステップであって、前記低温焼成処理の焼成温度が１００℃未満であり、前記低温焼成処理の焼成時間が５分以上であることを特徴とする、第１の導電性材料層の形成ステップと、を備える。
一実施形態では、前記ステップ（Ｂ）が、前記ステップ（Ｂ－１）と前記ステップ（Ｂ－２）との間に、（Ｂ－１’）前記銀ナノワイヤ層上にハードコート層を形成するステップをさらに備える。
一実施形態では、前記ステップ（Ｅ）が、（Ｅ－１）前記絶縁層上に前記銀ナノワイヤを含む銀ナノワイヤ層を形成するステップと、（Ｅ－２）低温焼成処理を行うステップであって、前記低温焼成処理の焼成温度が１００℃未満であり、前記低温焼成処理の焼成時間が５分以上であることを特徴とする、第２の導電性材料層の形成ステップと、を備える。
一実施形態では、前記ステップ（Ｅ）が、前記ステップ（Ｅ－１）と前記ステップ（Ｅ－２）との間に、（Ｅ－１’）前記銀ナノワイヤ層上にハードコート層を形成するステップをさらに備える。
一実施形態では、前記ステップ（Ａ）の前記表示パネルは、フリープラズマディスプレイパネル（ＰＤＰ）、液晶表示パネル（ＬＣＤ）、薄膜トランジスタ液晶表示パネル（ＴＦＴ－ＬＣＤ）、有機発光ダイオード表示パネル（ＯＬＥＤ）、発光ダイオード表示パネル（ＬＥＤ）、電気エレクトロルミネッセンスディスプレイパネル（ＥＬＤ）、表面伝導電子放出表示パネル（ＳＥＤ）、及び電界放出表示パネル（ＦＥＤ）からなる群より選択される。
一実施形態では、前記ステップ（Ａ）の表示パネルは、有機発光ダイオード表示パネルである。
本明細書における「上に（ｏｎ）」という用語は、本明細書において、構成要素間の相対位置を説明するために使用されてもよいことに留意されたい。例えば、第２の要素の「上に」配置された第１の要素は、第１の要素が第２の要素と直接接触して形成される実施形態を含み、第１の要素と第２の要素との間に追加の構成要素が形成され得る実施形態も含み得る。
また、本明細書における「第１」、「第２」、「第３」等の用語は、説明を容易にするために用いられてもよく、番号や順序とは関係しない。例えば、「第１の導電性薄膜」と「第２の導電性薄膜」の両方を「導電性薄膜」として実現することができる。
タッチセンサの技術分野において、オンセルタッチセンサを表示パネル上に直接積層することができるため、タッチセンサの光学接着剤や基板を省略することができ、より薄型で軽量なタッチディスプレイを実現することができる。本開示の低温製造プロセスによれば、製造プロセス中の温度が表示パネルの性能、特にＯＬＥＤの性能に影響を与えないため、安定性の高いタッチディスプレイを製造することができる。
本開示のオンセルタッチディスプレイの一実施形態の製造フローチャートである。 本開示の一実施形態のＯＬＥＤの断面図である。 本開示の一実施形態の第１の導電性材料層を形成する断面図である。 本開示の一実施形態のフォトレジスト層のパターニングの断面図である。 本開示の一実施形態の第１の導電性薄膜を形成する断面図である。 本開示の一実施形態の絶縁層のパターニングの断面図である。 本開示の一実施形態の第２の導電性薄膜を形成する断面図である。 本開示の一実施形態のオンセルタッチディスプレイの断面図である。
まず、本発明の一実施形態に係るオンセルタッチディスプレイ１０００の製造方法は、以下のステップを備える。図１に示す製造フローチャート及び図２～図８に示す構成図を参照されたい。
ステップ（Ａ）：表示パネル１を設ける。本実施形態では、表示パネル１は、図２に示すＯＬＥＤパネルである。ＯＬＥＤパネルは、基板１１と、第１電極層１２と、有機エレクトロルミネッセンス材料層１３と、第２電極層１４と、保護膜１５とを備える。しかしながら、他の実施形態では、表示パネル１は、ＯＬＥＤパネルに限定されず、当該技術分野で公知の他のタイプのディスプレイであってもよい。
ステップ（Ｂ）：図３に示すように、表示パネル１上に第１の導電性材料層２１を形成する。本実施形態では、第１の導電性材料層２１は、銀ナノワイヤを含む。具体的には、ステップ（Ｂ）は、表示パネル１の保護膜１５上にスピンコート法により銀ナノワイヤ層（図示せず）を形成するステップ（Ｂ－１）；銀ナノワイヤ層上にハードコート層（図示せず）を形成するステップ（Ｂ－１’）；焼成温度１００℃未満、焼成時間５分以上の低温焼成処理を行い、第１の導電性材料層２１を得るステップ（Ｂ－２）を備える。他の実施形態では、ステップ（Ｂ－１’）は省略可能である。すなわち、第１の導電性材料層２１は、銀ナノワイヤのみで構成される。
ステップ（Ｃ）：第１の導電性材料層２１をパターニングして第１の導電性薄膜２３を形成する。具体的には、ステップ（Ｃ）は、第１の導電性材料層２１上にフォトレジスト層２２を形成し、次いで、フォトリソグラフィによってフォトレジスト層２２をパターニングして、図４に示す電極パターンを形成するステップ（Ｃ－１）；パターニングされたフォトレジスト層２２によって保護されていない第１の導電性材料層２１の一部をエッチングによって除去するステップ（Ｃ－２）；図５に示すように、パターニングされたフォトレジスト層２２を除去して第１の導電性薄膜２３を露出させるステップ（Ｃ－３）を備える。本実施形態では、ステップ（Ｃ－２）のエッチング処理は、ドライエッチング又はウェットエッチングにより行うことができる。しかしながら、他の実施形態では、パターニングされたフォトレジスト層２２によって覆われていない第１の導電性材料層２１の一部は、現像法又はリフトオフ法などの非エッチング法によって除去されてもよい。
ステップ（Ｄ）：第１の導電性薄膜２３上に絶縁材料を塗布し、絶縁材料をパターニングして絶縁層２４を形成する。図６に示すように、絶縁層２４は、フォトリソグラフィによって絶縁材料をパターニングすることにより形成される。
ステップ（Ｅ）：絶縁層２４上に第２の導電性材料層（図示せず）を形成する。ステップ（Ｂ）と同様に、ステップ（Ｅ）は、スピンコーティング法によって絶縁層２４上に銀ナノワイヤ層（図示せず）を形成するステップ（Ｅ－１）；銀ナノワイヤ層上にハードコート層（図示せず）を形成するステップ（Ｅ－１’）；焼成温度１００℃未満、焼成時間５分以上の低温焼成処理を行い、第２の導電性材料層を得るステップ（Ｅ－２）を備える。同様に、他の実施形態では、ステップ（Ｅ－１’）を省略することができる。すなわち、第２の導電性材料層は、銀ナノワイヤのみで構成される。
ステップ（Ｆ）：第２の導電性材料層をパターニングして第２の導電性薄膜２５を形成する。ステップ（Ｃ）と同様に、ステップ（Ｆ）は、第２の導電性材料層上にフォトレジスト層を形成し、次いで、フォトリソグラフィによってフォトレジスト層をパターニングして電極パターンを形成するステップ（Ｆ－１）；第２の導電性材料層のうち、パターニングされたフォトレジスト層によって保護されていない部分をエッチングによって除去するステップ（Ｆ－２）；図７に示すように、パターニングされたフォトレジスト層を除去して第２の導電性薄膜２５を形成するステップ（Ｆ－３）を備える。本実施形態では、ステップ（Ｆ－２）のエッチング処理は、ドライエッチング又はウェットエッチングにより行うことができる。しかしながら、他の実施形態では、パターニングされたフォトレジスト層によって覆われていない第２の導電性材料層の一部は、現像法又はリフトオフ法などの非エッチング法によって除去されてもよい。
最後に、ステップ（Ｇ）：第２の導電性薄膜２５上に保護膜２６を形成する。図８に示すように、オンセルタッチディスプレイ１０００が実現される（すなわち、製造される）。
図８に示す上記の製造方法により製造されたオンセルタッチディスプレイ１０００は、表示パネル１とタッチセンサ２とを備え、タッチセンサ２は表示パネル１上に配置されている。タッチセンサ２は、表示パネル１に接触する第１の導電性薄膜２３と、第１の導電性薄膜２３上に配置された絶縁層２４と、絶縁層２４上に配置された第２の導電性薄膜２５と、第２の導電性薄膜２５上に配置された保護膜２６とを備える。
＜表面抵抗値と均一性値の評価＞
本評価では、実施例及び比較例の導電性薄膜を作製するために、銀ナノワイヤを基板上にスピンコートした後、焼成温度を１００℃未満、焼成時間を０．５、１、２、５、１０、２０、３０分として焼成した。次に、実施例及び比較例の銀ナノワイヤの表面抵抗値及び均一性値（uniformity value）を試験した。
表１に、渦電流誘導を利用した非接触表面抵抗測定システムにより、各実施例の表面抵抗値（Ｒｓ）を試験した結果を示す。
１５ｃｍ×１５ｃｍのシート状のサンプル内の９点の表面抵抗（Ｒ）を試験した。各試料の不均一性（Ｎｏｎ－Ｕ）（％）は、次式により算出した。
不均一性（％）＝（Ｒｓｍａｘ－Ｒｓｍｉｎ）／２×Ｒｓａｖｅｒａｇｅ
１０％未満の不均一性値を有する導電性薄膜は大きな均一性を有する。
Figure 0007268097000001
表１に示す結果によれば、焼成時間０．５分、１分、５分で作製した比較例１～３の導電性薄膜の表面抵抗及び不均一性が高すぎ、不均一性が高いほど均一性が低いことを示している。しかし、実施例１～４の試験結果によれば、焼成時間を５分、１０分、２０分、３０分とすることで、導電性薄膜の表面抵抗や不均一性が大幅に低減される。すなわち、実施例１～４の導電性薄膜は、導電性及び均一性に優れている。この結果から、１００℃未満の焼成温度と少なくとも５分の焼成時間で焼成して作製した導電性薄膜は、高い均一性と低い表面抵抗を有することが安定して特徴付けられる。
＜線路抵抗の評価＞
本評価では、第１の導電性薄膜２３及び第２の導電性薄膜２５の線抵抗を、本開示の製造プロセスにおける４つの期間にわたって評価し、異なる製造ステップ後に第１の導電性薄膜２３又は第２の導電性薄膜２５の線抵抗が影響を受けるか否かを調べた。具体的には、本製造方法のステップ（Ａ）～ステップ（Ｃ）を第１の製造ステップ（ＰＥＰ１）とした。ＰＥＰ１中の第１の導電性薄膜２３の５本の導電線（Ｔｘ１～Ｔｘ５）の線抵抗を測定した。ステップ（Ｄ）～ステップ（Ｅ）を本製造方法の第２の製造ステップ（ＰＥＰ２）とし、ＰＥＰ２における第１の導電性薄膜２３の５本の導電線（Ｔｘ１～Ｔｘ５）の線抵抗を測定した。第２の導電性薄膜２５を形成するステップ（Ｆ）を本製造方法の第３の製造ステップ（ＰＥＰ３）とし、第１の導電性薄膜２３の５本の導電線（Ｔｘ１～Ｔｘ５）とＰＥＰ３の５本の導電線（Ｒｘ１～Ｒｘ５）の線抵抗を測定した。最後に、保護膜形成ステップ（Ｇ）を本製造方法の第４の製造ステップ（ＰＥＰ４）とし、第１の導電性薄膜２３の５本の導電線（Ｔｘ１～Ｔｘ５）とＰＥＰ４の５本の導電線（Ｒｘ１～Ｒｘ５）の線抵抗を測定した。結果を表２に示す。
Figure 0007268097000002
なお、表２の結果によれば、第１の導電性薄膜２３及び第２の導電性薄膜２５の線抵抗は、いずれのステップにおいても非常に安定していた（ＲＩ＜１０％）。したがって、本発明に係るオンセルタッチディスプレイの製造ステップにおいて、ＯＬＥＤディスプレイ上で露光、現像、エッチング、パターニングの各ステップを効果的かつ安定的に行うことができ、オンセルタッチディスプレイ１０００を実現することができる。
要約すると、本開示によって提供されるオンセルタッチディスプレイ１０００を製造するための製造プロセスにおいて、各ステップは低温で行われなければならない。すなわち、銀ナノワイヤ、フォトレジスト、絶縁材料、及び保護膜を被覆するステップは、製造プロセスによって発生する熱によって引き起こされるＯＬＥＤへの影響を防止するために、１００℃未満の温度で行われなければならない。したがって、第１の導電性薄膜２３及び第２の導電性薄膜２５（銀ナノワイヤによって形成される）は、優れた低い表面抵抗（１０－８０Ω／ｓｑ）及び高い均一性（Ｎｏｎ－Ｕ％＜１０％）を示した。
上記の開示は、その詳細な技術的内容及び発明的特徴に関する。当業者は、その特徴から逸脱することなく、記載された開示及び示唆に基づいて様々な修正及び置換を行うことができる。そのような修正及び置換は、上記の説明において完全には開示されていないが、それらは、実質的に、添付の特許請求の範囲に包含されている。

Claims (5)

  1. （Ａ）表示パネルを提供するステップ；
    （Ｂ）以下を備える前記表示パネル上に第１の銀ナノワイヤ層を形成するステップ；
    （Ｂ－１）前記表示パネル上に前記銀ナノワイヤを含む第１のインクを被覆するステップと、
    （Ｂ－２）低温焼成処理を行うステップであって、前記低温焼成処理の焼成温度が１００℃未満であり、前記低温焼成処理の焼成時間が５分以上であることを特徴とする、前記第１の銀ナノワイヤ層の形成ステップと、
    （Ｃ）第１の導電性薄膜を形成するために前記第１の銀ナノワイヤ層をパターニングするステップ；
    （Ｄ）前記第１の導電性薄膜上に絶縁材料を被覆し、前記絶縁材料をパターニングして絶縁層を形成するステップ；
    （Ｅ）以下を備える前記絶縁層上に第２の銀ナノワイヤ層を形成するステップ；
    （Ｅ－１）前記絶縁層上に前記銀ナノワイヤを含む第２のインクを被覆するステップと、
    （Ｅ－２）低温焼成処理を行うステップであって、前記低温焼成処理の焼成温度が１００℃未満であり、前記低温焼成処理の焼成時間が５分以上であることを特徴とする、前記第２の銀ナノワイヤ層の形成ステップと、
    （Ｆ）前記第２の銀ナノワイヤ層をパターニングして第２の導電性薄膜を形成するステップ；及び
    （Ｇ）前記第２の導電性薄膜上に、オンセルタッチディスプレイを実現するための保護膜を形成するステップ、
    を備え、
    前記第１の導電性薄膜の不均一性値及び前記第２の導電性薄膜の不均一性値がそれぞれ１５％未満であり、
    前記ステップ（Ｂ）における前記第１の銀ナノワイヤ層の表面抵抗値、及び前記ステップ（Ｅ）における前記第２の銀ナノワイヤ層の表面抵抗値が、それぞれ５０～１００Ω／ｓｑである、
    オンセルタッチディスプレイの製造方法。
  2. 前記ステップ（Ｂ）における前記第１の銀ナノワイヤ層の表面抵抗値、及び前記ステップ（Ｅ）における前記第２の銀ナノワイヤ層の表面抵抗値が、それぞれ５０～８０Ω／ｓｑであることを特徴とする、請求項１に記載の製造方法。
  3. 前記ステップ（Ｂ）が、前記ステップ（Ｂ－１）と前記ステップ（Ｂ－２）との間に、
    （Ｂ－１'）前記銀ナノワイヤ層上にハードコート層を形成するステップ
    を備える、請求項１に記載の製造方法。
  4. 前記ステップ（Ｅ）が、前記ステップ（Ｅ－１）と前記ステップ（Ｅ－２）との間に、
    （Ｅ－１'）前記銀ナノワイヤ層上にハードコート層を形成するステップ
    を備える、請求項１に記載の製造方法。
  5. 前記ステップ（Ａ）の前記表示パネルは、フリープラズマディスプレイパネル（ＰＤＰ）、液晶表示パネル（ＬＣＤ）、薄膜トランジスタ液晶表示パネル（ＴＦＴ－ＬＣＤ）、有機発光ダイオード表示パネル（ＯＬＥＤ）、発光ダイオード表示パネル（ＬＥＤ）、電気エレクトロルミネッセンスディスプレイパネル（ＥＬＤ）、表面伝導電子放出表示パネル（ＳＥＤ）、及び電界放出表示パネル（ＦＥＤ）からなる群より選択される、請求項１～４の何れか一項に記載の製造方法。
JP2021131705A 2021-04-07 2021-08-12 オンセルタッチディスプレイの製造方法 Active JP7268097B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110374781.0 2021-04-07
CN202110374781.0A CN115185393A (zh) 2021-04-07 2021-04-07 具有内嵌式触控感测器的显示装置及其制备方法

Publications (2)

Publication Number Publication Date
JP2022160982A JP2022160982A (ja) 2022-10-20
JP7268097B2 true JP7268097B2 (ja) 2023-05-02

Family

ID=83512429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021131705A Active JP7268097B2 (ja) 2021-04-07 2021-08-12 オンセルタッチディスプレイの製造方法

Country Status (3)

Country Link
JP (1) JP7268097B2 (ja)
KR (1) KR20220139208A (ja)
CN (1) CN115185393A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068654A1 (ja) 2013-11-05 2015-05-14 昭和電工株式会社 導電パターン形成方法及びこれを使用したオンセル型タッチパネルの製造方法並びにこれに使用する転写用フィルム及びオンセル型タッチパネル
JP2016058319A (ja) 2014-09-11 2016-04-21 デクセリアルズ株式会社 電極及びその製造方法、並びに前記電極を備えるタッチパネル及び有機ｅｌ基板
JP2016134197A (ja) 2015-01-15 2016-07-25 大日本印刷株式会社 透明導電基材の製造方法および電子デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068654A1 (ja) 2013-11-05 2015-05-14 昭和電工株式会社 導電パターン形成方法及びこれを使用したオンセル型タッチパネルの製造方法並びにこれに使用する転写用フィルム及びオンセル型タッチパネル
JP2016058319A (ja) 2014-09-11 2016-04-21 デクセリアルズ株式会社 電極及びその製造方法、並びに前記電極を備えるタッチパネル及び有機ｅｌ基板
JP2016134197A (ja) 2015-01-15 2016-07-25 大日本印刷株式会社 透明導電基材の製造方法および電子デバイスの製造方法

Also Published As

Publication number Publication date
JP2022160982A (ja) 2022-10-20
KR20220139208A (ko) 2022-10-14
CN115185393A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
JP6669522B2 (ja) 銀含有薄膜のエッチング液組成物およびこれを用いた表示装置用アレイ基板の製造方法
TWI551925B (zh) A conductive laminate, a transparent conductive laminate having a pattern wiring, and an optical device
EP2908227B1 (en) Conductive film, manufacturing method thereof, and display device including same
CN108930038B (zh) 银薄膜蚀刻液组合物、蚀刻方法和金属图案的形成方法
JPWO2006068204A1 (ja) 透明導電膜付き基板とそのパターニング方法
TWI510372B (zh) 電極、含其之電子裝置及其製造方法
TWI703477B (zh) 薄膜觸控感測器及其製造方法
WO2017104573A1 (ja) 金属層積層透明導電性フィルムおよびそれを用いたタッチセンサ
TW201809356A (zh) 含銀薄膜的蝕刻液組合物及利用其的顯示基板
JP2014135010A (ja) 透明電極基板の製造方法、デバイスの製造方法およびタッチパネルセンサの製造方法
JP2018518787A (ja) 高抵抗率層を有するタッチ制御ディスプレイデバイス
JP2013152827A (ja) 透明電極付き基板およびその製造方法
JP7268097B2 (ja) オンセルタッチディスプレイの製造方法
JP2012123454A (ja) 静電容量式タッチパネル用の透明導電フィルム
TWI793566B (zh) 具有內嵌式觸控感測器的顯示裝置及其製備方法
JP2007191761A (ja) 積層構造、それを用いた電気回路用電極及びその製造方法
JP5499518B2 (ja) 薄膜チップ抵抗器の製造方法
US20220365615A1 (en) On-cell touch display and preparing method thereof
KR20220125653A (ko) 적층 구조체 및 이를 사용하는 터치 센서
KR102218937B1 (ko) 은 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190076494A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
JP2003347046A (ja) 有機薄膜発光素子パネルおよびその製造方法
JP2006003775A (ja) ディスプレイ用基板
TWI718654B (zh) 觸控裝置用之導電板
JP2017179599A (ja) 帯電防止膜およびディスプレイ入力装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7268097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150