JP2005167061A - キャパシタとその製造方法、及び半導体装置 - Google Patents

キャパシタとその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2005167061A
JP2005167061A JP2003405655A JP2003405655A JP2005167061A JP 2005167061 A JP2005167061 A JP 2005167061A JP 2003405655 A JP2003405655 A JP 2003405655A JP 2003405655 A JP2003405655 A JP 2003405655A JP 2005167061 A JP2005167061 A JP 2005167061A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
film
fine particles
insulator film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003405655A
Other languages
English (en)
Inventor
Setsuya Iwashita
節也 岩下
Motohisa Noguchi
元久 野口
Hiroshi Miyazawa
弘 宮澤
Amamitsu Higuchi
天光 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003405655A priority Critical patent/JP2005167061A/ja
Priority to US11/004,614 priority patent/US20050133885A1/en
Publication of JP2005167061A publication Critical patent/JP2005167061A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 高誘電率の絶縁体膜を有することでこれを備える装置の小型化を可能にし、しかもＰｂを含有しないことで環境上有利なキャパシタと、このキャパシタを低コストで製造することのできるキャパシタの製造方法と、このようなキャパシタを備えた半導体装置とを提供する。
【解決手段】 絶縁体膜を第１電極と第２電極との間に挟んだ構造を有するキャパシタ１である。絶縁体膜３が、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されて形成されている。
【選択図】 図１

Description

本発明は、キャパシタとその製造方法、及びこのキャパシタを備えた半導体装置に関する。
半導体装置においては、その構成素子として種々のキャパシタが用いられている（例えば、特許文献１、特許文献２、特許文献３、特許文献４参照）。例えば、半導体装置における発振回路や電源回路等には、オペアンプ発振防止用、安定化用、平滑用、昇圧回路用などの目的でキャパシタが用いられている。
このようなキャパシタとしては、これを回路内部に作製する内付けの場合、酸化シリコン膜、窒化シリコン膜、あるいは酸化窒化シリコン膜等の絶縁体膜（誘電体膜）を、シリコン、金属、あるいは窒化チタン、窒化アルミ等からなる上下電極膜の間に挟んだ構造が多く採用されている。また、回路等に対して外付けで用いるものとしては、チタン酸バリウム等のセラミックス製の絶縁体膜（誘電体膜）を備えた積層コンデンサ等のキャパシタが知られている。
なお、このようなキャパシタを作製するにあたり、特にその絶縁体膜を形成するには、通常、スパッタ法やＣＶＤ法、レーザーアブレーション法等が用いられている。
ところで、キャパシタの容量は、絶縁体膜（誘電体膜）の誘電率、面積に比例し、厚さに反比例する。したがって、回路内部に内付けで小型、高容量のキャパシタを形成したい場合には、リーク電流の観点から絶縁体膜（誘電体膜）を誘電率の高い材料によって形成することにより、高容量化を図ることが望まれている。一方、外付けのキャパシタの場合には、組立コストを下げ、歩留まりを上げたいとの要望があり、薄膜で容易に作製できることが望まれている。
このような背景から、キャパシタの絶縁体膜（誘電体膜）の誘電率については、その面積と膜厚とを考慮すると、内部回路の場合には３００以上、外付けの場合には１０００以上であるのが好ましいとされている。
特開平７−２２６４８５号公報 特開平９−１３９４８０号公報 特開平５−８２８０１号公報 特開平５−４７５８７号公報
しかしながら、前記の回路内部に作製するキャパシタでは、酸化シリコン膜、窒化シリコン膜あるいは酸化窒化シリコン膜などを絶縁体膜として用いているが、これら絶縁体膜（誘電体膜）はその誘電率が１０以下と低く、したがって容量を上げるためには面積を増やす等の必要がある。このようにキャパシタの面積を増やすと、回路におけるキャパシタの占有面積が大きくなってしまい、回路の小型化が妨げられてしまう。
誘電率の高い絶縁体材料としては、例えばチタン酸ジルコン酸鉛（ＰＺＴ）やチタン酸バリウム等の強誘電体材料が知られている。このような強誘電体材料にあっては、同じ半導体装置内に設けられている他の半導体素子や配線等への影響から、その成膜温度を４５０℃以下にする必要がある。しかしながら、このような低温では結晶化が起こりにくく、したがって得られた絶縁体膜は、酸化シリコン膜等に比べれば高い誘電率を有するものとなるものの、所望する高誘電率を有するまでには至らない。また、周波数や温度変化に対する誘電率の変化が大きく、このため酸化シリコン膜等に比べても劣ったものとなってしまう。
また、このようなキャパシタの製造方法においては、特にその絶縁体膜をスパッタ法やＣＶＤ法、レーザーアブレーション法等で形成していることから、大掛かりな成膜装置が必要になって初期コストが高くなり、また成膜に多大なエネルギーが必要となることからランニングコストも高くなるといった課題がある。また、成膜後エッチングによってパターニングを行う場合では、材料の使用効率が悪く、さらにフォトリソマスクやエッチング用の薬液が必要となることからコストが高くなってしまい、また、工程が増えることによって生産性が低下するといった課題もある。
一方、チタン酸バリウム等のセラミックスからなるキャパシタを外付けで形成する場合では、キャパシタ自体のコストは低くなるものの、外付けするときの位置合わせや他の素子とのボンディングなどの組立コストがかかってしまい、また歩留まり等の問題もあることから、十分な低コスト化が達成されるまでには至っていない。
また、特に組成中にＰｂを含むＰＺＴ等の絶縁体膜を有した圧電素子にあっては、Ｐｂが有害物質であることから、これが環境汚染の一因となってしまうことが考えられ、したがって、この材料を用いた圧電素子の生産は今後見直す必要に迫られている。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、高誘電率の絶縁体膜を有することでこれを備える装置の小型化を可能にし、しかもＰｂを含有しないことで環境上有利なキャパシタと、このキャパシタを低コストで製造することのできるキャパシタの製造方法と、このようなキャパシタを備えた半導体装置とを提供することにある。
前記目的を達成するため本発明のキャパシタは、絶縁体膜を第１電極と第２電極との間に挟んだ構造を有するキャパシタであって、
前記絶縁体膜が、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されてなることを特徴としている。
このキャパシタによれば、（Ｂａ１−ｘＭｘ）ＴｉＯ３を主成分とする絶縁体膜の誘電率が高くなり、したがってこれを備える装置の小型化が可能になる。
また、ＢａＴｉＯ３は約５℃と約１２０℃とで相転移を起こし、これに伴ってその誘電率も変化する。このような相転移は、キャパシタを備えたデバイスの通常の使用温度条件からは外れており、問題にはならないが、寒冷地での特殊な状況下や不測の事故下では、特に低温側で相転移が起こり、誘電率が変化してキャパシタの信頼性が損なわれてしまうことが考えられる。
そこで、Ｂａの一部をＳｒまたはＣａで置換すれば、図１０に示すように特に低温側の相転移温度（相転移点）が置換量に対応して低下し、これによって使用温度の下限側が低くなることによりキャパシタの信頼性が向上する。なお、図１０は特性の傾向を示す概念図である。また、特にＣａで置換した場合には、高温側の相転移温度にほとんど変化が起きないことから、低温側の相転移温度と高温側の相転移温度との間の実質的な使用温度範囲が広くなり、より信頼性の高いものとなる。また、Ｓｒで置換した場合には、高温側の相転移温度も低下するが、この高温側の相転移温度はもともと１２０℃であり、例えばＪＩＳで規定されている温度である８５℃よりも高く、したがって前記範囲の置換量では実質的には何等支障がないことから、やはり信頼性の高いものとなる。
さらに、絶縁体膜がＰｂを含有していないことから環境汚染に対しても有利なものとなり、したがってこれを備えたキャパシタ自体も環境上有利なものとなる。
また、絶縁体膜が、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されてなるので、これらＳｉまたはＧｅが触媒として作用することにより、絶縁体膜形成時の焼成温度が低くなる。したがって、このキャパシタを形成する基体に例えば他の半導体素子や配線等が形成されている場合に、これらへの熱的影響を少なくすることが可能になる。
また、前記キャパシタにおいては、前記ＳｉおよびＧｅの総添加量が、０．１モル％以上１０．０モル％以下であるのが好ましい。
Ｓｉ、Ｇｅの総添加量が０．１モル％未満になると、Ｓｉ、Ｇｅの触媒としての作用が良好に発揮されなくなり、１０．０モル％を越えると、ＳｒＴｉＯ３の量が相対的に減ることで誘電率が低下するからである。
また、前記キャパシタにおいては、前記絶縁体膜は、アモルファス相、あるいはアモルファス相と結晶相との混合状態からなっているのが好ましい。
このようにアモルファス相を有する相となっていることで、前記絶縁体膜は比較的低温で焼成され形成されたものとなっている。したがって、例えば基体に他の半導体素子や配線等が形成されている場合に、これらへの熱的影響が少なくなっている。
また、前記キャパシタにおいては、前記絶縁体膜は、アモルファス相と結晶相との混合状態からなっており、前記結晶相は、第１電極と第２電極との間に連続した状態でなく不連続な状態で形成されているのが好ましい。
このようにすれば、結晶相が第１電極と第２電極との間で不連続な状態に形成されていることから、絶縁体膜が、その分極量と電圧との関係において強誘電体のようなヒステリシスを持たなくなる。したがって、その挙動が制御し易くなってこれを組み込んだ回路の設計が容易になり、またエネルギー損失も少なくなる。
本発明のキャパシタの製造方法は、絶縁体膜を第１電極と第２電極との間に挟んだ構造を有するキャパシタの製造方法において、基体上に前記第１電極を形成する工程と、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、さらにＳｉ、Ｇｅのうちの少なくとも一種を添加してなる絶縁体の前駆体化合物を含有する液状体を、液滴吐出法によって前記第１電極上に配する工程と、前記前駆体化合物を含有する液状体を熱処理することにより、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、さらにＳｉ、Ｇｅのうちの少なくとも一種が添加されてなる前記絶縁体を形成する工程と、を備えたことを特徴としている。
このキャパシタの製造方法によれば、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、Ｓｉ、Ｇｅのうちの少なくとも一種を添加してなる高誘電率の絶縁体膜を形成することができ、これによってこの絶縁体膜を有するキャパシタを備えた装置の小型化を図ることができる。また、前述したように、特に絶縁体膜中のＢａの一部をＳｒまたはＣａで置換することにより、得られるキャパシタの信頼性向上を図ることが可能になる。
さらに、絶縁体膜がＰｂを含有していないことから環境汚染に対しても有利なものとなり、したがってこれを備えたキャパシタを製造することによって得られたキャパシタ自体も環境上有利なものとなる。
また、絶縁体膜が、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されてなるので、これらＳｉまたはＧｅが触媒として作用することにより、絶縁体膜形成時の焼成温度が低くなる。したがって、このキャパシタを形成する基体に例えば他の半導体素子や配線等が形成されている場合に、これらへの熱的影響を少なくすることが可能になる。
また、液状体を液滴吐出法によって配し、これを熱処理することで絶縁体膜を形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コストの低減化が可能になる。さらに、液状体を所望位置に配することでエッチングによるパターニングが不要になることから、エッチングに起因する絶縁体膜のダメージがなくなる。
また、前記キャパシタの製造方法においては、前記前駆体化合物を含有する液状体を、液滴吐出法によって前記第１電極上に配する工程の前に、前記基体及び前記第１電極の表面にフルオロアルキルシランを用いた自己組織化膜を形成する工程、を備えているのが好ましい。
このようにすれば、第１電極上に液状体を配した際、第１電極の周辺の基体表面にフルオロアルキルシランからなる撥液部が形成されていることから、液状体が第１電極上からその周辺に濡れ広がることが防止される。したがって、第１電極上に所望形状の絶縁体膜を容易に形成することが可能になる。
また、その場合に、前記基体及び前記第１電極の表面にフルオロアルキルシランを用いた自己組織化膜を形成する工程の後に、前記第１電極の表面に形成されたフルオロアルキルシランに光を照射する工程、を含むのが好ましい。
このようにすれば、第１電極表面のフルオロアルキルシランが光照射を受けて親液化することにより、第１電極表面上が親液化され、したがって第１電極上に液状体が良好に濡れることにより、該第１電極上への絶縁体膜の形成が容易になる。
また、前記キャパシタの製造方法においては、前記液状体を熱処理することで前記絶縁体膜を形成する工程において、前記熱処理の温度を４５０℃以下とするのが好ましい。
このようにすれば、例えば基体上に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることが可能になる
また、前記キャパシタの製造方法においては、前記第１電極を、第１金属微粒子を第１分散媒に分散させた第１液状体を液滴吐出法によって前記基体上に配する工程と、前記第１液状体を熱処理することで前記第１分散媒を除去する工程と、記第１金属微粒子を焼結する工程と、によって形成するのが好ましい。
このようにすれば、第１電極についても液状体を液滴吐出法によって配し、これを熱処理することで形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コストの低減化が可能になる。
また、前記キャパシタの製造方法においては、前記第２電極を、第２金属微粒子を第２分散媒に分散させた第２液状体を液滴吐出法によって前記基体上に配する工程と、前記第２液状体を熱処理することで前記第２分散媒を除去する工程と、前記第２金属微粒子を焼結する工程と、によって形成するのが好ましい。
このようにすれば、第２電極についても液状体を液滴吐出法によって配し、これを熱処理することで形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コストの低減化が可能になる。
また、前記キャパシタの製造方法においては、前記第１金属微粒子は、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子であり、前記第１金属微粒子を焼結する熱処理温度を、４００℃以下とするのが好ましく、さらに、前記第２金属微粒子は、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子であり、前記第２金属微粒子を焼結する熱処理温度を、４００℃以下とするのが好ましい。
このようにすれば、低抵抗で、酸化しにくく安定した金属膜からなる電極を形成することが可能になる。また、熱処理温度を４００℃以下としているので、例えば基体に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることが可能になる。
本発明の半導体装置は、前記キャパシタ、あるいは前記の製造方法によって得られたキャパシタを備えてなることを特徴としている。
この半導体装置によれば、高誘電率の絶縁体膜を有したことで小型化されたキャパシタを備えることにより、半導体装置自体も小型化されたものとなる。
また、特に絶縁体膜が液滴吐出法を用いて形成されている場合に、コストが低減化されたものとなる。
さらに、キャパシタの絶縁体膜がＰｂを含有していないことから環境汚染に対して有利になっており、したがってこれを備えた半導体装置自体も環境上有利なものとなる。
以下、本発明を詳しく説明する。
図１は、本発明のキャパシタの一実施形態を示す図であり、図１中符号１はキャパシタである。このキャパシタ１は、例えば図２に示す本発明の半導体装置の一実施形態となる半導体装置５０において、従来の回路内部キャパシタに置き換えられるキャパシタ１ａとして、さらに回路に対して外付けのキャパシタに置き換えられるキャパシタ１ｂとして用いられるものである。
ここで、半導体装置５０には、基板５１上にＣＭＯＳトランジスタなどの各種トランジスタやメモリ素子が形成されており、また、これらの間や前記キャパシタ１ａ、１ｂとの間を電気的に接続する各種配線やプラグ等が、層間絶縁膜上あるいは層間絶縁膜中に形成されている。なお、キャパシタ１ａ、１ｂが形成される下地となる層間絶縁膜５２までを、本発明においては基体５３と称している。また、図示しないものの、キャパシタ１ａ、１ｂの上には保護層や配線等が形成され、さらにこれらを覆って絶縁層が形成されている。
キャパシタ１ａ、１ｂとして用いられるキャパシタ１は、図１に示したように、例えばポリイミドからなる層間絶縁膜５２上（基体５３上）に形成されたもので、層間絶縁膜５２上に形成された第１電極２と、第１電極２上に形成された絶縁体膜３と、絶縁体膜３上に形成された第２電極４とからなるものである。すなわち、このキャパシタ１は、第１電極２と第２電極４との間に絶縁体膜３を挟んだ構造のもので、第１電極２には層間絶縁膜５２中に形成された埋め込み配線５が接続されており、第２電極４にはさらに別の配線（図示せず）が接続されている。
第１電極２、第２電極４は、本実施形態においては、いずれも金属微粒子が焼結されてなる金属焼結体によって形成されたものとなっている。具体的には、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子が焼結されたことによって形成されている。
絶縁体膜３は、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、さらにＳｉ、Ｇｅのうちの少なくとも一種が添加されて形成されたものである。ここで、本発明において前記の主成分とは、絶縁体膜３の成分として、ＳｉやＧｅ以外にもある程度の不純物が入ることを許容するとともに、（Ｂａ１−ｘＭｘ）ＴｉＯ３が全体の５０モル％以上を占めていることを意味している。この絶縁体膜３は、その誘電率が例えば酸化シリコン膜、窒化シリコン膜、あるいは酸化窒化シリコン膜等の絶縁体膜（誘電体膜）に比べて高くなっている。したがって、これを有したキャパシタ１は、従来のものに比べて高容量化が可能となっており、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。
ここで、ＢａＴｉＯ３は、図１０に示したように約５℃と約１２０℃とで相転移を起こし、これに伴ってその誘電率も変化する。このような相転移は、前述したようにキャパシタを備えたデバイスの通常の使用温度条件からは外れており、問題にはならないが、特殊な状況下などでは、特に低温側で相転移が起こり、誘電率が変化してキャパシタの信頼性が損なわれてしまうことが考えられる。
そこで、Ｂａの一部をＳｒまたはＣａで置換すれば、図１０に示すように特に低温側の相転移温度が置換量に対応して低下し、これによって使用温度の下限側が低くなることによりキャパシタの信頼性が向上する。また、特にＣａで置換した場合には、高温側の相転移温度にほとんど変化が起きないことから、低温側の相転移温度と高温側の相転移温度との間の実質的な使用温度範囲が広くなり、より信頼性の高いものとなる。また、Ｓｒで置換した場合には、高温側の相転移温度も低下するが、この高温側の相転移温度はもともと１２０℃であり、例えばＪＩＳで規定されている温度である８５℃よりも高く、したがって前記範囲の置換量では実質的には何等支障がないことから、やはり信頼性の高いものとなる。
なお、ＳｒやＣａへの置換量であるｘの上限を０．３としたのは、これを越えると後述するように誘電率の低下が大きくなるなど、キャパシタ１の特性が低下して絶縁体膜３にＢａＴｉＯ３系の材料を用いる利点がほとんど得られなくなるからである。
この絶縁体膜３では、主成分となる前記（Ｂａ１−ｘＭｘ）ＴｉＯ３以外の成分として、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されている。これらＳｉまたはＧｅは、前記絶縁体膜３中に、合計量（総量）として０．１モル％以上１０．０モル％以下添加されているのが好ましく、０．５モル％以上８．０モル％以下、さらには１．０モル％以上５．０モル％以下添加されているのが望ましい。このような総添加量でＳｉ、Ｇｅを添加すると、後述するようにこれらＳｉ、Ｇｅが、絶縁体膜３の前駆体材料を焼成して前記（Ｂａ１−ｘＭｘ）ＴｉＯ３を主成分とする酸化物を形成する際に触媒として作用するようになる。すなわち、この触媒作用により、焼成温度を低温にしても（Ｂａ１−ｘＭｘ）ＴｉＯ３の結晶層が形成されるようになり、したがって高い誘電率が得られるようになる。また、焼成温度を低温にできることにより、基体５３上の他の半導体素子（ＣＭＯＳ等）や配線等への熱的影響を少なくすることもできる。
なお、Ｓｉ、Ｇｅの総添加量が０．１モル％未満になると、これらの触媒としての作用が良好に発揮されなくなり、１０．０モル％を越えると、（Ｂａ１−ｘＭｘ）ＴｉＯ３の量が相対的に減ることで誘電率が低下する。また、このようなＳｉ、Ｇｅの触媒作用を良好に発揮させると同時に、誘電率低下にならないような添加量としては、０．５モル％以上８．０モル％以下とするのが好ましく、１．０モル％以上５．０モル％以下とするのがさらに好ましい。
ここで、後述するように絶縁体膜３の前駆体材料を焼成して前記（Ｂａ１−ｘＭｘ）ＴｉＯ３を主成分とする酸化物（絶縁体膜３）を形成すると、得られた絶縁体膜３は、アモルファス相、あるいはアモルファス相と結晶相との混合相（混合状態）となり易く、特に前述したようにＳｉやＧｅを添加したことで結晶相を有した混合相となり易くなる。
このように、アモルファス相を有する相となっていることで、前記絶縁体膜３は比較的低温で焼成され形成されたものとなっている。したがって、前述したように基体５３上の他の半導体素子（ＣＭＯＳ等）や配線等への熱的影響が、少ないものとなっている。
また、絶縁体膜３が特に結晶相を有した混合相となっている場合に、この結晶相は、第１電極２と第２電極４との間に連続した状態でなく不連続な状態で形成されているのが好ましい。結晶相が第１電極２と第２電極４との間で不連続な状態に形成されていれば、この絶縁体膜３は、その分極量と電圧との関係において強誘電体のようなヒステリシスを持たなくなる。したがって、その挙動が制御し易くなってこれを組み込んだ回路の設計が容易になり、またエネルギー損失も少なくなる。
次に、このような構成のキャパシタ１の製造方法を基に、本発明のキャパシタの製造方法の一実施形態を説明する。なお、この実施形態では、本発明のキャパシタの製造方法を、図２に示した半導体装置５０におけるキャパシタ１（１ａ、１ｂ）の製造に適用した場合の例として示す。
また、本発明において液滴吐出法とは、液状体からなる液滴を所望のパターンに吐出することにより、基体上に所望のパターンを形成する方法であり、インクジェット法などの総称である。ただし、吐出する液状体（液滴）としては、印刷物に用いられる所謂インクではなく、デバイスを構成する各種材料物質を含む液状体であり、この材料物質として具体的には、導電物質または絶縁物質として機能し得る物質などが挙げられる。
まず、キャパシタ１の具体的な製造方法の説明に先立ち、液滴吐出法に用いられる吐出ヘッドの一例について説明する。図３（ａ）、（ｂ）に示すように吐出ヘッド３４は、例えばステンレス製のノズルプレート１２と振動板１３とを備え、両者を仕切部材（リザーバプレート）１４を介して接合したものである。ノズルプレート１２と振動板１３との間には、仕切部材１４によって複数のキャビティ１５…とリザーバ１６とが形成されており、これらキャビティ１５…とリザーバ１６とは流路１７を介して連通している。
各キャビティ１５とリザーバ１６の内部とは液状体で満たされるようになっており、これらの間の流路１７はリザーバ１６からキャビティ１５に液状体を供給する供給口として機能するようになっている。また、ノズルプレート１２には、キャビティ１５から液状体を噴射するための孔状のノズル１８が縦横に整列した状態で複数形成されている。一方、振動板１３には、リザーバ１６内に開口する孔１９が形成されており、この孔１９には液状体タンク（図示せず）がチューブ（図示せず）を介して接続されている。
また、振動板１３のキャビティ１５に向く面と反対の側の面上には、図３（ｂ）に示すように圧電素子（ピエゾ素子）２０が接合されている。この圧電素子２０は、一対の電極２１、２１間に挟持され、通電により外側に突出するようにして撓曲するよう構成されたものである。
このような構成のもとに圧電素子２０が接合された振動板１３は、圧電素子２０と一体になって同時に外側へ撓曲し、これによりキャビティ１５の容積を増大させる。すると、キャビティ１５内とリザーバ１６内とが連通しており、リザーバ１６内に液状体が充填されている場合には、キャビティ１５内に増大した容積分に相当する液状体が、リザーバ１６から流路１７を介して流入する。
そして、このような状態から圧電素子２０への通電を解除すると、圧電素子２０と振動板１３はともに元の形状に戻る。よって、キャビティ１５も元の容積に戻ることから、キャビティ１５内部の液状体の圧力が上昇し、ノズル１８から液状体の液滴２２が吐出される。
なお、吐出ヘッドの吐出手段としては、前記の圧電素子（ピエゾ素子）２０を用いた電気機械変換体以外でもよく、例えば、エネルギー発生素子として電気熱変換体を用いた方式や、帯電制御型、加圧振動型といった連続方式、静電吸引方式、さらにはレーザーなどの電磁波を照射して発熱させ、この発熱による作用で液状体を吐出させる方式を採用することもできる。
（第１電極の形成工程）
まず、図４（ａ）に示すように、前記の吐出ヘッド３４を用いた液滴吐出法（インクジェット法）により、金属微粒子を含む液状体を基体５３上（層間絶縁膜５２上）の所望位置、すなわち埋め込み配線５上に配する。液状体中に含有させられる金属微粒子、すなわち第１電極２の形成材料となる金属微粒子は、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種とされ、これら金属微粒子は分散媒に分散させられて液状体に調整される。金属微粒子の粒径としては、５０ｎｍ以上０．１μｍ以下とするのが好ましく、このような範囲とすることにより、分散媒に分散しやすくなり、また吐出ヘッド３４からの吐出性も良好となる。なお、金属微粒子については、その表面を有機物などでコーティングしておくことにより、分散媒中への分散性を高めておいてもよい。
金属微粒子を分散させるための分散媒としては、室温での蒸気圧が０．００１ｍｍＨｇ以上２００ｍｍＨｇ以下であるものが好ましい。蒸気圧が２００ｍｍＨｇを越えると、吐出により塗布膜を形成した際に分散媒が先に蒸発してしまい、良好な塗布膜が形成し難くなるからである。一方、室温での蒸気圧が０．００１ｍｍＨｇ未満であると、乾燥速度が遅くなって塗布膜中に分散媒が残留しやすくなり、後工程の熱光処理後に良質の導電膜が得られ難くなるからである。また、特に前記分散媒の蒸気圧が、５０ｍｍＨｇ以下であれば、前記吐出ヘッド３４から液滴を吐出する際に乾燥によるノズル詰まりが起こり難くなり、安定な吐出が可能となるためより好ましい。
使用する溶媒としては、前記の金属微粒子を凝集を生じさせることなく良好に分散させることができるものであれば、特に限定されることはない。具体的には、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系溶媒、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系溶媒、更にプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性溶媒を挙げることができる。これらのうち、金属微粒子の分散性と分散液の安定性、またインクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系溶媒、エーテル系溶媒が好ましく、更に好ましい溶媒としては水、炭化水素系分散媒を挙げることができる。これらの分散媒は、単独でも、あるいは２種以上の混合物としても使用可能である。
前記金属微粒子を分散媒に分散させて分散液を形成する際の、分散液中の金属微粒子の濃度としては、１重量％以上８０重量％以下とするのが好ましく、特にこの範囲において、形成する金属膜（第１電極２）の膜厚に応じて調整するのが望ましい。８０重量％を越えると、金属微粒子の凝集が生じやすくなって均一な塗布膜が得にくくなるからであり、また、１重量％未満では分散媒を蒸発させるための乾燥に長時間を要することとなり、生産性が低下するからである。
なお、この金属微粒子分散液にあっては、目的の機能を損なわない範囲で、必要に応じてフッ素系、シリコン系、ノニオン系などの表面張力調節材を微量添加してもよい。
ノニオン系表面張力調節材は、分散液の塗布対象物への濡れ性を良好にし、塗布した膜のレベリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものとなる。このノニオン系表面張力調節材を添加して調製した金属微粒子分散液については、その粘度を１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下にするのが好ましい。粘度が１ｍＰａ・ｓ未満であると、液滴吐出ヘッド３４のノズル周辺部が液状体の流出により汚れ易くなってしまい、また、粘度が５０ｍＰａ・ｓを越えると、ノズル孔での目詰まり頻度が高くなってしまうからである。
さらに、このようにして調製した金属微粒子分散液としては、その表面張力が２０ｄｙｎ／ｃｍ以上７０ｄｙｎ／ｃｍ以下の範囲に入ることが望ましい。表面張力が２０ｄｙｎ／ｃｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、７０ｄｙｎ／ｃｍを越えるとノズル先端でのメニスカスの形状が安定しないため、インク組成物の吐出量、吐出タイミングの制御が困難になるからである。
このような金属微粒子分散液を前記の吐出ヘッド３４によって層間絶縁膜５２上の所望位置に配し、この金属微粒子分散液によって所定パターンに塗布したら、基体５３を加熱することによって金属微粒子分散液に熱処理を施す。すると、金属微粒子分散液中から分散媒が除去され、さらに金属微粒子が焼結されることにより、図４（ｂ）に示すように微粒子間の電気的接触が十分良好となった第１電極２が形成される。
熱処理の条件としては、特に限定されることなく一般的な条件が採用可能である。例えば、熱処理雰囲気としては、大気中で行なってもよく、また、必要に応じて窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理温度としては、分散媒の沸点（蒸気圧）、圧力および金属微粒子の熱的挙動を考慮して適宜に決定されるが、特に４００℃以下とするのが好ましい。４００℃以下とすることにより、例えば基体５３に他の半導体素子やＡｌ配線、樹脂からなる保護層や絶縁層等を形成している場合に、これらへの熱的影響を十分に少なくすることができるからである。
熱処理における加熱方法としては、通常のホットプレート、電気炉などによる処理の他に、ランプアニールによっても行うこともできる。ホットプレートや電気炉などで熱処理を行う場合、その条件としては例えば熱処理温度が３００℃とされ、処理時間が３０分間とされる。このような条件で第１電極２を形成することにより、得られる第１電極２は例えばその厚さが０．１μｍ程度となる。
また、ランプアニールに使用する光の光源としては、特に限定されないものの、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。
（絶縁体膜の形成工程）
次に、形成する（Ｂａ１−ｘＭｘ）ＴｉＯ３の前駆体材料として、この酸化物の各構成金属、すなわちＢａ、Ｔｉ、さらにはＳｒやＣａを含有する金属アルコキシドあるいは炭酸塩等の金属塩を、それぞれの金属元素ごとに用意する。また、これらとは別に、ＳｉあるいはＧｅの少なくとも一種を含む酸化物等の化合物を用意する。そして、これら金属化合物を、ＢａおよびＳｒ（又はＣａ）の総量とＴｉとのモル比が１：１となり、さらに（Ｂａ１−ｘＭｘ）（ただし、Ｍ＝Ｓｒ又はＣａ）において、０≦ｘ≦０．３となるように混合する。また、ＳｉあるいはＧｅについても、これらの総添加量が、最終的に得られる絶縁体膜中にて０．１モル％以上１０．０モル％以下の範囲で含有されるように、混合する。ここで、これらＳｉ、Ｇｅの酸化物として、ＢａやＳｒ、Ｃａ、Ｔｉを含有する金属化合物を用いた場合、これらＢａ量やＳｒ量、Ｃａ量、Ｔｉ量が前記条件、すなわちＢａおよびＳｒ（又はＣａ）の総量とＴｉとのモル比が１：１となり、０≦ｘ≦０．３となる条件を、損なわないように添加する必要がある。なお、このようにして混合された前駆体化合物に対して、液滴吐出法による吐出に適した物性を付与するべく、例えばアルコール類等の適宜な溶媒あるいは分散媒等を添加することにより、ゾル状の液状体に調製するのが好ましい。
続いて、このようにして調製したゾル状の液状体を、前記吐出ヘッド３４によって前記第１電極２上に均一な厚さとなるように配する（塗布する）。
次いで、所定温度で所定時間乾燥し、液状体中の液分を除去する。さらに、この乾燥後、大気雰囲気下において所定の高温（例えば４５０℃）で所定時間（例えば３０分間）脱脂し、これによって金属に配位している有機成分を熱分解し、金属を酸化して金属酸化物にする。そして、このような塗布→乾燥→脱脂の各工程を所定回数繰り返し、金属酸化物を所望の厚さにする。
その後、ＲＴＡ（Rapid Thermal Annealing）炉で酸素フローしながら所定温度、例えば４５０℃以下、好ましくは４００℃から４５０℃、さらに好ましくは４５０℃で熱処理を行い、前記金属酸化物を焼成して図４（ｃ）に示すように第１電極２上に絶縁体膜３を厚さ０．２μｍ程度に形成する。４５０℃以下で熱処理を行うことにより、特に基体５３に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることができる。なお、熱処理については、ＲＴＡ炉に限るものではない。
ここで、このようにゾル状の液状体によって絶縁体膜３を形成する場合、この液状体を吐出した際にこれが濡れ広がってしまい、所望の形状、すなわち第１電極２の全面をほぼ覆うような形状になりにくくなっている。
そこで、このような絶縁体膜３の形成に先立ち、第１電極２を形成した基体５３（層間絶縁膜５２）の表面に例えばフルオロアルキルシランを用いた自己組織化膜を形成し、前記ゾル状の液状体に対する親和性が低い撥液部を形成しておいてもよい。
（撥液部形成工程）
この撥液部を形成するには、例えば図５に示すように、基体５３の表面、すなわち第１電極２の表面と露出した層間絶縁膜５２の表面に、前記ゾル状の液状体に対して所定の接触角を持つようにしてフルオロアルキルシランなどからなる自己組織化膜１００１を形成する。前記接触角は、３０［ｄｅｇ］以上６０［ｄｅｇ］以下であることが望ましい。
第１電極２および層間絶縁膜５２の表面を処理するための有機分子膜は、これらに結合可能な第１の官能基と、その反対側に親液基あるいは撥液基等の基体の表面性を改質する、すなわち、表面エネルギーを制御する第２の官能基と、第１及び第２の官能基を互いに結ぶ炭素の直鎖あるいは一部分岐した炭素鎖を備えたもので、前記の各表面に結合して自己組織化して分子膜、例えば単分子膜を形成するものである。
自己組織化膜１００１とは、下地層となる第１電極２や層間絶縁膜５２の構成原子に反応可能な結合性官能基と、それ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を配向させて形成された膜である。したがって、この自己組織化膜１００１は、単分子が配向して形成されていることによりその膜厚が極めて薄くなり、さらに分子レベルで均一な膜となる。また、膜の表面に同じ分子が位置していることから、膜の表面に均一でしかも優れた撥液性や親液性を付与するものとなる。
前記の高い配向性を有する化合物、すなわち自己組織化膜１００１を形成する化合物としては、基体５３側との密着性及び良好な撥液性を付与する等の理由により、フルオロアルキルシラン（ＦＡＳ）が好適に用いられる。フルオロアルキルシランを用いれば、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜１００１が形成されるので、膜の表面に均一な撥液性が付与される。
このようなフルオロアルキルシランとしては、例えばヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリクロロシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等が好適に用いられる。なお、使用に際しては、一つの化合物（ＦＡＳ）を単独で用いてもよく、２種以上の化合物（ＦＡＳ）を併用してもよい。
このような自己組織化膜１００１を形成するには、前記の原料化合物（ＦＡＳ）と基体５３とを同一の密閉容器中に入れておく。すると、室温の場合には２〜３日程度放置することで自己組織化膜１００１が基体５３上に形成される。また、密閉容器全体を１００℃に保持しておけば、３時間程度で自己組織化膜１００１が基体５３上に形成される。
また、このような気相からの形成法に代えて、液相から自己組織化膜１００１を形成することも可能である。例えば、原料化合物を含む溶液中に基体を浸積し、洗浄、乾燥することで基体上に自己組織化膜１００１を形成することができる。
なお、自己組織化膜１０００を形成する前に、基体表面に紫外光を照射したり、溶媒により洗浄したりして、前処理を施しておくのが望ましい。
このようにして、第１電極２の表面と層間絶縁膜５２の表面とを撥液化し、特に第１電極２の表面に配した前記ゾル状の液状体を濡れ広がりにくくすることにより、これが層間絶縁膜５２の表面にまで広がってここで成膜されてしまい、得られる絶縁体膜３が所望形状から大きく異なってしまうのを防止することができる。
なお、絶縁体膜３を所望形状、すなわち第１電極２のほぼ全面を覆うような形状にするためには、少なくとも前記第１電極２の周辺の層間絶縁膜５２（基体５３）表面に撥液部を形成しておけばよい。そして、第１電極２の表面については、これを撥液部とすることなく、親液部（前記ゾル状の液状体に対する親和性が高い部分）にしておくのが好ましい。
第１電極２の表面を親液部にするためには、例えば所望のパターン、すなわち第１電極２の表面形状に対応する開口パターンが形成されたマスク（図示せず）を通して前記自己組織化膜１００１に紫外光などを照射する。すると、紫外光が照射された領域は自己組織化膜１００１が除去され、例えばヒドロキシル基が表面に露出する。これにより、ＦＡＳの領域に比べて非常に濡れ易い性質を示す、親液部となる。
また、前述したようなＦＡＳを除去した領域に第２の自己組織化膜を形成するようにしてもよい。この第２の自己組織化膜を形成する化合物としても、ＦＡＳと同様に結合性官能基と表面を改質する官能基を有し、結合性官能基が基体表面のヒドロキシル基等と結合して自己組織化膜を形成するものとされる。ただし、この第２の自己組織化膜の表面を改質する官能基としては、ＦＡＳと異なり親液性を示すもの、あるいは金属微粒子との結合力の強いものとされ、具体的にはアミノ基やチオール基などとされる。このような第２の自己組織化膜を形成することにより、前記のゾル状の液状体をより確実に第１電極２上に配し、所望形状の絶縁体膜３を形成することが可能になる。また、得られた絶縁体膜３の第１電極２への密着力も高まる。このような第２の自己組織化膜を形成する化合物としては、３−メルカプトプロピルトリエトキシシラン、３−メルカプトプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリメトキシシラン等が挙げられる。
（第２電極の形成工程）
このようにして絶縁体膜３までを形成したら、続いてこの絶縁体膜３上に、図４（ｄ）に示すように第２電極４を形成する。この第２電極４の形成については、前記の第１電極２の形成法とほぼ同一の形成法によって行うことができる。すなわち、前記の吐出ヘッド３４を用いた液滴吐出法（インクジェット法）により、金属微粒子を含む液状体を絶縁体膜３上に配し、その後熱処理を施して金属微粒子を焼結することにより、第２電極４を形成する。そして、これによりキャパシタ１（１ａ、１ｂ）を得る。
液状体中に含有させられる金属微粒子、すなわち第２電極４の形成材料となる金属微粒子としては、第１電極２の場合と同様、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種が用いられる。また、熱処理についても、特に４００℃以下で行うのが好ましい。
なお、この第２電極４の形成に先立ち、絶縁体膜３の形成の前処理として行った撥液部形成工程を行ってもよい。すなわち、前述したフルオロアルキルシラン（ＦＡＳ）等による撥液部を、絶縁体膜３の表面および層間絶縁膜５２の表面に形成し、液状体が濡れ広がることを防止して第２電極４が絶縁体膜３上に選択的に形成されるようにしてもよい。また、前述した第１電極２の形成に際しても、その形成に先立ち、基体５３（層間絶縁膜５２）の表面に撥液部を形成してもよい。さらに、このように各電極２、４の形成の前処理として撥液部を形成する場合、特に液状体を直接配する箇所については、前述したように紫外光の照射等によって親液部にしてもよい。
また、第１電極２、第２電極４については、その形成法として液滴吐出法を採用することなく、蒸着法やスパッタ法等を採用してこれらを形成するようにしてもよい。
このようにして第２電極４を形成したら、この第２電極４に接続する配線やこれらを覆う保護層、絶縁層を形成することにより、半導体装置５０を得る。
このようにして得られたキャパシタ１によれば、絶縁体膜３が（Ｂａ１−ｘＭｘ）ＴｉＯ３を主成分としていることによってその誘電率が高くなり、したがってこれを有したキャパシタ１は、従来のものに比べて高容量化が可能となり、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。また、特に絶縁体膜３中のＢａの一部をＳｒまたはＣａで置換することで、得られるキャパシタ１の信頼性向上を図ることができる。さらに、絶縁体膜３がＰｂを含有していないことから環境汚染に対しても有利なものとなり、したがってこれを備えたキャパシタ１自体も環境上有利なものとなる。
また、絶縁体膜３が、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されて形成されているので、これらＳｉまたはＧｅが触媒として作用することにより、絶縁体膜３形成時の焼成温度が低くなる。したがって、このキャパシタ１を形成する基体５３に例えば他の半導体素子や配線等が形成されている場合に、これらへの熱的影響を少なくすることができる。
また、このようなキャパシタ１の製造方法にあっては、ゾル状の液状体を液滴吐出法によって配し、これを熱処理することで絶縁体膜３を形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コスト低減化を図ることができる。さらに、液状体を所望位置に配することでエッチングによるパターニングが不要になることから、エッチングに起因する絶縁体膜３のダメージをなくして特性向上を図ることができる。また、前述したように高誘電率の絶縁体膜３を形成することができることから、キャパシタ１の高容量化、または小型化を可能にすることができる。
また、前記キャパシタ１を備えた半導体装置５０にあっては、このキャパシタ１が高誘電率の絶縁体膜３を有したことで小型化が可能になっていることから、半導体装置５０自体も小型化が可能となる。また、特に絶縁体膜３が液滴吐出法を用いて形成されていることから、コストが低減化されたものとなる。さらに、キャパシタ１の絶縁体膜３がＰｂを含有していないことから環境汚染に対して有利になっており、したがってこれを備えた半導体装置自体も環境上有利なものとなる。
次に、実施例によって本発明をさらに具体的に説明する。
（実施例１）
本実施例では、図４（ａ）〜（ｄ）に示した製造方法に基づき、図１に示したキャパシタ１を製造した。
まず、基体５３のポリイミドからなる層間絶縁膜５２上の所定位置に、Ｐｔの微粒子を分散させた液状体を前記吐出ヘッド３４による液滴吐出法によって吐出し、さらにホットプレートにより３００℃で３０分間加熱処理を行うことにより、第１電極２を厚さ０．１μｍ程度に形成した。
次に、この第１電極２を含む基体５３（層間絶縁膜５２）の表面をフルオロアルキルシラン（ＦＡＳ）によって撥液処理した。
次いで、前記吐出ヘッド３４による液滴吐出法により、ＢａＴｉＯ３の前駆体化合物を含有する液状体を配した。前駆体化合物としては、各金属、すなわちＢａ、Ｔｉそれぞれの金属アルコキシドを用い、これらをその金属のモル比が所定比となるようにして混合し、ゾル状の液状体に調製した。また、Ｓｉを添加する目的でＳｉ酸化物等のＳｉ化合物を用意し、この化合物をＳｉ（シリコン）分が２モル％となるようにして前記液状体に添加した。
続いて、第１電極２上に配した液状体に対し、乾燥・脱脂を行った。そして、液状体の塗布→乾燥→脱脂の各工程を所定回数繰り返した後、ＲＴＡ炉で酸素フローしながら種々の温度で熱処理を行い、前記化合物を焼成して第１電極２上に絶縁体膜３を厚さ０．２μｍ程度に形成した。
次いで、絶縁体膜３上に、Ｐｔの微粒子を分散させた液状体を液滴吐出法で吐出し、さらに熱処理することにより、第１電極２と同様にＰｔ膜からなる第２電極４を厚さ０．１μｍ程度に形成し、キャパシタ１を得た。
（実施例２、３）
実施例１に対し、絶縁体膜３の成分についてのみ変え、その他は実施例と同様にしてキャパシタ１を得た。
すなわち、実施例２ではＢａの一部をＣａで置換したもの（Ｂａ１−ｘＣａｘ）として、ｘ＝０．１、０．２、０．３、０．４のものを作製した。
また、実施例３ではＢａの一部をＳｒで置換したもの（Ｂａ１−ｘＳｒｘ）として、ｘ＝０．１、０．２、０．３、０．４のものを作製した。
このようにして得られた実施例１、２、３のキャパシタ１について、その特性を確認するため、以下の実験を行った。
（実験例１）
前記実施例１において、絶縁体膜３の形成材料、すなわちＳｉ化合物をシリコンが２モル％となるように添加したＢａＴｉＯ３形成用の液状体の焼成温度と、得られた絶縁体膜３の誘電率εとの関係を調べた。得られた結果を図６に示す。
図６より、焼成温度が４５０℃という低温の場合にも、誘電率εは１０００以上を示した。このような低温焼成で高い誘電率が得られたのは、絶縁体膜がアモルファス相の中に結晶層を分散させた混合相となっているためと考えられる。なお、この絶縁体膜では、分極量と電圧の関係においてヒステリスがなく、したがってこの結晶相は上下電極間で連続していないと考えられる。また、Ｓｉ、Ｇｅの少なくとも一方（本実験例ではＳｉ）を添加したことにより、これが触媒として作用し、低温焼成でも結晶相を得ることができたと考えられる。なお、ＴＥＭ観察からも、結晶層の存在が確認された。
一方、焼成温度を５００℃にした場合に、高い誘電率が得られることが分かった。しかし、このような高温焼成によって得られた誘電体膜は、Ｘ線回折の結果からもペロブスカイト相が見られ、分極量Ｐと電圧との関係に強誘電体特有のヒステリシスが見られた。したがって、この誘電体膜をキャパシタに用いた場合、キャパシタの挙動が制御しにくくなり、またエネルギー損失も多くなるなどの点で好ましくないと考えられる。
よって、本発明においては、焼成温度を４５０℃以下とするのが好ましく、特に４００〜４５０℃とするのが好ましい。このように焼成温度を制御することにより、得られる誘電体膜の誘電率を制御することができる。
なお、Ｓｉの代わりにＧｅを添加して同じ実験を行ったところ、実験例１と同様の結果が得られた。さらに、ＳｉとＧｅの両方を添加して同じ実験を行っても、やはり同様の結果が得られた。
（実験例２）
前記実施例１において、主成分がＢａＴｉＯ３となる絶縁体膜３を形成する際に用いる液状体として、Ｓｉ化合物として添加するＳｉのモル比が０モル％から５モル％まで変化するようにして調整したものを用意した。その後、これらを用いて複数種類の絶縁体膜を形成し、形成した各絶縁体膜の誘電率（ε）を調べた。得られた結果を、Ｓｉ（シリコン）添加量（モル％）と誘電率（ε）との関係として図７に示す。なお、焼成温度は４５０℃とした。
図７より、Ｓｉを添加しないで形成した絶縁体膜では、その誘電率が３００程度であったが、Ｓｉを１モル％添加しただけで誘電率が１０００近い値となった。また、１モル％を越えて添加した場合、誘電率εは増加するものの、１３００程度飽和することが分かった。
このように、例えば１モル％という少量の添加でも誘電率が急激に変化することから、前述したように焼成時にＳｉが触媒として作用し、低温でも結晶相が得られるようになったと考えられる。
以上の結果より、Ｓｉを添加することにより、４５０℃以下の低温焼成でも高い誘電率が得られ、さらにリーク特性も向上することが分かった。
また、Ｓｉを添加したものは、添加していないものと比べ、温度変化および周波数変化に対する誘電率の変化が小さく、−３０〜＋１００℃の範囲、および１ｋＨｚ〜１ＭＨｚの範囲でほぼ一定であった。
（実験例３、４）
前記実施例２、３において、各絶縁体膜３形成用の液状体の焼成温度と、得られた絶縁体膜３の誘電率εとの関係を調べた。実施例２について、すなわちＢａの一部をＣａで置換したものについて得られた結果を図８に、またＢａの一部をＳｒで置換したものについて得られた結果を図９にそれぞれ示す。なお、図８、図９においては、Ｂａの置換量が０のものとして、実施例１での結果（焼成温度が４５０℃のもの）を併記した。また、図８、図９に示した例でもそれぞれにＳｉを２モル％添加しており、その焼成温度は４５０℃とした。
図８より、ＢａをＣａで置換した場合には、置換量の増加に伴って誘電率が低下する傾向にあり、したがって好ましい値の誘電率を確保するうえで、置換量を０．３以下とする必要がある。なお、このようにＣａで置換することにより、図１０に示したように低温側での相転移温度が低くなるため、キャパシタ１の信頼性を向上できるのは前述した通りである。
また、図９より、ＢａをＳｒで置換した場合には、置換量の増加に伴って誘電率が高くなる傾向にある。これはＳｒ置換によって図１０に示したように高温側の立方晶―正方晶の相転移温度が低下し、室温近傍に近づくためである。また、ｘ＞０．３では温度変化に対する誘電率の変化が大きくなってしまうため、置換量（ｘ）を０．３以下とする必要がある。
なお、前記実験例２、３、４においても、Ｓｉの代わりにＧｅを添加して同じ実験を行ったところ、同様の結果が得られ、さらにＳｉとＧｅの両方を添加して同じ実験を行っても、やはり同様の結果が得られた。
また、電極として白金（Ｐｔ）に代えてイリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、金（Ａｕ）、銀（Ａｇ）を用いても、同様な結果が得られた。
また、より高い容量を得るため、電極膜と絶縁体膜とを交互に積層することにより、キャパシタを形成するようにしてもよい。
以上に述べたように本発明のキャパシタは、絶縁体膜が比較的高い誘電率を有していることから、例えば回路内部のキャパシタとして従来のものに代えて用いることにより、得られる半導体装置の高性能化または小型化化を可能にすることができる。また、もちろん外付けのキャパシタとして用いても、半導体装置の高性能化または小型化化を図ることができる。さらに、回路内部に用いるものと外付けのものとではそれぞれ要求される容量が異なる場合があるが、Ｓｉ、Ｇｅの添加量や焼成温度を制御することによって得られる絶縁体膜の誘電率の制御が可能となり、したがって本発明のキャパシタは、いずれのタイプにも適用可能となる。なお、焼成温度で制御する場合には、当然ながら、焼成温度の高いものから先に形成するのが好ましい。
また、前述したように、特に絶縁体膜中のＢａの一部をＳｒまたはＣａで置換することにより、得られるキャパシタの信頼性向上を図ることができる。さらに、絶縁体膜がＰｂを含有していないことから環境汚染に対しても有利なものとなり、したがってこれを備えたキャパシタ自体も環境上有利なものとなる。
また、特に液滴吐出法で形成することにより、同一平面上に異なるタイプのものを作り分けることができ、したがって、前述したような従来の回路内部のキャパシタや外付けのキャパシタとなるものを、容易にしかも低コストで作製することができる。
本発明のキャパシタの一実施形態を示す側断面図である。 本発明の半導体装置の一実施形態を示す側断面図である。 （ａ）は吐出ヘッドの要部斜視図、（ｂ）は同じく要部側断面図である。 （ａ）〜（ｄ）はキャパシタの製造方法を説明するための側断面図である。 撥液部を形成した場合の例を説明するための側断面図である。 焼成温度と得られた絶縁体膜の誘電率との関係を示すグラフである。 シリコン添加量と誘電率との関係を示すグラフである。 Ｃａへの置換量と誘電率との関係を示すグラフである。 Ｓｒへの置換量と誘電率との関係を示すグラフである。 ＳｒまたはＣａへの置換量と相転移温度との関係を示すグラフである。
符号の説明
１、１ａ、１ｂ…キャパシタ、２…第１電極、３…絶縁体膜、４…第２電極、
５０…半導体装置、５１…基板、５２…層間絶縁膜、５３…基体

Claims (13)

  1. 絶縁体膜を第１電極と第２電極との間に挟んだ構造を有するキャパシタであって、
    前記絶縁体膜が、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、Ｓｉ、Ｇｅのうちの少なくとも一種が添加されてなることを特徴とするキャパシタ。
  2. 前記ＳｉおよびＧｅの総添加量が、０．１モル％以上１０．０モル％以下であることを特徴とする請求項２記載のキャパシタ。
  3. 前記絶縁体膜は、アモルファス相、あるいはアモルファス相と結晶相との混合状態からなっていることを特徴とする請求項１又は２記載のキャパシタ。
  4. 前記絶縁体膜は、アモルファス相と結晶相との混合状態からなっており、
    前記結晶相は、第１電極と第２電極との間に連続した状態でなく不連続な状態で形成されていることを特徴とする請求項１又は２記載のキャパシタ。
  5. 絶縁体膜を第１電極と第２電極との間に挟んだ構造を有するキャパシタの製造方法において、
    基体上に前記第１電極を形成する工程と、
    （Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、さらにＳｉ、Ｇｅのうちの少なくとも一種を添加してなる絶縁体の前駆体化合物を含有する液状体を、液滴吐出法によって前記第１電極上に配する工程と、
    前記前駆体化合物を含有する液状体を熱処理することにより、（Ｂａ１−ｘＭｘ）ＴｉＯ３（Ｍ＝Ｓｒ又はＣａ、０≦ｘ≦０．３）を主成分とし、さらにＳｉ、Ｇｅのうちの少なくとも一種が添加されてなる前記絶縁体を形成する工程と、を備えたことを特徴とするキャパシタの製造方法。
  6. 前記前駆体化合物を含有する液状体を、液滴吐出法によって前記第１電極上に配する工程の前に、前記基体及び前記第１電極の表面にフルオロアルキルシランを用いた自己組織化膜を形成する工程、
    を備えたことを特徴とする請求項５記載のキャパシタの製造方法。
  7. 前記基体及び前記第１電極の表面にフルオロアルキルシランを用いた自己組織化膜を形成する工程の後に、前記第１電極の表面に形成されたフルオロアルキルシランに光を照射する工程、
    を備えたことを特徴とする請求項６記載のキャパシタの製造方法。
  8. 前記液状体を熱処理することで前記絶縁体膜を形成する工程において、前記熱処理の温度を４５０℃以下とすることを特徴とする請求項５〜７のいずれか一項に記載のキャパシタの製造方法。
  9. 前記第１電極を、
    第１金属微粒子を第１分散媒に分散させた第１液状体を液滴吐出法によって前記基体上に配する工程と、
    前記第１液状体を熱処理することで前記第１分散媒を除去する工程と、
    前記第１金属微粒子を焼結する工程と、によって形成することを特徴とする請求項５〜８のいずれか一項に記載のキャパシタの製造方法。
  10. 前記第２電極を、
    第２金属微粒子を第２分散媒に分散させた第２液状体を液滴吐出法によって前記基体上に配する工程と、
    前記第２液状体を熱処理することで前記第２分散媒を除去する工程と、
    前記第２金属微粒子を焼結する工程と、によって形成することを特徴とする請求項５〜９のいずれか一項に記載のキャパシタの製造方法。
  11. 前記第１金属微粒子は、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子であり、
    前記第１金属微粒子を焼結する熱処理温度を、４００℃以下とすることを特徴とする請求項９記載のキャパシタの製造方法。
  12. 前記第２金属微粒子は、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子であり、
    前記第２金属微粒子を焼結する熱処理温度を、４００℃以下とすることを特徴とする請求項１０記載のキャパシタの製造方法。
  13. 請求項１〜４のいずれか一項に記載のキャパシタ、あるいは請求項５〜１２のいずれか一項に記載の製造方法によって得られたキャパシタを備えてなることを特徴とする半導体装置。



JP2003405655A 2003-12-04 2003-12-04 キャパシタとその製造方法、及び半導体装置 Withdrawn JP2005167061A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003405655A JP2005167061A (ja) 2003-12-04 2003-12-04 キャパシタとその製造方法、及び半導体装置
US11/004,614 US20050133885A1 (en) 2003-12-04 2004-12-03 Capacitor and its manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003405655A JP2005167061A (ja) 2003-12-04 2003-12-04 キャパシタとその製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2005167061A true JP2005167061A (ja) 2005-06-23

Family

ID=34674857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003405655A Withdrawn JP2005167061A (ja) 2003-12-04 2003-12-04 キャパシタとその製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US20050133885A1 (ja)
JP (1) JP2005167061A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
EP1758153A2 (en) * 2005-08-24 2007-02-28 Tokyo Electron Limited Perovskite type capacitor and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403236A (en) * 1979-10-09 1983-09-06 Murata Manufacturing Co., Ltd. Boundary layer type semiconducting ceramic capacitors with high capacitance
US5019306A (en) * 1989-12-29 1991-05-28 Motorola, Inc. High frequency dielectric composition
EP0926739A1 (en) * 1997-12-24 1999-06-30 Texas Instruments Incorporated A structure of and method for forming a mis field effect transistor
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
US6556422B2 (en) * 2000-07-05 2003-04-29 Samsung Electro-Mechanics Co., Ltd. Dielectric ceramic composition, multi-layer ceramic capacitor using the same, and manufacturing method therefor

Also Published As

Publication number Publication date
US20050133885A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
US7176100B2 (en) Capacitor and its manufacturing method, and semiconductor device
US7356921B2 (en) Method for forming a conductive layer pattern
JP2004006645A (ja) 圧電体素子の製造方法、圧電体素子並びに液滴吐出式記録ヘッド
US6715871B2 (en) Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
CN100595942C (zh) 驱动装置、液体喷头及液体喷射装置
JP2003311196A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、圧電体素子、並びにインクジェット式記録ヘッド
WO1999045598A1 (en) Piezoelectric device, ink-jet recording head, method fo manufacture, and printer
US7484280B2 (en) Method for manufacturing a surface acoustic wave element having an interdigital transducer (IDT) electrode
KR20050027003A (ko) 패턴 형성 방법, 도전성 박막, 전기 광학 장치, 및 전자기기
JP2007329460A (ja) 圧電素子、圧電アクチュエータ、インクジェット式記録ヘッド
JP4479193B2 (ja) 半導体装置
CN107949480A (zh) 压电装置、液体喷射头、液体喷射设备及压电装置的制造方法
JP2005167061A (ja) キャパシタとその製造方法、及び半導体装置
JP5201111B2 (ja) キャパシタとその製造方法、及び半導体装置
JP2005057140A (ja) 多層配線基板とその製造方法
JP2005167060A (ja) キャパシタとその製造方法、及び半導体装置
JP2005191154A (ja) キャパシタ及びその製造方法、並びに半導体装置
JP2005166989A (ja) キャパシタとその製造方法、及び半導体装置
JP2005166990A (ja) キャパシタとその製造方法、及び半導体装置
JP2005197501A (ja) キャパシタ及び半導体装置
US7057877B2 (en) Capacitor, method of manufacture thereof and semiconductor device
JP2005183852A (ja) キャパシタ及びその製造方法、並びに半導体装置
JP2005183851A (ja) キャパシタの製造方法、及びキャパシタ、並びに半導体装置
JP2005072475A (ja) キャパシタの製造方法、キャパシタ、及び半導体装置
JP2005183862A (ja) キャパシタの製造方法、キャパシタ、及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060224