JP2005165564A - 突入電流防止回路 - Google Patents
突入電流防止回路 Download PDFInfo
- Publication number
- JP2005165564A JP2005165564A JP2003402077A JP2003402077A JP2005165564A JP 2005165564 A JP2005165564 A JP 2005165564A JP 2003402077 A JP2003402077 A JP 2003402077A JP 2003402077 A JP2003402077 A JP 2003402077A JP 2005165564 A JP2005165564 A JP 2005165564A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- relay circuit
- relay
- current
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 title claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000010354 integration Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000007257 malfunction Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
【課題】 耐電力の大きな抵抗や耐流電圧の高いリレー回路を用いることなく突入電流を防止して、電子回路の規格電圧まで速やかに昇圧させることができ、加えてリレー回路の接続(切替)ミスに起因した突入電流も防止することができる突入電流防止回路を提供することにある。
【解決手段】 第1のリレー回路RL1と第2のリレー回路RL2と電流量を抑制する電流制限手段1とを有する突入電流防止回路であって、これらの3要素がY型に結線され、第1のリレー回路RL1の出力信号が、第2のリレー回路RL2を導通状態にする契機となることを特徴とする。
【選択図】 図1
【解決手段】 第1のリレー回路RL1と第2のリレー回路RL2と電流量を抑制する電流制限手段1とを有する突入電流防止回路であって、これらの3要素がY型に結線され、第1のリレー回路RL1の出力信号が、第2のリレー回路RL2を導通状態にする契機となることを特徴とする。
【選択図】 図1
Description
本発明は、電子回路への突入電流を2つのリレー回路を用いて防止する突入電流防止回路に関するものであって、特に、2つのリレー回路の入出力を関連付けることで、電子回路への突入電流を防止するものである。
従来より、カードリーダなどの電子回路に対して直流電源から電力投入を行うにあたって、その電子回路の誤作動を引き起こし得る突入電流を抑制する必要がある。そのため、負荷となる電子回路の入力端にバイパスコンデンサを設けたり、直流電源装置側に突入電流を抑制する手段を設けたりするなど、突入電流を抑制する様々な手法が提案されている(例えば、特許文献1参照)。図4は、特許文献1に開示された直流電源装置の投入順序制御回路の電気的構成を示す回路図である。
図4において、直流電源装置に設けられた投入順序制御回路101は、抵抗器102と、コイル103a,103bと、接点104a,104bと、から構成されている。この投入順序制御回路101は、まず、直流電源装置に別途設けられた直流電源制御回路からの制御信号に基づき、コイル103aの駆動によって抵抗器102を含む第1のリレー回路の接点104aを接続状態にする。そして、所定時間が経過した後、再びこの直流電源制御回路からの制御信号に基づき、コイル103bの駆動によって第2のリレー回路の接点104bを接続状態にする。
このように、特許文献1に開示された直流電源装置は、電流量を抑制することが可能な抵抗付きリレー回路を設け、電力投入を行う際にはまずこの抵抗付きリレー回路を通電することによって、突入電流が電子回路へ流れ込むのを防止している。
しかしながら、特許文献1に開示された直流電源装置において、抵抗付きリレー回路を通電する最中に突入電流を十分抑制するためには、耐電力の大きな抵抗(大型抵抗)が必要となる。従って、この直流電源装置では、製造コストを抑えつつ突入電流を防止することができないといった問題がある。なお、この大型抵抗を電流耐圧の高い大型リレー回路で代用したとしても、大型リレー回路は高価であるためコストの問題は依然として残る。
また、この大型抵抗の抵抗値を大きくすればするほど突入電流を抑制することができる一方で、抵抗付きリレー回路の通電時間が長くなることから、負荷となる電子回路の規格電圧まで昇圧させるのに時間がかかってしまうといった問題がある。
さらに、リレー回路の接点の接続タイミングを調整する直流電源制御回路が誤作動した場合には、電力投入と同時に電子回路に突入電流が流れる危険性があるといった問題がある。
本発明は、このような点に鑑みてなされたものであり、その目的は、耐電力の大きな抵抗や耐流電圧の高いリレー回路を用いることなく突入電流を防止して、電子回路の規格電圧まで速やかに昇圧させることができ、加えてリレー回路の接続(切替)ミスに起因した突入電流を防止することが可能な突入電流防止回路を提供することにある。
以上のような課題を解決するために、本発明は、第1のリレー回路と第2のリレー回路と電流量を抑制する電流制限手段とを有する突入電流防止回路であって、これらの3要素がY型に結線され、第1のリレー回路の出力信号が、第2のリレー回路を導通状態にする契機となることを特徴とする。
より具体的には、本発明は、以下のものを提供する。
(1) 入力信号に基づき機械的又は電子的に電流のオン・オフ制御を行う第1のリレー回路及び第2のリレー回路と、電流量を抑制する電流制限手段と、を有し、直流電源から負荷への突入電流を防止する突入電流防止回路であって、互いに並列に接続された前記第2のリレー回路と前記電流制限手段とが、前記第1のリレー回路と直列に接続されるとともに、前記第2のリレー回路の入力端には、前記第1のリレー回路の出力信号が入力されることを特徴とする突入電流防止回路。
本発明によれば、入力信号に基づく電磁作用によって(機械的に)或いは入力信号に基づく光作用によって(電子的に)電流のオン・オフ制御を行う第1のリレー回路及び第2のリレー回路と、抵抗やトランジスタなどによって構成される電流量を抑制する電流制限手段と、を有しており、直流電源から負荷への突入電流を防止する突入電流防止回路であって、第2のリレー回路と電流制限手段とを並列に接続し、その並列回路を第1のリレー回路と直列に接続するとともに、第2のリレー回路の入力として第1のリレー回路の出力信号を用いるような構成にしたから、第1のリレー回路が導通状態となるタイミングと第2のリレー回路が導通状態となるタイミングとに時間ズレが生じることとなる。
従って、このタイミングの時間ズレを利用することで、電力投入時に電流制限手段と第1のリレー回路の直列回路を通電させ、電力投入から微小時間経過後に第2のリレー回路と第1のリレー回路の直列回路を通電させることができ、ひいては電子回路への突入電流を防止することができる。
ここで、第2のリレー回路の入力端には、第1のリレー回路の出力信号が入力されるように構成されており、電力投入時の突入電流は第2のリレー回路にも流れ込むことから、電流制限手段のインピーダンスをそれほど大きくしなくても、突入電流を抑制することが可能となる。すなわち、コスト増加の要因となる大型抵抗や電流耐圧の高いリレー回路を用いなくても突入電流を抑制することができ、ひいては突入電流防止回路のコスト削減に寄与することができる。
また、電流制限手段と第1のリレー回路の直列回路から、第2のリレー回路と第1のリレー回路の直列回路へ切り替わるまでのタイムラグは、微小時間に過ぎないことから、負荷となる電子回路の規格電圧まで速やかに昇圧させることができる。
さらに、電流制限手段と第1のリレー回路の直列回路から第2のリレー回路と第1のリレー回路の直列回路へ切り替わる際に、リレー回路の選択制御が介入しないことから、第1のリレー回路及び第2のリレー回路を選択制御する回路の誤作動によって突入電流が流れることはなく、ひいては突入電流防止回路の信頼性を向上させることができる。
ここで、「第1のリレー回路」又は「第2のリレー回路」として、如何なるリレー回路を採用しても構わない。例えば、電気的な入力信号に基づき機械的な接点を開閉させて信号(電流)をオン・オフする有接点リレー回路であってもよいし、電気的な入力信号に基づきトライアックや抵抗器などの半導体素子・電子素子の働きを利用して電子的に信号(電流)をオン・オフする無接点リレー回路であってもよいし、両者を組み合わせたハイブリッド型のリレー回路であってもよい。
また、「電流制限手段」は、抵抗やトランジスタだけでなく、定電流制御回路(定電流源)やサーミスタなど、電流量を制限(一定値に維持)し得る全ての素子(回路)を含むものとする。
さらに、ここでいう「出力信号が入力される」とは、第1のリレー回路の出力信号そのものが入力されることのみならず、その出力信号がいくつかの素子(回路)を経て入力されることを含むものとする。
(2) 入力信号に基づき機械的又は電子的に電流のオン・オフ制御を行う第1のリレー回路及び第2のリレー回路と、電流量を抑制する電流制限手段と、を有し、直流電源から負荷への突入電流を防止する突入電流防止回路であって、互いに並列に接続された前記第2のリレー回路と前記電流制限手段とが、前記第1のリレー回路と直列に接続され、前記第1のリレー回路が導通状態になって所定時間経過した後に、前記第2のリレー回路が自動的に導通状態になることを特徴とする突入電流防止回路。
本発明によれば、上述した突入電流防止回路は、第1のリレー回路が導通状態になって所定時間経過した後に、第2のリレー回路が自動的に導通状態になる、という動作を行うことから、リレー回路の接続(切替)ミスに起因した突入電流を含め、負荷となる電子回路の誤動作を引き起こし得る突入電流を防止することができる。
(3) 前記第1のリレー回路及び前記第2のリレー回路は、電気的な入力信号に基づき機械的にスイッチの開閉制御を行う有接点リレー回路であることを特徴とする突入電流防止回路。
本発明によれば、第1のリレー回路と第2のリレー回路として、電気的な入力信号に基づき機械的にスイッチの開閉制御を行う有接点リレー回路を採用することとしたから、普及・汎用されている回路を採用することで、製造コストの増加を抑えつつ、負荷となる電子回路への突入電流を防止することができる。
(4) 前記第1のリレー回路の出力端と前記第2のリレー回路の入力端との間に、第2のリレー回路への入力を遅延させるタイマー手段が設けられていることを特徴とする突入電流防止回路。
本発明によれば、第1のリレー回路の出力端と第2のリレー回路の入力端との間に、第2のリレー回路への入力を遅延させるタイマー手段を設けるという構成にしたから、第1のリレー回路が導通状態となるタイミングと第2のリレー回路が導通状態となるタイミングとの時間ズレを調整する(広げる)ことができる。
従って、所望時間経過後に第2のリレー回路を導通状態にさせることができ、負荷となる電子回路への突入電流防止に対する確実性を増すことができる。
また、タイマー手段を設けることで、第2のリレー回路を通過する突入電流が少なくなる(場合によっては流れない)ため、リレー回路を小型化・長寿命化することが可能となる。
なお、「タイマー手段」は、コンデンサを含む積分回路(OPアンプの帰還部にコンデンサを挿入した積分回路を含む)のようなアナログ的なものであってもよいし、タイマーICのようなデジタル的なものであってもよく、その種類の如何を問わない。
(5) 前記タイマー回路は、コンデンサを含む積分回路であることを特徴とする突入電流防止回路。
本発明によれば、タイマー回路として、コンデンサを含む積分回路を採用することにしたから、普及・汎用されている回路を採用することで、製造コストの増加を抑えつつ、負荷となる電子回路への突入電流を防止することができる。
(6) 直流電源から電力供給を受けて、前記第1のリレー回路の入力信号を生成するリレー回路開閉制御手段を有することを特徴とする突入電流防止回路。
本発明によれば、第1のリレー回路の入力信号を生成するリレー回路開閉制御手段(例えばUSBなど)は、突入電流防止回路へ電力を供給する直流電源から直接電力供給を受けるような構成にしたから、突入電流防止回路全体を動作させる直流電源は1つでよいこととなり、ひいては突入電流防止回路を有する上位装置全体の小型化・簡素化を図ることができる。
本発明に係る突入電流防止回路は、以上説明したように、第1のリレー回路が導通状態になるタイミングと第2のリレー回路が導通状態になるタイミングとの間に生じる時間ズレを利用してリレー回路の切替を行うものであり、電流制限手段を適切な箇所に配置することによって、負荷となる電子回路への突入電流を防止することが可能となる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
[回路説明]
図1は、本発明の実施の形態に係る突入電流防止回路の回路図である。
図1は、本発明の実施の形態に係る突入電流防止回路の回路図である。
図1において、本発明の実施の形態に係る突入電流防止回路は、電流制限手段1と、第1のリレー回路RL1及び第2のリレーRL2と、固定抵抗R1,R2と、コンデンサC1と、から構成されている。また、図1に示す突入電流防止回路には、直流電力の供給を行う直流電源2と、負荷としての電子回路3と、リレー回路RL1の開閉制御を行うリレー回路開閉制御手段4と、が接続されている。
なお、リレー回路開閉制御手段4は、突入電流防止回路へ直流電力の供給を行う直流電源2とは別の直流電源から電力供給を受けてもよいが、直流電源2から直接電力供給を受けてもよい。そうすることで、突入電流防止回路を動作させるのに必要な電源数を減らすことができるから、突入電流防止回路を有する上位装置全体の小型化・簡素化を図ることが可能となる。また、負荷としての電子回路3には、例えば磁気カードやICカードへの読み書きを行うカードリーダなどが挙げられる。
第2のリレー回路RL2と電流制限手段1は互いに並列に接続されており、その並列回路の一端には、直流電源2が接続されている。また、他の一端には、リレー回路RL1が直列に接続されている。なお、このリレー回路RL1の入力端には、リレー回路の開閉制御を行うためのリレー回路開閉制御手段4が接続されている。
第1のリレー回路RL1の出力端は、電子回路3に接続されている。ここで、第1のリレー回路RL1の出力端と電子回路3との接続点は、固定抵抗R1及びタイマー手段10を介してリレー回路RL2の入力端に接続されている。これにより、第1のリレー回路の出力信号は、第2のリレー回路の入力端に入力されることとなる。
タイマー手段10は、固定抵抗R2とコンデンサC1とからなる積分回路であり、コンデンサC1を充電するのに必要な時間だけ信号(電圧)を遅延させるものである。なお、タイマー手段10は、固定抵抗R1を含むものであっても構わない。
本発明の実施の形態に係る突入電流防止回路は、以上説明したような素子・回路配置で表されるが、説明の便宜上、図1に示す回路図と等価な回路図を図2に示す。
図2は、本発明の実施の形態に係る突入電流防止回路の等価回路図である。
図2によれば、電流制限手段1と第1のリレー回路RL1と第2のリレー回路RL2とがY型に結線され、第1のリレー回路RL1の出力信号は、第2のリレー回路を導通状態にする契機となっていることを一見して視認することができる。なお、図2に示す等価回路図では、直流電源2と電子回路3とリレー回路開閉制御手段4の図示を省略する。
[動作説明]
図3は、本発明の実施の形態に係る突入電流防止回路の動作を説明するためのフローチャートである。
図3は、本発明の実施の形態に係る突入電流防止回路の動作を説明するためのフローチャートである。
図3において、まず、第1のリレー回路RL1が導通状態となる(ステップS1)。より具体的には、第1のリレー回路RL1は、リレー回路開閉制御手段4から開制御信号を受信すると、電磁的な作用によって導通状態となる。すなわち、図2に示す等価回路図において、第1のリレー回路RL1によるスイッチがオンになる。
次いで、タイマー手段10のコンデンサC1に電荷が蓄積される(ステップS2)。より具体的には、ステップS1によって電流制限回路1と第1のリレー回路RL1を通過した突入電流は、固定抵抗R1とタイマー手段10を流れるが、このとき、突入電流がコンデンサC1を通過するとともに、コンデンサC1には時間の経過に伴って電荷が蓄積される。そのため、コンデンサC1の両端の電圧Vc(図2参照)は次第に大きくなっていく。なお、固定抵抗R1の値を調整することで、電力投入時の電圧Vcを調整するのが好ましい。
最後に、第2のリレー回路RL2が自動的に導通状態となる(ステップS3)。より具体的には、コンデンサC1の両端の電圧Vcが一定値を超えると、第2のリレー回路RL2は、電磁的な作用によって自動的に導通状態となる。すなわち、図2に示す等価回路図において、第2のリレー回路RL2によるスイッチがオンになる。そうすると、突入電流防止回路の入力端と出力端とが短絡され、第2のリレー回路RL2及び第1のリレー回路RL1を介して電子回路3に規格電圧が印加されることとなる。
以上説明したように、本発明の実施の形態に係る突入電流防止回路の動作は、第1のリレー回路RL1が導通状態になって所定時間経過した後、第2のリレー回路RL2が自動的に導通状態になる、というものであり、大型抵抗や電流耐圧の高いリレー回路を用いなくても突入電流を抑制(防止)することができる。
本発明に係る突入電流防止回路は、2つのリレー回路の導通タイミングの時間ズレを利用することで、従来のような大型抵抗等を用いなくても、突入電流を防止することができるものとして有用である。
1 電流制限手段
2 直流電源
3 電子回路
4 リレー回路開閉制御手段
10 タイマー手段
RL1 第1のリレー回路
RL2 第2のリレー回路
R1,R2 固定抵抗
C1 コンデンサ
2 直流電源
3 電子回路
4 リレー回路開閉制御手段
10 タイマー手段
RL1 第1のリレー回路
RL2 第2のリレー回路
R1,R2 固定抵抗
C1 コンデンサ
Claims (6)
- 入力信号に基づき機械的又は電子的に電流のオン・オフ制御を行う第1のリレー回路及び第2のリレー回路と、電流量を抑制する電流制限手段と、を有し、直流電源から負荷への突入電流を防止する突入電流防止回路であって、
互いに並列に接続された前記第2のリレー回路と前記電流制限手段とが、前記第1のリレー回路と直列に接続されるとともに、
前記第2のリレー回路の入力端には、前記第1のリレー回路の出力信号が入力されることを特徴とする突入電流防止回路。 - 入力信号に基づき機械的又は電子的に電流のオン・オフ制御を行う第1のリレー回路及び第2のリレー回路と、電流量を抑制する電流制限手段と、を有し、直流電源から負荷への突入電流を防止する突入電流防止回路であって、
互いに並列に接続された前記第2のリレー回路と前記電流制限手段とが、前記第1のリレー回路と直列に接続され、
前記第1のリレー回路が導通状態になって所定時間経過した後に、前記第2のリレー回路が自動的に導通状態になることを特徴とする突入電流防止回路。 - 前記第1のリレー回路及び前記第2のリレー回路は、電気的な入力信号に基づき機械的にスイッチの開閉制御を行う有接点リレー回路であることを特徴とする請求項1又は2記載の突入電流防止回路。
- 前記第1のリレー回路の出力端と前記第2のリレー回路の入力端との間に、第1のリレー回路への入力を遅延させるタイマー手段が設けられていることを特徴とする請求項1から3のいずれか記載の突入電流防止回路。
- 前記タイマー回路は、コンデンサを含む積分回路であることを特徴とする請求項4記載の突入電流防止回路。
- 直流電源から電力供給を受けて、前記第1のリレー回路の入力信号を生成するリレー回路開閉制御手段を有することを特徴とする請求項1から5のいずれか記載の突入電流防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402077A JP2005165564A (ja) | 2003-12-01 | 2003-12-01 | 突入電流防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402077A JP2005165564A (ja) | 2003-12-01 | 2003-12-01 | 突入電流防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005165564A true JP2005165564A (ja) | 2005-06-23 |
Family
ID=34725799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402077A Pending JP2005165564A (ja) | 2003-12-01 | 2003-12-01 | 突入電流防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005165564A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012027398A (ja) * | 2010-07-27 | 2012-02-09 | Canon Inc | 画像形成装置および電子機器の電源装置 |
-
2003
- 2003-12-01 JP JP2003402077A patent/JP2005165564A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012027398A (ja) * | 2010-07-27 | 2012-02-09 | Canon Inc | 画像形成装置および電子機器の電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8508905B2 (en) | Coil-driving apparatus of electronic magnetic contactor | |
CN207802449U (zh) | 用于为电负载供电的装置 | |
US7268994B2 (en) | Relay driving apparatus and method having relay contact turn-on holding function | |
JP7252412B2 (ja) | コイル駆動装置 | |
US7781918B2 (en) | Electrical switching circuit | |
US10256065B2 (en) | Systems and methods for controlling relays | |
JP6904229B2 (ja) | 給電制御装置及び給電制御方法 | |
JP2011113781A (ja) | 電子制御装置 | |
JP2005165564A (ja) | 突入電流防止回路 | |
US10305390B2 (en) | Filter circuit for eliminating inrush current, DC coil control circuit, and electromagnetic contactor | |
EP2269205B1 (en) | Brownout solution for electromechanical automatic transfer switch | |
JP7303903B2 (ja) | 電動モータの駆動装置 | |
JP4103021B2 (ja) | アクチュエータ駆動装置 | |
JP2010251200A (ja) | リレー駆動回路 | |
EP3848952A1 (en) | Relay drive with power supply economizer | |
JP7185768B2 (ja) | リレーモジュール | |
US11031200B2 (en) | Relay cycle life extender | |
JP2004327222A (ja) | 誘導加熱調理器 | |
JP3346786B2 (ja) | 電源投入制御用スイッチング回路および電源投入制御方法 | |
JP3115291U (ja) | ソレノイド駆動回路 | |
JPS63102134A (ja) | 加熱装置 | |
JP2974562B2 (ja) | 電磁石駆動装置 | |
JPH06260333A (ja) | 電磁石装置 | |
JPH08153439A (ja) | 負荷制御装置 | |
JP2010130799A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091028 |