JP2005164555A - 電界検出光学装置 - Google Patents

電界検出光学装置 Download PDF

Info

Publication number
JP2005164555A
JP2005164555A JP2003407844A JP2003407844A JP2005164555A JP 2005164555 A JP2005164555 A JP 2005164555A JP 2003407844 A JP2003407844 A JP 2003407844A JP 2003407844 A JP2003407844 A JP 2003407844A JP 2005164555 A JP2005164555 A JP 2005164555A
Authority
JP
Japan
Prior art keywords
electric field
detection optical
field detection
optical device
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003407844A
Other languages
English (en)
Other versions
JP4316999B2 (ja
Inventor
Shintaro Shibata
信太郎 柴田
Naoshi Minoya
直志 美濃谷
Aiichiro Sasaki
愛一郎 佐々木
Mitsuru Shinagawa
満 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003407844A priority Critical patent/JP4316999B2/ja
Publication of JP2005164555A publication Critical patent/JP2005164555A/ja
Application granted granted Critical
Publication of JP4316999B2 publication Critical patent/JP4316999B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】光信号を電気信号に変換する際に、ダイナミックレンジが広く、なおかつ帯域幅の広い電界検出光学装置を提供する。
【解決手段】電気光学結晶を通過した単一波長の光を二つの直交する直線偏光成分に分光する分光手段と、この分光手段で分光された直線偏光成分の各々を電気信号に変換するためにフォトダイオードとアクティブロードが直列に接続されて成る第1および第2の光電気変換手段と、この第1および第2の光電気変換手段からそれぞれ出力される電気信号を用いて差動増幅を行う差動増幅手段とを備える。
【選択図】図1

Description

本発明は、電気光学結晶を通過するレーザ光の偏光状態が、その電気光学結晶に印加される電圧(電界)によって変化することを利用して微小信号電圧を検出する電界検出光学装置に関する。
従来、受光素子であるフォトダイオードに抵抗器(ディスクリート部品)を接続して光を電気信号に変換する回路(光電気変換回路)を構成し、必要な出力振幅まで次段の差動増幅器で増幅する技術が開示されている(例えば特許文献1を参照)。
図32は、このような光電気変換回路を含み、電気光学結晶を通過するレーザ光の偏光状態が結晶に印加された電圧(電界)によって変化することを利用して微小信号電圧を検出する従来の電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E71は、レーザダイオード11で発射されたレーザ光が電気光学素子14に入射される。レーザ光は、この電気光学素子14への入射に先立ってコリメートレンズ12で平行光にされ、第1波長板13でその偏光状態の調整を受ける。電気光学素子14に入射したレーザ光は、信号源17からの交流信号電圧によって電極15〜16間に生じる電界に起因してその偏光状態が変化する。
このレーザ光の偏光状態の変化は、電気光学素子14を通過した後、第2波長板18によって調整され、偏光ビームスプリッタ19に入射される。偏光ビームスプリッタ19では、レーザ光を二つの直交する直線偏光成分に分光し、その各々を光の強度変化に変換する。その後、各信号成分は、コリメートレンズ21および22でそれぞれ集光されたあと、フォトダイオード23および24に供給される。
フォトダイオード23および24は、カソードが一定電圧を有する電源25または26に接続される一方、アノードは接地された負荷抵抗28または29に接続されて逆バイアスされている。
これらのフォトダイオード23および24は、偏光ビームスプリッタ19で二つの信号成分に分離されたレーザ光をそれぞれ受光すると、各レーザ光の強度に応じて光電流を発生する。この光電流は、負荷抵抗28および29を流れることによって発生する電圧降下として電圧に変換され、これらの電圧が差動増幅器27にそれぞれ入力される。差動増幅器27では、入力された両電圧の差分が求められ、所定の増幅率により増幅される。
特開2003−110368号公報
上記背景技術において、レーザ光の入力信号量が一定という条件のもとで光電気変換回路の出力信号電圧を増大させるためには、負荷抵抗28および29として抵抗値の大きい部品を使用しなければならない。
しかしながら、抵抗値の大きい部品を負荷抵抗として使用する場合、負荷抵抗での直流ドロップも増大するので、光電気変換回路の出力のダイナミックレンジ(出力電圧の最大振幅)が狭くなってしまうという問題があった。
また、この場合には、フォトダイオードに印加される逆バイアスが相対的に浅く(小さく)なり、その結果、フォトダイオードの寄生容量(pn接合容量)73および74も増大する。光電気変換回路の帯域幅は、負荷抵抗の抵抗値とフォトダイオードの寄生容量から決まる時定数に依存するため、負荷抵抗の抵抗値とフォトダイオードの寄生容量の増大に伴って帯域幅は狭くなる。この結果、高い周波数の信号(高速信号)を検出できなくなるという問題もあった。
本発明は、上述した事情に鑑みてなされたものであり、その目的は、光信号を電気信号に変換する際に、ダイナミックレンジが広く、なおかつ帯域幅の広い電界検出光学装置を提供することにある。
上記目的を達成するために、請求項1記載の発明は、単一波長の光が入射される電気光学結晶に電界が印加されるときに前記単一波長の光の偏光状態が変化する電気光学効果を利用して、前記電気光学結晶に印加される電界を検出する電界検出光学装置であって、前記電気光学結晶を通過した前記単一波長の光を二つの直交する直線偏光成分に分光する分光手段と、この分光手段で分光された直線偏光成分の各々を電気信号に変換するためにフォトダイオードとアクティブロードが直列に接続されて成る第1および第2の光電気変換手段と、この第1および第2の光電気変換手段からそれぞれ出力される電気信号を用いて差動増幅を行う差動増幅手段とを備えたことを特徴とする。
請求項2記載の発明は、請求項1記載の発明において、前記第1および第2の光電気変換手段がそれぞれ具備するアクティブロードに対してバイアス電圧またはバイアス電流を加えるバイアス印加手段を更に備えたことを特徴とする。
請求項3記載の発明は、請求項1記載の発明において、前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードはカレントミラー回路を構成することを特徴とする。
請求項4記載の発明は、請求項1記載の発明において、前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードは、互いに交差接続されて成ることを特徴とする。
請求項5記載の発明は、請求項2乃至4のいずれか1項記載の発明において、前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードのうちの少なくとも一方は、自身の導通抵抗を調整する調整手段を有することを特徴とする。
請求項6記載の発明は、請求項1乃至5のいずれか1項記載の発明において、前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードは、pチャネルMOSFET、nチャネルMOSFET、npn型バイポーラトランジスタ、pnp型バイポーラトランジスタのいずれかであることを特徴とする。
請求項7記載の発明は、請求項1乃至6のいずれか1項記載の発明において、前記電気光学結晶に印加される電界は、電界を伝達する電界伝達媒体に誘起されて伝達されてくる電界であることを特徴とする。
本発明によれば、負荷として用いるアクティブロードでの直流ドロップを抑えることにより、光信号を電気信号に変換する際に、ダイナミックレンジが広く、なおかつ帯域幅の広い電界検出光学装置を提供することができる。
以下、添付図面を参照して本発明の実施の形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E11は、レーザ光と電気光学素子を用いた電気光学的手法によって電界を検出する。
レーザ光を発生するレーザ光源は、レーザダイオード11から構成される。
これに対して、電気光学素子14は、角柱形状をなす電気光学結晶(EO結晶:Electro Optic結晶)から成る。電気光学素子14のレーザ光入射方向に平行な二つの側面(図上で上下方向に対向する両側面)には電極15および16がそれぞれ設けられている。このうち、電極15は信号源17に接続され、この信号源17からの交流信号を受信する。そして、受信した信号によって生じる電極16との電位差に応じた電界を電気光学素子14内部のレーザ光入射方向と直行する方向に誘起する。なお、図1では電極16が接地されているが、必ずしも電極16を接地する必要はない。
レーザダイオード11から出力されるレーザ光は、コリメートレンズ12を介して平行光にされる。平行光となったレーザ光は、第1波長板13で偏光状態が調整されて電気光学素子14に入射する。
電気光学素子14に入射したレーザ光は、電極15〜16間に生じる電界によって偏光状態が変化する。これは、電気光学素子14を構成する電気光学結晶が、印加される電界によって自身の光学特性である複屈折率が変化し、この複屈折率の変化によって入射したレーザ光の偏光状態を変化させるからである(電気光学効果)。このような電気光学結晶としては、レーザ光の進行方向に対して垂直な方向の電界成分のみに感度を有するものや、印加される電界に応じて結晶自体の歪みを生じる逆圧電効果を有するものを用いることができる。これらのいずれかの性質を備えた電気光学結晶の例として、LiNbO3 やLiTaO3 を挙げることができる。
電気光学素子14を通過して偏光状態が変化したレーザ光は、第2波長板18で偏光状態が調整されて偏光ビームスプリッタ19に入射される。
分光手段である偏光ビームスプリッタ19では、第2波長板18から入射されたレーザ光を互いに直交する二つの直線偏光成分、すなわちP波成分とS波成分に分光して光の強度変化に変換する。
偏光ビームスプリッタ19において分光されたP波成分とS波成分は、コリメートレンズ21および22でそれぞれ集光された後、フォトダイオード23および24にそれぞれ供給される。これらのフォトダイオード23および24は、偏光ビームスプリッタ19で二つの信号成分に分離されたレーザ光をそれぞれ受光すると、各レーザ光の強度に応じて光電流を発生する。
二つのフォトダイオード23および24のカソードは、それぞれ一定電圧を有する電源25および26に接続されて逆バイアスが印加されている。
これに対して、各フォトダイオードのアノードには、負荷としてアクティブロードが接続されている。本実施形態では、このアクティブロードとして、電界効果型トランジスタであるnチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor、以降nMOSと記載)31および32を用いている。この二つのnMOS31および32には、それらの動作点を定電流領域とするようなバイアス電圧が、バイアス印加手段によって端子Vbから印加されている。
ここで説明したフォトダイオード23、電源25、およびnMOS32の組は、光電気変換手段を構成する。同様に、フォトダイオード24、電源26、およびnMOS31の組も別の光電気変換手段を構成している。仮に一方を第1の光電気変換手段とすれば、他方が第2の光電気変換手段となることはいうまでもない。
フォトダイオード23および24でそれぞれ発生する光電流は、動作点が定電流領域となるようにバイアスされた負荷であるnMOS31および32を流れることによって発生する電圧降下として電圧に変換されて出力されるため、直流ドロップを増大させずに交流信号(信号成分)に対する負荷インピーダンスを増大させることができる。
この結果、レーザ光の強度一定の条件のもとで、差動増幅を行う差動増幅器27(差動増幅手段)への入力信号電圧を増大させることができる。
差動増幅器27では、入力された二つの電気信号の差分が求められ、増幅されて出力される。上記の如く差動増幅器27への入力信号電圧を増大させることにより、差動増幅器27の出力から、より大きな信号電圧を得ることができる。
なお、本実施形態では、レーザダイオード11から出力されるレーザ光を用いているが、レーザ光以外にも単一波長光を発生するものであれば何でもよく、例えば発光ダイオード(LED:Light Emitting Diode)から出力される光でもよい。この点は、本発明の全ての実施形態に共通する事項である。
また、電気光学素子14の形状は角柱であれば好ましいが、それ以外にも円柱等の形状であっても構わない。この点についても、本発明の全ての実施形態に共通である。
以上説明した電界検出光学装置E11は、生体に装着可能なウェアラブルコンピュータを用いたデータ通信時に使用されるトランシーバに適用することも可能である。ウェアラブルコンピュータ間のデータ通信は、コンピュータにトランシーバを接続し、このトランシーバが誘起する電界を、電界伝達媒体である生体内部を伝達させることにより行われるものである。
図30は、このようなウェアラブルコンピュータ間のデータ通信に使用されるトランシーバの構成を示すブロック図である。同図に示すトランシーバ3は、ウェアラブルコンピュータ1に接続され、このトランシーバ3が誘起する電界を、電界伝達媒体である生体5の内部を伝達することによってデータの送受信を行う。
より具体的なトランシーバ3の構成を説明する。トランシーバ3は、ウェアラブルコンピュータ1から送信されるデータ(情報)を出力するとともに受信した信号を受け取ってウェアラブルコンピュータ1へ出力するI/O回路301、データを送信する送信回路303、電界伝達媒体である生体5に電界を誘起するために導電性部材から成る送受信電極305、生体5に直流電流が流れるのを防止するとともに送受信電極305による生体5の金属アレルギの危険性を除去するために送受信電極305と生体5の間に配置される絶縁体307を有する。
また、トランシーバ3は、生体5に誘起された電界を受信してこの電界を光学的に検出した後、電気信号に変換する電界検出光学部309、この電界検出光学部309から出力される信号に対して低雑音増幅、雑音除去、および波形整形等の信号処理を施す信号処理回路311、受信する信号の波形整形を行ってI/O回路301へ出力する波形整形回路313を有している。なお、送受信電極305の代わりに送信用電極と受信用電極を分割して設けることも可能である。この場合には、絶縁体もそれぞれの電極に対応して二つ設けられる。
トランシーバ3と生体5を介して伝達されてくる電界を別のトランシーバ3が受信する際には、絶縁体307を介して送受信電極305で受信した電界を電界検出光学部309で電気信号に変換し、信号処理回路311に供給する。信号処理回路311は、電界検出光学部309からの電気信号に対してフィルタリングや増幅等の信号処理を施す。信号処理の後、さらにデータの波形整形が波形整形回路313で行われ、これら一連の処理が施された信号がウェアラブルコンピュータ1の受信データとしてI/O回路301からウェアラブルコンピュータ1に送信される。
このようにウェアラブルコンピュータ1間のデータ通信に使用されるトランシーバ3は、送信すべき情報に基づく電界を電界伝達媒体である生体5に誘起し、この誘起した電界を用いて情報の送信を行う一方で、情報を受信する際には、生体5に誘起された電界を用いてトランシーバ3が信号を受信する。
図31は、ウェアラブルコンピュータ1を生体5の例である人間に装着して使用する場合の例を示す説明図である。同図に示すウェアラブルコンピュータ1−1、1−2、および1−3は、それぞれに対応して接続されるトランシーバ3−1、3−2、および3−3を介して人間の腕、肩、胴体などに装着されて互いにデータの送受信を行う。さらに、生体5の手足の先端が、外部機器である外部端末7にケーブル9を介して接続されるトランシーバ3'−1や3'−2に接触する場合には、ウェアラブルコンピュータ1−1、1−2、および1−3と外部端末7との間でデータの送受信を行うことができる。
このようなトランシーバ3の電界検出光学部309として本実施形態の電界検出光学装置E11を適用する場合、信号源17が送受信電極305に対応する(送受信電極を送信電極と受信電極に分ける場合には、受信電極の方に対応)。そして、生体5に誘起された信号電圧は、送受信電極305を介して電極15に伝達される。電極15〜16間に印加された電圧は、レーザ光の入射方向と直交する方向に電界を誘起する。
ウェアラブルコンピュータ1間のデータ通信は、生体5を伝達する微小な信号電圧を高精度で検出することが重要であり、この意味で本実施形態の電界検出光学装置E11をトランシーバ3の電界検出光学部309に適用すれば大きな効果を得ることができる。
以上説明した本発明の第1の実施形態によれば、フォトダイオードに接続された負荷として動作点が定電流領域であるアクティブロードを適用することにより、その負荷の電圧(直流)ドロップを増大させずに、交流信号(信号成分)に対する負荷インピーダンスを増大させることができる。
この結果、光信号を電気信号に変換する際に、ダイナミックレンジが広く、なおかつ帯域幅の広い電界検出光学装置を得ることができる。
また、本実施形態によれば、光電気変換回路の次段の差動増幅器として、増幅率の低い安価な回路を適用することができ、コストを低く抑えることも可能となる。
(第1の実施形態の変形例)
ところで、本実施形態に係る電界検出光学装置は、アクティブロードの構成を適宜変更することができる。以下、本実施形態の変形例について説明する。
図2は、本実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。
一般に、レーザダイオード11で発生されるレーザ光には、レーザダイオード11自身や電源から発生する雑音が混入している。これらの雑音は、偏光ビームスプリッタ19で分離された後も同相かつ同レベルであるため、二つのフォトダイオードとアクティブロード(負荷)から構成されるバランス受光では、差動増幅器27に入力される前に除去されるので、上述した電界検出光学装置E11の構成でも問題ない。
これに対して、偏光ビームスプリッタ19の分光比が1:1でない場合や、フォトダイオード23と24の間で光−電流変換率にアンバランスがある場合などにおいては、入力信号成分に無視できないアンバランスを生じる恐れがある。
図2に示す電界検出光学装置E12には、このように差動増幅器27に入力される信号成分にアンバランスが生じたときに、このアンバランスを解消することのできる機構がアクティブロードに追加されている。
この電界検出光学装置E12においては、図1のnMOS31の代わりに、導通抵抗を調整可能な調整手段を備えたnMOS33が接続されている。ちなみに、図2において、Dがドレイン、Gがゲート、Sがソースをそれぞれ意味していることはいうまでもない。この点は他の図面でも共通である。
nMOS33は、例えば図25(a)または(b)の回路図に示すように、nMOS31のドレインまたはソースとスイッチSWの一端子を直列に接続した組を複数用意し、各nMOS31のゲート同士およびスイッチSWに接続されていないソースまたはドレイン同士、ならびにnMOS31に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
nMOS33は、図25(c)または(d)の回路図に示すように構成することもできる。この場合、nMOS31のゲートとスイッチSWの一端子を接続した組を複数用意し、各nMOS31のドレイン同士およびソース同士、ならびにスイッチSWの対応端子同士をさらに接続することによってnMOS33を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各nMOS31のゲートに接続される端子は常に閉成)ことによって導通抵抗を調整する。
なお、図25において、nMOS31とスイッチSWのなす組の数は任意であり、図25に示す場合が一例に過ぎないのは勿論である。
スイッチSWは、図29(a),(b),(c),(d),(e)のいずれかに記載された回路図のように構成される。具体的には、図29において、(a)nMOS、(b)pチャネルMOSFET(以降、pMOSと記載)、(c)、nMOSとpMOSを並列に接続したもの、(d)npn型バイポーラトランジスタ(以降、npnトランジスタと記載)、(e)pnp型バイポーラトランジスタ(以降、pnpトランジスタと記載)を用いて構成される。なお、これらの図において、T1およびT2はスイッチの入出力端子を、TG1およびTG2はスイッチの開閉制御端子をそれぞれ意味している。
以上の構成を有するnMOS33は、複数のスイッチSWの開閉または接続の切り替えによって実質的にnMOS33のチャネル幅が変更され、結果として導通抵抗を調整することができる。したがって、対をなすnMOS32とのチャネル幅の比を適宜変更することができ、この結果、フォトダイオード23と24からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
なお、以上説明したアクティブロード(nMOS33)の構成以外は、図1を参照して説明した電界検出光学装置E11と同じである。この点は、以下に説明する本実施形態の変形例についても同様である。
ところで、図2では、図1のnMOS31をnMOS33に変えた場合を図示しているが、nMOS31はそのままでnMOS32の方をnMOS33に変えても同じ効果を得ることができるのは勿論である。また、nMOS31と32の両方をnMOS33に変えることも可能である。
図3は、本実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E13が電界検出光学装置E11と異なる点は、アクティブロードとして二つのnpnトランジスタ41および42を適用している点である。この場合にも、npnトランジスタ41および42の動作点を定電流領域とするために、端子Vbからバイアス電圧を印加している。
図4は、本実施形態の変形例3として、フォトダイオード23および24からの出力信号にアンバランスが発生した場合、そのアンバランスを解消可能な構成を有する電界検出光学装置の構成を示す回路図である。
同図に示す電界検出光学装置E14は、図3の電界検出光学装置E13のnpnトランジスタ41に替えて、自身の導通抵抗を調整する調整手段を備えたnpnトランジスタ43を接続している。図4において、Cがコレクタ、Bがベース、Eがエミッタをそれぞれ意味していることはいうまでもない。この点は他の図面でも共通である。
図26(a)および(b)は、npnトランジスタ43の構成例を示す回路図である。これらの図に示すnpnトランジスタ43は、npnトランジスタ41のコレクタまたはエミッタとスイッチSW(図29(a)〜(e)を参照)の一端子を直列に接続した組を複数用意し、各npnトランジスタ41のベース同士およびスイッチSWに接続されていないエミッタまたはコレクタ同士、ならびにnpnトランジスタ41に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
npnトランジスタ43は、図26(c)または(d)の回路図に示すように構成することもできる。この場合、npnトランジスタ41のベースとスイッチSWの一端子を接続した組を複数用意し、各npnトランジスタ41のコレクタ同士およびエミッタ同士、ならびにスイッチSWの対応端子同士をさらに接続することによってnpnトランジスタ43を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各npnトランジスタ41のベースに接続される端子は常に閉成)ことによって導通抵抗を調整する。
なお、図26において、npnトランジスタ41とスイッチSWのなす組の数は任意であり、図26に示す場合が一例に過ぎないのは勿論である。
このような構成を有するnpnトランジスタ43は、複数のスイッチSWの開閉または接続の切り替えによって実質的にnpnトランジスタ43のエミッタ面積が変更され、結果として導通抵抗を調整することができる。したがって、対をなすnpnトランジスタ42とのエミッタ面積の比を適宜変更することができ、この結果、二つのフォトダイオード23および24からの出力信号のアンバランスを解消することが可能となる。
なお、npnトランジスタ42の方をnpnトランジスタ43に変えてもよいし、両方をnpnトランジスタ43に変えてもよい点は、上述した本実施形態の変形例1と同様である。
ちなみに、これらの変形例1乃至3が、ウェアラブルコンピュータ間のデータ通信に用いられるトランシーバ3の電界検出光学部309として適用可能であることはいうまでもない。
以上説明した本実施形態の変形例によれば、上記第1の実施形態と同様の効果を得ることができる。
また、二つのフォトダイオードの出力信号に、無視できないアンバランスが生じている場合には、変形例1または3のような調整手段を具備したトランジスタ(nMOS33またはnpnトランジスタ43)を少なくとも一方の負荷として用いればアンバランスを解消することができて更に好ましい。
(第2の実施形態)
図5は、本発明の第2の実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E21は、アクティブロードとしてpMOS51および52を用いることを特徴としている。
なお、本実施形態においても、レーザ光がレーザダイオード11から発射され、電気光学素子14に入射後、偏光ビームスプリッタ19に到達するまでの構成および作用は、上記第1の実施形態の電界検出光学装置E11等と同じなので、ここでは説明を省略する。
偏光ビームスプリッタ19で二つの直線偏光成分(P波成分、S波成分)に分光されたレーザ光は、コリメートレンズ21および22でそれぞれ集光された後、フォトダイオード23および24に供給される。
これらのフォトダイオード23および24のカソードは、pMOS51および52のドレインにそれぞれ接続される一方、アノードはともに接地されている。
pMOS51およびpMOS52には、それらの動作点が定電流領域となるように一定電圧のバイアスがバイアス印加手段によって端子Vbから印加されている。
本実施形態においては、(フォトダイオード23、pMOS52、電源26)と(フォトダイオード24、pMOS51、電源25)の組が、第1および第2の光電気変換手段のいずれかを構成する。
本実施形態においても、フォトダイオード23および24でそれぞれ発生する光電流は、動作点が定電流領域となるようにバイアスされた負荷であるpMOS51および52を流れることによって発生する電圧降下として電圧に変換されて出力されるため、直流ドロップを増大させずに交流信号(信号成分)に対する負荷インピーダンスを増大させることができる。
この結果、第1の実施形態と同様に、レーザ光の強度一定の条件のもとで差動増幅を行う差動増幅器27(差動増幅手段)への入力信号電圧を増大させることができる。
図6は、本実施形態において二つのフォトダイオード23および24の出力信号に無視できないアンバランスが生じたときの調整手段を備えたpMOS53を、図5のpMOS51の代わりに接続した場合の電界検出光学装置E22の構成を示す回路図である(変形例1)。同図に示すpMOS53は、例えば図27(a)または(b)の回路図に示すように、pMOS51のソースまたはドレインとスイッチSW(図29(a)〜(e)を参照)の一端子を直列に接続した組を複数用意し、各pMOS51のゲート同士およびスイッチSWに接続されていないドレインまたはソース同士、ならびにpMOS51に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
pMOS51は、図27(c)または(d)の回路図に示すように構成することもできる。この場合、pMOS51のゲートとスイッチSWの一端子を接続した組を複数用意し、各pMOS51のソース同士およびドレイン同士、ならびにスイッチSWの対応端子同士をさらに接続することによってpMOS53を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各pMOS51のゲートに接続される端子は常に閉成)ことによって導通抵抗を調整する。
ここでも、図27において、pMOS51とスイッチSWのなす組の数は任意であり、図27に示す場合が一例に過ぎないのは勿論である。
このようなpMOS53は、第1の実施形態のnMOS33と同様に、複数のスイッチSWの開閉または接続の切り替えによって実質的にpMOS53のチャネル幅が変更され、結果として導通抵抗を調整することができる。この結果、対をなすpMOS52とのチャネル幅の比を適宜調整変更することができ、フォトダイオード23および24からの出力信号のアンバランスを解消することが可能となる。
なお、以上説明したアクティブロード(pMOS53)の構成以外は、図5を参照して説明した電界検出光学装置E21と同じである。この点は、以下に説明する本実施形態の変形例についても同様である。
ところで、図6では、図5のpMOS51をpMOS53に変えた場合を図示しているが、pMOS51はそのままでpMOS52の方をpMOS53に変えても、pMOS51と52の両方をpMOS53に変えても同様の効果を得ることができる。
図7は、pMOS51および52の代わりにpnpトランジスタ61および62を用いてアクティブロードが構成された本実施形態の変形例2に係る電界検出光学装置E23の構成を示す回路図である。この場合にも、pnpトランジスタ61および62の動作点を定電流領域とするために、端子Vbからバイアス電圧を印加している。
図8は、本実施形態の変形例3に係る電界検出光学装置E24の構成を示す回路図である。同図に示す場合、電界検出光学装置E23のpnpトランジスタ61を、調整手段を備えたpnpトランジスタ63に替えることにより、フォトダイオード23および24からの出力信号成分に無視できないアンバランスが生じたとき、このアンバランスの解消を図ることが可能となる。
図28(a)および(b)は、pnpトランジスタ63の構成例を示す回路図である。これらの図に示すpnpトランジスタ63は、pnpトランジスタ61のエミッタまたはコレクタとスイッチSW(図29(a)〜(e)を参照)の一端子を直列に接続した組を複数用意し、各pnpトランジスタ61のベース同士およびスイッチSWに接続されていないコレクタまたはエミッタ同士、ならびにpnpトランジスタ61に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
pnpトランジスタ63は、図28(c)または(d)の回路図に示すように構成することもできる。この場合には、pnpトランジスタ61のベースとスイッチSWの一端子を接続した組を複数用意し、各pnpトランジスタ61のエミッタ同士およびコレクタ同士、ならびにスイッチSWの対応端子同士をさらに接続することによってpnpトランジスタ63を構成する。そして、各スイッチSWの接続状態を適宜切り替える(各pnpトランジスタ61のベースに接続される端子は常に閉成)ことによって導通抵抗を調整する。
なお、これらがあくまでも一例に過ぎないことはいうまでもなく、例えばpnpトランジスタ61とスイッチSWのなす組の数は任意である。
このような構成を有するpnpトランジスタ63は、複数のスイッチSWの開閉または接続の切り替えによって実質的にpnpトランジスタ63のエミッタ面積が変更され、結果として導通抵抗を調整することができる。したがって、対をなすpnpトランジスタ62とのエミッタ面積の比を適宜変更することができ、この結果、二つのフォトダイオード23および24からの出力信号のアンバランスを解消することが可能となる。
なお、pnpトランジスタ62の方をpnpトランジスタ63に変えてもよいし、両方をpnpトランジスタ63に変えても同様の効果が得られる。
以上説明した本発明の第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
なお、本実施形態の電界検出光学装置がウェアラブルコンピュータ間のデータ通信に使用されるトランシーバ3の電界検出光学部309(図30、31を参照のこと)に適用可能であることも第1の実施形態と同様である。この点は、後述する実施形態のみならず、本発明の全ての実施形態に共通する事項なので、以下の実施形態においては、重複を避けるためにこの点についての記載を省略する。
(第3の実施形態)
本発明の第3の実施形態に係る電界検出光学装置は、カレントミラー回路を用いて負荷を構成することを特徴とする。
図9は、本実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E31において、レーザダイオード11からレーザ光が発射され、電気光学素子14を通過して偏光ビームスプリッタ19で二つの偏光成分に分離された光信号が二つのフォトダイオード23および24に入射するまでの構成および作用は、上記第1の実施形態における電界検出光学装置E11(図1を参照)と全く同じである。
本実施形態では、フォトダイオード24のアノードに接続されるnMOS31のドレインとゲートを直結し、さらにこの接続点にフォトダイオード23のアノードに接続されるnMOS32のゲートを接続することによって構成されるカレントミラー回路を負荷としている。なお、フォトダイオード23および24のカソードは、一定電圧を有し、各フォトダイオードに逆バイアスを印加する電源25および26にそれぞれ接続されている。
ちなみに、負荷としてカレントミラー回路を用いる本実施形態の場合、nMOS31および32の動作点は、自動的に定電流領域になるため、バイアス電圧またはバイアス電流を印加する必要はない。
nMOS31のドレイン電流は、カレントミラーの働きによりnMOS32のドレイン電流へとコピーされて移る。その際、フォトダイオード23の出力電流とnMOS32のドレイン電流が等しくなるようにnMOS32のドレイン電圧が変化し、差動増幅器27への出力信号となる。
差動増幅器27では、nMOS32のドレイン電圧の変化として入力される信号電圧と参照電圧印加端子Vrefから印加される参照電圧との差分をとり、この差分を所定の増幅率で増幅する。
以上説明した本発明の第3の実施形態によれば、上述した二つの実施形態と同様の効果を得ることができる。
なお、本実施形態においても、さまざまな変形例を構成することが可能である。
図10乃至図12にそれぞれ示す電界検出光学装置E32,E33,E34は、本実施形態に係る電界検出光学装置E31の変形例の構成を示す回路図である。
このうち、図10に示す電界検出光学装置E32(変形例1)は、nMOS31の代わりに、二つのフォトダイオード23および24からの出力信号のアンバランスを解消するために導通抵抗を調整する調整手段を備えたnMOS33を接続したものである(nMOS33の構成例は図25を参照)。nMOS33の作用については、第1の実施形態の変形例2において説明した通りである。なお、nMOS33をnMOS32の代わりに接続してもよいし、両者にnMOS33を接続してもよい。
他の部位の構成は、上述した電界検出光学装置E31と同様である。この点は、後述する本実施形態の他の変形例においても同じである。
図11に示す電界検出光学装置E33(変形例2)は、npnトランジスタ41および42を用いてカレントミラー回路を構成したものである。この場合、npnトランジスタ41のコレクタ電流が、カレントミラーの働きによりnpnトランジスタ42のコレクタ電流へとコピーされて移る。この結果、フォトダイオード23の出力電流とnpnトランジスタ42のコレクタ電流が等しくなるようにnpnトランジスタ42のコレクタ電圧が変化し、差動増幅器27への出力信号となる。
図12に示す電界検出光学装置E34(変形例3)は、上述した電界検出光学装置E33にフォトダイオード23および24の出力信号のアンバランスを解消するnpnトランジスタ43を、電界検出光学装置E31のnpnトランジスタ41に替えて接続したものである(npnトランジスタ43の構成例は図26を参照)。npnトランジスタ43の作用については、第1の実施形態の変形例3において説明した通りである。この場合、npnトランジスタ43をnpnトランジスタ42に替えてもよいし、npnトランジスタ41および42の両方をnpnトランジスタ43に替えてもよい。
本実施形態において、二つのフォトダイオードの出力信号に無視できないアンバランスが生じている場合には、変形例1または3のような調整手段を具備したトランジスタ(nMOS33またはnpnトランジスタ43)を少なくとも一方の負荷として用いれば、コピーされる電流の倍率を適宜変更することが可能となり、更に好ましい。
(第4の実施形態)
本発明の第4の実施形態は、第3の実施形態と同様にカレントミラー回路を用いて負荷を構成することを特徴とする。
図13は、本実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E41において、レーザダイオード11からレーザ光が発射され、電気光学素子14を通過して偏光ビームスプリッタ19で二つの偏光成分に分離された光信号が二つのフォトダイオード23および24に入射するまでの構成および作用は、上記第2の実施形態における電界検出光学装置E21(図5を参照)と全く同じである。
本実施形態では、フォトダイオード24のカソードに接続されるpMOS51のドレインとゲートを直結し、さらにこの接続点にフォトダイオード23のカソードに接続されるpMOS52のゲートを接続することによって構成されるカレントミラー回路を負荷としている。本実施形態においても、フォトダイオード23および24のアノードは、一定電圧を有し、各フォトダイオードに逆バイアスを印加する電源25および26にそれぞれ接続されている。
pMOS51および52の動作点は自動的に定電流領域になるため、バイアス電圧またはバイアス電流を印加する必要はない。
pMOS51のドレイン電流は、カレントミラーの働きによりpMOS52のドレイン電流へとコピーされて移る。この結果、フォトダイオード23の出力電流とpMOS52のドレイン電流が等しくなるようにpMOS52のドレイン電圧が変化し、差動増幅器27への出力信号となる。
差動増幅器27では、前述した出力電流に伴う電圧降下として入力される信号電圧と参照電圧印加端子Vrefから印加される参照電圧との差分をとり、この差分を所定の増幅率で増幅する。
以上説明した本発明の第4の実施形態においても、上述した三つの実施形態と同様の効果を得ることができる。
図14乃至図16にそれぞれ示す電界検出光学装置E42,E43,E44は、本実施形態に係る電界検出光学装置E41の変形例の構成を示す回路図である。
このうち、図14に示す電界検出光学装置E42(変形例1)は、アンバランスを解消するために導通抵抗を調整する調整手段を備えたpMOS53を、pMOS51の代わりに接続したものである(pMOS53の構成例は図27を参照)。pMOS53の作用については、第2の実施形態の変形例2において説明した通りである。なお、pMOS53をpMOS52の代わりに接続してもよいし、pMOS51と52の両方に替えてpMOS53を接続してもよい。
他の部位の構成は、上述した電界検出光学装置E41と同様である。この点は、後述する本実施形態の他の変形例においても同じである。
図15に示す電界検出光学装置E43(変形例2)は、pnpトランジスタ61および62を用いてカレントミラー回路を構成したものである。この場合、pnpトランジスタ61のコレクタ電流が、カレントミラーの働きによりpnpトランジスタ62のコレクタ電流へとコピーされて移る。この結果、フォトダイオード23の出力電流とpnpトランジスタ62のコレクタ電流が等しくなるようにpnpトランジスタ62のコレクタ電圧が変化し、差動増幅器27への出力信号となる。
図16に示す電界検出光学装置E44(変形例3)は、上述した電界検出光学装置E43にフォトダイオード23および24の出力信号のアンバランスを解消するpnpトランジスタ63を、電界検出光学装置E41のpnpトランジスタ61に替えて接続したものである(pnpトランジスタ63の構成例は図28を参照)。pnpトランジスタ63の作用については、第2の実施形態の変形例3において説明した通りである。この場合、pnpトランジスタ63をpnpトランジスタ62に替えてもよいし、pnpトランジスタ61および62の両方をpnpトランジスタ63に替えてもよい。
変形例1および3のように、調整手段を具備したトランジスタ(pMOS53またはpnpトランジスタ63をカレントミラー回路をなすアクティブロードの少なくとも一方に適用することにより、コピーされる電流の倍率を適宜変更し、二つのフォトダイオードの出力電流のアンバランスを解消することが可能となる。
(第5の実施形態)
図17は、本発明の第5の実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E51は、対をなすnMOS31および32のそれぞれのゲートを相手のドレインに直結することによって交差接続した負荷を構成することを特徴とする。
本実施形態では、nMOS31のドレインとnMOS32のゲートを直結する導線が差動増幅器27の正相入力端子(+)に接続される一方で、nMOS31のゲートとnMOS32のドレインを直結する導線が差動増幅器27の逆相入力端子(−)に接続される。この結果、各nMOSの動作点が自動的に定電流領域になるので、外部からバイアス電圧を印加する必要はない。この点を除く他の部位の構成は、上記第1の実施形態と同様である。
本実施形態にも3つの変形例が存在している。
図18の回路図に示す電界検出光学装置E52は、nMOS31の代わりに、二つのフォトダイオード23および24からの出力信号のアンバランスを解消するために導通抵抗を調整する調整手段を備えたnMOS33(図25を参照)を接続したものである(変形例1)。この場合にも、nMOS31の代わりにnMOS32をnMOS33に替えてもよいし、二つのnMOS31および32を共にnMOS33に替えてもよい。
他の部位の構成は、上述した電界検出光学装置E51と同様である。この点は、後述する本実施形態の他の変形例においても同じである。
図19の回路図に示す電界検出光学装置E53は、nMOS31および32に替えてnpnトランジスタ41および42を交差接続することによって構成したものである(変形例2)。より具体的な接続は次の通りである。npnトランジスタ41のコレクタとnpnトランジスタ42のベースが直結され、差動増幅器27の正相入力端子(+)に接続される。他方、npnトランジスタ41のベースとnpnトランジスタ42のコレクタが直結されて差動増幅器27の逆相入力端子(−)に接続される。
図20に示す電界検出光学装置E54は、npnトランジスタ41の代わりに、二つのフォトダイオード23および24からの出力信号のアンバランスを解消するために導通抵抗を調整する調整手段を備えたnpnトランジスタ43を接続したものである(変形例3)。この場合にも、npnトランジスタ41の代わりにnpnトランジスタ42をnpnトランジスタ43に替えてもよいし、二つのnpnトランジスタ41および42を共にnpnトランジスタ43に替えてもよい。
このような本発明の第5の実施形態が、上述した実施形態と同様の効果を奏することはいうまでもない。
(第6の実施形態)
図21は、本発明の第6の実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E61は、対をなすpMOS51および52のそれぞれのゲートを相手のドレインに直結することによって交差接続した負荷を構成することを特徴とする。
本実施形態では、pMOS51のドレインとpMOS52のゲートを直結する導線が差動増幅器27の正相入力端子(+)に接続される一方で、pMOS51のゲートとpMOS52のドレインを直結する導線が差動増幅器27の逆相入力端子(−)に接続される。この結果、各pMOSの動作点が自動的に定電流領域になるので、外部からバイアス電圧を印加する必要はない。この点を除く他の部位の構成は、上記第2の実施形態と同様である。
図22に示す回路図は、本実施形態の変形例1に係る電界検出光学装置E62の構成を示すものである。この場合、pMOS51の代わりに、二つのフォトダイオード23および24からの出力信号のアンバランスを解消するために導通抵抗を調整する調整手段を備えたpMOS53(図27を参照)を接続している。第5の実施形態と同様に、pMOS51の代わりにpMOS52をpMOS53に替えてもよいし、二つのpMOS51および52を共にpMOS53に替えてもよい。
他の部位の構成は、上述した電界検出光学装置E61と同様である。この点は、後述する本実施形態の他の変形例においても同じである。
図23の回路図に示す電界検出光学装置E63は、pMOS51および52に替えてpnpトランジスタ61および62を交差接続することによって構成したものである(変形例2)。より具体的な接続は次の通りである。pnpトランジスタ61のコレクタとnpnトランジスタ42のベースが直結され、差動増幅器27の正相入力端子(+)に接続される。他方、pnpトランジスタ61のベースとpnpトランジスタ62のコレクタが直結されて差動増幅器27の逆相入力端子(−)に接続される。
図24に示す電界検出光学装置E64は、pnpトランジスタ61の代わりに、二つのフォトダイオード23および24からの出力信号のアンバランスを解消するために導通抵抗を調整する調整手段を備えたpnpトランジスタ63(図28を参照)を接続したものである(変形例3)。この場合にも、pnpトランジスタ61の代わりにpnpトランジスタ62をpnpトランジスタ63に替えてもよいし、二つのpnpトランジスタ61および62を共にpnpトランジスタ63に替えてもよい。
以上説明した本発明の第6の実施形態によれば、上記各実施形態と同様の効果を得ることができる。
本発明の第1の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第1の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第1の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第1の実施形態の変形例3に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態の変形例3に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態の変形例3に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態の変形例3に係る電界検出光学装置の構成を示す回路図である。 本発明の第5の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第5の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第5の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第5の実施形態の変形例3に係る電界検出光学装置の構成を示す回路図である。 本発明の第6の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第6の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第6の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第6の実施形態の変形例3に係る電界検出光学装置の構成を示す回路図である。 調整手段を備えたnMOSの構成例を示す回路図である。 調整手段を備えたnpnトランジスタの構成例を示す回路図である。 調整手段を備えたpMOSの構成例を示す回路図である。 調整手段を備えたpnpトランジスタの構成例を示す回路図である。 スイッチの構成例を示す回路図である。 本発明の適用が想定されるトランシーバの構成を示すブロック図である。 図31のトランシーバを介してウェアラブルコンピュータを人間に装着して使用するときの例を示す説明図である。 従来の電界検出光学装置の構成を示す回路図である。
符号の説明
1、1−1、1−2、1−3 ウェアラブルコンピュータ
3、3−1、3−2、3−3,3'−1,3'−2,3'−3 トランシーバ
5 生体
11 レーザダイオード
12、21、22 コリメートレンズ
13 第1波長板
14 電気光学素子
15、16 電極
17 信号源
18 第2波長板
19 偏光ビームスプリッタ
23、24 フォトダイオード
25、26 電源
27 差動増幅器
31、32、33 nMOS
41、42、43 npnトランジスタ
51、52、53 pMOS
61、62、63 pnpトランジスタ
301 I/O回路
303 送信回路
305 送受信電極
307 絶縁体
309 電界検出光学部
311 信号処理回路
313 波形整形回路
Emn(m=1,2,・・・,6;n=1,2,3,4)、E71 電界検出光学装置

Claims (7)

  1. 単一波長の光が入射される電気光学結晶に電界が印加されるときに前記単一波長の光の偏光状態が変化する電気光学効果を利用して、前記電気光学結晶に印加される電界を検出する電界検出光学装置であって、
    前記電気光学結晶を通過した前記単一波長の光を二つの直交する直線偏光成分に分光する分光手段と、
    この分光手段で分光された直線偏光成分の各々を電気信号に変換するためにフォトダイオードとアクティブロードが直列に接続されて成る第1および第2の光電気変換手段と、
    この第1および第2の光電気変換手段からそれぞれ出力される電気信号を用いて差動増幅を行う差動増幅手段と
    を備えたことを特徴とする電界検出光学装置。
  2. 前記第1および第2の光電気変換手段がそれぞれ具備するアクティブロードに対してバイアス電圧またはバイアス電流を加えるバイアス印加手段を更に備えたことを特徴とする請求項1記載の電界検出光学装置。
  3. 前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードはカレントミラー回路を構成することを特徴とする請求項1記載の電界検出光学装置。
  4. 前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードは、互いに交差接続されて成ることを特徴とする請求項1記載の電界検出光学装置。
  5. 前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードのうちの少なくとも一方は、自身の導通抵抗を調整する調整手段を有することを特徴とする請求項2乃至4のいずれか1項記載の電界検出光学装置。
  6. 前記第1および第2の光電気変換手段がそれぞれ有するアクティブロードは、pチャネルMOSFET、nチャネルMOSFET、npn型バイポーラトランジスタ、pnp型バイポーラトランジスタのいずれかであることを特徴とする請求項1乃至5のいずれか1項記載の電界検出光学装置。
  7. 前記電気光学結晶に印加される電界は、電界を伝達する電界伝達媒体に誘起されて伝達されてくる電界であることを特徴とする請求項1乃至6のいずれか1項記載の電界検出光学装置。


JP2003407844A 2003-12-05 2003-12-05 電界検出光学装置 Expired - Fee Related JP4316999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003407844A JP4316999B2 (ja) 2003-12-05 2003-12-05 電界検出光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407844A JP4316999B2 (ja) 2003-12-05 2003-12-05 電界検出光学装置

Publications (2)

Publication Number Publication Date
JP2005164555A true JP2005164555A (ja) 2005-06-23
JP4316999B2 JP4316999B2 (ja) 2009-08-19

Family

ID=34729764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407844A Expired - Fee Related JP4316999B2 (ja) 2003-12-05 2003-12-05 電界検出光学装置

Country Status (1)

Country Link
JP (1) JP4316999B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153322A1 (ja) * 2019-01-22 2020-07-30 横河電機株式会社 電界センサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153322A1 (ja) * 2019-01-22 2020-07-30 横河電機株式会社 電界センサ
CN113330320A (zh) * 2019-01-22 2021-08-31 横河电机株式会社 电场传感器
JP6989852B2 (ja) 2019-01-22 2022-02-03 横河電機株式会社 電界センサ
CN113330320B (zh) * 2019-01-22 2024-08-13 横河电机株式会社 电场传感器
US12117475B2 (en) 2019-01-22 2024-10-15 Yokogawa Electric Corporation Electric field sensor

Also Published As

Publication number Publication date
JP4316999B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
US10523477B2 (en) Method and system for split voltage domain receiver circuits
KR102194972B1 (ko) 광수신 회로, 광수신 장치, 및 광전송 시스템
JP4295075B2 (ja) 光・電気変換回路および電界検出光学装置
US9768881B2 (en) Devices and techniques for integrated optical data communication
JPH118522A (ja) ディジタル受信回路
US20020092972A1 (en) Transimpedance amplifier with an in-situ optical power meter
US20160056900A1 (en) Optical receiver circuit
Ossieur et al. A 10 Gb/s Linear Burst-Mode Receiver in 0.25$\mu $ m SiGe: C BiCMOS
Nazari et al. An 18.6 Gb/s double-sampling receiver in 65nm CMOS for ultra-low-power optical communication
US5130667A (en) Differential transimpedance amplifier
CN106936398B (zh) 一种用于跨阻放大器的rssi电路
JP2834323B2 (ja) 光検出装置
JP4316999B2 (ja) 電界検出光学装置
US4975566A (en) First stage circuit for an optical receiver
US6965103B2 (en) Signal strength detection circuits for high speed optical electronics
US4744105A (en) Receiver using optical feedback
JP3673705B2 (ja) 電流電圧変換器及びそれを用いたプリンター
US9843297B2 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
US6356065B1 (en) Current-voltage converter with changeable threshold based on peak inputted current
US10879856B2 (en) Sensor array with distributed low noise amplifier
JP2006333204A (ja) 光電気変換回路
JP3402674B2 (ja) 光受信用前置増幅器および光受信装置
JP3661122B2 (ja) 光電気変換回路
JPH04225611A (ja) 広ダイナミックレンジ受光回路
EP0691757B1 (en) Optical frequency mixing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090521

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees