JP2005158941A - 半導体レーザ素子及びその製造方法 - Google Patents

Abstract

【課題】キャップ層からなる庇の幅を小さくすることで、厚膜電極形成後に発生するリッジ側面の空洞部を減らすことを課題とする。
【解決手段】少なくとも、第１導電型のクラッド層、活性層及び第１の第２導電型クラッド層と、第１の第２導電型クラッド層上に、該層側から順次積層された第２の第２導電型クラッド層及び第２導電型キャップ層からなるリッジと、リッジの頭頂部以外のリッジ側面に形成された誘電体膜と、リッジを覆う電極金属層とからなり、第２導電型キャップ層の底面の幅と第２の第２導電型クラッド層の上面の幅がほぼ等しいことを特徴とする半導体レーザ素子により上記課題を解決する。
【選択図】図２

Description

本発明は、半導体レーザ素子及びその製造方法に関する。更に詳しくは、本発明は、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−Ｒ／ＲＷ等に使用する高出力半導体レーザ素子及びその製造方法に関する。

図４〜９は、従来のＧａＡｓ／ＧａＡｌＡｓ系赤外レーザ素子の製造方法を説明するための概略斜視図である。

まず、図４に示すように、Ｎ型ＧａＡｓ基板（ウェハ）１上にバッファ層２、第１のＮ型ＧａＡｌＡｓクラッド層３、第２のＮ型ＧａＡｌＡｓクラッド層４、活性層５、第１のＰ型ＧａＡｌＡｓクラッド層６、ＧａＡｓエッチングストップ層７、第２のＰ型ＧａＡｌＡｓクラッド層８、Ｐ型ＧａＡｓキャップ層９の順で各層をＭＯＣＶＤのような気相法により成長させる。なお、図では個々の半導体レーザ素子について示しているが、実際にはウェハ単位で製造が行われる。

次に、図５に示すように、Ｐ型ＧａＡｓキャップ層９上にリッジ（電流通路）形成のためのマスク１０を設ける。マスクの材料としては、用いるエッチング方法に耐性のあるものが使用される。なお、ドライエッチングによる場合にはリッジを形成するマスクとしては、例えばＳｉＯ₂膜のようなドライエッチングに耐性のある膜からなるマスクが用いられる。

次に、図６に示すように、ドライエッチング、ウェットエッチング等の手法により、Ｐ型ＧａＡｓキャップ層９の全てと、第２のＰ型ＧａＡｌＡｓクラッド層８をＧａＡｓエッチングストップ層７の近傍までエッチングして、おおまかなリッジを形成する（このエッチングを、第１のエッチングとする）。なお、このリッジはレーザ発振を行うための電流通路となるものである。

続いて図７に示すように、第２のＰ型ＧａＡｌＡｓクラッド層８のみエッチング可能で、ＧａＡｓはエッチングしないエッチング液であるＨＦにて第２のＰ型ＧａＡｌＡｓクラッド層８を更にエッチングする（このエッチングを、第２のエッチングとする）。このエッチングにより、所望のレーザ特性が得られるような幅にリッジを仕上げる。この場合当然のことながら、ＨＦによるエッチングはＧａＡｓエッチングストップ層７で阻止されるため、リッジの幅はＨＦのエッチング時間に依存する。

次に、図８（ａ）〜（ｇ）に示す一連の工程にてＰ側電極を形成する。以下、図８（ａ）〜（ｇ）を説明する。

まず、リッジ両サイド表面に電流が流れるのを防ぐために、最初に絶縁性を有するおよそ１０００Å〜２０００Åの厚さの誘電体膜(ＳｉＮもしくはＳｉＯ₂等)１１をリッジ全体を含めたウェハ表面に成膜する（図８（ａ））。
次に、レジスト１２にてキャップ層の頭頂部以外の部分を保護する（図８（ｂ））。

次いで、リッジ内部にのみ電流が流れるようにするために、Ｐ型ＧａＡｓキャップ層９上部の誘電体膜１１のみをエッチングにより除去する（図８（ｃ））。このとき、図８（ｃ）に示すようにＰ型ＧａＡｓキャップ層９両サイドの誘電体膜１１の一部はオーバーエッチングされる。

更に、Ｐ型ＧａＡｓキャップ層９と金の厚膜電極とをオーミック接合するためのＡｕＺｎの第１の電極金属層１３を形成する（図８（ｄ））。

この後、レジスト１２を除去し（図８（ｅ））、Ｍｏ／Ａｕからなる第２の電極金属層（バリア／ダイボンド電極）１４を形成する（図８（ｆ））。このとき、図８（ｆ）に示すようにＰ型ＧａＡｓキャップ層９両サイドは、誘電体膜１１上にのみ、第２の電極金属層１４が形成される。これは、誘電体膜１１と、Ｐ型ＧａＡｓキャップ層９両サイドとの段差近傍では第２の電極金属層１４が形成されにくいためである。

次に、メッキにてリッジを含めたウェハ表面に２〜３μｍ程度の厚さの金の厚膜電極１６を形成する（図８（ｇ））。

この後、更にウェハのＮ基板側（裏面側）を研削し、所望の厚みに仕上げた後、Ｎ基板側にＮ側電極を形成することで、図９に示すごときレーザ素子が複数形成されたレーザウェハ１８が完成する。

次に、図９に示すように、レーザウェハ１８を所定の共振器長毎の幅のバー１９に分割する。この後、両光出射端面に所定の反射率を有する保護膜を成膜し、バー１９を個別のレーザ素子（チップ）に分割する（図示せず）。

なお、上記と同様の方法にて得られる半導体レーザ素子が、特開２００２−８６９０２号公報（特許文献１）にも例示されている。

特開２００２−８６９０２号公報

従来の技術では、上述した図８（ｆ）に示すとおり、Ｐ型ＧａＡｓキャップ層９が庇９’を有する。この庇９’の下部分１５は、第２の電極金属層１４の形成時の陰となることで、第２の電極金属層１４が、下部分１５では他の部分より極端に薄いか、もしくは形成されなくなってしまう。この場合、第２の電極金属層１４が薄いかもしくは無い領域上では、メッキによる厚膜電極１６が形成されにくいため、図８（ｇ）に示す空洞部１７が発生する。

この空洞部は空気層であり、レーザ発振時に発生する熱がこの空洞部により放熱されにくくなり、レーザ素子としての温度特性及び信頼性が悪くなってしまう。

かくして本発明によれば、少なくとも、第１導電型のクラッド層、活性層及び第１の第２導電型クラッド層と、第１の第２導電型クラッド層上に、該層側から順次積層された第２の第２導電型クラッド層及び第２導電型キャップ層からなるリッジと、リッジの頭頂部以外のリッジ側面に形成された誘電体膜と、リッジを覆う電極金属層とからなり、第２導電型キャップ層の底面の幅と第２の第２導電型クラッド層の上面の幅がほぼ等しいことを特徴とする半導体レーザ素子が提供される。

更に、本発明によれば、第１導電型のクラッド層上に、活性層、第１の第２導電型クラッド層、第２の第２導電型クラッド層及び第２導電型キャップ層を順次成長させる工程、第２導電型キャップ層と第２の第２導電型クラッド層をエッチングして、第２導電型キャップ層の庇を有するリッジを形成する工程、第２導電型キャップ層よりなる庇を更にエッ
チングして、第２導電型キャップ層の底面の幅と第２の第２導電型クラッド層の上面の幅をほぼ等しくする工程、リッジの頭頂部以外のリッジ側面に誘電体膜を形成する工程、電極金属層でリッジを被覆する工程とを少なくとも含むことを特徴とする半導体レーザ素子の製造方法が提供される。

本発明によれば、従来よりもキャップ層からなる庇の幅を小さくすることができるため、厚膜電極形成後に発生していたリッジ側面の空洞部を減らすことができる。これにより、レーザ発振時に発生する熱が放熱されやすくなり、レーザ特性及び信頼性が向上したレーザ素子を得ることができる。

本明細書において、第１導電型はＮ又はＰ型を意味する。一方、第２導電型は、第１導電型がＮ型の場合、Ｐ型を、Ｐ型の場合、Ｎ型を意味する。以下では、第１導電型をＮ型として説明しているが、Ｐ型でもよいことは言うまでもない。

まず、本発明の半導体レーザ素子は、第１のＰ型クラッド層、第２のＰ型クラッド層及びＰ型キャップ層からなる。これら各層を構成する材料としては、特に限定されず公知の材料をいずれも使用することができる。例えば、第１及び第２のＰ型クラッド層とＰ型キャップ層とを構成する材料の組み合わせとして、ＧａＡｌＡｓ／ＧａＡｓ、ＩｎＧａＡｓＰ／ＧａＡｓ、ＡｌＧａＩｎＰ／ＧａＰ等が挙げられる。

更に、半導体レーザ素子を構成する各層にＮ型を付与する不純物としては、Ｓｅ、Ｔｅ、Ｓｉ、Ｇｅ、Ｃ等が挙げられ、Ｐ型を付与する不純物としては、Ｚｎ、Ｃ等が挙げられる。なお、Ｃは、条件によりＰ型及びＮ型のいずれの不純物としても使用することができる。各層の膜厚及び不純物濃度は、層同士の整合性、所望する半導体レーザの機能等に応じて適宜決定される。

本発明の半導体レーザは、上記のＰ型クラッド層及びＰ型キャップ層以外にも、Ｐ型クラッド層下に活性層、Ｐ型キャップ層上にＰ型キャップ層中に活性層へ流れる電流を制御するための電流ブロック層、活性層とＰ型クラッド層の間に光ガイド層、活性層下にＮ型クラッド層、Ｎ型クラッド層下にバッファ層、第１と第２のＰ型クラッド層間にエッチングストップ層を有していてもよい。これら各層を構成する材料は、第１及び第２のＰ型クラッド層とＰ型キャップ層に使用される材料に応じて、適宜選択できる。

更に、上記各層は、通常基板上に形成される。基板には、公知の基板をいずれも使用することができ、例えば、ＧａＡｓ基板、Ｓｉ基板、ガラス基板、サファイア基板等が挙げられる。基板は、Ｎ型又はＰ型の導電型を有していてもよい。

なお、基板上に形成される上記各層は、ＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法、蒸着法、スパッタ法等の公知の方法により形成することができる。

また、本発明では、第１のＰ型クラッド層上に積層された第２のＰ型クラッド層及びＰ型キャップ層がリッジを形成している。リッジは、共振器長に垂直な方向に所定の幅を有し、かつ共振器長方向に延在している。また、Ｐ型キャップ層の底面の幅と第２のＰクラッド層の上面の幅がほぼ等しい。ここで、ほぼ等しいとは、完全に等しい場合に加えて、リッジの側面と以下に記載する厚膜電極との間で、Ｐ型キャップ層による庇下に形成される空洞を、レーザ素子の信頼性に影響しない程度まで小さくしうる程度に両層の幅が近接している場合も含まれる。具体的には、Ｐ型キャップ層の底面の幅に対する前記第２のＰクラッド層の上面の幅の差が、＋０．４μｍ〜−０．４μｍの範囲であることが好ましい
。より好ましくは、＋０．２μｍ〜−０．２μｍの範囲である。

リッジの形成方法は、Ｐ型キャップ層上にリッジ形成用のマスクを形成し、該マスクを用いてＰ型キャップ層及び第２のＰ型クラッドを順次エッチングし、次いでＰ型キャップ層を優先的にエッチングする方法が挙げられる。後者のエッチングにより、Ｐ型キャップ層による庇を小さくすることができる。エッチング方法は、ウェット法でもドライ法でもよい。また、エッチングに使用されるエッチャントは、Ｐ型キャップ層及び第２のＰ型クラッド層の材料に応じて適宜選択することができる。

リッジの頭頂部以外のリッジ側面には、誘電体膜が形成されている。この誘電体膜は、特に限定されないが、ＳｉＮ、ＳｉＯ₂等のような絶縁性の膜が好ましい。誘電体膜の厚さは、通常０．１５〜０．２５μｍである。また、誘電体膜の形成方法は、例えば、ＣＶＤ法、スパッタ法等が挙げられる。

リッジは、電極金属層で覆われている。この電極金属層には、公知の材料からなる層を使用でき、例えば、Ａｌ、Ｃｕ等の金属層、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ等の積層体が挙げられる。なお、リッジの形状により異なるが、上記誘電体膜や電極金属層で覆われていない領域がリッジ表面に存在していてもよい。

また、リッジの頭頂部には、Ｐ型キャップ層と電極金属層とをオーミック接続するための金属層が積層されていてもよい。金属層の例としては、ＡｕＺｎ等が挙げられる。電極金属層及び金属層の形成方法は、例えば、蒸着法、ＣＶＤ法、スパッタ法等が挙げられる。

更に、電極金属層で覆われたリッジを含めた全面に厚膜電極が通常形成される。この厚膜電極は、２〜３μｍ程度の厚さを有し、Ａｕ等からなる。

上記本発明の半導体レーザ素子は、リッジ側面に存在する空洞部の容積を、従来に比べて、約９０％以上低減することができる。そのため、空洞部に由来する温度特性や信頼性の低下を抑制できるという効果を奏する。

なお、半導体レーザ素子は、通常、ウェハ１８上で複数個同時に形成され、上記各構成要素を形成した後、図９に示すように共振器長毎の幅のバー１９に分割される。この後、両光出射端面に所定の反射率を有する保護膜を成膜し、次いでバー１９は個別のレーザ素子（チップ）に分割される。

以下実施例により本発明を更に詳細に説明するが、本発明は、以下の実施例により限定されるものではない。

実施例１
図１は、本発明の半導体レーザ素子を説明するための概略斜視図である。
図１の半導体レーザ素子の製造方法を図４〜７により説明する。

まず、図４に示すように、Ｎ型ＧａＡｓ基板（ウェハ）１上にバッファ層２、第１のＮ型ＧａＡｌＡｓクラッド層３、第２のＮ型ＧａＡｌＡｓクラッド層４、活性層５、第１のＰ型ＧａＡｌＡｓクラッド層６、ＧａＡｓエッチングストップ層７、第２のＰ型ＧａＡｌＡｓクラッド層８、Ｐ型ＧａＡｓキャップ層９の順で各層をＭＯＣＶＤのような気相法により成長させる。なお、図では個々の半導体レーザ素子について示しているが、実際にはウェハ単位で製造が行われる。

次に、図５に示すように、Ｐ型ＧａＡｓキャップ層９上にリッジ（電流通路）形成のためのマスク１０を設ける。マスクの材料としては、用いるエッチング方法に耐性のあるものが使用される。なお、ドライエッチングによる場合にはリッジを形成するマスクとしては、例えばＳｉＯ₂膜のようなドライエッチングに耐性のある膜からなるマスクが用いられる。

次に、図６に示すように、ドライエッチング、ウェットエッチング等の手法により、Ｐ型ＧａＡｓキャップ層９の全てと、第２のＰ型ＧａＡｌＡｓクラッド層８をＧａＡｓエッチングストップ層７の近傍までエッチングして、おおまかなリッジを形成する（このエッチングを、第１のエッチングとする）。なお、このリッジはレーザ発振を行うための電流通路となるものである。

続いて図７に示すように、第２のＰ型ＧａＡｌＡｓクラッド層８のみエッチング可能で、ＧａＡｓはエッチングしないエッチング液であるＨＦにて第２のＰ型ＧａＡｌＡｓクラッド層８を更にエッチングする（このエッチングを、第２のエッチングとする）。このエッチングにより、所望のレーザ特性が得られるような幅にリッジを仕上げる。この場合当然のことながら、ＨＦによるエッチングはＧａＡｓエッチングストップ層７で阻止されるため、リッジの幅はＨＦのエッチング時間に依存する。

第２のエッチングを完了した後、引き続きＧａＡｓのみをエッチング可能なアンモニア系エッチング液にて更にＰ型ＧａＡｓキャップ層９のエッチングを行うことで、図１の半導体レーザ素子が得られる。

上記エッチングは、Ｐ型ＧａＡｓキャップ層９の庇のみが除去される時間行われる。具体的には、Ｐ型ＧａＡｓキャップ層９の下部の幅Ｗｃが、Ｐ型ＧａＡｓキャップ層直下の第２のＰ型ＧａＡｌＡｓクラッド層８の上部の幅Ｗｒと同じか、もしくは若干大きいところまで、エッチングを行う。より具体的には、
−０．４μｍ≦（Ｗｒ−Ｗｃ）≦０．４μｍ
の関係が成り立つことが望ましい。特にＷｒ−Ｗｃ＝０μｍであれば本発明の効果は最大となり、この場合リッジの庇部が無くなることで、図２（ａ）に示すようにリッジのほぼ全体にＭｏ／Ａｕの第２の電極金属層を形成することができる。そのため、この後形成する金メッキによる厚膜電極２０がリッジを含め含めたウェハ全体にほぼ隙間（空洞）なく形成される。

なお、Ｐ型ＧａＡｓキャップ層９の庇のエッチングにより、図７に示したＧａＡｓエッチングストップ層７は消滅する。しかし、ＧａＡｓエッチングストップ層７の直下には第１のＰ型ＧａＡｌＡｓクラッド層６が位置しており、この第１のＰ型ＧａＡｌＡｓクラッド層６はエッチングされない。そのため、レーザ素子の発振には影響はない。

また、図２（ａ）に示すようにＰ型ＧａＡｓキャップ層９の両サイドの一部には、誘電体膜１１及びＭｏ／Ａｕの第２の電極金属層１４の無い部分がある。この部分では金メッキによる厚膜電極２０を形成する時に、メッキ液でのエッチングにより、Ｐ型ＧａＡｓキャップ層９の一部にエッチング部９０が形成される。これにより、リッジと第１の電極金属層１３の接触部９９の面積が若干狭くなるが、
−０．４μｍ≦（Ｗｒ−Ｗｃ）≦０．４μｍ
の関係が成り立つ範囲内では、素子の抵抗あるいは動作電圧の上昇は無視できる程度である。

なお、
０μｍ＜（Ｗｒ−Ｗｃ）≦０．４μｍ
の場合、図２（ｂ）に示すように、若干のリッジの庇９’’（この場合、片方の庇の長さはおよそ０．２μｍ以下）が残ってしまう。しかし、この庇の長さは、従来の庇の長さ（ほぼ片方０．４μｍ）に比べてほぼ半分以下となり、庇の影となる部分が小さくなる。そのため、図２（ｂ）に示すようにほぼ庇９’’の直下までＭｏ／Ａｕの第２の電極金属層１４を形成することができる。したがって、金メッキによる厚膜電極２０を形成した後に発生する空洞部１７’は、従来の技術で発生するものに比べてはるかに微小であり、放熱効果は従来に比べ十分確保される。

なお、この場合も図２（ａ）と同様にＰ型ＧａＡｓキャップ層９の一部にエッチング部９０が形成されるが、図２（ａ）に示す場合より、リッジと第１の電極金属層１３の接触部９９の面積は十分確保されるために、素子の抵抗あるいは動作電圧の上昇等の問題は発生しない。

また、
０．４μｍ＞（Ｗｒ−Ｗｃ）
となった場合には、庇は無く、金メッキによる厚膜電極２０を形成した後に発生する空洞部１７’は発生しなくなる。しかし、リッジと第１の電極金像層１３の接触部９９の面積が大きく減少してしまうため、素子の抵抗あるいは動作電圧が上昇してしまうという観点から好ましくない。

したがって、以上前述したとおり、Ｐ型ＧａＡｓキャップ層９の下部の幅Ｗｃと、Ｐ型ＧａＡｓキャップ層直下の第２のＰ型ＧａＡｌＡｓクラッド層８の上部の幅Ｗｒの関係は、
−０．４μｍ≦（Ｗｒ−Ｗｃ）≦０．４μｍ
であることが望ましい。特に好ましい上記関係は、
−０．２μｍ≦（Ｗｒ−Ｗｃ）≦０．２μｍ
である。

なお、Ｐ側電極の形成方法は以下のようにして行う。
まず、リッジ両サイド表面に電流が流れるのを防ぐために、最初に絶縁性を有するおよそ１０００Å〜２０００Åの厚さの誘電体膜(ＳｉＮもしくはＳｉＯ₂等)１１をリッジ全体を含めたウェハ表面に成膜する。

次に、レジストにてＰ型ＧａＡｓキャップ層９の頭頂部以外の部分を保護する。
次いで、リッジ内部にのみ電流が流れるようにするために、Ｐ型ＧａＡｓキャップ層９上部の誘電体膜１１のみをエッチングにより除去する。このとき、Ｐ型ＧａＡｓキャップ層９両サイドの誘電体膜１１の一部はオーバーエッチングされる。

更に、Ｐ型ＧａＡｓキャップ層９と金の厚膜電極とをオーミック接合するためのＡｕＺｎの第１の電極金属層１３を形成する。

この後、レジストを除去し、Ｍｏ／Ａｕの第２の電極金属層（バリア／ダイボンド電極）１４を形成する。
次に、メッキにてリッジを含めたウェハ表面に２〜３μｍ程度の厚さの金の厚膜電極２０を形成する。

実施例２
図３は、実施例２の半導体レーザ素子を説明するための概略斜視図である。
実施例２は、リッジ形成のための第１のエッチング及び第２のエッチングを、ともにウ
ェットエッチングにより行う場合の例である。

実施例２では、リッジ形成のためのマスクがレジストマスクであり、第１のエッチングが、硫酸系のエッチング液によるウェットエッチングであること以外は実施例１と同様にして半導体レーザ素子を製造している。

実施例２では、第１のエッチングがウェットエッチングであるために、図３に示すようにＰ型ＧａＡｓキャップ層９は若干傾斜を有する形状に仕上がる。実施例２においても、実施例１同様に、Ｐ型ＧａＡｓキャップ層の下部の幅Ｗｃと、Ｐ型ＧａＡｓキャップ層直下の第２のＰ型ＧａＡｌＡｓクラッド層の上部の幅Ｗｒの関係は、
−０．４μｍ≦（Ｗｒ−Ｗｃ）≦０．４μｍ
であることが、望ましい。

本発明の半導体レーザ素子を説明するための概略斜視図である。 実施例１の半導体レーザ素子の要部拡大図である。 実施例２の半導体レーザ素子の要部拡大図である。 半導体レーザ素子の製造方法を説明するための概略斜視図である。 半導体レーザ素子の製造方法を説明するための概略斜視図である。 半導体レーザ素子の製造方法を説明するための概略斜視図である。 半導体レーザ素子の製造方法を説明するための概略斜視図である。 従来の半導体レーザ素子のＰ側電極の製造方法を説明するための概略斜視図である。 半導体レーザ素子の製造方法を説明するための概略斜視図である。

符号の説明

１ Ｎ型ＧａＡｓ基板
２ バッファ層
３ 第１のＮ型ＧａＡｌＡｓクラッド層
４ 第２のＮ型ＧａＡｌＡｓクラッド層
５ 活性層
６ 第１のＰ型ＧａＡｌＡｓクラッド層
７ ＧａＡｓエッチングストップ層
８ 第２のＰ型ＧａＡｌＡｓクラッド層
９ Ｐ型ＧａＡｓキャップ層
９’、９’’ 庇
１０ マスク
１１ 誘電体膜
１２ レジスト
１３ 第１の電極金属層
１４ 第２の電極金属層
１５ 庇の下部分
１６、２０ 厚膜電極
１７、１７’ 空洞部
１８ レーザウェハ
１９ バー
９０ エッチング部
９９ リッジと第１の電極金属層の接触部
Ｗｃ Ｐ型ＧａＡｓキャップ層の下部の幅
Ｗｒ 第２のＰ型ＧａＡｌＡｓクラッド層の上部の幅

Claims (7)

1. 少なくとも、第１導電型のクラッド層、活性層及び第１の第２導電型クラッド層と、第１の第２導電型クラッド層上に、該層側から順次積層された第２の第２導電型クラッド層及び第２導電型キャップ層からなるリッジと、リッジの頭頂部以外のリッジ側面に形成された誘電体膜と、リッジを覆う電極金属層とからなり、第２導電型キャップ層の底面の幅と第２の第２導電型クラッド層の上面の幅がほぼ等しいことを特徴とする半導体レーザ素子。
2. 前記第２導電型キャップ層の底面の幅に対する前記第２の第２導電型クラッド層の上面の幅の差が、＋０．４μｍ〜−０．４μｍの範囲である請求項１に記載の半導体レーザ素子。
3. 前記電極金属層を備えたリッジ全体を覆うように金の厚膜電極が更に形成されている請求項１又は２に記載の半導体レーザ素子。
4. 前記第２の第２導電型クラッド層がＰ型ＧａＡｌＡｓ層からなり、前記第２導電型キャップ層がＰ型ＧａＡｓ層からなる請求項１〜３のいずれか１つに記載の半導体レーザ素子。
5. 第１導電型のクラッド層上に、活性層、第１の第２導電型クラッド層、第２の第２導電型クラッド層及び第２導電型キャップ層を順次成長させる工程、第２導電型キャップ層と第２の第２導電型クラッド層をエッチングして、第２導電型キャップ層の庇を有するリッジを形成する工程、第２導電型キャップ層よりなる庇を更にエッチングして、第２導電型キャップ層の底面の幅と第２の第２導電型クラッド層の上面の幅をほぼ等しくする工程、リッジの頭頂部以外のリッジ側面に誘電体膜を形成する工程、電極金属層でリッジを被覆する工程とを少なくとも含むことを特徴とする半導体レーザ素子の製造方法。
6. 前記第２の第２導電型クラッド層がＰ型ＧａＡｌＡｓ層からなり、前記第２導電型キャップ層がＰ型ＧａＡｓ層からなり、前記庇のエッチングが、ＧａＡｌＡｓはエッチングされないが、ＧａＡｓはエッチング可能なエッチング液を用いて行われる請求項５に記載の半導体レーザ素子の製造方法。
7. 前記エッチング液が、アンモニア系のエッチング液である請求項６に記載の半導体レーザ素子の製造方法。

Images