JP2005158892A - Process for producing wiring board - Google Patents

Process for producing wiring board Download PDF

Info

Publication number
JP2005158892A
JP2005158892A JP2003392963A JP2003392963A JP2005158892A JP 2005158892 A JP2005158892 A JP 2005158892A JP 2003392963 A JP2003392963 A JP 2003392963A JP 2003392963 A JP2003392963 A JP 2003392963A JP 2005158892 A JP2005158892 A JP 2005158892A
Authority
JP
Japan
Prior art keywords
solder
mark
connection pad
solder paste
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003392963A
Other languages
Japanese (ja)
Other versions
JP4434702B2 (en
Inventor
Hirobumi Ishibashi
博文 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003392963A priority Critical patent/JP4434702B2/en
Publication of JP2005158892A publication Critical patent/JP2005158892A/en
Application granted granted Critical
Publication of JP4434702B2 publication Critical patent/JP4434702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board capable of connecting the electrode of an electronic component normally with a connection pad through solder by recognizing a mark for positioning the electronic component accurately through an image recognition system. <P>SOLUTION: After first solder paste 21 is printed on a mark 3 for positioning an electronic component formed of a conductor layer on the surface of an insulating substrate 1, solder 6 in the first solder paste 21 is thermally fused and welded to the mark 3. Subsequently, second solder paste 23 having viscosity higher than that of the first solder paste 21 is printed on a connection pad 2a formed of the same conductor layer as that of the mark 3 on the surface of the insulating substrate 1 and then solder 4 in the second solder paste 23 is thermally fused and welded to the connection pad 2a. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板に関する。   The present invention relates to a wiring board used for mounting electronic components such as semiconductor elements.

従来、半導体素子等の電子部品を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層を複数層積層して成る絶縁基板の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体を設けて成る。このような配線基板においては、絶縁基板の表面に設けた導体層の一部が半導体素子等の電子部品の電極に半田を介して電気的に接続される複数の接続パッドを形成しており、これらの接続パッドが形成された絶縁基板の表面には各接続パッドを露出させる開口部を有するソルダーレジスト層が被着されている。さらに、ソルダーレジスト層から露出した接続パッド上には半田が予め溶着されており、それにより接続パッドと電子部品の電極との半田を介した接続を容易なものとしている。   Conventionally, wiring boards used for mounting electronic components such as semiconductor elements are the interior and surface of an insulating substrate formed by laminating a plurality of insulating layers made of an insulating plate made of, for example, a glass-epoxy plate or an epoxy resin. And a wiring conductor made of a conductor layer such as a copper foil or a copper plating film. In such a wiring board, a part of the conductor layer provided on the surface of the insulating substrate forms a plurality of connection pads that are electrically connected to electrodes of electronic components such as semiconductor elements via solder, A solder resist layer having an opening for exposing each connection pad is deposited on the surface of the insulating substrate on which these connection pads are formed. Furthermore, solder is previously deposited on the connection pad exposed from the solder resist layer, thereby facilitating connection between the connection pad and the electrode of the electronic component via the solder.

なお、このような配線基板において接続パッドに半田を溶着するには、銅箔や銅めっき膜等の導体層から成る接続パッドの露出表面に半田ペーストをスクリーン印刷法により印刷した後、その半田ペーストを加熱し溶融させて溶着する方法が採用されている。   In order to weld the solder to the connection pad in such a wiring board, the solder paste is printed on the exposed surface of the connection pad made of a conductor layer such as a copper foil or a copper plating film by a screen printing method, and then the solder paste The method of heating and melting and welding is adopted.

そして、この配線基板は、電子部品の電極が接続される接続パッドに電子部品の電極を位置合わせした後、電子部品の電極と接続パッドとを半田を介して接合することにより電子部品が搭載された電子装置となる。   In this wiring board, after positioning the electrode of the electronic component to the connection pad to which the electrode of the electronic component is connected, the electronic component is mounted by joining the electrode of the electronic component and the connection pad via solder. Become an electronic device.

ところで、このような配線基板において、電子部品の電極を接続パッドに位置合わせするには、一般的には画像認識装置を備えた自動機が用いられており、絶縁基板の上面に電子部品を位置合わせするための基準となる電子部品位置決め用のマークを設けておくとともに、このマークを自動機の画像認識装置で認識し、その情報を基にして自動で位置合わせする方法が採用されている。この電子部品位置決め用のマークは、絶縁基板の表面に接続パッドと同じ導体層により形成されており、その表面にはマークの酸化や変色を防止するための半田が溶着されている。マークの表面に溶着された半田は、接続パッドに溶着された半田と同一組成の半田であり、接続パッドに半田ペーストを印刷する際にそれと同時に同じ半田ペーストをマークに印刷しておき、その半田ペースト中の半田を加熱し溶融させることにより溶着されている。
特開平10−215060号公報
By the way, in such a wiring board, in order to align the electrode of the electronic component with the connection pad, an automatic machine having an image recognition device is generally used, and the electronic component is positioned on the upper surface of the insulating substrate. An electronic component positioning mark serving as a reference for alignment is provided, and this mark is recognized by an automatic image recognition device, and the position is automatically aligned based on the information. The electronic component positioning mark is formed on the surface of the insulating substrate by the same conductor layer as the connection pad, and solder for preventing oxidation and discoloration of the mark is welded to the surface. The solder deposited on the surface of the mark has the same composition as the solder deposited on the connection pad. When printing the solder paste on the connection pad, the same solder paste is printed on the mark at the same time. It is welded by heating and melting the solder in the paste.
JP 10-2105060 A

ところで、近年、環境への配慮から、電子部品の電極と配線基板の接続パッドとを接続する半田として鉛を含まない鉛フリー半田が使用されるようになってきている。このような鉛フリー半田は、従来使用されてきた鉛−錫半田よりも接続パッドや電子部品位置決め用のマークを形成する導体層に対する濡れ性に劣り、電子部品位置決め用のマーク上に濡れ広がりにくいため、マークの全面を被覆するためには、従来よりも多くの量をマーク上に溶着させる必要がある。しかしながら、電子部品位置決め用のマーク上に多くの量の半田を溶着させた場合、溶融した半田の一部が表面張力により集まって大きく凸状となり、それによりマークにおける光の反射が乱されてしまい、その結果、画像認識装置によるマークの認識が困難となってしまうという問題を誘発する。なお、特許文献1に示されているようにマークに半田を溶着させない場合もあるが、この場合、露出したマークが酸化や変色を起こしてしまいやすく、例えば長期間保管された配線基板ではマークに酸化や変色が起こってマークの良好な認識が困難となる危険性が大きくなる。   In recent years, lead-free solder containing no lead has been used as a solder for connecting electrodes of electronic components and connection pads of a wiring board in consideration of the environment. Such lead-free solder is inferior in wettability to the conductor layer forming the connection pad and the electronic component positioning mark, and is less likely to spread on the electronic component positioning mark than the conventional lead-tin solder. Therefore, in order to cover the entire surface of the mark, it is necessary to deposit a larger amount on the mark than before. However, when a large amount of solder is deposited on the electronic component positioning mark, a part of the melted solder collects due to surface tension and becomes a large convex shape, thereby disturbing the reflection of light on the mark. As a result, a problem that the mark recognition by the image recognition apparatus becomes difficult is induced. In addition, as shown in Patent Document 1, solder may not be welded to the mark, but in this case, the exposed mark is likely to be oxidized or discolored. There is a greater risk that oxidation or discoloration will occur, making it difficult to recognize the mark well.

本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、電子部品位置決め用のマークに溶着させた半田が少ない量であっても、マークの表面を薄い均一な厚みの半田で良好に被覆することができ、それによりマークを画像認識装置で正確に認識して電子部品の電極と接続パッドとを半田を介して正常に接続することが可能な配線基板を提供することにある。   The present invention has been devised in view of such conventional problems, and an object of the present invention is to reduce the thickness of the mark surface evenly even if the amount of solder welded to the electronic component positioning mark is small. Provided is a wiring board that can be satisfactorily coated with solder, and can accurately recognize a mark with an image recognition device and normally connect an electrode of an electronic component and a connection pad via solder. There is.

本発明の配線基板の製造方法は、絶縁基板の表面に導体層により形成された電子部品位置決め用のマークに第1の半田ペーストを印刷した後、該第1の半田ペースト中の半田を加熱し溶融させて前記マークに半田を溶着させる工程と、前記絶縁基板の表面に前記マークと同じ導体層により形成された、電子部品の電極が半田を介して接続される接続パッドに、前記第1の半田ペーストよりも粘度が高い第2の半田ペーストを印刷した後、該第2の半田ペースト中の半田を加熱し溶融させて前記接続パッドに半田を溶着させる工程とを具備することを特徴とするものである。   In the method for manufacturing a wiring board according to the present invention, the first solder paste is printed on the electronic component positioning mark formed by the conductor layer on the surface of the insulating substrate, and then the solder in the first solder paste is heated. A step of melting and welding solder to the mark; and a connection pad formed on the surface of the insulating substrate by the same conductor layer as the mark, to which an electrode of an electronic component is connected via solder. And a step of printing the second solder paste having a higher viscosity than the solder paste and then heating and melting the solder in the second solder paste to weld the solder to the connection pad. Is.

本発明の配線基板の製造方法によれば、電子部品位置決め用のマークに印刷される第1の半田ペーストは、接続パッドに印刷される第2の半田ペーストよりも粘度が低いことから、少ない量でもマーク上に薄く広がって印刷されるためペースト中の半田を加熱して溶融させるとマーク上に薄い均一な厚みの半田を溶着させることができるとともに、接続パッドに印刷される第2の半田ペーストは第1の半田ペーストよりも粘度が高いことから、薄く広がらずに厚く印刷されるため接続パッド上に十分な高さの半田を溶着させることができる。したがって、半田が溶着されたマークを画像認識装置で正確に認識することができるとともに電子部品の電極と接続パッドとを十分な高さの半田を介して正常に接続することが可能な配線基板を提供することができる。   According to the method for manufacturing a wiring board of the present invention, the first solder paste printed on the electronic component positioning mark has a lower amount of viscosity than the second solder paste printed on the connection pad. However, since it is thinly spread on the mark and printed, the solder in the paste is heated and melted, so that a thin uniform thickness of solder can be deposited on the mark and the second solder paste printed on the connection pad Since the viscosity is higher than that of the first solder paste, it is printed thickly without spreading thinly, so that a sufficiently high solder can be deposited on the connection pad. Therefore, a wiring board capable of accurately recognizing the mark with the solder welded by the image recognition apparatus and properly connecting the electrode of the electronic component and the connection pad through a sufficiently high solder. Can be provided.

つぎに、本発明の配線基板の製造方法を添付の図面に基づき詳細に説明する。   Next, a method for manufacturing a wiring board according to the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の製造方法により製造される配線基板の実施形態の一例を示す断面図である。図1において1は絶縁基板、2は配線導体、2a、2bは接続パッド、3は電子部品位置決め用のマーク、4,5,6は半田、7はソルダーレジスト層であり、主としてこれらで電子部品としての半導体素子8を搭載するための配線基板が構成される。   FIG. 1 is a cross-sectional view showing an example of an embodiment of a wiring board manufactured by the manufacturing method of the present invention. In FIG. 1, 1 is an insulating substrate, 2 is a wiring conductor, 2a and 2b are connection pads, 3 is a mark for positioning an electronic component, 4, 5 and 6 are solders, and 7 is a solder resist layer. A wiring board for mounting the semiconductor element 8 is configured.

絶縁基板1は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の芯体1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層1bをそれぞれ複数層ずつ積層して成り、その上面から下面にかけて銅箔や銅めっき膜等の導体層から成る複数の配線導体2が形成されている。   The insulating substrate 1 is made of, for example, epoxy resin or bismaleimide triazine on the upper and lower surfaces of a plate-like core 1a formed by impregnating a glass fabric in which glass fibers are woven vertically and horizontally with a thermosetting resin such as epoxy resin or bismaleimide triazine resin. A plurality of insulating layers 1b made of a thermosetting resin such as a resin are laminated, and a plurality of wiring conductors 2 made of a conductor layer such as a copper foil or a copper plating film are formed from the upper surface to the lower surface.

絶縁基板1を構成する芯体1aは、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.2〜1.0mm程度の複数の貫通孔9を有している。そして、その上下面および各貫通孔9の内面には配線導体2の一部が被着されており、上下面の配線導体2が貫通孔9の内面を介して電気的に接続されている。   The core 1a constituting the insulating substrate 1 has a thickness of about 0.3 to 1.5 mm and has a plurality of through holes 9 having a diameter of about 0.2 to 1.0 mm from the upper surface to the lower surface. . A part of the wiring conductor 2 is attached to the upper and lower surfaces and the inner surface of each through hole 9, and the upper and lower wiring conductors 2 are electrically connected via the inner surface of the through hole 9.

このような芯体1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、芯体1a上下面の配線導体2は、芯体1a用のシートの上下全面に厚みが5〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔9内面の配線導体2は、芯体1aに貫通孔9を設けた後に、この貫通孔9内面に無電解めっき法および電解めっき法により厚みが5〜50μm程度の銅めっき膜を析出させることにより形成される。   Such a core 1a is manufactured by thermally curing a sheet in which a glass fabric is impregnated with an uncured thermosetting resin, and then drilling the sheet from the upper surface to the lower surface. The wiring conductor 2 on the upper and lower surfaces of the core body 1a has a copper foil having a thickness of about 5 to 50 μm adhered to the entire upper and lower surfaces of the sheet for the core body 1a, and this copper foil is etched after the sheet is cured. By doing so, a predetermined pattern is formed. Further, the wiring conductor 2 on the inner surface of the through hole 9 is provided with a copper plating film having a thickness of about 5 to 50 μm on the inner surface of the through hole 9 by electroless plating and electrolytic plating after the through hole 9 is provided in the core body 1a. Formed by precipitation.

さらに、芯体1aは、その貫通孔9の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱10が充填されている。樹脂柱10は、貫通孔9を塞ぐことにより貫通孔9の直上および直下に絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔9内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱10を含む芯体1aの上下面に絶縁層1bが積層されている。   Further, the core body 1a is filled with a resin column 10 made of a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin in the through hole 9 thereof. The resin pillar 10 is for making it possible to form the insulating layer 1b directly above and below the through-hole 9 by closing the through-hole 9, and an uncured paste-like thermosetting resin is put into the through-hole 9. After filling with a screen printing method and thermosetting it, the upper and lower surfaces thereof are polished to be substantially flat. And the insulating layer 1b is laminated | stacked on the upper and lower surfaces of the core 1a containing this resin pillar 10. As shown in FIG.

芯体1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜50μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数のビア孔11を有している。これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものであり、絶縁層1bにはその表面およびビア孔11内に配線導体2の一部が被着されている。そして、上層の配線導体2と下層の配線導体2とをビア孔11の内壁を介して電気的に接続することにより高密度配線を立体的に形成可能としている。   The insulating layer 1b laminated on the upper and lower surfaces of the core body 1a has a thickness of about 20 to 50 μm, and has a plurality of via holes 11 having a diameter of about 30 to 100 μm from the upper surface to the lower surface of each layer. These insulating layers 1b are provided to provide an insulating interval for wiring the wiring conductors 2 at a high density. The insulating layer 1b is covered with a part of the wiring conductors 2 on the surface and in the via holes 11. It is worn. A high-density wiring can be formed three-dimensionally by electrically connecting the upper wiring conductor 2 and the lower wiring conductor 2 via the inner wall of the via hole 11.

このような絶縁層1bは、厚みが20〜50μm程度の未硬化の熱硬化性樹脂フィルムを芯体1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビア孔11を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1b表面およびビア孔11内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面およびビア孔11内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。   Such an insulating layer 1b is formed by sticking an uncured thermosetting resin film having a thickness of about 20 to 50 μm to the upper and lower surfaces of the core body 1a, thermosetting it, and drilling the via hole 11 by laser processing. Further, it is formed by sequentially stacking the next insulating layer 1b in the same manner. The wiring conductor 2 deposited on the surface of each insulating layer 1b and the via hole 11 has a thickness of about 5 to 50 μm on the surface of each insulating layer 1b and the via hole 11 every time each insulating layer 1b is formed. It is formed by depositing a copper plating film in a predetermined pattern by a pattern forming method such as a known semi-additive method or subtractive method.

さらに、最表層の絶縁層1b上にはソルダーレジスト層7が被着されている。ソルダーレジスト層7は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70質量%程度分散させた絶縁材料から成り、表層の配線導体2同士の電気的絶縁信頼性を高めるとともに、後述する接続パッド2a、2bの絶縁基板1への接合強度を大きなものとする作用をなす。   Further, a solder resist layer 7 is deposited on the outermost insulating layer 1b. The solder resist layer 7 is made of an insulating material in which, for example, an inorganic powder filler such as silica or talc is dispersed in an acrylic-modified epoxy resin in an amount of about 30 to 70% by mass, and improves the electrical insulation reliability between the wiring conductors 2 on the surface layer. The function is to increase the bonding strength of the connection pads 2a and 2b described later to the insulating substrate 1.

このようなソルダーレジスト層7は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層7用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層1b上に塗布し、これを乾燥させた後、露光および現像処理を行なって接続パッド2a、2bおよびマーク3を露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層7用の未硬化の樹脂フィルムを最上層の絶縁層1b上に貼着した後、これを熱硬化させ、しかる後、接続パッド2a、2bおよびマーク3に対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって接続パッド2a、2bおよびマーク3を露出させる開口部を有するように形成される。   Such a solder resist layer 7 has a thickness of about 10 to 50 μm, and an uncured resin paste for the solder resist layer 7 having photosensitivity is applied to the outermost insulating layer by using a roll coater method or a screen printing method. It is formed by coating on 1b and drying it, and then exposing and developing to form openings that expose the connection pads 2a, 2b and marks 3, and then thermally curing them. Alternatively, after an uncured resin film for the solder resist layer 7 is stuck on the uppermost insulating layer 1b, it is thermally cured, and then laser is moved to a position corresponding to the connection pads 2a, 2b and the mark 3. By irradiating light and partially removing the cured resin film, the connection pads 2a, 2b and the mark 3 are formed to have openings.

絶縁基板1の上面から下面にかけて形成された配線導体2は、半導体素子8の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基板1の上面に露出している部位が半導体素子8の各電極が半田4を介して接続される電子部品接続用の接続パッド2aを、絶縁基体1の下面に露出した部位が外部電気回路基板に半田ボール12を介して接続される外部接続用の接続パッド2bを形成している。   The wiring conductor 2 formed from the upper surface to the lower surface of the insulating substrate 1 functions as a conductive path for connecting each electrode of the semiconductor element 8 to the external electric circuit substrate, and the portion exposed on the upper surface of the insulating substrate 1 is A connection pad 2a for connecting an electronic component to which each electrode of the semiconductor element 8 is connected via a solder 4 is connected to an external electric circuit board via a solder ball 12 at a portion exposed on the lower surface of the insulating substrate 1. A connection pad 2b for connection is formed.

また、接続パッド2a、2bには、錫−銀合金や錫−銀−銅合金等の鉛フリー半田から成る半田4、5が溶着されており、それにより接続パッド2a、2bの変色や酸化が防止されるとともに半導体素子3の各電極と接続パッド2aとの半田4を介した接合や接続パッド2bと外部電気回路基板との半田ボール12を介した接合が容易なものとなっている。なお、半田4は半導体素子7の各電極との接続を良好とするために、その上端がソルダーレジスト層7よりも高くなっている。また、半田5は通常、ソルダーレジスト層7よりも低くなっていることが好ましいが、ソルダーレジスト層7と同じ高さや、それ以上の高さであってもよい。なお、この例では接続パッド2bに半田5を溶着した例を示したが、接続パッド2bには必ずしも半田5を溶着させる必要はなく、半田5を溶着させる代わりに例えばニッケルめっきおよび金めっきを順次被覆させてもよい。   Solder 4, 5 made of lead-free solder such as tin-silver alloy or tin-silver-copper alloy is welded to the connection pads 2a, 2b, thereby causing discoloration and oxidation of the connection pads 2a, 2b. In addition to being prevented, the bonding of each electrode of the semiconductor element 3 and the connection pad 2a via the solder 4 and the bonding of the connection pad 2b and the external electric circuit board via the solder ball 12 are facilitated. Note that the upper end of the solder 4 is higher than that of the solder resist layer 7 in order to improve the connection with each electrode of the semiconductor element 7. Moreover, although it is preferable that the solder 5 is usually lower than the solder resist layer 7, it may be the same height as the solder resist layer 7 or higher. In this example, the solder 5 is welded to the connection pad 2b. However, the solder 5 is not necessarily welded to the connection pad 2b. Instead of welding the solder 5, for example, nickel plating and gold plating are sequentially performed. It may be coated.

さらに、絶縁基板1の上面には、接続パッド2aを構成する導体層と同じ導体層により形成された電子部品位置決め用のマーク3が設けられている。このマーク3は、半導体素子8を搭載する際に半導体素子8の電極と接続パッド2aとを位置合わせするための基準となるものであり、例えば上面視で十字形やL字形、T字形、円形をしており、その全体がソルダーレジスト層7の開口内に露出している。このようなマーク3は、絶縁基板1の上面に接続パッド2aを形成する際にそれと同様の方法、即ち、セミアディティブ法やサブトラクティブ法により接続パッド2aと同時に形成される。   Further, on the upper surface of the insulating substrate 1, there is provided an electronic component positioning mark 3 formed of the same conductor layer as the conductor layer constituting the connection pad 2a. The mark 3 serves as a reference for aligning the electrode of the semiconductor element 8 and the connection pad 2a when the semiconductor element 8 is mounted. For example, the mark 3 has a cross shape, an L shape, a T shape, or a circular shape when viewed from above. The whole is exposed in the opening of the solder resist layer 7. Such a mark 3 is formed at the same time as the connection pad 2a by a method similar to that when forming the connection pad 2a on the upper surface of the insulating substrate 1, that is, a semi-additive method or a subtractive method.

さらに、マーク3は、その表面に半田4と同一組成の半田6がソルダーレジスト層7よりも低い高さに溶着されている。この半田6は、マーク3の変色や酸化を防止するとともにマーク3とその周囲とのコントラストを大きなものとする作用をなす。   Furthermore, the mark 3 has a solder 6 having the same composition as the solder 4 deposited on the surface thereof at a height lower than that of the solder resist layer 7. The solder 6 functions to prevent discoloration and oxidation of the mark 3 and to increase the contrast between the mark 3 and its surroundings.

そして、この半田6が溶着されたマーク3を画像認識装置により認識し、その情報を基にして半導体素子8の電極と接続パッド2aとを自動機により位置合わせをした後、半田4の溶融温度以上の温度に加熱することにより半導体素子8の電極と半田接合パッド2aとが半田4を介して接合される。   Then, the mark 3 to which the solder 6 is welded is recognized by an image recognition device, and the electrode of the semiconductor element 8 and the connection pad 2a are aligned by an automatic machine based on the information, and then the melting temperature of the solder 4 By heating to the above temperature, the electrode of the semiconductor element 8 and the solder bonding pad 2 a are bonded via the solder 4.

このとき、半田6の高さをソルダーレジスト層7の高さよりも低くしておくと、半導体素子8を搭載する際に半田6が半導体素子8に接触することがなく、半導体素子8への不要な汚染を防止することができる。したがって、半田6の高さはソルダーレジスト層7の高さよりも低くしておくことが好ましい。   At this time, if the height of the solder 6 is set lower than the height of the solder resist layer 7, the solder 6 does not contact the semiconductor element 8 when the semiconductor element 8 is mounted, and the semiconductor element 8 is unnecessary. Contamination can be prevented. Therefore, the height of the solder 6 is preferably set lower than the height of the solder resist layer 7.

なお、マーク3に溶着させた半田6は、その厚みが1μm未満であると、マーク3を良好に被覆することができなくなり、マーク3に変色をきたす危険性がある。したがって、マーク3に溶着させた半田6の厚みは1μm以上であることが好ましい。   If the thickness of the solder 6 welded to the mark 3 is less than 1 μm, the mark 3 cannot be satisfactorily covered and there is a risk that the mark 3 will be discolored. Therefore, the thickness of the solder 6 welded to the mark 3 is preferably 1 μm or more.

次に、本発明の製造方法に従って、上述の配線基板の接続パッド2aおよびマーク3に半田4および半田6を溶着する方法を、接続パッド2bにも半田5を溶着させる場合を例にとって説明する。   Next, a method of welding the solder 4 and the solder 6 to the connection pad 2a and the mark 3 of the wiring board according to the manufacturing method of the present invention will be described by taking as an example the case of welding the solder 5 to the connection pad 2b.

まず、図2(a)に示すように、絶縁基板1の上面に設けたマーク3に粘度が30〜150Pa・sである低粘度の第1の半田ペースト21を、メタルマスクを用いたスクリーン印刷により印刷する。また、絶縁基板1の下面に設けた外部接続用の接続パッド2bにも同様の組成および粘度の半田ペースト22を印刷する。第1の半田ペースト21には錫−銀合金や錫−銀−銅合金等の鉛フリーの半田粉末とフラックスと希釈剤とが含有されており、フラックスや希釈剤の量を通常の半田ペーストよりも多くすることによって第1の半田ペースト21の粘度を30〜150Pa・sの低粘度とすることができる。このように粘度が30〜150Pa・sの低粘度の第1の半田ペースト21をマーク3に印刷することによって、マーク3の表面を少量の薄い第1の半田ペースト21で均一に覆うことができる。なお、第1の半田ペースト21の粘度が30Pa・s未満であると、第1の半田ペースト21を印刷する際に第1の半田ペースト21が大きく滲んでしまい良好に印刷することが困難となり、他方、150Pa・sを超えると、第1の半田ペースト21の粘度が高すぎて拡がり難くなるためマーク3の表面を少量の薄い第1の半田ペースト21で覆うことが困難となる。したがって、第1の半田ペースト21の粘度は、30〜150Pa・sの範囲が好ましい。なお、この例では半田ペースト22の組成および粘度を第1の半田ペースト21と同様のものとしたが、半田ペースト22の組成および粘度は第1の半田ペースト21と異なるものであってもよい。   First, as shown in FIG. 2A, a low-viscosity first solder paste 21 having a viscosity of 30 to 150 Pa · s is applied to the mark 3 provided on the upper surface of the insulating substrate 1 by screen printing using a metal mask. To print. A solder paste 22 having the same composition and viscosity is also printed on the connection pads 2b for external connection provided on the lower surface of the insulating substrate 1. The first solder paste 21 contains a lead-free solder powder such as a tin-silver alloy or tin-silver-copper alloy, a flux, and a diluent. The viscosity of the first solder paste 21 can be reduced to a low viscosity of 30 to 150 Pa · s. By printing the low-viscosity first solder paste 21 having a viscosity of 30 to 150 Pa · s on the mark 3 in this way, the surface of the mark 3 can be uniformly covered with a small amount of the thin first solder paste 21. . In addition, when the viscosity of the first solder paste 21 is less than 30 Pa · s, the first solder paste 21 greatly bleeds when printing the first solder paste 21, and it becomes difficult to print well. On the other hand, if it exceeds 150 Pa · s, the viscosity of the first solder paste 21 is so high that it is difficult to spread, so it is difficult to cover the surface of the mark 3 with a small amount of the first solder paste 21. Therefore, the viscosity of the first solder paste 21 is preferably in the range of 30 to 150 Pa · s. In this example, the composition and viscosity of the solder paste 22 are the same as those of the first solder paste 21, but the composition and viscosity of the solder paste 22 may be different from those of the first solder paste 21.

次に、図2(b)に示すように、第1の半田ペースト21および半田ペースト22中の半田粉末を加熱し溶融させてマーク3に半田6を溶着させるとともに接続パッド2bに半田5を溶着させる。このとき、マーク3に印刷された第1の半田ペースト21は粘度が低く、薄く均一に印刷されているとともに多くのフラックスを含んでいるので、第1の半田ペースト21中の半田が溶融すると、それがマーク3表面に薄く均一に濡れ広がってマーク3の表面に均一な厚みの薄い半田6が溶着される。なお、マーク3に溶着された半田6は、その高さをソルダーレジスト層7の高さよりも低くしておくと、後述するように、接続パッド2aに半田4用の半田ペースト23を印刷する際に、その印刷を阻害することがないとともに、本発明により得られる配線基板に半導体素子8を搭載する際に半田6が半導体素子8に接触することがなく、半導体素子8への不要な汚染を防止することができる。したがって、マーク3に溶着された半田6の高さはソルダーレジスト層7の高さよりも低くしておくことが好ましい。また、接続パッド2bに溶着された半田5は、通常、ソルダーレジスト層7よりも低くなっていることが好ましいが、ソルダーレジスト層7と同じ高さや、それ以上の高さであってもよい。さらに、マーク3に溶着させた半田6や接続パッド2bに溶着させた半田5は、その厚みが1μm未満であると、マーク3や接続パッド2bを良好に被覆することができなくなり、マーク3や接続パッド2bに変色をきたす危険性がある。したがって、マーク3に溶着させた半田6や接続パッド2bに溶着させた半田5の厚みは1μm以上であることが好ましい。   Next, as shown in FIG. 2B, the solder powder in the first solder paste 21 and the solder paste 22 is heated and melted to weld the solder 6 to the mark 3 and the solder 5 to the connection pad 2b. Let At this time, the first solder paste 21 printed on the mark 3 has a low viscosity, is printed thinly and uniformly, and contains a lot of flux. Therefore, when the solder in the first solder paste 21 is melted, It spreads thinly and uniformly on the surface of the mark 3, and a thin solder 6 having a uniform thickness is deposited on the surface of the mark 3. If the height of the solder 6 deposited on the mark 3 is set lower than the height of the solder resist layer 7, the solder paste 23 for the solder 4 is printed on the connection pad 2a as will be described later. In addition, the printing is not hindered, and the solder 6 does not contact the semiconductor element 8 when the semiconductor element 8 is mounted on the wiring board obtained by the present invention. Can be prevented. Therefore, the height of the solder 6 welded to the mark 3 is preferably set lower than the height of the solder resist layer 7. The solder 5 deposited on the connection pad 2b is usually preferably lower than the solder resist layer 7, but may be the same height as the solder resist layer 7 or higher. Further, if the thickness of the solder 6 welded to the mark 3 and the solder 5 welded to the connection pad 2b is less than 1 μm, the mark 3 and the connection pad 2b cannot be satisfactorily covered. There is a risk of discoloration of the connection pad 2b. Therefore, the thickness of the solder 6 welded to the mark 3 and the solder 5 welded to the connection pad 2b is preferably 1 μm or more.

次に、図2(c)に示すように、接続パッド2aに第1の半田ペースト21よりも高い粘度の第2の半田ペースト23を、メタルマスクを用いたスクリーン印刷により印刷する。第2の半田ペースト23は、第1の半田ペースト21に含有されるのと同じ半田粉末、フラックス、希釈剤を含有し、フラックスや希釈剤の量を第1の半田ペースト21の場合よりも少なくすることで粘度を高くすることができる。このとき、第2の半田ペースト23は第1の半田ペースト21よりも粘度が高いことから、印刷された第2の半田ペースト23の形状を維持し易いので、接続パッド2a上に厚く印刷することができる。したがって、後述するように、第2の半田ペースト23中の半田を加熱し溶融させて接続パッド2aに半田4を溶着させる際に十分な高さの半田4を溶着させることができる。なお、第2の半田ペースト23の粘度が160Pa・s未満であると、接続パッド2a上に十分な厚みの半田ペースト23を印刷することが困難となり、他方、450Pa・sを超えると、第2の半田ペースト23を印刷する際にメタルマスクからのペーストの抜けが悪くなり、均一な量の半田ペースト23を印刷するのが困難となる傾向にある。したがって、第2の半田ペースト23の粘度は160〜450Pa・sであることが好ましい。   Next, as shown in FIG. 2C, a second solder paste 23 having a higher viscosity than the first solder paste 21 is printed on the connection pad 2a by screen printing using a metal mask. The second solder paste 23 contains the same solder powder, flux, and diluent as those contained in the first solder paste 21, and the amount of flux and diluent is less than that of the first solder paste 21. By doing so, the viscosity can be increased. At this time, since the viscosity of the second solder paste 23 is higher than that of the first solder paste 21, it is easy to maintain the shape of the printed second solder paste 23. Therefore, the second solder paste 23 is printed thickly on the connection pad 2a. Can do. Therefore, as described later, when the solder in the second solder paste 23 is heated and melted to weld the solder 4 to the connection pad 2a, the solder 4 having a sufficient height can be welded. When the viscosity of the second solder paste 23 is less than 160 Pa · s, it becomes difficult to print the solder paste 23 having a sufficient thickness on the connection pad 2a. When the solder paste 23 is printed, the removal of the paste from the metal mask becomes worse, and it tends to be difficult to print a uniform amount of the solder paste 23. Therefore, the viscosity of the second solder paste 23 is preferably 160 to 450 Pa · s.

最後に、図2(d)に示すように、第2の半田ペースト23中の半田粉末を加熱し溶融させて接続パッド2aに半田4を溶着させる。このとき、接続パッド2aに印刷された第2の半田ペースト23は第1の半田ペースト21よりも粘度が高く、厚く印刷されているので、第2の半田ペースト23中の半田が溶融すると、接続パッド2a上に十分な高さの半田4を溶着することができる。なお、接続パッド2aに溶着された半田4はソルダーレジスト層7の表面からの高さが5μm未満であると、本発明により得られる配線基板に半導体素子8を搭載する際に半導体素子8の電極と接続パッド2aとを半田4を介して強固に接続することが困難となる傾向にあり、他方80μmを超えると、溶融した半田4同士が接触して電気的に短絡する危険性が大きくなる。したがって、半田4の高さはソルダーレジスト層7の表面よりも5〜80μm高いことが好ましい。   Finally, as shown in FIG. 2D, the solder powder in the second solder paste 23 is heated and melted to weld the solder 4 to the connection pad 2a. At this time, since the second solder paste 23 printed on the connection pad 2a has a higher viscosity than the first solder paste 21 and is printed thicker, if the solder in the second solder paste 23 melts, the connection A sufficiently high solder 4 can be deposited on the pad 2a. When the solder 4 deposited on the connection pad 2a has a height from the surface of the solder resist layer 7 of less than 5 μm, the electrode of the semiconductor element 8 is mounted when the semiconductor element 8 is mounted on the wiring board obtained by the present invention. There is a tendency that it is difficult to firmly connect the connection pad 2a and the connection pad 2a via the solder 4. On the other hand, when the thickness exceeds 80 μm, there is a high risk that the melted solder 4 contacts and is electrically short-circuited. Therefore, the height of the solder 4 is preferably 5 to 80 μm higher than the surface of the solder resist layer 7.

かくして、本発明の配線基板の製造方法によれば、薄く均一な厚みの半田6が溶着されたマーク3を画像認識装置で正確に認識することができるとともに半導体素子8の電極と接続パッド2aとを十分な高さの半田4を介して正常に接続することが可能な配線基板を提供することができる。   Thus, according to the method for manufacturing a wiring board of the present invention, the image recognition apparatus can accurately recognize the mark 3 on which the solder 6 having a thin and uniform thickness is welded, and the electrode of the semiconductor element 8 and the connection pad 2a. Can be provided through the solder 4 having a sufficiently high height.

なお、本発明は、上述した実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述した実施の形態例では、電子部品位置決め用のマーク3の全体をソルダーレジスト層7の開口部から露出させていたが、マーク3の外周部をソルダーレジスト層7で覆ってもよい。また、絶縁基板1はガラス織物に熱硬化性樹脂を含浸させた材料および熱硬化性樹脂から形成されていたが、絶縁基板1は、セラミックス材料等の他の絶縁材料から形成されていてもよい。   Note that the present invention is not limited to the above-described embodiment, and various modifications are possible without departing from the gist of the present invention. For example, in the above-described embodiment, the electronic component Although the entire positioning mark 3 is exposed from the opening of the solder resist layer 7, the outer periphery of the mark 3 may be covered with the solder resist layer 7. In addition, although the insulating substrate 1 is formed of a material obtained by impregnating a glass fabric with a thermosetting resin and a thermosetting resin, the insulating substrate 1 may be formed of another insulating material such as a ceramic material. .

本発明の製造方法により製造される配線基板の一例を示す断面図である。It is sectional drawing which shows an example of the wiring board manufactured by the manufacturing method of this invention. (a)〜(d)は本発明の配線基板の製造方法を説明するための工程毎の断面図である。(A)-(d) is sectional drawing for every process for demonstrating the manufacturing method of the wiring board of this invention.

符号の説明Explanation of symbols

1:絶縁基板
2:配線導体
2a:電子部品3の電極が半田4を介して接続される接続パッド
3:電子部品位置決め用のマーク
4,6:半田
21:第1の半田ペースト
23:第2の半田ペースト
1: Insulating substrate 2: Wiring conductor 2a: Connection pad to which electrodes of electronic component 3 are connected via solder 4: Marks for positioning electronic components 4, 6: Solder 21: First solder paste 23: Second Solder paste

Claims (1)

絶縁基板の表面に導体層により形成された電子部品位置決め用のマークに第1の半田ペーストを印刷した後、該第1の半田ペースト中の半田を加熱し溶融させて前記マークに半田を溶着させる工程と、前記絶縁基板の表面に前記マークと同じ導体層により形成された、電子部品の電極が半田を介して接続される接続パッドに、前記第1の半田ペーストよりも粘度が高い第2の半田ペーストを印刷した後、該第2の半田ペースト中の半田を加熱し溶融させて前記接続パッドに半田を溶着させる工程とを具備することを特徴とする配線基板の製造方法。 After printing the first solder paste on the electronic component positioning mark formed by the conductor layer on the surface of the insulating substrate, the solder in the first solder paste is heated and melted to weld the solder to the mark. A second pad having a viscosity higher than that of the first solder paste on a connection pad formed on the surface of the insulating substrate by the same conductor layer as the mark and to which an electrode of an electronic component is connected via solder. A method of manufacturing a wiring board, comprising: printing a solder paste; and heating and melting the solder in the second solder paste to weld the solder to the connection pad.
JP2003392963A 2003-11-21 2003-11-21 Wiring board manufacturing method Expired - Fee Related JP4434702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003392963A JP4434702B2 (en) 2003-11-21 2003-11-21 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003392963A JP4434702B2 (en) 2003-11-21 2003-11-21 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2005158892A true JP2005158892A (en) 2005-06-16
JP4434702B2 JP4434702B2 (en) 2010-03-17

Family

ID=34719503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003392963A Expired - Fee Related JP4434702B2 (en) 2003-11-21 2003-11-21 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP4434702B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114258209A (en) * 2021-11-26 2022-03-29 苏州浪潮智能科技有限公司 Solder paste fusion glue dispensing, curing and welding method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114258209A (en) * 2021-11-26 2022-03-29 苏州浪潮智能科技有限公司 Solder paste fusion glue dispensing, curing and welding method
CN114258209B (en) * 2021-11-26 2023-07-18 苏州浪潮智能科技有限公司 Solder paste fusion glue dispensing solidification welding method

Also Published As

Publication number Publication date
JP4434702B2 (en) 2010-03-17

Similar Documents

Publication Publication Date Title
JP5138277B2 (en) Wiring board and manufacturing method thereof
US9510450B2 (en) Printed wiring board and method for manufacturing the same
JP4835629B2 (en) Manufacturing method of semiconductor device
JP2007059588A (en) Method of manufacturing wiring board, and wiring board
JP2009212160A (en) Wiring board and manufacturing method therefor
JP2004200412A (en) Wiring board with solder bump, and manufacturing method thereof
KR20120046602A (en) Printed circuit board and method for manufacturing the same
JP4434702B2 (en) Wiring board manufacturing method
JP2004327743A (en) Wiring board with solder bump and its producing process
JP2010157628A (en) Wiring substrate and method of manufacturing the same
JP2009123757A (en) Wiring board and manufacturing method thereof
JP5311656B2 (en) Wiring board
JP2005086096A (en) Wiring board
JP2011009624A (en) Wiring board
JP2004140248A (en) Wiring board with bump and its manufacturing method
JP2005191124A (en) Method of manufacturing wiring board
JP3967989B2 (en) Manufacturing method of wiring board with solder bump
JP2004228151A (en) Wiring board
JP2005086097A (en) Wiring board
JP2012114381A (en) Wiring board and method for manufacturing the same
JP2009239128A (en) Method of manufacturing wiring board
JP2008251869A (en) Wiring board, and manufacturing method thereof
JP2005209847A (en) Method of manufacturing wiring board
JP2007150358A (en) Process for producing wiring board with solder bump and electronic device
JP3940655B2 (en) Wiring board with solder bump, electronic device, and method for manufacturing wiring board with solder bump

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091222

R150 Certificate of patent or registration of utility model

Ref document number: 4434702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees