JP2005150601A - テープキャリア - Google Patents

テープキャリア Download PDF

Info

Publication number
JP2005150601A
JP2005150601A JP2003389301A JP2003389301A JP2005150601A JP 2005150601 A JP2005150601 A JP 2005150601A JP 2003389301 A JP2003389301 A JP 2003389301A JP 2003389301 A JP2003389301 A JP 2003389301A JP 2005150601 A JP2005150601 A JP 2005150601A
Authority
JP
Japan
Prior art keywords
test pad
tape
test
tape substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003389301A
Other languages
English (en)
Other versions
JP4151565B2 (ja
JP2005150601A5 (ja
Inventor
Yoshihiko Tsutsui
良彦 筒井
Takahiro Kimura
貴浩 木村
Ryoichi Saito
良一 斎藤
Yasuyuki Hayashi
保幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003389301A priority Critical patent/JP4151565B2/ja
Publication of JP2005150601A publication Critical patent/JP2005150601A/ja
Publication of JP2005150601A5 publication Critical patent/JP2005150601A5/ja
Application granted granted Critical
Publication of JP4151565B2 publication Critical patent/JP4151565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 テープキャリアに配置可能なテストパッドの配置面積を増大させる。
【解決手段】 テープ基板1上に配線3a、3bおよびテストパッド4aを形成するとともに、テープ基板1の裏面にテストパッド4bを形成し、ビア3cを介してテストパッド4bを配線3bに接続する。
【選択図】 図1

Description

本発明はテープキャリアに関し、特に、テープキャリアの両面にパッド電極を配置する方法に適用して好適なものである。
従来の半導体パッケージでは、ICの電気的特性検査を行うためのテストパッドをテープキャリアの片面にのみ形成し、その面のみから電気的特性検査を行う方法がある。
一方、例えば、特許文献1には、パターン化された金属層をテープキャリアの両面に形成し、ビアホールを介して両面の金属パターンを互いに接続する方法が開示されている。
特開平5−160209号公報
しかしながら、テストパッドを片面にのみ形成する方法では、テストパッドの配置面積が限られる。このため、多ピン測定に対応できるようにするには、テストパッドの面積を小さくする必要があり、位置合わせに高い精度が要求されるという問題があった。
一方、位置合わせ精度を緩和するため、テストパッドの面積を大きくすると、配置可能なテストパッドの個数が減り、多ピン測定に対応できなくなるという問題があった。
また、特許文献1に開示された方法では、テープキャリアの表面には、インナーリード、アウターリードおよびテストパッドが配置され、テープキャリア裏面には、グランド層または電源層が配置される。このため、テストパッドはテープキャリアの片面にのみ配置され、テストパッドの配置面積を増大させることができないという問題があった。
そこで、本発明の目的は、テストパッドの配置面積を増大させることが可能なテープキャリアを提供することである。
上述した課題を解決するために、本発明の一態様に係るテープキャリアによれば、テストパッドが両面に配置されていることを特徴とする。
これにより、テストパッドを両面に配置することができ、テストパッドの配置面積を増大させることが可能となる。このため、テストパッドの面積を小さくすることなく、配置可能なテストパッドの個数を増やすことができ、位置合わせ精度を緩和しつつ、多ピン測定に対応することができる。
また、本発明の一態様に係るテープキャリアによれば、テープ基板上に形成された第1および第2配線層と、前記テープ基板上に形成され、前記第1配線層に接続された第1テストパッドと、前記テープ基板の裏面に形成された第2テストパッドと、前記テープ基板に埋め込まれ、前記第2配線層と前記第2テストパッドとを接続するビアとを備えることを特徴とする。
これにより、テープ基板の裏面に形成された第2テストパッドを、テープ基板の表面に形成された第2配線層に接続することが可能となり、インナーリードの位置を変更することなく、テストパッドを両面に配置することができる。
また、本発明の一態様に係るテープキャリアによれば、前記第1テストパッドおよび前記第2テストパッドは少なくとも一部の領域が互いに重なるように配置されていることを特徴とする。
これにより、テストパッド間の間隔を狭くすることができ、テストパッドの面積を小さくすることなく、テープ基板に配置可能なテストパッドの個数を増やすことができる。
また、本発明の一態様に係るテープキャリアによれば、前記第1テストパッドおよび前記第2テストパッドは、前記テープ基板を反転させた時の配置が一致するように配置されていることを特徴とする。
これにより、測定治具を変更することなく、第1テストパッドおよび第2テストパッドをプロービングすることが可能となり、多ピン測定に対応しつつ、電気的特性検査を効率よく行うことができる。
また、本発明の一態様に係るテープキャリアによれば、テープ基板上に形成された配線層と、前記テープ基板上に形成され、前記配線層に接続された第1テストパッドと、前記テープ基板の裏面に形成された第2テストパッドと、前記テープ基板に埋め込まれ、前記配線層と前記第2テストパッドとを接続するビアとを備えることを特徴とする。
これにより、同一の入力端子をテープ基板の両側に設けることが可能となる。このため、テープ基板の両面にテストパッドを設けた場合においても、テープ基板の片面のみから信号入力を行うことが可能となり、電気的特性検査を効率よく行うことができる。
また、本発明の一態様に係るテープキャリアによれば、前記第1テストパッドおよび前記第2テストパッドは互いに重なるように配置されていることを特徴とする。
これにより、テープ基板を反転させた時のテストパッドの配置を一致させることを可能としつつ、テストパッド間の間隔を狭くすることができ、配置可能なテストパッドの個数を増やすことができる。
また、本発明の一態様に係るテープキャリアによれば、前記第1テストパッドおよび前記第2テストパッドは、電源端子がそれぞれ左右対称に配置されていることを特徴とする。
これにより、テープ基板を反転させた時の電源端子の位置を一致させることが可能となる。このため、テープ基板の両面にテストパッドを設けた場合においても、測定治具を変更することなく、同一面側から電源電圧を供給することを可能として、電気的特性検査を効率よく行うことができる。
以下、本発明の実施形態に係るテープキャリアについて図面を参照しながら説明する。
図1は、本発明の第1実施形態に係るテープキャリアの概略構成を示す斜視図である。
図1において、テープ基板1の両側には、テープ基板1を搬送するためのスプロケットホール2が所定間隔で設けられている。なお、テープ基板1の材質としては、例えば、ポリイミド樹脂またはPET(ポリエチレンテレフタレート)樹脂などを用いることができる。
そして、テープ基板1上には配線3a、3bおよびテストパッド4aが形成されるとともに、テープ基板1の裏面にはテストパッド4bが形成されている。なお、配線3a、3bとしては、インナーリードまたはアウターリードなどを形成することができる。ここで、テープ基板1上に形成されたテストパッド4aは配線3aに接続されている。
また、テープ基板1にはビア3cが埋め込まれ、テープ基板1の裏面に形成されたテストパッド4bはビア3cを介して配線3bに接続されている。
ここで、テストパッド4a、4bを両面に配置することにより、テストパッドa、4bを片面にみに配置した場合に比べて、テストパッド4a、4bの配置面積を増大させることが可能となる。このため、テストパッド4a、4bの面積を小さくすることなく、テープ基板1に配置可能なテストパッド4a、4bの個数を増やすことができ、位置合わせ精度を緩和しつつ、多ピン測定に対応することができる。
また、テストパッド4aおよびテストパッド4bは、少なくとも一部の領域が互いに重なるように配置することができる。これにより、テストパッド4a、4b間の間隔L1、L2をそれぞれ狭くすることができ、テストパッドの面積を小さくすることなく、配置可能なテストパッドの個数を増やすことができる。
また、テストパッド4a、4bは、テープ基板1を反転させた時の配置が一致するように配置することができる。すなわち、テストパッド4a間の間隔L1とテストパッド4b間の間隔L2を等しくするとともに、テープ基板1の一端とそこに最も近いテストパッド4aとの間の距離L3およびテープ基板1の他端とそこに最も近いテストパッド4bとの間の距離L4を等しくすることができる。これにより、測定治具を変更することなく、テストパッド4a、4bをプロービングすることが可能となり、多ピン測定に対応しつつ、電気的特性検査を効率よく行うことができる。
図2は、本発明の第2実施形態に係るテープキャリアの概略構成を示す斜視図である。
図2において、テープ基板11の両側には、テープ基板11を搬送するためのスプロケットホール12が所定間隔で設けられている。そして、テープ基板11上には配線13a〜13dおよびテストパッド14a〜14dが形成されるとともに、テープ基板11の裏面にはテストパッド14a´〜14d´が形成されている。なお、配線13a〜13dとしては、インナーリードまたはアウターリードなどを形成することができる。ここで、テープ基板11上に形成されたテストパッド14a〜14dは、配線13a〜13dにそれぞれ接続されている。
また、テープ基板11にはビア13a´〜13d´が埋め込まれ、テープ基板11の裏面に形成されたテストパッド14a´〜14d´は、ビア13a´〜13d´をそれぞれ介して配線13a〜13dにそれぞれ接続されている。
ここで、テストパッド14a〜14d、14a´〜14d´を両面に配置することにより、同一の入力端子をテープ基板11の両側に設けることが可能となる。このため、テープ基板11の両面にテストパッド14a〜14d、14a´〜14d´を設けた場合においても、テープ基板11の片面のみから信号入力を行うことが可能となり、電気的特性検査を効率よく行うことができる。
また、テストパッド14a〜14dおよびテストパッド14a´〜14d´は互いに重なるように配置することができる。これにより、テープ基板11を反転させた時のテストパッド14a〜14dとテストパッド14a´〜14d´の配置を一致させることを可能としつつ、テストパッド14a〜14d、14a´〜14d´間の間隔をそれぞれ狭くすることができ、配置可能なテストパッド14a〜14d、14a´〜14dの個数を増やすことができる。
また、テストパッド14a〜14d、14a´〜14dは、中心線Cを基準として電源端子がそれぞれ左右対称になるように配置することができる。すなわち、例えば、テストパッド14a、14a´およびテストパッド14d、14d´をVEE端子とし、テストパッド14b、14b´およびテストパッド14c、14c´をVCC端子とすると、テストパッド14b、14b´と中心線Cとの間の距離L11およびテストパッド14c、14c´と中心線Cとの間の距離L12を等しくするとともに、テストパッド14a、14a´と中心線Cとの間の距離L13およびテストパッド14d、14d´と中心線Cとの間の距離L14を等しくすることができる。
これにより、テープ基板11を反転させた時の電源端子の位置を一致させることが可能となる。このため、テープ基板11の両面にテストパッド14a〜14d、14a´〜14dを設けた場合においても、測定治具を変更することなく、電源電圧の供給および特性検査を同一面側から行うことが可能となり、電気的特性検査を効率よく行うことができる。
本発明の第1実施形態に係るテープキャリアの概略構成を示す斜視図である。 本発明の第2実施形態に係るテープキャリアの概略構成を示す斜視図である。
符号の説明
1、11 テープ基板、2、12 スプロケットホール、3a、3b、13a〜13d 配線、3c、13a´〜13d´ ビア、4a、4b、14a〜14d、14a´〜14d´ テストパッド

Claims (7)

  1. テストパッドが両面に配置されていることを特徴とするテープキャリア。
  2. テープ基板上に形成された第1および第2配線層と、
    前記テープ基板上に形成され、前記第1配線層に接続された第1テストパッドと、
    前記テープ基板の裏面に形成された第2テストパッドと、
    前記テープ基板に埋め込まれ、前記第2配線層と前記第2テストパッドとを接続するビアとを備えることを特徴とするテープキャリア。
  3. 前記第1テストパッドおよび前記第2テストパッドは少なくとも一部の領域が互いに重なるように配置されていることを特徴とする請求項2記載のテープキャリア。
  4. 前記第1テストパッドおよび前記第2テストパッドは、前記テープ基板を反転させた時の配置が一致するように配置されていることを特徴とする請求項2または3記載のテープキャリア。
  5. テープ基板上に形成された配線層と、
    前記テープ基板上に形成され、前記配線層に接続された第1テストパッドと、
    前記テープ基板の裏面に形成された第2テストパッドと、
    前記テープ基板に埋め込まれ、前記配線層と前記第2テストパッドとを接続するビアとを備えることを特徴とするテープキャリア。
  6. 前記第1テストパッドおよび前記第2テストパッドは互いに重なるように配置されていることを特徴とする請求項5記載のテープキャリア。
  7. 前記第1テストパッドおよび前記第2テストパッドは、電源端子がそれぞれ左右対称に配置されていることを特徴とする請求項5または6記載のテープキャリア。
JP2003389301A 2003-11-19 2003-11-19 テープキャリア Expired - Fee Related JP4151565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003389301A JP4151565B2 (ja) 2003-11-19 2003-11-19 テープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003389301A JP4151565B2 (ja) 2003-11-19 2003-11-19 テープキャリア

Publications (3)

Publication Number Publication Date
JP2005150601A true JP2005150601A (ja) 2005-06-09
JP2005150601A5 JP2005150601A5 (ja) 2006-12-14
JP4151565B2 JP4151565B2 (ja) 2008-09-17

Family

ID=34696089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389301A Expired - Fee Related JP4151565B2 (ja) 2003-11-19 2003-11-19 テープキャリア

Country Status (1)

Country Link
JP (1) JP4151565B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699974B2 (en) 2017-10-23 2020-06-30 Samsung Electronics Co., Ltd. Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699974B2 (en) 2017-10-23 2020-06-30 Samsung Electronics Co., Ltd. Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device
US10903127B2 (en) 2017-10-23 2021-01-26 Samsung Electronics Co., Ltd. Film for a package substrate

Also Published As

Publication number Publication date
JP4151565B2 (ja) 2008-09-17

Similar Documents

Publication Publication Date Title
JP3647307B2 (ja) プリント配線基板および電子機器
JP2007103430A (ja) 配線基板
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
JP2003273273A (ja) 半導体装置
US20220148962A1 (en) Connection of several circuits of an electronic chip
JP2007048853A (ja) 半導体装置
JP4539916B2 (ja) 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
US8315064B2 (en) Apparatus for detecting pattern alignment error
JP4151565B2 (ja) テープキャリア
JP2010153831A (ja) 配線基板、半導体装置、及び半導体素子
US6862192B2 (en) Wiring layout of auxiliary wiring package and printed circuit wiring board
JP3102389B2 (ja) 半導体装置
US20060237226A1 (en) Multilayer printed wiring board
JP2007067008A (ja) 半導体検査のプローブ方法
JP2006173492A (ja) 半導体装置
JP4880942B2 (ja) 半導体集積チップ、及び半導体集積装置
JP2003289087A (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2009239259A (ja) 半導体装置
JP2007128990A (ja) 半導体装置とその製造方法
JPH0750476A (ja) 多層印刷配線板
JP2006053039A (ja) コンタクトユニットおよび検査システム
JP2009300234A (ja) プローブカード
JP2000077820A (ja) 実装基板
JP2005057173A (ja) 集積回路素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

RD04 Notification of resignation of power of attorney

Effective date: 20070403

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A131 Notification of reasons for refusal

Effective date: 20080318

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080623

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110711

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120711

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20130711

LAPS Cancellation because of no payment of annual fees