JP2005148315A - 光変調素子 - Google Patents
光変調素子 Download PDFInfo
- Publication number
- JP2005148315A JP2005148315A JP2003384197A JP2003384197A JP2005148315A JP 2005148315 A JP2005148315 A JP 2005148315A JP 2003384197 A JP2003384197 A JP 2003384197A JP 2003384197 A JP2003384197 A JP 2003384197A JP 2005148315 A JP2005148315 A JP 2005148315A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- circuit
- delay circuits
- input
- optical delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】 半導体材料を用いてＣＳ‐ＲＺ符号を生成することができる光変調素子を提供する。
【解決手段】 光分岐回路２０３と光合流回路２０６との間に光遅延回路２０４、２０５を設け、遅延回路２０４、２０５の長さは、光分岐回路２０３に入射してから光遅延回路２０４、２０５をそれぞれ経て光合流回路２０６を出射するまでの光路長差が、伝搬経路により、光分岐回路２０３に入力された光パルス列の繰り返し周期）×（光分岐回路２０３の力ポート数の逆数）±（１／２波長）となるように設定する。
【選択図】 図１
【解決手段】 光分岐回路２０３と光合流回路２０６との間に光遅延回路２０４、２０５を設け、遅延回路２０４、２０５の長さは、光分岐回路２０３に入射してから光遅延回路２０４、２０５をそれぞれ経て光合流回路２０６を出射するまでの光路長差が、伝搬経路により、光分岐回路２０３に入力された光パルス列の繰り返し周期）×（光分岐回路２０３の力ポート数の逆数）±（１／２波長）となるように設定する。
【選択図】 図１
Description
本発明は光変調素子に関し、特に、波長多重光ネットワークにおいて用いられる帯域圧縮変調符号用のレーザ光源に適用して好適なものである。
通信用の変調符号としては主にＮＲＺ符号が用いられてきたが、近年、波長多重通信（ＷＤＭ）システムの発展に伴い、周波数利用効率の向上と、ファイバの波長分散による波形歪の抑圧の意味から、光変調スペクトルの狭い帯域圧縮型の変調符号が求められるようになった。代表的な帯域圧縮型の変調符号としては、ＣＳ‐ＲＺ（Ｃａｒｒｉｅｒ Ｓｕｐｐｒｅｓｓｅｄ ＲＺ）符号がある。ＣＳ‐ＲＺ符号を用いた送信器の構成としては、例えば、非特許文献１に開示されているように、マッハツェンダー（ＭＺ）変調器を２段接続した光変調素子が知られている。
図９は従来の光変調素子の概略構成を示す平面図である。
図９において、光変調素子にはＣＷ光源１０１が設けられ、ＣＷ光源１０１の後段には、２段構成のＭＺ変調器１０２、１０３が設けられている。
ここで、ＭＺ変調器１０２は、透過率ゼロにバイアスされ、半波長電圧Ｖπの２倍の振幅で、伝送速度の半分の周波数（Ｂ／２）の正弦波にて変調される。この結果、ＭＺ変調器１０２の位相変調特性と周波数逓倍特性により、パルスの繰り返し周波数がＢ、パルス毎に位相が０、π、０、π、・・・と変化するＣＳ‐ＲＺパルス列を発生させることができる。そして、後段のＭＺ変調器１０３は、伝送速度ＢのＮＲＺデータで変調され、その結果、ＭＺ変調器１０２から出力されるＣＳ‐ＲＺパルスが符号化されて、ＣＳ‐ＲＺ符号を発生させることができる。
図９において、光変調素子にはＣＷ光源１０１が設けられ、ＣＷ光源１０１の後段には、２段構成のＭＺ変調器１０２、１０３が設けられている。
ここで、ＭＺ変調器１０２は、透過率ゼロにバイアスされ、半波長電圧Ｖπの２倍の振幅で、伝送速度の半分の周波数（Ｂ／２）の正弦波にて変調される。この結果、ＭＺ変調器１０２の位相変調特性と周波数逓倍特性により、パルスの繰り返し周波数がＢ、パルス毎に位相が０、π、０、π、・・・と変化するＣＳ‐ＲＺパルス列を発生させることができる。そして、後段のＭＺ変調器１０３は、伝送速度ＢのＮＲＺデータで変調され、その結果、ＭＺ変調器１０２から出力されるＣＳ‐ＲＺパルスが符号化されて、ＣＳ‐ＲＺ符号を発生させることができる。
ここで、ＭＺ変調器１０２、１０３は、通常ＬｉＮｂＯ3（ニオブ酸リチウム）等の誘電体を用いて作製することができ、ＭＺ変調器１０２、１０３は位相変調器をベースとすることができる。このため、位相変化を起こさせる際に吸収による強度変化を抑制することができ、高性能な位相変調器を作製することができる
技術情報協会、「次世代超高速光通信技術」ＩＳＢＮ４‐８６１０４‐００８‐６ Ｃ３０５８、２００３年、７０ページ
技術情報協会、「次世代超高速光通信技術」ＩＳＢＮ４‐８６１０４‐００８‐６ Ｃ３０５８、２００３年、７０ページ
しかしながら、ＣＳ‐ＲＺ符号を用いた送信器を構成するために、ＭＺ変調器１０２、１０３を用いると、ＬｉＮｂＯ3等の誘電体材料で構成する必要がある。このため、半導体で構成されるレーザ等と集積化することが難しくなり、送信器の小型化、低コスト化を妨げる要因となっていた。
また、ＣＳ‐ＲＺ符号を用いた送信器を構成するために、ＬｉＮｂＯ3等の強度もしくは位相変調器を用いた場合には、半導体で構成される電界吸収（ＥＡ）型強度変調器に比べ、駆動電圧が２倍必要となるという問題もあった。
さらに、半波長電圧Ｖπの２倍の振幅で変調した場合には、ＥＡ型強度変調器を用いた場合に比べ、４倍の駆動電圧が必要となるという問題があった。
そこで、本発明の目的は、半導体材料を用いてＣＳ‐ＲＺ符号を生成することができる光変調素子を提供することである。
また、ＣＳ‐ＲＺ符号を用いた送信器を構成するために、ＬｉＮｂＯ3等の強度もしくは位相変調器を用いた場合には、半導体で構成される電界吸収（ＥＡ）型強度変調器に比べ、駆動電圧が２倍必要となるという問題もあった。
さらに、半波長電圧Ｖπの２倍の振幅で変調した場合には、ＥＡ型強度変調器を用いた場合に比べ、４倍の駆動電圧が必要となるという問題があった。
そこで、本発明の目的は、半導体材料を用いてＣＳ‐ＲＺ符号を生成することができる光変調素子を提供することである。
上述した課題を解決するために、請求項１記載の光変調素子によれば、繰り返し周期Ｂの入力光パルスをＮ本の出力ポートに分岐する光分岐回路と、前記光分岐回路にて分岐された光パルスを合流させる光合流回路と、前記光合流回路にて合流された光パルスが繰り返し周期（Ｂ／Ｎ（Ｎは２以上の整数））で配列されるように、前記光分岐回路にて分岐された光パルスを遅延させる光遅延回路と、前記光合流回路の出力ポートに接続された強度変調器とを備え、前記光遅延回路の遅延量差が前記入力光パルスの繰り返し周期Ｂの１／Ｎ倍プラスもしくはマイナス１／２波長となるように、前記光分岐回路に入射してから前記光合流回路を出射するまでの光路長が設定されていることを特徴とする。
これにより、光パルス列が光分岐回路および光合流回路を通過する際に、０とπとの間で位相を交互に変化させることが可能となるとともに、入力光パルスの繰り返し周波数をＮ倍にすることができる。このため、マッハツェンダー変調器を用いることなく、ＣＳ‐ＲＺ符号を生成することができ、小型化および低コスト化を可能としつつ、光変調スペクトルの狭帯域化を図ることが可能となるとともに、低駆動電圧を可能として、低消費電力化を図ることができる。
また、請求項２記載の光変調素子によれば、繰り返し周期Ｂの入力光パルスをＮ本の出力ポートに分岐する光分岐回路と、前記光分岐回路のＮ本の出力ポートにそれぞれに接続された強度変調器と、前記強度変調器にてそれぞれ変調された光パルスを合流させる光合流回路と、前記光合流回路にて合流された光パルスが繰り返し周期（Ｂ／Ｎ（Ｎは２以上の整数））で配列されるように、前記光分岐回路にて分岐された光パルスを遅延させる光遅延回路とを備え、前記光遅延回路の遅延量差が前記入力光パルスの繰り返し周期Ｂの１／Ｎ倍プラスもしくはマイナス１／２波長となるように、前記光分岐回路に入射してから前記光合流回路を出射するまでの光路長が設定されていることを特徴とする。
これにより、光パルス列が光分岐回路および光合流回路を通過する際に、０とπとの間で位相を交互に変化させることを可能としつつ、入力光パルスの繰り返し周波数をＮ倍にすることが可能となるとともに、光分岐回路にて分岐された光パルスを合流させる前に光パルスを変調することができる。このため、マッハツェンダー変調器を用いることなく、ＣＳ‐ＲＺ符号を生成することが可能となるとともに、強度変調器の周波数帯域を１／Ｎに低減することが可能となる。この結果、小型化および低コスト化を可能としつつ、光変調スペクトルの狭帯域化を図ることが可能となるとともに、低駆動電圧を可能として、低消費電力化を図ることができる。
また、請求項３記載の光変調素子によれば、前記光遅延回路は、半導体基板と、前記半導体基板上に形成された導波路コアと、前記導波路コア上に積層された上部クラッドとを備えることを特徴とする。
これにより、半導体材料を用いることで光遅延回路を構成することが可能となり、レーザ光源などとのモノリシック集積化を図ることが可能となるとともに、電界吸収型強度変調器を一体化することが可能となる。このため、小型化および低コスト化を図ることが可能となるとともに、マッハツェンダー変調器を用いた場合に比べて駆動電圧を１／２以下とすることが可能となり、低消費電力化を図ることができる。
また、請求項４記載の光変調素子によれば、前記光遅延回路に設けられた光導波路の屈折率を制御する屈折率制御部をさらに備えることを特徴とする。
これにより、光遅延回路における光パルスの伝播時間差を調整することが可能となり、光遅延回路の作製精度を緩和することを可能として、光変調素子の低コスト化を図ることができる。
これにより、半導体材料を用いることで光遅延回路を構成することが可能となり、レーザ光源などとのモノリシック集積化を図ることが可能となるとともに、電界吸収型強度変調器を一体化することが可能となる。このため、小型化および低コスト化を図ることが可能となるとともに、マッハツェンダー変調器を用いた場合に比べて駆動電圧を１／２以下とすることが可能となり、低消費電力化を図ることができる。
また、請求項４記載の光変調素子によれば、前記光遅延回路に設けられた光導波路の屈折率を制御する屈折率制御部をさらに備えることを特徴とする。
これにより、光遅延回路における光パルスの伝播時間差を調整することが可能となり、光遅延回路の作製精度を緩和することを可能として、光変調素子の低コスト化を図ることができる。
以上説明したように、本発明によれば、半導体材料を用いてＣＳ‐ＲＺ符号を生成することができ、作製が容易で、小型、低コスト、低駆動電圧の光変調素子ならびにそれを用いた送信装置を提供することが可能となる。
以下、本発明の実施形態に係る光変調素子について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る光変調素子の概略構成を示す平面図である。
図１において、半導体基板２０１には、入力導波路２０２、光分岐回路２０３、光遅延回路２０４、２０５、光合流回路２０６、出力導波路２０７、２０９および強度変調器２０８が形成されている。
なお、光分岐回路２０３には、例えば、２本の入力ポートＰ２０、Ｐ２１および２本の出力ポートＰ２２、Ｐ２３が設けられ、光分岐回路２０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路２０４、２０５としては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路２０６には、例えば、２本の入力ポートＰ２４、Ｐ２５および２本の出力ポートＰ２６、Ｐ２７が設けられ、光合流回路２０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器２０８としては、例えば、電界吸収型強度変調器を用いることができる。
図１は、本発明の第１実施形態に係る光変調素子の概略構成を示す平面図である。
図１において、半導体基板２０１には、入力導波路２０２、光分岐回路２０３、光遅延回路２０４、２０５、光合流回路２０６、出力導波路２０７、２０９および強度変調器２０８が形成されている。
なお、光分岐回路２０３には、例えば、２本の入力ポートＰ２０、Ｐ２１および２本の出力ポートＰ２２、Ｐ２３が設けられ、光分岐回路２０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路２０４、２０５としては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路２０６には、例えば、２本の入力ポートＰ２４、Ｐ２５および２本の出力ポートＰ２６、Ｐ２７が設けられ、光合流回路２０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器２０８としては、例えば、電界吸収型強度変調器を用いることができる。
ここで、入力導波路２０２は、光分岐回路２０３の入力ポートＰ２１に接続され、光分岐回路２０３の出力ポートＰ２２は、光遅延回路２０４を介して光合流回路２０６の入力ポートＰ２４に接続され、光分岐回路２０３の出力ポートＰ２３は、光遅延回路２０５を介して光合流回路２０６の入力ポートＰ２５に接続され、光合流回路２０６の出力ポートＰ２７は、出力導波路２０７を介して強度変調器２０８の入力に接続され、強度変調器２０８の出力は出力導波路２０９に接続されている。
また、光遅延回路２０４、２０５の長さは、光分岐回路２０３に入射してから光遅延回路２０４、２０５をそれぞれ経て光合流回路２０６を出射するまでの遅延量差が、伝搬経路により、以下の値になるように設定することができる。
（光分岐回路２０３に入力された光パルス列の繰り返し周期）
×（光分岐回路２０３の力ポート数の逆数）±（１／２波長） ・・・（１）
ここで、光分岐回路２０３と光合流回路２０６との間に光遅延回路２０４、２０５を設け、光遅延回路２０４、２０５の遅延量差が（１）式を満たすように設定することにより、光パルス列が光分岐回路２０３および光合流回路２０６を通過する際に、０とπとの間で位相を交互に変化させることが可能となるとともに、入力光パルスの繰り返し周波数を２倍にすることができる。このため、マッハツェンダー変調器を用いることなく、ＣＳ‐ＲＺ符号を生成することができ、小型化および低コスト化を可能としつつ、光変調スペクトルの狭帯域化を図ることが可能となるとともに、低駆動電圧を可能として、低消費電力化を図ることができる。
（光分岐回路２０３に入力された光パルス列の繰り返し周期）
×（光分岐回路２０３の力ポート数の逆数）±（１／２波長） ・・・（１）
ここで、光分岐回路２０３と光合流回路２０６との間に光遅延回路２０４、２０５を設け、光遅延回路２０４、２０５の遅延量差が（１）式を満たすように設定することにより、光パルス列が光分岐回路２０３および光合流回路２０６を通過する際に、０とπとの間で位相を交互に変化させることが可能となるとともに、入力光パルスの繰り返し周波数を２倍にすることができる。このため、マッハツェンダー変調器を用いることなく、ＣＳ‐ＲＺ符号を生成することができ、小型化および低コスト化を可能としつつ、光変調スペクトルの狭帯域化を図ることが可能となるとともに、低駆動電圧を可能として、低消費電力化を図ることができる。
図２は、図１の入出力導波路の概略構成を示す断面図である。
図２において、半導体基板２０１上に、導波路コア３０２が形成され、導波路コア３０２上には、上部クラッド３０３が積層されている。なお、半導体基板２０１としてはＩｎＰ、導波路コア３０２としてはＩｎＧａＡｓＰ、上部クラッド３０３としてはＩｎＰを用いることができる。また、横方向の光閉じ込めを半導体と空気の屈折率差により実現するハイメサ構造とすることにより、小さな曲率半径で導波路を曲げることが可能となり、光回路の小型化を図ることができる。
図２において、半導体基板２０１上に、導波路コア３０２が形成され、導波路コア３０２上には、上部クラッド３０３が積層されている。なお、半導体基板２０１としてはＩｎＰ、導波路コア３０２としてはＩｎＧａＡｓＰ、上部クラッド３０３としてはＩｎＰを用いることができる。また、横方向の光閉じ込めを半導体と空気の屈折率差により実現するハイメサ構造とすることにより、小さな曲率半径で導波路を曲げることが可能となり、光回路の小型化を図ることができる。
図３は、図１の光変調素子のＣＳ‐ＲＺ符号の生成方法を示す図である。
図３（ａ）において、例えば、繰り返し周波数２０ＧＨｚの光パルス列Ｓ１が、図１の入力導波路２０２に入射したものとする。この場合、光遅延回路２０４、２０５の伝播時間差は、２５ｐｓとなるように設定することができる。
そして、光分岐回路２０３に入力された光パルス列Ｓ１は、光分岐回路２０３にて２分岐され、図３（ｂ）の光パルス列Ｓ２が光遅延回路２０４に入力されるとともに、図３（ｃ）の光パルス列Ｓ３が光遅延回路２０５に入力される。そして、光遅延回路２０５に入力された光パルス列Ｓ３は光遅延回路２０５を伝搬し、図３（ｅ）の光パルス列Ｓ５が光合流回路２０６に入力される。
図３（ａ）において、例えば、繰り返し周波数２０ＧＨｚの光パルス列Ｓ１が、図１の入力導波路２０２に入射したものとする。この場合、光遅延回路２０４、２０５の伝播時間差は、２５ｐｓとなるように設定することができる。
そして、光分岐回路２０３に入力された光パルス列Ｓ１は、光分岐回路２０３にて２分岐され、図３（ｂ）の光パルス列Ｓ２が光遅延回路２０４に入力されるとともに、図３（ｃ）の光パルス列Ｓ３が光遅延回路２０５に入力される。そして、光遅延回路２０５に入力された光パルス列Ｓ３は光遅延回路２０５を伝搬し、図３（ｅ）の光パルス列Ｓ５が光合流回路２０６に入力される。
一方、光遅延回路２０４に入力された光パルス列Ｓ２は光遅延回路２０４を伝搬し、光遅延回路２０５に入力された光パルス列Ｓ３に対して２５ｐｓだけ遅延させられた後、図３（ｄ）の光パルス列Ｓ４が光合流回路２０６に入力される。そして、光合流回路２０６に入力された光パルス列Ｓ４、Ｓ５は、光合流回路２０６にて合波されることにより、０とπとの間で位相が交番させられた繰り返し周波数４０ＧＨｚの光パルス列Ｓ６が生成され、出力導波路２０７を介して出力される。
すなわち、光パルス列Ｓ１は、光分岐回路２０３の左下の入力ポートＰ２１から入力される。ここで、光分岐回路２０３として２×２カプラを用いた場合、左上の入力ポートＰ２０から右上の出力ポートＰ２２へ、あるいは左下の入力ポートＰ２１から右下の出力ポートＰ２３へ出力される（バー状態）場合と、左上の入力ポートＰ２０から右下の出力ポートＰ２３へ、あるいは左下の入力ポートＰ２１から右上の出力ポートＰ２２へ出力される（クロス状態）場合とでは、光の位相は互いにπ／２だけ異なっている。
つまり、光パルス列Ｓ１が光分岐回路２０３の左下の入力ポートＰ２１から入力された場合、光分岐回路２０３の右上の出力ポートＰ２２を介して遅延回路２０４に導かれる光パルス列Ｓ３と、光分岐回路２０３の右下の出力ポートＰ２３を介して遅延回路２０５に導かれる光パルス列Ｓ２は、位相が互いにπ／２だけ異なっている。
ここで、光遅延回路２０４の伝搬距離をＬ１、光遅延回路２０５の伝搬距離をＬ２、真空中の光速をｃ、導波路の実効的な屈折率をｎとすると、光遅延回路２０４を経由した光パルス列Ｓ４は、ｎ・Ｌ１／ｃだけ遅延して光合流回路２０６の左上の入力ポートＰ２４から入射する。一方、光遅延回路２０５を経由した光パルス列Ｓ５は、ｎ・Ｌ２／ｃだけ遅延して光合流回路２０６の左下の入力ポートＰ２５から入射する。
ここで、光遅延回路２０４の伝搬距離をＬ１、光遅延回路２０５の伝搬距離をＬ２、真空中の光速をｃ、導波路の実効的な屈折率をｎとすると、光遅延回路２０４を経由した光パルス列Ｓ４は、ｎ・Ｌ１／ｃだけ遅延して光合流回路２０６の左上の入力ポートＰ２４から入射する。一方、光遅延回路２０５を経由した光パルス列Ｓ５は、ｎ・Ｌ２／ｃだけ遅延して光合流回路２０６の左下の入力ポートＰ２５から入射する。
そして、光遅延回路２０４、２０５をそれぞれ経由して光合流回路２０６に入射した光パルス列Ｓ４、Ｓ５は、光合流回路２０６にて合波され、光パルス列Ｓ６が生成される。この場合、光パルス列Ｓ４が、光合流回路２０６の左上の入力ポートＰ２４から入射すると、光合流回路２０６の右下の出力ポートＰ２７から出力される際には、光合流回路２０６をクロス状態で透過し、光合流回路２０６の右下の出力ポートＰ２７から出力される際には、光合流回路２０６をバー状態で透過する。
ここで、光合流回路２０６として２×２カプラを用いた場合、左上の入力ポートＰ２４から右上の出力ポートＰ２６へ、あるいは左下の入力ポートＰ２５から右下の出力ポートＰ２７へ出力される（バー状態）場合と、左上の入力ポートＰ２４から右下の出力ポートＰ２７へ、あるいは左下の入力ポートＰ２５から右上の出力ポートＰ２６へ出力される（クロス状態）場合とでは、光の位相は互いにπ／２だけ異なっている。
つまり、光パルス列Ｓ４が光合流回路２０６の左上の入力ポートＰ２４から入力され、光合流回路２０６の右下の出力ポートＰ２７から出力される場合と、光パルス列Ｓ５が光合流回路２０６の左下の入力ポートＰ２５から入力され、光合流回路２０６の右下の出力ポートＰ２７から出力される場合とでは、位相が互いにπ／２だけ異なっている。
その結果、光合流回路２０６の出力ポートＰ２７を介して光導波路２０７に入射した光は、光遅延回路２０４を経由した場合では、クロス状態２回プラス伝搬距離Ｌ１、つまり位相シフトπ／２＋π／２＝πプラス伝搬距離Ｌ１だけ遅延する。また、光遅延回路２０５を経由した場合では、バー状態２回なので、伝搬距離Ｌ２だけ遅延する。
その結果、光合流回路２０６の出力ポートＰ２７を介して光導波路２０７に入射した光は、光遅延回路２０４を経由した場合では、クロス状態２回プラス伝搬距離Ｌ１、つまり位相シフトπ／２＋π／２＝πプラス伝搬距離Ｌ１だけ遅延する。また、光遅延回路２０５を経由した場合では、バー状態２回なので、伝搬距離Ｌ２だけ遅延する。
そして、光遅延回路２０４、２０５の遅延距離の差（Ｌ１−Ｌ２）が、光パルス列Ｓ１の繰り返し周波数の２０ＧＨｚに対応する周期である５０ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になるように、光遅延回路２０４、２０５の伝搬距離Ｌ１、Ｌ２をそれぞれ設定することができる。
つまり、図１の例では、光分岐回路２０３のポート数＝２なので、
５０ｐｓ×ｃ／ｎ／２十（１／２波長相当の距離）＝Ｌ１−Ｌ２十（π相当の距離）
となる。そして、位相シフトπは、距離にして１／２波長（λ／２／ｎ）であることを考慮すると、遅延距離の差（Ｌ１−Ｌ２）が、
Ｌ１−Ｌ２＝５０ｐｓ×ｃ／ｎ／２
となるように、光遅延回路２０４、２０５の導波路長を設定することができる。ただし、ｃは真空中での光速、ｎは導波路の実効的な屈折率である。
つまり、図１の例では、光分岐回路２０３のポート数＝２なので、
５０ｐｓ×ｃ／ｎ／２十（１／２波長相当の距離）＝Ｌ１−Ｌ２十（π相当の距離）
となる。そして、位相シフトπは、距離にして１／２波長（λ／２／ｎ）であることを考慮すると、遅延距離の差（Ｌ１−Ｌ２）が、
Ｌ１−Ｌ２＝５０ｐｓ×ｃ／ｎ／２
となるように、光遅延回路２０４、２０５の導波路長を設定することができる。ただし、ｃは真空中での光速、ｎは導波路の実効的な屈折率である。
これにより、光導波路２０７を伝搬する光パルス列Ｓ６は、２０ＧＨｚの繰り返しの光遅延回路２０４を経由した光パルス列Ｓ４と、光遅延回路２０５を経由して２５ｐｓプラス位相差πの遅延時間差を持った光パルス列Ｓ５とが時間多重されたようになり、４０ＧＨｚの繰り返し周期を得ることができる。
さらに、光パルス列Ｓ６の位相差まで考慮すると、パルス毎に位相が０、π、０、π、・・・と変化することになり、図９の強度変調器１０２の出力と同等なＣＳ‐ＲＺパルス列を発生させることができる。
さらに、光パルス列Ｓ６の位相差まで考慮すると、パルス毎に位相が０、π、０、π、・・・と変化することになり、図９の強度変調器１０２の出力と同等なＣＳ‐ＲＺパルス列を発生させることができる。
そして、光合流回路２０６からＣＳ‐ＲＺパルス列が出力されると、光導波路２０７を介してＣＳ‐ＲＺパルス列が強度変調器２０８に入力される。そして、強度変調器２０８にて、ＣＳ‐ＲＺパルス列を４０Ｇｂ／ｓのＮＲＺデータで変調することにより、ＣＳ‐ＲＺパルスが符号化されたＣＳ‐ＲＺ符号を発生させることができる。
また、強度変調器２０８として、ＥＡ型変調器を用いることにより駆動電圧は２Ｖとすることができ、ＬｉＮｂＯ3を用いたマッハツェンダー変調器に比べ、駆動電圧を１／２以下とすることができる。
また、強度変調器２０８として、ＥＡ型変調器を用いることにより駆動電圧は２Ｖとすることができ、ＬｉＮｂＯ3を用いたマッハツェンダー変調器に比べ、駆動電圧を１／２以下とすることができる。
また、光導波路を用いて光遅延回路２０４、２０５を構成することにより、光遅延回路２０４、２０５の長さをフォトマスクにより厳密に制御することが可能となり、歩留まり良く低コストで高性能な光変調素子を容易に作製することができる。
なお、上述した実施形態では、光遅延導波路の遅延距離の差が光パルス列の繰り返し周波数の２０ＧＨｚに対応する周期である５０ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になる場合について説明してきたが、ポート数もしくは遅延導波路数の逆数倍マイナス１／２波長になる場合についても全く同様な効果が期待できる。
なお、上述した実施形態では、光遅延導波路の遅延距離の差が光パルス列の繰り返し周波数の２０ＧＨｚに対応する周期である５０ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になる場合について説明してきたが、ポート数もしくは遅延導波路数の逆数倍マイナス１／２波長になる場合についても全く同様な効果が期待できる。
また、上述した実施形態では、ＩｎＰ基板を用いた場合について説明してきたが、半導体基板２０１の材料はＩｎＰに限定されるものではなく、ＧａＡｓ系、ＩｎＰ系その他の結晶であっても同様の効果を期待できる。また、半導体に限らずガラス等のアモルファス材料や有機物であってもよい。
また、強度変調器２０８に関しても、ＥＡ型変調器に限定されるものではなく、吸収型、干渉型を問わず、また材料系を問わず任意の強度変調器を配置することにより同様の効果が期待できる。
また、強度変調器２０８に関しても、ＥＡ型変調器に限定されるものではなく、吸収型、干渉型を問わず、また材料系を問わず任意の強度変調器を配置することにより同様の効果が期待できる。
また、光分岐回路２０３および光合流回路２０６については、方向性結合器型２×２カプラ、多モード干渉型導波路型２×２カプラ、Ｙ分岐を問わず同様な動作が実現できる。ただし、Ｙ分岐を用いた場合には、２本の導波路に分岐される光が同位相となるため、光遅延回路の導波路長差を２×２カプラを用いた場合に比べて、半波長分異なるように設定する必要がある。このように、光分岐回路、光合流回路における光の位相変化を考慮した上で位相変化分プラス導波路長差が、入力光パルスの繰り返し周期の出力ポート数の逆数倍プラスもしくはマイナス１／２波長となるように設定することが肝要である。
図４は、本発明の第２実施形態に係る光変調素子の概略構成を示す平面図である。
図４において、半導体基板４０１には、入力導波路４０２、光分岐回路４０３、光遅延回路４０４、４０５、光合流回路４０６、出力導波路４０７、４０９、強度変調器４０８およびヒータ４１０が形成されている。
なお、光分岐回路４０３には、例えば、２本の入力ポートＰ４０、Ｐ４１および２本の出力ポートＰ４２、Ｐ４３が設けられ、光分岐回路４０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路４０４、４０５としては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路４０６には、例えば、２本の入力ポートＰ４４、Ｐ４５および２本の出力ポートＰ４６、Ｐ４７が設けられ、光合流回路４０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器４０８としては、例えば、電界吸収型強度変調器を用いることができる。
図４において、半導体基板４０１には、入力導波路４０２、光分岐回路４０３、光遅延回路４０４、４０５、光合流回路４０６、出力導波路４０７、４０９、強度変調器４０８およびヒータ４１０が形成されている。
なお、光分岐回路４０３には、例えば、２本の入力ポートＰ４０、Ｐ４１および２本の出力ポートＰ４２、Ｐ４３が設けられ、光分岐回路４０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路４０４、４０５としては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路４０６には、例えば、２本の入力ポートＰ４４、Ｐ４５および２本の出力ポートＰ４６、Ｐ４７が設けられ、光合流回路４０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器４０８としては、例えば、電界吸収型強度変調器を用いることができる。
ここで、入力導波路４０２は、光分岐回路４０３の入力ポートＰ４１に接続され、光分岐回路４０３の出力ポートＰ４２は、光遅延回路４０４を介して光合流回路４０６の入力ポートＰ４４に接続され、光分岐回路４０３の出力ポートＰ４３は、光遅延回路４０５を介して光合流回路４０６の入力ポートＰ４５に接続され、光合流回路４０６の出力ポートＰ４７は、出力導波路４０７を介して強度変調器４０８の入力に接続され、強度変調器４０８の出力は出力導波路４０９に接続されている。また、ヒータ４１０は光遅延回路４０４上に配置されている。
また、光遅延回路４０４、４０５の長さは、光分岐回路４０３に入射してから光遅延回路４０４、４０５をそれぞれ経て光合流回路４０６を出射するまでの遅延量差が、伝搬経路により、以下の値になるように設定することができる。
（光分岐回路４０３に入力された光パルス列の繰り返し周期）
×（光分岐回路４０３の力ポート数の逆数）±（１／２波長）
なお、本実施形態の動作原理は、光遅延回路４０４、４０５の導波路長差を調整するためのヒータ４１０が光遅延導波路４０４上に設けられていることを除けば、図１に示した実施形態と同様である。
（光分岐回路４０３に入力された光パルス列の繰り返し周期）
×（光分岐回路４０３の力ポート数の逆数）±（１／２波長）
なお、本実施形態の動作原理は、光遅延回路４０４、４０５の導波路長差を調整するためのヒータ４１０が光遅延導波路４０４上に設けられていることを除けば、図１に示した実施形態と同様である。
すなわち、本実施形態では、ヒータ４１０に電流を印加した際に生じる発熱により光遅延回路４０４の屈折率を変化させ、光遅延回路４０４の実効的な導波路長を変化させることにより、光遅延回路４０４、４０５の伝搬時間差を所望の値に調整することができる。このため、図１の実施形態に比べ、素子作製時の精度の要求を緩和することができる。
なお、本実施形態では、光遅延回路４０４、４０５の導波路長差を調整するためにヒータ４１０を用いる方法について説明したが、導波路の屈折率を変化させることができれば、ヒータに限定されるものではない。例えば、電圧印加による屈折率変化を起こすような位相変調器でも同様な効果が期待できる。また、導波路に電流注入した場合も、キャリアの効果により導波路を構成する煤質の屈折率を変化させることができ、電流注入機構を備えることによっても、同様な効果が期待できる。また、ヒータ４１０は光遅延回路４０５上に形成しても同様な効果が期待できる。
なお、本実施形態では、光遅延回路４０４、４０５の導波路長差を調整するためにヒータ４１０を用いる方法について説明したが、導波路の屈折率を変化させることができれば、ヒータに限定されるものではない。例えば、電圧印加による屈折率変化を起こすような位相変調器でも同様な効果が期待できる。また、導波路に電流注入した場合も、キャリアの効果により導波路を構成する煤質の屈折率を変化させることができ、電流注入機構を備えることによっても、同様な効果が期待できる。また、ヒータ４１０は光遅延回路４０５上に形成しても同様な効果が期待できる。
図５は、本発明の第３実施形態に係る光変調素子の概略構成を示す平面図である。
図５において、半導体基板５０１には、入力導波路５０２、光分岐回路５０３、光遅延回路５０４ａ、５０４ｂ、遅延回路５０５ａ、５０５ｂ、光合流回路５０６、出力導波路５０７および強度変調器５０８ａ、５０８ｂが形成されている。
なお、光分岐回路５０３には、例えば、２本の入力ポートＰ５０、Ｐ５１および２本の出力ポートＰ５２、Ｐ５３が設けられ、光分岐回路５０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂとしては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路５０６には、例えば、２本の入力ポートＰ５４、Ｐ５５および２本の出力ポートＰ５６、Ｐ５７が設けられ、光合流回路５０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器５０８ａ、５０８ｂとしては、例えば、電界吸収型強度変調器を用いることができる。
図５において、半導体基板５０１には、入力導波路５０２、光分岐回路５０３、光遅延回路５０４ａ、５０４ｂ、遅延回路５０５ａ、５０５ｂ、光合流回路５０６、出力導波路５０７および強度変調器５０８ａ、５０８ｂが形成されている。
なお、光分岐回路５０３には、例えば、２本の入力ポートＰ５０、Ｐ５１および２本の出力ポートＰ５２、Ｐ５３が設けられ、光分岐回路５０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂとしては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路５０６には、例えば、２本の入力ポートＰ５４、Ｐ５５および２本の出力ポートＰ５６、Ｐ５７が設けられ、光合流回路５０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器５０８ａ、５０８ｂとしては、例えば、電界吸収型強度変調器を用いることができる。
ここで、入力導波路５０２は、光分岐回路５０３の入力ポートＰ５１に接続され、光分岐回路５０３の出力ポートＰ５２は、光遅延回路５０４ａを介して強度変調器５０８ａの入力に接続され、強度変調器５０８ａの出力は光遅延回路５０４ｂを介して光合流回路５０６の入力ポートＰ５４に接続され、光分岐回路５０３の出力ポートＰ５３は、光遅延回路５０５ａを介して強度変調器５０８ｂの入力に接続され、強度変調器５０８ｂの出力は光遅延回路５０５ｂを介して光合流回路５０６の入力ポートＰ５５に接続され、光合流回路５０６の出力ポートＰ５７は、出力導波路５０７に接続されている。
また、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂの長さは、光分岐回路５０３に入射してから光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂをそれぞれ経て光合流回路５０６を出射するまでの遅延量差が、伝搬経路により、以下の値になるように設定することができる。
（光分岐回路５０３に入力された光パルス列の繰り返し周期）
×（光分岐回路５０３の出力ポート数の逆数）±（１／２波長）
なお、図５の入出力導波路としては、図２の構成をそのまま用いることができる。
（光分岐回路５０３に入力された光パルス列の繰り返し周期）
×（光分岐回路５０３の出力ポート数の逆数）±（１／２波長）
なお、図５の入出力導波路としては、図２の構成をそのまま用いることができる。
以下、第３実施形態の動作原理について説明する。
繰り返し周波数２０ＧＨｚの光パルス列が入力導波路５０２に入射したとする。この入力導波路５０２に入射した光パルス列は光分岐回路５０３で２分岐され、光遅延回路５０４ａ、５０５ａにそれぞれ導かれる。
そして、光遅延回路５０４ａ、５０５ａをそれぞれ伝搬する光パルス列は、各光路上に設けられた強度変調器５０８ａ、５０８ｂで２０Ｇｂ／ｓのＮＲＺデータでそれぞれ変調され、ＲＺ符号が発生される。そして、強度変調器５０８ａ、５０８ｂでそれぞれ生成されたＲＺパルス列は、光遅延回路５０４ｂ、５０５ｂをそれぞれ伝搬し、光合流回路５０６にて合波され、出力導波路５０７から出力される。
繰り返し周波数２０ＧＨｚの光パルス列が入力導波路５０２に入射したとする。この入力導波路５０２に入射した光パルス列は光分岐回路５０３で２分岐され、光遅延回路５０４ａ、５０５ａにそれぞれ導かれる。
そして、光遅延回路５０４ａ、５０５ａをそれぞれ伝搬する光パルス列は、各光路上に設けられた強度変調器５０８ａ、５０８ｂで２０Ｇｂ／ｓのＮＲＺデータでそれぞれ変調され、ＲＺ符号が発生される。そして、強度変調器５０８ａ、５０８ｂでそれぞれ生成されたＲＺパルス列は、光遅延回路５０４ｂ、５０５ｂをそれぞれ伝搬し、光合流回路５０６にて合波され、出力導波路５０７から出力される。
すなわち、光パルス列は、光分岐回路５０３の左下の入力ポートＰ５１から入力される。ここで、光分岐回路５０３として２×２カプラを用いた場合、左上の入力ポートＰ５０から右上の出力ポートＰ５２へ、あるいは左下の入力ポートＰ５１から右下の出力ポートＰ５３へ出力される（バー状態）場合と、左上の入力ポートＰ５０から右下の出力ポートＰ５３へ、あるいは左下の入力ポートＰ５１から右上の出力ポートＰ５２へ出力される（クロス状態）場合とでは、光の位相は互いにπ／２だけ異なっている。
つまり、光パルス列が光分岐回路５０３の左下の入力ポートＰ５１から入力された場合、光分岐回路５０３の右上の出力ポートＰ５２を介して遅延回路５０４ａに導かれる光パルス列と、光分岐回路５０３の右下の出力ポートＰ５３を介して遅延回路５０５ａに導かれる光パルス列は、位相が互いにπ／２だけ異なっている。
ここで、強度変調器５０８ａ、５０８ｂの光学的な長さが等しい時、光遅延回路５０４ａ、５０４ｂの伝搬距離の合計をＬ１、光遅延回路５０５ａ、５０５ｂの伝搬距離の合計をＬ２、真空中の光速をｃ、導波路の実効的な屈折率をｎとすると、光遅延回路５０４ａ、５０４ｂを経由した光パルス列は、ｎ・Ｌ１／ｃだけ遅延して光合流回路５０６の左上の入力ポートＰ５４から入射する。一方、光遅延回路５０５ａ、５０５ｂを経由した光パルス列は、ｎ・Ｌ２／ｃだけ遅延して光合流回路５０６の左下の入力ポートＰ５５から入射する。
ここで、強度変調器５０８ａ、５０８ｂの光学的な長さが等しい時、光遅延回路５０４ａ、５０４ｂの伝搬距離の合計をＬ１、光遅延回路５０５ａ、５０５ｂの伝搬距離の合計をＬ２、真空中の光速をｃ、導波路の実効的な屈折率をｎとすると、光遅延回路５０４ａ、５０４ｂを経由した光パルス列は、ｎ・Ｌ１／ｃだけ遅延して光合流回路５０６の左上の入力ポートＰ５４から入射する。一方、光遅延回路５０５ａ、５０５ｂを経由した光パルス列は、ｎ・Ｌ２／ｃだけ遅延して光合流回路５０６の左下の入力ポートＰ５５から入射する。
そして、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂをそれぞれ経由して光合流回路５０６に入射した光パルス列は、光合流回路５０６にて合波される。この場合、光合流回路５０６の左上の入力ポートＰ５４から入射した光パルス列は、光合流回路５０６の右下の出力ポートＰ５７から出力される際には、光合流回路５０６をクロス状態で透過し、光合流回路５０６の右下の出力ポートＰ５７から出力される際には、光合流回路５０６をバー状態で透過する。
ここで、光合流回路５０６として２×２カプラを用いた場合、左上の入力ポートＰ５４から右上の出力ポートＰ５６へ、あるいは左下の入力ポートＰ５５から右下の出力ポートＰ５７へ出力される（バー状態）場合と、左上の入力ポートＰ５４から右下の出力ポートＰ５７へ、あるいは左下の入力ポートＰ５５から右上の出力ポートＰ５６へ出力される（クロス状態）場合とでは、光の位相は互いにπ／２だけ異なっている。
つまり、光合流回路５０６の左上の入力ポートＰ５４から入力された光パルス列が、光合流回路５０６の右下の出力ポートＰ５７から出力される場合と、光合流回路５０６の右下の出力ポートＰ５７から出力される場合とでは、位相が互いにπ／２だけ異なっている。
その結果、光合流回路５０６の出力ポートＰ５７を介して光導波路５０７に入射した光は、光遅延回路５０４ａ、５０４ｂを経由した場合では、クロス状態２回プラス伝搬距離Ｌ１、つまり位相シフトπ／２＋π／２＝πプラス伝搬距離Ｌ１だけ遅延する。また、光遅延回路５０５ａ、５０５ｂを経由した場合では、バー状態２回なので、伝搬距離Ｌ２だけ遅延する。
その結果、光合流回路５０６の出力ポートＰ５７を介して光導波路５０７に入射した光は、光遅延回路５０４ａ、５０４ｂを経由した場合では、クロス状態２回プラス伝搬距離Ｌ１、つまり位相シフトπ／２＋π／２＝πプラス伝搬距離Ｌ１だけ遅延する。また、光遅延回路５０５ａ、５０５ｂを経由した場合では、バー状態２回なので、伝搬距離Ｌ２だけ遅延する。
そして、光遅延回路５０４ａ、５０４ｂと光遅延回路５０５ａ、５０５ｂとの遅延距離の差（Ｌ１−Ｌ２）が、光パルス列の繰り返し周波数の２０ＧＨｚに対応する周期である５０ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になるように、光遅延回路５０４ａ、５０４ｂと光遅延回路５０５ａ、５０５ｂの伝搬距離Ｌ１、Ｌ２をそれぞれ設定することができる。
つまり、図５の例では、光分岐回路５０３のポート数＝２なので、
５０ｐｓ×ｃ／ｎ／２十（１／２波長相当の距離）＝Ｌ１−Ｌ２十（π相当の距離）
となる。そして、位相シフトπは、距離にして１／２波長（λ／２／ｎ）であることを考慮すると、遅延距離の差（Ｌ１−Ｌ２）が、
Ｌ１−Ｌ２＝５０ｐｓ×ｃ／ｎ／２
となるように、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂの導波路長を設定することができる。ただし、ｃは真空中での光速、ｎは導波路の実効的な屈折率である。
５０ｐｓ×ｃ／ｎ／２十（１／２波長相当の距離）＝Ｌ１−Ｌ２十（π相当の距離）
となる。そして、位相シフトπは、距離にして１／２波長（λ／２／ｎ）であることを考慮すると、遅延距離の差（Ｌ１−Ｌ２）が、
Ｌ１−Ｌ２＝５０ｐｓ×ｃ／ｎ／２
となるように、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂの導波路長を設定することができる。ただし、ｃは真空中での光速、ｎは導波路の実効的な屈折率である。
これにより、光導波路５０７を伝搬する光パルス列は、２０ＧＨｚの繰り返しの光遅延回路５０４を経由した光パルス列と、光遅延回路５０５を経由して２５ｐｓプラス位相差πの遅延時間差を持った光パルス列とが時間多重されたようになり、４０ＧＨｚの繰り返し周期を得ることができる。
さらに、光パルス列の位相差まで考慮すると、パルス毎に位相が０、π、０、π、・・・と変化することになり、図９の強度変調器１０２の出力と同等なＣＳ‐ＲＺパルス列を発生させることができる。
さらに、光パルス列の位相差まで考慮すると、パルス毎に位相が０、π、０、π、・・・と変化することになり、図９の強度変調器１０２の出力と同等なＣＳ‐ＲＺパルス列を発生させることができる。
また、強度変調器５０８ａ、５０８ｂとして、ＥＡ型変調器を用いることにより駆動電圧は２Ｖとすることができ、ＬｉＮｂＯ3を用いたマッハツェンダー変調器に比べ、駆動電圧を１／２以下とすることができる。
また、本実施形態では、強度変調器５０８ａ、５０８ｂを光合流回路５０６の前段に配置することにより、強度変調器５０８ａ、５０８ｂの周波数帯域は２０Ｇｂ／ｓ対応で済ませることが可能となり、４０Ｇｂ／ｓクラスの変調器を不要として、低コストの光変調素子を提供することが可能となる。
また、本実施形態では、強度変調器５０８ａ、５０８ｂを光合流回路５０６の前段に配置することにより、強度変調器５０８ａ、５０８ｂの周波数帯域は２０Ｇｂ／ｓ対応で済ませることが可能となり、４０Ｇｂ／ｓクラスの変調器を不要として、低コストの光変調素子を提供することが可能となる。
また、光導波路を用いて光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂを構成することにより、光遅延回路５０４ａ、５０４ｂおよび光遅延回路５０５ａ、５０５ｂの長さをフォトマスクにより厳密に制御することが可能となり、歩留まり良く低コストで高性能な光変調素子を容易に作製することができる。
なお、上述した実施形態では、光遅延導波路の遅延距離の差が光パルス列の繰り返し周波数の２０ＧＨｚに対応する周期である５０ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になる場合について説明してきたが、ポート数もしくは遅延導波路数の逆数倍マイナス１／２波長になる場合についても全く同様な効果が期待できる。
なお、上述した実施形態では、光遅延導波路の遅延距離の差が光パルス列の繰り返し周波数の２０ＧＨｚに対応する周期である５０ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になる場合について説明してきたが、ポート数もしくは遅延導波路数の逆数倍マイナス１／２波長になる場合についても全く同様な効果が期待できる。
また、上述した実施形態では、ＩｎＰ基板を用いた場合について説明してきたが、半導体基板２０１の材料はＩｎＰに限定されるものではなく、ＧａＡｓ系、ＩｎＰ系その他の結晶であっても同様の効果は期待できる。また、半導体に限らずガラス等のアモルファス材料や有機物であってもよい。
また、強度変調器５０８ａ、５０８ｂに関しても、ＥＡ型変調器に限定されるものではなく、吸収型、干渉型を問わず、また材料系を問わず任意の強度変調器を配置することにより同様の効果が期待できる。
また、光分岐回路５０３および光合流回路５０６については、方向性結合器型２×２カプラ、多モード干渉型導波路型２×２カプラ、Ｙ分岐を問わず同様な動作が実現できる。ただし、Ｙ分岐を用いた場合には、２本の導波路に分岐される光が同位相となるため、光遅延回路の導波路長差を２×２カプラを用いた場合に比べて、半波長分異なるように設定する必要がある。
また、強度変調器５０８ａ、５０８ｂに関しても、ＥＡ型変調器に限定されるものではなく、吸収型、干渉型を問わず、また材料系を問わず任意の強度変調器を配置することにより同様の効果が期待できる。
また、光分岐回路５０３および光合流回路５０６については、方向性結合器型２×２カプラ、多モード干渉型導波路型２×２カプラ、Ｙ分岐を問わず同様な動作が実現できる。ただし、Ｙ分岐を用いた場合には、２本の導波路に分岐される光が同位相となるため、光遅延回路の導波路長差を２×２カプラを用いた場合に比べて、半波長分異なるように設定する必要がある。
このように、光分岐回路、光合流回路における光の位相変化を考慮した上で、位相変化分プラス導波路長差が、入力光パルスの繰り返し周期の出力ポート数の逆数倍プラスもしくはマイナス１／２波長となるように設定することが肝要である。
図６は、本発明の第４実施形態に係る光変調素子の概略構成を示す平面図である。
図６において、半導体基板６０１には、入力導波路６０２、光分岐回路６０３、光遅延回路６０４ａ、６０４ｂ、光遅延回路６０５ａ、６０５ｂ、光合流回路６０６、出力導波路６０７および強度変調器６０８ａ、６０８ｂおよびヒータ６１０が形成されている。
図６は、本発明の第４実施形態に係る光変調素子の概略構成を示す平面図である。
図６において、半導体基板６０１には、入力導波路６０２、光分岐回路６０３、光遅延回路６０４ａ、６０４ｂ、光遅延回路６０５ａ、６０５ｂ、光合流回路６０６、出力導波路６０７および強度変調器６０８ａ、６０８ｂおよびヒータ６１０が形成されている。
なお、光分岐回路６０３には、例えば、２本の入力ポートＰ６０、Ｐ６１および２本の出力ポートＰ６２、Ｐ６３が設けられ、光分岐回路６０３としては、分岐数が２の２×２カプラを用いることができる。また、光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂとしては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路６０６には、例えば、２本の入力ポートＰ６４、Ｐ６５および２本の出力ポートＰ６６、Ｐ６７が設けられ、光合流回路６０６としては、合流数が２の２×２カプラを用いることができる。また、強度変調器６０８としては、例えば、電界吸収型強度変調器を用いることができる。
ここで、入力導波路６０２は、光分岐回路６０３の入力ポートＰ６１に接続され、光分岐回路６０３の出力ポートＰ６２は、光遅延回路６０４ａを介して強度変調器６０８ａの入力に接続され、強度変調器６０８ａの出力は光遅延回路６０４ｂを介して光合流回路６０６の入力ポートＰ６４に接続され、光分岐回路６０３の出力ポートＰ６３は、光遅延回路６０５ａを介して強度変調器６０８ｂの入力に接続され、強度変調器６０８ｂの出力は光遅延回路６０５ｂを介して光合流回路６０６の入力ポートＰ６５に接続され、光合流回路６０６の出力ポートＰ６７は、出力導波路６０７に接続されている。また、ヒータ６１０は光遅延回路６０５ｂ上に配置されている。
また、光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂの長さは、光分岐回路６０３に入射してから光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂをそれぞれ経て光合流回路６０６を出射するまでの遅延量差が、伝搬経路により、以下の値になるように設定することができる。
（光分岐回路６０３に入力された光パルス列の繰り返し周期）
×（光分岐回路６０３の出力ポート数の逆数）±（１／２波長）
なお、本実施形態の動作原理は、光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂの導波路長差を調整するためのヒータ６１０が光遅延回路６０５ｂ上に設けられていることを除けば、図５に示した実施形態と同様である。
（光分岐回路６０３に入力された光パルス列の繰り返し周期）
×（光分岐回路６０３の出力ポート数の逆数）±（１／２波長）
なお、本実施形態の動作原理は、光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂの導波路長差を調整するためのヒータ６１０が光遅延回路６０５ｂ上に設けられていることを除けば、図５に示した実施形態と同様である。
すなわち、本実施形態では、ヒータ６１０に電流を印加した際に生じる発熱により光遅延回路６０５ｂの屈折率を変化させ、光遅延回路６０５ｂの実効的な導波路長を変化させることにより、光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂの伝搬時間差を所望の値に調整することができる。このため、図５の実施形態に比べ、素子作製時の精度の要求を緩和することができる。
なお、本実施形態では、光遅延回路６０４ａ、６０４ｂおよび光遅延回路６０５ａ、６０５ｂの導波路長差を調整するためにヒータ６１０を用いる方法について説明したが、導波路の屈折率を変化させることができれば、ヒータに限定されるものではない。例えば、電圧印加による屈折率変化を起こすような位相変調器でも同様な効果が期待できる。また、導波路に電流注入した場合も、キャリアの効果により導波路を構成する煤質の屈折率を変化させることができ、電流注入機構を備えることによっても、同様な効果が期待できる。また、ヒータ６１０は光遅延回路６０４ａ、６０４ｂまたは光遅延回路６０５ａ、６０５ｂのいずれかに形成されていれば、同様な効果が期待できる。
図７は、本発明の第５実施形態に係る光変調素子の概略構成を示す平面図である。
図７において、半導体基板７０１には、入力導波路７０２、光分岐回路７０３、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂ、光遅延回路７１２ａ、７１２ｂ、光合流回路７０６、出力導波路７０７および強度変調器７０８ａ〜７０８ｄが形成されている。
図７において、半導体基板７０１には、入力導波路７０２、光分岐回路７０３、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂ、光遅延回路７１２ａ、７１２ｂ、光合流回路７０６、出力導波路７０７および強度変調器７０８ａ〜７０８ｄが形成されている。
なお、光分岐回路７０３には、例えば、１本の入力ポートＰ７０および４本の出力ポートＰ７１〜Ｐ７４が設けられ、光分岐回路７０３としては、分岐数が４の対称１×４カプラを用いることができる。また、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂとしては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路７０６には、例えば、４本の入力ポートＰ７５〜Ｐ７８および１本の出力ポートＰ７９が設けられ、光合流回路７０６としては、合流数が４の対称４×１カプラを用いることができる。また、強度変調器７０８ａ〜７０８ｄとしては、例えば、電界吸収型強度変調器をそれぞれ用いることができる。
ここで、入力導波路７０２は、光分岐回路７０３の入力ポートＰ７０に接続されている。また、光分岐回路７０３の出力ポートＰ７１は、光遅延回路７０４ａを介して強度変調器７０８ａの入力に接続され、強度変調器７０８ａの出力は光遅延回路７０４ｂを介して光合流回路７０６の入力ポートＰ７５に接続されている。また、光分岐回路５０３の出力ポートＰ７２は、光遅延回路７０５ａを介して強度変調器７０８ｂの入力に接続され、強度変調器７０８ｂの出力は光遅延回路７０５ｂを介して光合流回路７０６の入力ポートＰ７６に接続されている。また、光分岐回路７０３の出力ポートＰ７３は、光遅延回路７１１ａを介して強度変調器７０８ｃの入力に接続され、強度変調器７０８ｃの出力は光遅延回路７１１ｂを介して光合流回路７０６の入力ポートＰ７７に接続されている。また、光分岐回路７０３の出力ポートＰ７４は、光遅延回路７１２ａを介して強度変調器７０８ｄの入力に接続され、強度変調器７０８ｄの出力は光遅延回路７１２ｂを介して光合流回路７０６の入力ポートＰ７８に接続されている。また、光合流回路７０６の出力ポートＰ７９は、出力導波路７０７に接続されている。
また、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂの長さは、光分岐回路７０３に入射してから光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂをそれぞれ経て光合流回路７０６を出射するまでの遅延量差が、伝搬経路により、以下の値になるように設定することができる。
（光分岐回路７０３に入力された光パルス列の繰り返し周期）
×（光分岐回路７０３の出力ポート数の逆数）±（１／２波長）
なお、図７の入出力導波路としては、図２の構成をそのまま用いることができる。
以下、第５実施形態の動作原理について説明する。
繰り返し周波数１０ＧＨｚのパルス列が入力導波路７０２に入射したとする。この入力導波路７０２に入射した光パルス列は光分岐回路７０３で４分岐され、光遅延回路７０４ａ、７０５ａ、７１１ａ、７１２ａにそれぞれ導かれる。
×（光分岐回路７０３の出力ポート数の逆数）±（１／２波長）
なお、図７の入出力導波路としては、図２の構成をそのまま用いることができる。
以下、第５実施形態の動作原理について説明する。
繰り返し周波数１０ＧＨｚのパルス列が入力導波路７０２に入射したとする。この入力導波路７０２に入射した光パルス列は光分岐回路７０３で４分岐され、光遅延回路７０４ａ、７０５ａ、７１１ａ、７１２ａにそれぞれ導かれる。
そして、光遅延回路７０４ａ、７０５ａ、７１１ａ、７１２ａをそれぞれ伝搬する光パルス列は、各光路上に設けられた強度変調器７０８ａ〜７０８ｄにて１０Ｇｂ／ｓのＮＲＺデータでそれぞれ変調され、ＲＺ符号が発生される。そして、強度変調器７０８ａ〜７０８ｄでそれぞれ生成されたＲＺパルス列は、光遅延回路７０４ｂ、７０５ｂ、７１１ｂ、７１２ｂをそれぞれ伝搬し、光合流回路７０６にて合波され、出力導波路７０７から出力される。
すなわち、光パルス列は、光分岐回路７０３の入力ポートＰ７０から入力される。ここで、光分岐回路７０３として対称１入力４出力（１×４）カプラを用いた場合、４分岐されて各出力ポートＰ７１〜Ｐ７４へ導かれる光の位相は全て揃っている。
そして、強度変調器７０８ａ〜７０８ｄの光学的な長さが等しい時、光遅延回路７０４ａ、７０４ｂの伝搬距離の合計をＬ１、光遅延回路７０５ａ、７０５ｂの伝搬距離の合計をＬ２、光遅延回路７１１ａ、７１１ｂの伝搬距離の合計をＬ３、光遅延回路７１２ａ、７１２ｂの伝搬距離の合計をＬ４、真空中の光速をｃ、導波路の実効的な屈折率をｎとすると、光遅延回路７０４ａ、７０４ｂを経由した光パルス列は、ｎ・Ｌ１／ｃだけ遅延して光合流回路７０６の一番上の入力ポートＰ７５から入射する。
そして、強度変調器７０８ａ〜７０８ｄの光学的な長さが等しい時、光遅延回路７０４ａ、７０４ｂの伝搬距離の合計をＬ１、光遅延回路７０５ａ、７０５ｂの伝搬距離の合計をＬ２、光遅延回路７１１ａ、７１１ｂの伝搬距離の合計をＬ３、光遅延回路７１２ａ、７１２ｂの伝搬距離の合計をＬ４、真空中の光速をｃ、導波路の実効的な屈折率をｎとすると、光遅延回路７０４ａ、７０４ｂを経由した光パルス列は、ｎ・Ｌ１／ｃだけ遅延して光合流回路７０６の一番上の入力ポートＰ７５から入射する。
また、光遅延回路７０５ａ、７０５ｂを経由した光パルス列は、ｎ・Ｌ２／ｃだけ遅延して光合流回路７０６の上から２番目の入力ポートＰ７６から入射する。また、光遅延回路７１１ａ、７１１ｂを経由した光パルス列は、ｎ・Ｌ３／ｃだけ遅延して光合流回路７０６の下から２番目の入力ポートＰ７７から入射する。また、光遅延回路７１２ａ、７１２ｂを経由した光パルス列は、ｎ・Ｌ４／ｃだけ遅延して光合流回路７０６の一番下の入力ポートＰ７８から入射する。
そして、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂをそれぞれ経由して光合流回路７０６に入射した光パルス列は、光合流回路７０６にて合波される。
ここで、光合流回路７０６として対称４入力１出力（４×１）カプラを用いた場合、４個の入力ポートＰ７５〜Ｐ７８から入射し合流されて出力ポートＰ７９へ導かれる光の位相は全て揃っている。
ここで、光合流回路７０６として対称４入力１出力（４×１）カプラを用いた場合、４個の入力ポートＰ７５〜Ｐ７８から入射し合流されて出力ポートＰ７９へ導かれる光の位相は全て揃っている。
従って、図７の実施形態では、光分岐回路７０３および光合流回路７０６における位相シフトは全てのポートについて同様であるため、光導波路の長さの差のみを考慮すればよい。
このため、長さの近接する光導波路同士の長さの差が光パルス列の繰り返し周波数の１０ＧＨに対応する周期である１００ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍、つまり、図５の例では、光分岐回路７０３のポート数＝４なので、１／４倍プラス１／２波長となるように、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂの伝搬距離Ｌ１、Ｌ２、Ｌ３、Ｌ４をそれぞれ設定することができる。
このため、長さの近接する光導波路同士の長さの差が光パルス列の繰り返し周波数の１０ＧＨに対応する周期である１００ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍、つまり、図５の例では、光分岐回路７０３のポート数＝４なので、１／４倍プラス１／２波長となるように、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂの伝搬距離Ｌ１、Ｌ２、Ｌ３、Ｌ４をそれぞれ設定することができる。
つまり、遅延導波路長がＬ１＞Ｌ２＞Ｌ３＞Ｌ４なので、
１００ｐｓ×ｃ／ｎ／４十（１／２波長相当の距離）＝Ｌi−Ｌi+1
となる。ただし、ｉ＝１、２、または３である。そして、１／２波長に相当する距離は（λ／２／ｎ）であることを考慮すると、
Ｌi−Ｌi+1＝１００ｐｓ×ｃ／ｎ／４＋λ／２／ｎ
となるように、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂの導波路長を設定することができる。ただし、ｃは真空中での光速、ｎは導波路の実効的な屈折率である。
１００ｐｓ×ｃ／ｎ／４十（１／２波長相当の距離）＝Ｌi−Ｌi+1
となる。ただし、ｉ＝１、２、または３である。そして、１／２波長に相当する距離は（λ／２／ｎ）であることを考慮すると、
Ｌi−Ｌi+1＝１００ｐｓ×ｃ／ｎ／４＋λ／２／ｎ
となるように、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂの導波路長を設定することができる。ただし、ｃは真空中での光速、ｎは導波路の実効的な屈折率である。
これにより、導波路７０７を伝搬する光パルス列は、光遅延回路７１２ａ、７１２ｂを経由して１０Ｇｂ／ｓで変調された１０ＧＨｚの繰り返しの伝搬光と、光遅延回路７１１ａ、７１１ｂを経由して２５ｐｓプラス位相差πの遅延時間差を持った伝搬光と、光遅延回路７１１ａ、７１１ｂを経由した伝搬光に比較して更に２５ｐｓプラス位相差πの遅延時間差を持つように光遅延回路７０５ａ、７０５ｂを経由した伝搬光と、光遅延回路７０５ａ、７０５ｂを経由した伝搬光に比較して更に２５ｐｓプラス位相差πの遅延時間差を持つように光遅延回路７０４ａ、７０４ｂを経由した伝搬光が時間多重されたようになり、４０ＧＨｚの繰り返し周期で４０Ｇｂ／ｓで変調された信号を得ることができる。
さらに、光パルス列の位相差まで考慮すると、パルス毎に位相が０、π、０、π、・・・と変化することになり、図９の強度変調器１０２の出力と同等なＣＳ‐ＲＺパルス列を発生させることができる。
また、強度変調器７０８ａ〜７０８ｄとして、ＥＡ型変調器を用いることにより駆動電圧を２Ｖとすることができ、ＬｉＮｂＯ3を用いたマッハツェンダー変調器に比べ、駆動電圧を１／２以下とすることができる。
また、本実施形態では、強度変調器７０８ａ〜７０８ｄを光合流回路７０６の前段に配置することにより、強度変調器７０８ａ〜７０８ｄの周波数帯域は１０Ｇｂ／ｓ対応で済ませることが可能となり、４０Ｇｂ／ｓクラスの変調器を不要として、低コストの光変調素子を提供することが可能となる。
また、強度変調器７０８ａ〜７０８ｄとして、ＥＡ型変調器を用いることにより駆動電圧を２Ｖとすることができ、ＬｉＮｂＯ3を用いたマッハツェンダー変調器に比べ、駆動電圧を１／２以下とすることができる。
また、本実施形態では、強度変調器７０８ａ〜７０８ｄを光合流回路７０６の前段に配置することにより、強度変調器７０８ａ〜７０８ｄの周波数帯域は１０Ｇｂ／ｓ対応で済ませることが可能となり、４０Ｇｂ／ｓクラスの変調器を不要として、低コストの光変調素子を提供することが可能となる。
また、光導波路を用いて光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂを構成することにより、光遅延回路７０４ａ、７０４ｂ、光遅延回路７０５ａ、７０５ｂ、光遅延回路７１１ａ、７１１ｂおよび光遅延回路７１２ａ、７１２ｂの長さをフォトマスクにより厳密に制御することが可能となり、歩留まり良く低コストで高性能な光変調素子を容易に作製することができる。
なお、上述した実施形態では、光遅延導波路の遅延距離の差が光パルス列の繰り返し周波数の１０ＧＨｚに対応する周期である１００ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になる場合について説明してきたが、ポート数もしくは遅延導波路数の逆数倍マイナス１／２波長になる場合についても全く同様な効果が期待できる。
なお、上述した実施形態では、光遅延導波路の遅延距離の差が光パルス列の繰り返し周波数の１０ＧＨｚに対応する周期である１００ｐｓ相当の伝搬距離のポート数もしくは遅延導波路数の逆数倍プラス１／２波長になる場合について説明してきたが、ポート数もしくは遅延導波路数の逆数倍マイナス１／２波長になる場合についても全く同様な効果が期待できる。
また、上述した実施形態では、ＩｎＰ基板を用いた場合について説明してきたが、半導体基板７０１の材料はＩｎＰに限定されるものではなく、ＧａＡｓ系、ＩｎＰ系その他の結晶であっても同様の効果は期待できる。また、半導体に限らずガラス等のアモルファス材料や有機物であってもよい。
また、強度変調器７０８ａ〜７０８ｄに関しても、ＥＡ型変調器に限定されるものではなく、吸収型、干渉型を問わず、また材料系を問わず任意の強度変調器を配置することにより同様の効果が期待できる。
また、強度変調器７０８ａ〜７０８ｄに関しても、ＥＡ型変調器に限定されるものではなく、吸収型、干渉型を問わず、また材料系を問わず任意の強度変調器を配置することにより同様の効果が期待できる。
また、光分岐回路７０３および光合流回路７０６については、対称型１×ＮおよびＮ×１カプラに限らず、Ｎ×Ｎカプラの中央以外のポートから入力または出力させても同様な動作が実現できる。ただし、対称１×Ｎカプラ以外を用いた場合には、Ｎ本の導波路に分岐される光の位相がポート毎に異なるため、光遅延回路の導波路長差を１×Ｎカプラを用いた場合に比べて、位相差分だけ異なるように設定する必要がある。
このように、第６実施形態では、光分岐回路および光合流回路における光の位相変化を考慮した上で、位相変化分プラス導波路長差が、入力光パルスの繰り返し周期の出力ポート数の逆数倍プラスもしくはマイナス１／２波長となるように設定することが肝要である。
このように、第６実施形態では、光分岐回路および光合流回路における光の位相変化を考慮した上で、位相変化分プラス導波路長差が、入力光パルスの繰り返し周期の出力ポート数の逆数倍プラスもしくはマイナス１／２波長となるように設定することが肝要である。
図８は、本発明の第６実施形態に係る光変調素子の概略構成を示す平面図である。
図８において、半導体基板８０１には、入力導波路８０２、光分岐回路８０３、光遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂ、光遅延回路８１２ａ、８１２ｂ、光合流回路８０６、出力導波路８０７、強度変調器８０８ａ〜８０８ｄおよびヒータ８１０ａ〜８１０ｃが形成されている。
図８において、半導体基板８０１には、入力導波路８０２、光分岐回路８０３、光遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂ、光遅延回路８１２ａ、８１２ｂ、光合流回路８０６、出力導波路８０７、強度変調器８０８ａ〜８０８ｄおよびヒータ８１０ａ〜８１０ｃが形成されている。
なお、光分岐回路８０３には、例えば、１本の入力ポートＰ８０および４本の出力ポートＰ８１〜Ｐ８４が設けられ、光分岐回路８０３としては、分岐数が４の対称１×４カプラを用いることができる。また、光遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂとしては、互いに遅延量の異なる光導波路をそれぞれ用いることができる。また、光合流回路８０６には、例えば、４本の入力ポートＰ８５〜Ｐ８８および１本の出力ポートＰ８９が設けられ、光合流回路８０６としては、合流数が４の対称４×１カプラを用いることができる。また、強度変調器８０８ａ〜８０８ｄとしては、例えば、電界吸収型強度変調器をそれぞれ用いることができる。
ここで、入力導波路８０２は、光分岐回路８０３の入力ポートＰ８０に接続されている。また、光分岐回路８０３の出力ポートＰ８１は、光遅延回路８０４ａを介して強度変調器８０８ａの入力に接続され、強度変調器８０８ａの出力は光遅延回路８０４ｂを介して光合流回路８０６の入力ポートＰ８５に接続されている。また、光分岐回路８０３の出力ポートＰ８２は、光遅延回路８０５ａを介して強度変調器８０８ｂの入力に接続され、強度変調器８０８ｂの出力は光遅延回路８０５ｂを介して光合流回路８０６の入力ポートＰ８６に接続されている。また、光分岐回路８０３の出力ポートＰ８３は、光遅延回路８１１ａを介して強度変調器８０８ｃの入力に接続され、強度変調器８０８ｃの出力は光遅延回路８１１ｂを介して光合流回路８０６の入力ポートＰ８７に接続されている。また、光分岐回路８０３の出力ポートＰ８４は、光遅延回路８１２ａを介して強度変調器８０８ｄの入力に接続され、強度変調器８０８ｄの出力は光遅延回路８１２ｂを介して光合流回路８０６の入力ポートＰ８８に接続されている。また、光合流回路８０６の出力ポートＰ８９は、出力導波路８０７に接続されている。また、ヒータ８１０ａは光遅延回路８１２ｂ上に配置され、ヒータ８１０ｂは光遅延回路８１１ｂ上に配置され、ヒータ８１０ｃは光遅延回路８０５ｂ上に配置されている。
また、光遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂの長さは、光分岐回路８０３に入射してから光遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂをそれぞれ経て光合流回路８０６を出射するまでの遅延量差が、伝搬経路により、以下の値になるように設定することができる。
（光分岐回路８０３に入力された光パルス列の繰り返し周期）
×（光分岐回路８０３の出力ポート数の逆数）±（１／２波長）
なお、本実施形態の動作原理は、遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂの導波路長差を調整するためのヒータ８１０ａ〜８１０ｃが光遅延回路８１２ｂ、８１１ｂ、８０５ｂ上にそれぞれ設けられていることを除けば、図７に示した実施形態と同様である。
×（光分岐回路８０３の出力ポート数の逆数）±（１／２波長）
なお、本実施形態の動作原理は、遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂの導波路長差を調整するためのヒータ８１０ａ〜８１０ｃが光遅延回路８１２ｂ、８１１ｂ、８０５ｂ上にそれぞれ設けられていることを除けば、図７に示した実施形態と同様である。
すなわち、本実施形態では、ヒータ８１０ａ〜８１０ｃにそれぞれ電流を印加した際に生じる発熱により光遅延回路８１２ｂ、８１１ｂ、８０５ｂの屈折率をそれぞれ変化させ、各光遅延回路８１２ｂ、８１１ｂ、８０５ｂの実効的な導波路長を変化させることにより、遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂの伝搬時間差を所望の値に調整することができる。このため、図７の実施形態に比べ、素子作製時の精度の要求を緩和することができる。
なお、本実施形態では、遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂの導波路長差を調整するためにヒータ８１０ａ〜８１０ｃを用いる方法について説明したが、導波路の屈折率を変化させることができれば、ヒータに限定されるものではない。例えば、電圧印加による屈折率変化を起こすような位相変調器でも同様な効果が期待できる。また、導波路に電流注入した場合も、キャリアの効果により導波路を構成する煤質の屈折率を変化させることができ、電流注入機構を備えることによっても、同様な効果が期待できる。また、ヒータ８１０ａ〜８１０ｃは、遅延回路８０４ａ、８０４ｂ、光遅延回路８０５ａ、８０５ｂ、光遅延回路８１１ａ、８１１ｂおよび光遅延回路８１２ａ、８１２ｂのいずれか３つに形成されていれば、同様な効果が期待できる。
本発明の光変調素子は、波長多重光ネットワークにおいて用いられる帯域圧縮変調符号用のレーザ光源などに利用することができ、小型化、低コスト化および低消費電力化を図りつつ、超高速フォトニックネットワークを構築することができる。
２０１、４０１、５０１、６０１、７０１、８０１ 半導体基板
２０２、４０２、５０２、６０２、７０２、８０２ 入力導波路
２０３、４０３、５０３、６０３、７０３、８０３ 光分岐回路
２０４、２０５、４０４、４０５、５０４ａ、５０４ｂ、５０５ａ、５０５ｂ、６０４ａ、５０４ｂ、５０５ａ、５０５ｂ、７０４ａ、７０４ｂ、７０５ａ、７０５ｂ、７１１ａ、７１１ｂ、７１２ａ、７１２ｂ、８０４ａ、８０４ｂ、８０５ａ、８０５ｂ、８１１ａ、８１１ｂ、８１２ａ、８１２ｂ 光遅延回路
２０６、４０６、５０６、６０６、７０６、８０６ 光合流回路
２０７、２０９、４０７、４０９、５０７、６０７、７０７、８０７ 出力導波路
２０８、４０８、５０８ａ、５０８ｂ、６０８ａ、６０８ｂ、７０８ａ、７０８ｂ、７０８ｃ、７０８ｄ、８０８ａ、８０８ｂ、８０８ｃ、８０８ｄ 強度変調器
Ｐ２０、Ｐ２１、Ｐ２４、Ｐ２５ 入力ポート
Ｐ２２、Ｐ２３、Ｐ２６、Ｐ２７ 出力ポート
Ｓ１〜Ｓ６ 光パルス列
３０３ 上部クラッド
４１０、６１０、８１０ ヒータ
２０２、４０２、５０２、６０２、７０２、８０２ 入力導波路
２０３、４０３、５０３、６０３、７０３、８０３ 光分岐回路
２０４、２０５、４０４、４０５、５０４ａ、５０４ｂ、５０５ａ、５０５ｂ、６０４ａ、５０４ｂ、５０５ａ、５０５ｂ、７０４ａ、７０４ｂ、７０５ａ、７０５ｂ、７１１ａ、７１１ｂ、７１２ａ、７１２ｂ、８０４ａ、８０４ｂ、８０５ａ、８０５ｂ、８１１ａ、８１１ｂ、８１２ａ、８１２ｂ 光遅延回路
２０６、４０６、５０６、６０６、７０６、８０６ 光合流回路
２０７、２０９、４０７、４０９、５０７、６０７、７０７、８０７ 出力導波路
２０８、４０８、５０８ａ、５０８ｂ、６０８ａ、６０８ｂ、７０８ａ、７０８ｂ、７０８ｃ、７０８ｄ、８０８ａ、８０８ｂ、８０８ｃ、８０８ｄ 強度変調器
Ｐ２０、Ｐ２１、Ｐ２４、Ｐ２５ 入力ポート
Ｐ２２、Ｐ２３、Ｐ２６、Ｐ２７ 出力ポート
Ｓ１〜Ｓ６ 光パルス列
３０３ 上部クラッド
４１０、６１０、８１０ ヒータ
Claims (4)
- 繰り返し周期Ｂの入力光パルスをＮ本の出力ポートに分岐する光分岐回路と、
前記光分岐回路にて分岐された光パルスを合流させる光合流回路と、
前記光合流回路にて合流された光パルスが繰り返し周期（Ｂ／Ｎ（Ｎは２以上の整数））で配列されるように、前記光分岐回路にて分岐された光パルスを遅延させる光遅延回路と、
前記光合流回路の出力ポートに接続された強度変調器とを備え、
前記光遅延回路の遅延量差が前記入力光パルスの繰り返し周期Ｂの１／Ｎ倍プラスもしくはマイナス１／２波長となるように、前記光分岐回路に入射してから前記光合流回路を出射するまでの光路長が設定されていることを特徴とする光変調素子。 - 繰り返し周期Ｂの入力光パルスをＮ本の出力ポートに分岐する光分岐回路と、
前記光分岐回路のＮ本の出力ポートにそれぞれに接続された強度変調器と、
前記強度変調器にてそれぞれ変調された光パルスを合流させる光合流回路と、
前記光合流回路にて合流された光パルスが繰り返し周期（Ｂ／Ｎ（Ｎは２以上の整数））で配列されるように、前記光分岐回路にて分岐された光パルスを遅延させる光遅延回路とを備え、
前記光遅延回路の遅延量差が前記入力光パルスの繰り返し周期Ｂの１／Ｎ倍プラスもしくはマイナス１／２波長となるように、前記光分岐回路に入射してから前記光合流回路を出射するまでの光路長が設定されていることを特徴とする光変調素子。 - 前記光遅延回路は、
半導体基板と、
前記半導体基板上に形成された導波路コアと、
前記導波路コア上に積層された上部クラッドとを備えることを特徴とする請求項１または２記載の光変調素子。 - 前記光遅延回路に設けられた光導波路の屈折率を制御する屈折率制御部をさらに備えることを特徴とする請求項１〜３のいずれか１項記載の光変調素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003384197A JP2005148315A (ja) | 2003-11-13 | 2003-11-13 | 光変調素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003384197A JP2005148315A (ja) | 2003-11-13 | 2003-11-13 | 光変調素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005148315A true JP2005148315A (ja) | 2005-06-09 |
Family
ID=34692704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003384197A Pending JP2005148315A (ja) | 2003-11-13 | 2003-11-13 | 光変調素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005148315A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003247A (ja) * | 2007-06-22 | 2009-01-08 | Fujitsu Ltd | 光導波路デバイス |
| JP2010503049A (ja) * | 2006-09-20 | 2010-01-28 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 光変調器 |
-
2003
- 2003-11-13 JP JP2003384197A patent/JP2005148315A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010503049A (ja) * | 2006-09-20 | 2010-01-28 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 光変調器 |
| JP2009003247A (ja) * | 2007-06-22 | 2009-01-08 | Fujitsu Ltd | 光導波路デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9668037B2 (en) | Detector remodulator and optoelectronic switch | |
| US10645474B2 (en) | Reduced crosstalk photonic switch | |
| GB2523433A (en) | Detector remodulator and optoelectronic switch | |
| WO2012077337A1 (ja) | 光信号制御装置及び光信号制御方法 | |
| WO2016061826A1 (zh) | 模式复用解复用器和交换节点 | |
| Xu et al. | A hybrid optical packet and wavelength selective switching platform for high-performance data center networks | |
| Hou et al. | 40 Gb/s reconfigurable optical logic gates based on FWM in silicon waveguide | |
| US6760524B2 (en) | Optical signal processing device, optical demultiplexer, wavelength converting device, optical signal processing method, and wavelength converting method | |
| CN109491175B (zh) | 一种基于模式复用的可重构导向逻辑器件 | |
| JP2005148315A (ja) | 光変調素子 | |
| JP3349938B2 (ja) | 光クロスコネクトシステム | |
| CN110989102A (zh) | 基于vcsel阵列混合集成和光纤垂直封装的硅基wdm光发送装置 | |
| CN104297853B (zh) | 模块化的波长和空间全光路由器 | |
| Ihara et al. | Passive waveguide device consisting of cascaded asymmetric X-junction couplers for high-contrast recognition of optical BPSK labels | |
| JP4197126B2 (ja) | 光スイッチ及び光波長ルータ | |
| US11880116B2 (en) | Optical digital/analog converter | |
| CN112859240A (zh) | 一种基于马赫增德尔干涉仪的可重构模式转换器 | |
| JP6099144B2 (ja) | 光スイッチ及び光スイッチシステム | |
| Takiguchi et al. | Optical-signal-processing device based on waveguide-type variable delay lines and optical gates | |
| JP3962338B2 (ja) | 光パルスパターン発生器 | |
| JPWO2006100719A1 (ja) | 光デバイス | |
| JP6691471B2 (ja) | 光スイッチ | |
| JP2014119468A (ja) | 波長可変光源 | |
| Linh et al. | Optical Mode Cross-Connect Using Multimode Interference Mmi Based On Silicon Material | |
| US20200064556A1 (en) | NxN Optical Switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090501 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |