JP2005148218A

JP2005148218A - 画像処理装置、画像表示装置および画像処理装置における演算パラメータの設定方法

Info

Publication number: JP2005148218A
Application number: JP2003382494A
Authority: JP
Inventors: Takahiro Sagawa; 隆博佐川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-11-12
Filing date: 2003-11-12
Publication date: 2005-06-09
Anticipated expiration: 2023-11-12
Also published as: JP4345445B2

Abstract

【課題】短時間のうちに演算パラメータをレジスタに設定可能な画像処理装置、画像表示装置、および画像処理装置における演算パラメータの設定方法を提供すること。
【解決手段】奇数ドットに対応する第１の補正回路１２１Ｒのレジスタ１３６、１４６、１５６、１６６、１７６、および偶数ドットに対応する第２の補正回路１２２Ｒのレジスタ１３７、１４７、１５７、１６７、１７７に演算パラメータを設定する際、第１の補正回路１２１Ｒと第２の補正回路１２２Ｒで演算パラメータが同一である場合には、演算パラメータの設定をレジスタ１３６、１７６とレジスタ１３７、１７７で同一のタイミングで行い、演算パラメータが相違する場合のみ、演算パラメータの設定をレジスタ１４６、１５６、１６６とレジスタ１４７、１５７、１６７でタイミングをずらす。
【選択図】図３

Description

本発明は、レジスタに保持されている演算パラメータに基づいて演算処理を行う複数のデータ処理部を備えた画像処理装置、画像表示装置、および画像処理装置における演算パラメータの設定方法に関するものである。

各種の画像表示装置のうち、例えば、１２８０ドット×１０２４ドットの表示領域を有するＳＸＧＡ方式では、ビデオ転送周波数が略１３０ＭＨｚに上昇する。このため、画像表示装置に用いられる画像処理装置では、多数の画像データをリアルタイムで処理可能なように、多数の画像データを、例えば、第１のデータ処理部と第２のデータ処理部に割り当て、各々のデータ処理部で演算を並列で行っている。ここで、第１のデータ処理部と第２のデータ処理部は、各々同一の演算処理を行うことになるので、同一仕様のＩＣチップが用いられる。

但し、第１のデータ処理部で行う第１の画像データに対する演算と、第２のデータ処理装置で行う第２の画像データに対する演算は、その演算パラメータが完全に一致するとは限らない。このため、通常は、データ処理部に第１のレジスタを構成する一方、第２のデータ処理部に第２のレジスタを構成しておき、図７に示すように、第１のレジスタに対するチップセレクト信号ＣＳ１、および第２のレジスタに対するチップセレクト信号ＣＳ２に基づいて、共通のデータバスから時系列的に供給されてくるデータ（演算パラメータ）を第１のレジスタの所定のアドレスに設定する動作と、第２のレジスタの所定のアドレスに設定する動作とをタイミングをずらして行う方法が採用されている。

しかしながら、共通のデータバスから時系列的に供給されてくる演算パラメータを第１のレジスタおよび第２のレジスタにタイミングをずらして設定していく方法では、演算パラメータの設定に長い時間を要するため、画像の表示を開始する際、画像が表示され始めるまで長い時間を待たなければならないという問題点がある。また、演算パラメータの設定は、表示する画像の種類（入力源など）や表示形態（左右上下反転など）が切り換ったときに行われることもあり、このような場合、動画にもかかわらず、画像が一時的に停止するなどといった不自然な画像が表示されてしまうという問題点が発生する。

以上の問題点に鑑みて、レジスタに保持されている演算パラメータに基づいて演算処理を行う複数のデータ処理部を備えた画像処理装置であって、短時間のうちに演算パラメータを設定可能な画像処理装置、画像表示装置、および画像処理装置における演算パラメータの設定方法を提供することにある。

上記課題を解決するために、本発明では、割り当てられた第１の画像データに対して、第１のレジスタに保持されている演算毎の複数のパラメータに基づいて複数の演算処理を行う第１のデータ処理部と、割り当てられた第２の画像データに対して、第２のレジスタに保持されている演算毎の複数の演算パラメータに基づいて、前記第１のデータ処理部で行う演算処理と同一の演算処理を行う第２のデータ処理部と、共通のデータバスを介して前記第１のレジスタおよび前記第２のレジスタに前記演算パラメータを設定する制御部とを有する画像処理装置であって、前記制御部は、前記演算パラメータのうち、前記第１のデータ処理部と前記第２のデータ処理部で同一の演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、前記第１のデータ処理部と前記第２のデータ処理部で相違する演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行うことを特徴とする。

また、本発明では、割り当てられた第１の画像データに対して、第１のレジスタに保持されている演算毎の複数のパラメータに基づいて複数の演算処理を行う第１のデータ処理部と、割り当てられた第２の画像データに対して、第２のレジスタに保持されている演算毎の複数の演算パラメータに基づいて、前記第１のデータ処理部で行う演算処理と同一の演算処理を行う第２のデータ処理部とを備えた画像処理装置における演算パラメータの設定方法であって、共通のデータバスから前記第１のレジスタおよび前記第２のレジスタに前記演算パラメータを設定する際、前記演算パラメータのうち、前記第１のデータ処理部と前記第２のデータ処理部で同一の演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、前記第１のデータ処理部と前記第２のデータ処理部で相違する演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行うことを特徴とする。

本発明では、共通のデータバスから第１のレジスタおよび第２のレジスタに演算パラメータを設定する際、第１のデータ処理部と第２のデータ処理部で同一の演算パラメータについては、第１のレジスタと第２のレジスタで同一のタイミングで設定を行い、第１のデータ処理部と第２のデータ処理部で相違する演算パラメータについてのみ、第１のレジスタと第２のレジスタで異なるタイミングで設定を行う。このため、演算パラメータの設定を短時間のうちに行うことができるので、画像の表示を開始する際、画像が短時間のうちに表示され始める。また、表示する画像の種類が切り換ったとき、動画にもかかわらず、画像が一時的に停止するなどといった不自然な画像が表示されてしまうことがない。

本発明において、前記第１のデータ処理部、および前記第２のデータ処理部は、各々同一仕様の第１のＩＣチップおよび第２のＩＣチップに構成され、前記制御部は、前記第１のレジスタおよび前記第２のレジスタに対する演算パラメータの設定を同一のタイミングで行うときには、前記第１のＩＣチップに対するチップセレクト信号、および前記第２のＩＣチップに対するチップセレクト信号を同時にオンレベルにし、前記第１のレジスタおよび前記第２のレジスタに対する演算パラメータの設定を異なるタイミングで行うときには、前記第１のＩＣチップに対するチップセレクト信号、および前記第２のＩＣチップに対するチップセレクト信号をタイミングをずらしてオンレベルにする。

本発明においては、例えば、前記第１の画像データおよび前記第２の画像データは、各々、共通の画像光形成装置での奇数本目のデータ線、および偶数本目のデータ線に画像信号を供給するための画像データである。

本発明において、前記第１のデータ処理部、および前記第２のデータ処理部は、前記複数の演算処理として、少なくとも、ガンマ補正、縦すじ補正、ゴースト補正、横クロストーク補正、および色むら補正のうち１つを行うとともに、前記第１のレジスタおよび前記第２のレジスタとして、当該補正毎の演算パラメータを保持するレジスタを備え、前記制御部は、前記補正の演算パラメータのうち、前記第１のデータ処理部と前記第２のデータ処理部で同一の演算パラメータで補正を行う演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、前記第１のデータ処理部と前記第２のデータ処理部で相違する演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行う。

本発明において、前記第１のデータ処理部、および前記第２のデータ処理部は、前記複数の演算処理として、少なくとも、ガンマ補正、縦すじ補正、ゴースト補正、横クロストーク補正、および色むら補正のうち１つを行うとともに、前記第１のレジスタおよび前記第２のレジスタとして、当該補正毎の演算パラメータを保持するレジスタを備え、前記制御部は、前記補正の演算パラメータのうち、ガンマ補正および色むら補正に用いる演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、縦すじ補正、ゴースト補正、および横クロストーク補正に用いる演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行う。

本発明において、前記制御部は、前記第１のデータ処理部、および前記第２のデータ処理部への演算パラメータの設定を、例えば、前記画像光形成装置での画像の表示開始時、前記画像光形成装置で表示する画像の種類が切り換った時、および前記画像光形成装置で表示する画像の形態が切り換った時のうちの少なくとも１つのタイミングで行う。

本発明において、前記画像光形成装置は、例えば、対向配置された一対の基板間に液晶が保持された液晶パネルである。

本発明を適用した画像処理装置は、投射型表示装置などといった画像表示装置に用いられる。

図面を参照して、本発明の実施の形態を説明する。

（画像表示装置の構成）
図１は、本発明を適用した画像表示装置の全体構成を示すブロック図である。

図１に示すように、画像表示装置１０は、画像処理装置１００と、画像光形成装置としての液晶パネル２００とから大略構成されている。なお、本発明において画像光形成装置とは、入力される画像信号によって光源からの光を変調する装置、例えば液晶パネルやダイナミック・ミラー・デバイス、あるいは入力される画像信号によって発光する光の強度を変更できる装置、例えばＥＬやプラズマディスプレイのことを示す。液晶パネル２００は、例えば、石英基板、ハードガラス等からなる薄膜トランジスタアレイ基板１を備えており、薄膜トランジスタアレイ基板１と、対向基板（図示せず）との間に電気光学物質としての液晶が保持される。薄膜トランジスタアレイ基板１上には、複数の画素部がマトリクス状に設けられており、このような画素アレイには、Ｘ方向に複数配列されて各々がＹ方向に伸びるデータ線３５と、Ｙ方向に複数配列されて、各々がＸ方向に伸びる走査線３１とが形成されている。各画素部は、各データ線３５と各走査線３１との交点に対応して設けられ、データ線３５と走査線３１に接続されたＴＦＴ（薄膜トランジスタ）３０と、ＴＦＴ３０に接続された画素電極１１と、蓄積容量１２とからなる。ここで、データ線３５は、隣接する１２本毎にデータ線群を構成しており、このようなデータ線群を単位として、画像信号が各データ線３５へ同時に供給される。

このように構成した液晶パネル２００において、ＴＦＴ３０はデータ線３５と画素電極１１との間に接続され、導通した期間にデータ線３５に供給された画像信号を画素電極１１および蓄積容量１２に印加する。このとき、ＴＦＴ３０の導通状態、および非導通状態は、そのゲート電極が接続された走査線３１を介して供給される走査信号に応じて各々制御される。なお、薄膜トランジスタアレイ基板１上には、画素電極１１に印加した電圧を長く保持する蓄積容量１２のための配線としての容量線３１′（蓄積容量用電極）が走査線３１に対して平行に形成され、画素電極１１と容量線３１′との間に蓄積容量１２が形成されている。

薄膜トランジスタアレイ基板１上には、液晶駆動回路２０２が形成されている。液晶駆動回路２０２は、画像信号をサンプリングして複数のデータ線３５に各々供給するサンプリング回路２１０と、データ線駆動回路２２０と、走査線駆動回路２３０とから構成されている。サンプリング回路２１０は、パラレル形式に変換された１２個の画像信号Ｖ１〜Ｖ１２を所定のタイミングで各データ線３５に供給するための回路である。サンプリング回路２１０は、アナログスイッチを構成するサンプリング用ＴＦＴ２１１を各データ線３５毎に備えている。このＴＦＴ２１１のソース電極には画像信号供給線Ｌ１〜Ｌ１２を介して画像信号Ｖ１〜Ｖ１２が入力され、ゲート電極にはサンプリング信号線２１６が接続され、ドレイン電極にはデータ線３５が接続されている。データ線駆動回路２２０は、シフトレジスタを有しており、このシフトレジスタは、電源電圧とクロック信号に含まれるＸシフトクロックやＸシフトスタートパルス、および制御信号に基づいて、所定パルス幅、および所定タイミングのサンプリング信号Ｓ１、Ｓ２、・・Ｓｎを生成し、これをサンプリング回路２１０のサンプリング信号線２１６に順次出力する。なお、データ線駆動回路２２０のシフトレジシタは、双方向シフトレジスタとして構成されることもある。また、走査線駆動回路２３０も、データ線駆動回路２２０と同様にシフトレジスタを有しており、電源電圧、クロック信号に含まれるＹシフトクロックやＹシフトスタートパルス、および制御信号に基づいて、シフトレジスタで所定パルス幅および所定タイミングの走査信号を生成し、走査線３１に線順次で供給するように構成されている。なお、走査線駆動回路２２０のシフトレジシタも、双方向シフトレジスタとして構成されることもある。なお、液晶駆動回路２０２は、必ずしも薄膜トランジスタアレイ基板１上に形成されている必要はなく、ＩＣチップなどの形態で薄膜トランジスタアレイ基板１と接続されていてもよい。

このような構成において、サンプリング信号線２１６を介してデータ線駆動回路２２０からサンプリング信号Ｓ１、Ｓ２、・・Ｓｎがサンプリング回路２１０に供給されると、サンプリング回路２１０は画像信号Ｖ１〜Ｖ１２を同時にサンプリングして、各データ線群を構成する１２本の隣接するデータ線３５に画像信号Ｖ１〜Ｖ１２を同時に印加する。これをサンプリング信号Ｓ１、Ｓ２、・・Ｓｎ毎に順次行い、水平走査期間内に各画像信号Ｖ１〜Ｖ１２のサンプリングをデータ線群毎に順次実施する。

（画像処理装置の構成）
図１に示す画像表示装置１０は、図６を参照して後述する投射型表示装置（画像表示装置）に用いられる場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の色光を各々、変調するため、３系統分が用いられる。

このため、３系統の画像表示装置１０における画像処理装置１００は、図２に示すように構成される。図２は、本発明を適用した画像表示装置における画像処理装置の構成を示すブロック図である。図３は、図２に示す画像処理装置に構成されている補正回路のうち、赤色（Ｒ）の画像データに対する補正回路を抜き出して示すブロック図である。図４（Ａ）、（Ｂ）は、図２に示す画像処理装置において、第１の補正回路と第２の補正回路で同一の演算パラメータをレジスタに書き込む際のタイミングを示す説明図、および第１の補正回路と第２の補正回路で相違する演算パラメータをレジスタに書き込む際のタイミングを示す説明図である。

図２において、本発明を適用した画像処理装置１００では、入力された画像データに拡大、縮小などの並列処理を行った後、分周クロックに同期して、画像データを色毎に奇数ドットに対応する第１の画像データＲＤ１、ＧＤ１、ＢＤ１と、偶数ドットに対応する第２の画像データＲＤ２、ＧＤ２、ＢＤ２として、２つのＩＣチップ１０１、１０２に振り分けるように構成されており、これらのＩＣチップ１０１、１０２で、以下に後述する補正処理（演算処理）が施される。また、ＩＣチップ１０１、１０２で補正処理が施された画像データは、各々が６相展開回路１９１で６相に展開された後、Ｄ／Ａ変換器１９３でアナログ信号に変換され、かつ、アンプ１９５で増幅された後、図１を参照して説明した３枚の液晶パネル（赤色光用液晶パネル２００R、緑色光用液晶パネル２００G、青色光用液晶パネル２００Ｂ）に出力される。ここで、液晶パネル２００R、２００G、２００Ｂは、１２８０ドット×１０２４ドットの表示領域を有するＳＸＧＡ方式が採用されており、ビデオ転送周波数が略１３０ＭＨｚである。

本形態では、２つのＩＣチップ１０１、１０２のうち、第１のＩＣチップ１０１(第１のデータ処理部)には、レジスタ１１６を内蔵のタイミング発生回路１１０とともに、赤色（Ｒ）の奇数ドットに対応する第１の画像データＲＤ１、緑色（Ｇ）の奇数ドットに対応する第１の画像データＧＤ１、青色（Ｂ）の奇数ドットに対応する第１の画像データＢＤ１に対する３つの第１の補正回路１２１Ｒ、１２１Ｇ、１２１Ｂが構成されており、これら３つの補正回路１２１Ｒ、１２１Ｇ、１２１Ｂのいずれにも、各々がレジスタ１３６、１４６、１５６、１６６、１７６を備えたガンマ補正回路１３１、縦すじ補正回路１４１、ゴースト補正回路１５１、横クロストーク補正回路１６１、色むら補正回路１７１が構成されている。

また、第２のＩＣチップ１０２(第２のデータ処理部)にも、レジスタ１２７を内蔵のタイミング発生回路１２０とともに、赤色（Ｒ）の偶数ドットに対応する第２の画像データＲＤ２、緑色（Ｇ）の偶数ドットに対応する第２の画像データＧＤ２、青色（Ｂ）の偶数ドットに対応する第２の画像データＢＤ２に対する３つの第１の補正回路１２２Ｒ、１２２Ｇ、１２２Ｂが構成されており、これら３つの補正回路１２２Ｒ、１２２Ｇ、１２２Ｂのいずれにも、各々がレジスタ１３７、１４７、１５７、１６７、１７７を備えたガンマ補正回路１３２、縦すじ補正回路１４２、ゴースト補正回路１５２、横クロストーク補正回路１６２、色むら補正回路１７２が構成されている。

なお、ガンマ補正回路１３１、１３２、縦すじ補正回路１４１、１４２、ゴースト補正回路１５１、１５２、横クロストーク補正回路１６１、１６２、色むら補正回路１７１、１７２の構成や動作は、基本的には、対応する色にかかわらず、共通であるので、赤（Ｒ）、緑色（Ｇ）、青色（Ｂ）のうち、図３には、赤色（Ｒ）の奇数ドットに対応する第１の補正回路１２１Ｒ、および赤色（Ｒ）の偶数ドットに対応する第２の補正回路１２２Ｒなどを抜き出して図示し、この補正回路１２１Ｒ、１２２Ｒを中心に説明する。

図３において、第１の補正回路１２１Ｒ、および第２の補正回路１２２Ｒでの補正のための演算は、各レジスタ１３６、１４６、１５６、１６６、１７６、１３７、１４７、１５７、１６７、１７７に保持されている演算パラメータで行われ、これらの演算パラメータは、予め格納されているプログラムに基づいて動作するＣＰＵ１８８（制御部）がメモリ１８９から読み出した、あるいは演算によって求めたデータを所定のアドレスの各レジスタに書き込むことにより設定される。このため、ＣＰＵ１８８と各レジスタ１１６、１３６、１４６、１５６、１６６、１７６は、第１のチップセレクト信号線１８１、書き込み指令信号線１８３、Ａ／Ｄ同期線１８４、および共通のデータバス１８５で接続されている。また、ＣＰＵ１８８と各レジスタ１２７、１３７、１４７、１５７、１６７、１７７は、第２のチップセレクト信号線１８２、書き込み指令信号線１８３、Ａ／Ｄ同期線１８４、および共通のデータバス１８５で接続されている。

このように構成した画像処理装置１００において、本形態では、ガンマ補正回路１３１、１３２、縦すじ補正回路１４１、１４２、ゴースト補正回路１５１、１５２、横クロストーク補正回路１６１、１６２、色むら補正回路１７１、１７２の演算パラメータが第１の補正回路１０１Ｒと第２の補正回路１０２Ｒで一致するか否かによって、演算パラメータの設定方法を切り換える。

まず、ガンマ補正回路１３１、１３２は、ＣＲＴと違って液晶パネルでの印加電圧と透過率との関係で示されるＴ−Ｖ特性がリニアでないため、それを補正するための回路である。すなわち、液晶パネル２００は、階調値の低い黒レベル付近で、印加電圧の変化に対して透過率の変化が少なくなっているため、黒レベル付近では、画像データ（印加電圧）の変化に対して階調（光透過率）の変化が少なく、この領域での解像度が低下してしまうので、これを補正して全領域で適正な解像度とするように補正する。このような補正は、画像のドット位置にかかわらず施されるという性質上、その演算パラメータは、奇数ドットに対応する第１の補正回路１２１Ｒと、偶数ドットに対応する第２の補正回路１２２Ｒで演算パラメータが一致している。

これに対して、縦すじ補正回路１４１、１４２は、以下の理由から、奇数ドットに対応する第１の補正回路１２１Ｒと、偶数ドットに対応する第２の補正回路１２２Ｒで演算パラメータが相違している。本形態では、１２本の隣接するデータ線３５でデータ線群を構成し、これら１２本の隣接するデータ線３５に、画像信号Ｖ１〜Ｖ１２を同時に印加するが、これら全ての画像信号Ｖ１〜Ｖ１２で同一レベルの階調表示を行う際でも、あるサンプリング信号Ｓnで制御される１２番目のデータ線と隣のサンプリング信号Ｓn+1で制御される１番目のデータ線とは、寄生容量結合により干渉が発生し、この部分で輝度が変化するため、１２列ごとに縦すじが発生する。このような縦すじは、縦すじが発生する位置のデータを演算により補正すれば解消できるものであり、そのような補正を縦すじ補正回路１４１、１４２が行っている。このため、縦すじ補正回路１４１、１４２は、奇数ドットに対応する第１の補正回路１２１Ｒと、偶数ドットに対応する第２の補正回路１２２Ｒで演算パラメータが相違しているのである。

次に、ゴースト補正回路１５１、１５２は、１２ドット分ずれた位置にゴーストが発生するのを補正する回路であり、奇数ドットに対応する第１の補正回路１２１Ｒと、偶数ドットに対応する第２の補正回路１２２Ｒで演算パラメータが相違する。

次に、横クロストーク補正回路１６１、１７１は、例えば、黒を表示した際、所定の減衰係数をもって横方向に発生するクロストークを解消するものであり、奇数ドットに対応する第１の補正回路１２１Ｒと、偶数ドットに対応する第２の補正回路１２２Ｒで演算パラメータが相違する。

次に、色むら補正回路１７１、１７２は、各色毎の液晶パネル２００Ｒ、２００Ｇ、２００Ｂにおける輝度むらに起因するものであり、通常は、数十ドット、離間した２点間での補完により補正しており、奇数ドットに対応する第１の補正回路１２１Ｒと、偶数ドットに対応する第２の補正回路１２２Ｒで演算パラメータが一致している。

このような演算パラメータの一致、不一致に対応して、本形態では、まず、ＣＰＵ１８８から出力される制御信号の下、ガンマ補正回路１３１、１３２、および色むら補正回路１７１、１７２のように、演算パラメータが第１の補正回路１２１Ｒと第２の補正回路１２２Ｒで一致する場合には、この演算パラメータを設定する際、ＣＰＵ１８８は、図４（Ａ）に示すように、第１のチップセレクタ信号ＣＳ１、および第２のチップセレクタ信号ＣＳ２を同一のタイミングでオンレベルにする。その結果、第１の補正回路１２１Ｒに構成されているガンマ補正回路１３１のレジスタ１３６と、第２の補正回路１２２Ｒに構成されているガンマ補正回路１３２のレジスタ１３７とに対して、共通の演算パラメータが同時に設定される。また、第１の補正回路１２１Ｒに構成されている色むら補正回路１７１のレジスタ１７６と、第２の補正回路１２２Ｒに構成されている色むら補正回路１７２のレジスタ１７７とに対して、共通の演算パラメータが同時に設定される。

これに対して、演算パラメータが第１の補正回路１２１Ｒと第２の補正回路１２２Ｒで相違する場合には、この演算パラメータを設定する際、制御部１８８は、図４（Ｂ）に示すように、第１のチップセレクタ信号ＣＳ１がオンレベルになるタイミングと、第２のチップセレクタ信号ＣＳ２がオンレベルになるタイミングをずらす。従って、第１の補正回路１２１Ｒに構成されている縦すじ補正回路１４１のレジスタ１４６に演算パラメータが設定された後、第２の補正回路１２２Ｒに構成されている縦すじ補正回路１４２のレジスタ１４７に演算パラメータが設定される。また、第１の補正回路１２１Ｒに構成されているゴースト補正回路１５１のレジスタ１５６に演算パラメータが設定された後、第２の補正回路１２２Ｒに構成されているゴースト補正回路１５２のレジスタ１５７に演算パラメータが設定される。さらに、第１の補正回路１２１Ｒに構成されている横ストローク補正回路１６１のレジスタ１６６に演算パラメータが設定された後、第２の補正回路１２２Ｒに構成されている横ストローク補正回路１６２のレジスタ１６７に演算パラメータが設定される。

以上、赤色（Ｒ）に対応する補正回路１２１Ｒ、１２２Ｒでの設定動作を説明したが、緑色（Ｇ）や青色（Ｂ）に対応する補正回路１２１Ｇ、１２１Ｂ、１２２Ｇ、１２２Ｂでの設定動作は同様に行われるので、それらの説明を省略する。

なお、演算パラメータが第１の補正回路１０１Ｒと第２の補正回路１０２Ｒで一致するか否かは、上述のように演算の機能（レジスタのアドレス）であらかじめ定めておく他、ＣＰＵ１８８が演算パラメータをその都度比較するなどして判定してもよいし、演算パラメータの属性を示す情報を演算パラメータに関係付けてメモリ１８９に格納しておいてもよい。

また、画像データを左右反転させて駆動する場合には、奇数ドットと偶数ドットとの対向が入れ替わるので、ＣＰＵ１８８は、その旨の情報をタイミング信号発生回路１１０、１２０のレジスタ１１６、１２７に書き込むとともに、図４（Ａ）、（Ｂ）に示すチップセレクト信号ＣＳ１、ＣＳ２を入れ換えて書き込むこともできる。

（本形態の効果）
以上説明したように、本形態では、奇数ドットに対応する第１の補正回路１２１Ｒのレジスタ１３６、１４６、１５６、１６６、１７６、および偶数ドットに対応する第２の補正回路１２２Ｒのレジスタ１３７、１４７、１５７、１６７、１７７に演算パラメータを設定する際、第１の補正回路１２１Ｒと第２の補正回路１２２Ｒで演算パラメータが同一である場合には、演算パラメータの設定は、レジスタ１３６、１７６とレジスタ１３７、１７７で同一のタイミングで行い、第１の補正回路１２１Ｒと第２の補正回路１２２Ｒで演算パラメータが相違する場合のみ、演算パラメータの設定をレジスタ１４６、１５６、１６６とレジスタ１４７、１５７、１６７でタイミングをずらす。従って、演算パラメータの設定に要する時間を短縮できるので、画像の表示を開始する際、画像が表示され始めるまでに要する時間を短縮できる。

また、表示する画像の種類や表示形態が切り換ったときに演算パラメータの設定が行われた場合でも、演算パラメータの設定に要する時間が短いので、動画であるはずの画像が一時的に停止するなどといった不自然さを解消することもできる。

（電子機器の構成）
上述した画像表示装置１０を用いた電子機器の一例について説明する。図５は、この電子機器の構成を示すブロック図である。この図に示されるように、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、上述の画像処理装置１００を含む他、増幅・極性反転回路、相展開駆動回路、ローテーション回路あるいはクランプ回路等を含む。表示駆動回路１００４は、走査線駆動回路及びデータ線駆動回路を含んで、上述した液晶駆動回路２０２に相当するものであり、上述した液晶パネル２００のような表示パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。

（プロジェクタの構成）
次に、図６を参照して、前記した画像表示装置１０を用いたプロジェクタ（投射型表示装置）について説明する。

図６に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６、および２枚のダイクロイックミラー２１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブとしての液晶パネル２００R、２００Gおよび２００Ｂにそれぞれ導かれる。

ここで、液晶パネル２００R、２００Gおよび２００Ｂの構成は、上述した液晶パネル２００と同様であり、画像処理装置１００から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このように構成したプロジェクタ２１００において、液晶パネル２００R、２００G、２００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、原色の画像が合成される結果、投射レンズ２１１４を介して、スクリーン２１２０にカラー画像が投射されることとなる。

本発明を適用した画像表示装置の全体構成を示すブロック図である。本発明を適用した画像表示装置に対する画像処理装置の構成を示すブロック図である。図２に示す画像処理装置に構成されている補正回路のうち、赤色（Ｒ）の画像データに対する補正回路を抜き出して示すブロック図である。（Ａ）、（Ｂ）は、図２に示す画像処理装置において、第１の補正回路と第２の補正回路で同一の演算パラメータをシフトレジスタに書き込む際のタイミングを示す説明図、および第１の補正回路と第２の補正回路で相違する演算パラメータをシフトレジスタに書き込む際のタイミングを示す説明図である。本発明を適用した画像表示装置を用いた電子機器の構成を示すブロック図である本発明を適用した画像表示装置を用いたプロジェクタの構成を示す平面図である。従来の画像処理装置において、演算パラメータをシフトレジスタに書き込む際のタイミングを示す説明図である。

符号の説明

１０画像表示装置、３１走査線、３５データ線、１００画像処理装置、１０１、１０２ＩＣチップ、１１０、１２０タイミング発生回路、１１６、１３６、１４６、１５６、１６６、１７６、１２７、１３７、１４７、１５７、１６７、１７７レジスタ、１２１Ｒ、１２１Ｇ、１２１Ｂ第１の補正回路、１２２Ｒ、１２２Ｇ、１２２Ｂ第２の補正回路、１３１、１３２ガンマ補正回路、１４１、１４２縦すじ補正回路、１５１、１５２ゴースト補正回路、１６１、１６２横クロストーク補正回路、１７１、１７２色むら補正回路、１８８ＣＰＵ（制御部）、１８９メモリ、１９１６相展開回路、１９３Ｄ／Ａ変換器、１９５アンプ、２００液晶パネル、２１０サンプリング回路、２２０データ線駆動回路、２３０走査線駆動回路

Claims

割り当てられた第１の画像データに対して、第１のレジスタに保持されている演算毎の複数のパラメータに基づいて複数の演算処理を行う第１のデータ処理部と、割り当てられた第２の画像データに対して、第２のレジスタに保持されている演算毎の複数の演算パラメータに基づいて、前記第１のデータ処理部で行う演算処理と同一の演算処理を行う第２のデータ処理部と、共通のデータバスを介して前記第１のレジスタおよび前記第２のレジスタに前記演算パラメータを設定する制御部とを有する画像処理装置であって、
前記制御部は、前記演算パラメータのうち、前記第１のデータ処理部と前記第２のデータ処理部で同一の演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、前記第１のデータ処理部と前記第２のデータ処理部で相違する演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行うことを特徴とする画像処理装置。
請求項１において、前記第１のデータ処理部、および前記第２のデータ処理部は、各々同一仕様の第１のＩＣチップおよび第２のＩＣチップに構成され、
前記制御部は、前記第１のレジスタおよび前記第２のレジスタに対する演算パラメータの設定を同一のタイミングで行うときには、前記第１のＩＣチップに対するチップセレクト信号、および前記第２のＩＣチップに対するチップセレクト信号を同時にオンレベルにし、前記第１のレジスタおよび前記第２のレジスタに対する演算パラメータの設定を異なるタイミングで行うときには、前記第１のＩＣチップに対するチップセレクト信号、および前記第２のＩＣチップに対するチップセレクト信号をタイミングをずらしてオンレベルにすることを特徴とする画像処理装置。
請求項１または２において、前記第１の画像データおよび前記第２の画像データは、各々、共通の画像光形成装置での奇数本目のデータ線、および偶数本目のデータ線に画像信号を供給するための画像データであることを特徴とする画像処理装置。
請求項３において、前記第１のデータ処理部、および前記第２のデータ処理部は、前記複数の演算処理として、少なくとも、ガンマ補正、縦すじ補正、ゴースト補正、横クロストーク補正、および色むら補正のうち１つを行うとともに、前記第１のレジスタおよび前記第２のレジスタとして、当該補正毎の演算パラメータを保持するレジスタを備え、
前記制御部は、前記補正の演算パラメータのうち、前記第１のデータ処理部と前記第２のデータ処理部で同一の演算パラメータで補正を行う演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、前記第１のデータ処理部と前記第２のデータ処理部で相違する演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行うことを特徴とする画像処理装置。
請求項３において、前記第１のデータ処理部、および前記第２のデータ処理部は、前記複数の演算処理として、少なくとも、ガンマ補正、縦すじ補正、ゴースト補正、横クロストーク補正、および色むら補正のうち１つを行うとともに、前記第１のレジスタおよび前記第２のレジスタとして、当該補正毎の演算パラメータを保持するレジスタを備え、
前記制御部は、前記補正の演算パラメータのうち、ガンマ補正および色むら補正に用いる演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、縦すじ補正、ゴースト補正、および横クロストーク補正に用いる演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行うことを特徴とする画像処理装置。
請求項３ないし５のいずれかにおいて、前記制御部は、前記第１のデータ処理部、および前記第２のデータ処理部への演算パラメータの設定を、前記画像光形成装置での画像の表示開始時、前記画像光形成装置で表示する画像の種類が切り換った時、および前記画像光形成装置で表示する画像の形態が切り換った時のうちの少なくとも１つのタイミングで行うことを特徴とする画像処理装置。
請求項３ないし６のいずれかにおいて、前記画像光形成装置は、対向配置された一対の基板間に液晶が保持された液晶パネルであることを特徴とする画像処理装置。
請求項１ないし７のいずれかに規定する画像処理装置を備えることを特徴とする画像表示装置。
割り当てられた第１の画像データに対して、第１のレジスタに保持されている演算毎の複数のパラメータに基づいて複数の演算処理を行う第１のデータ処理部と、割り当てられた第２の画像データに対して、第２のレジスタに保持されている演算毎の複数の演算パラメータに基づいて、前記第１のデータ処理部で行う演算処理と同一の演算処理を行う第２のデータ処理部とを備えた画像処理装置における演算パラメータの設定方法であって、
共通のデータバスから前記第１のレジスタおよび前記第２のレジスタに前記演算パラメータを設定する際、
前記演算パラメータのうち、前記第１のデータ処理部と前記第２のデータ処理部で同一の演算パラメータについては、前記第１のレジスタと前記第２のレジスタで同一のタイミングで設定を行い、前記第１のデータ処理部と前記第２のデータ処理部で相違する演算パラメータについては、前記第１のレジスタと前記第２のレジスタで異なるタイミングで設定を行うことを特徴とする画像処理装置における演算パラメータの設定方法。