JP2005142378A - 配線回路用部材の製造方法 - Google Patents

配線回路用部材の製造方法 Download PDF

Info

Publication number
JP2005142378A
JP2005142378A JP2003377641A JP2003377641A JP2005142378A JP 2005142378 A JP2005142378 A JP 2005142378A JP 2003377641 A JP2003377641 A JP 2003377641A JP 2003377641 A JP2003377641 A JP 2003377641A JP 2005142378 A JP2005142378 A JP 2005142378A
Authority
JP
Japan
Prior art keywords
metal
bump
bumps
wiring circuit
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003377641A
Other languages
English (en)
Other versions
JP4167965B2 (ja
Inventor
Takashi Hirase
崇 平瀬
Takahiro Murakami
貴裕 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Priority to JP2003377641A priority Critical patent/JP4167965B2/ja
Publication of JP2005142378A publication Critical patent/JP2005142378A/ja
Application granted granted Critical
Publication of JP4167965B2 publication Critical patent/JP4167965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 金属板2の表面に金属バンプ8を形成し、金属バンプ8・8間を埋める層間絶縁用絶縁層14を形成した後、表面研磨により金属バンプ8の頂面を露出させて金属バンプを層間接続用手段として用いることができるようにする配線回路用部材の製造方法、或いはその配線回路用部材の表面に金属箔を積層する配線回路用部材の製造方法において、金属バンプ8とそれに接続される金属板30との接続の信頼性、層間絶縁用絶縁層の信頼性をより高める。
【解決手段】金属板2の金属バンプ形成側の表面上に絶縁シート14を加熱、加圧により積層し、その表面を金属バンプ8の頂面が露出するように研磨した後、その表面に剥離シート26を加熱、加圧により積層し、その後、その表面を剥離シート26と共に金属バンプ8の頂面が露出するように研磨し、しかる後、剥離シート26を剥離する。
【選択図】 図2

Description

本発明は、金属板の主表面に形成した金属バンプを層間接続手段として用いる配線回路基板の形成に用いる配線回路用部材の製造方法に関する。
本願出願人会社は、多層配線回路基板製造技術として、金属バンプを層間接続手段として用いる技術を開発した。その具体例を挙げると、バンプ形成用の銅層(厚さ例えば100μm)の一方の主面に例えばニッケルからなるエッチングバリア層(厚さ例えば1μm)を例えばメッキにより形成し、更に、該エッチングバリア層の主表面に導体回路形成用の銅箔(厚さ例えば18μm)を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより表面に例えば層間接続用の微細な突起物であるバンプを有する多層配線回路基板を得るもので、これに関しては、例えば特願2000−230142(:特開2002−43506号公報)、特願2000−334332号(:特開2002−141629号公報)、特願2002−66410(:特開2002−43506号公報)等の出願により技術的提案をした。
このようなバンプを活かした配線回路基板の製造においては、バンプを形成し、該バンプ間を埋める層間絶縁用絶縁層を形成した後、表面研磨により該バンプの頂面を露出させて該バンプを層間接続用手段として用いることができるようにすることが必要であり、更にまた、層間絶縁用絶縁層の形成及びバンプ頂面を露出させる研磨を終えた後、その表面に配線膜となる銅等の金属板(金属箔)を積層することも必要である。
図6(A)〜(D)はそのような配線回路用部材の製造方法の概要を工程順に示す断面図である。
(A)銅の金属箔101、ニッケル膜102及び銅箔103からなる三層構造の薄い金属板104を用意し、その一主表面にフォトレジスト膜を露光、現像処理により選択的に形成し、その後、その選択的に形成したフォトレジスト膜をマスクとしてその金属板104の上記主表面を選択的にエッチングすることにより上下配線間導通用の金属バンプ105を形成したものを用意する。
次に、上記フォトレジスト膜を除去し、その後、配線層の絶縁層となる例えばエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、液晶ポリマー等からなる絶縁シート106、合成樹脂或いは金属箔からなる剥離シート(第1の剥離シート)107及びペーパー(第2の剥離シート)108を用意し、上記金属板104のバンプ形成側主表面上方に臨ませる。図6(A)はその臨ませた状態を示す。
(B)次に、図6(B)に示すように、平板真空熱プレス(熱プレス)により上記絶縁シート106、剥離シート107及びペーパー108を上記金属板104の上記金属バンプ形成側主表面に積層する。
(C)次に、ペーパー108を剥離し、その後、上記金属箔101の金属バンプ形成側主表面を研磨し、各金属バンプ105の頂面を露出させる。その後、上記剥離シート107を剥離する。図6(C)はその剥離した状態を示す。
(D)これで、配線回路用部材が一応完成したといえるが、この配線回路用部材の絶縁シート106が形成され、金属バンプ105の頂面が露出した面に金属板(金属箔)109を積層した状態でも販売され得る。図6(D)はその金属板109を積層すべく配線回路用部材の主表面に臨ませた状態を示す。
特開2002−43506号公報(特願2000−230142号) 特開2002−141629号公報(特願2000−334332号) 特開2002−43506号公報(特願2002−66410号)
ところで、上述した従来の技術によれば、金属バンプ105と金属板(金属箔)109との接続や金属層109と金属箔101との絶縁についての信頼度が充分に高くすることが難しいという問題があった。
そこで、本願発明者がその問題を追及すべく、実験、思索を重ねたたところ、それには二つの原因があることが判明した。第1の原因は、金属バンプ105の配置ピッチが狭いところで絶縁シート106等が各隣接金属バンプ105・105間に入り込めず、金属箔101と金属板109との間の絶縁の信頼度が不充分だったり、絶縁シート106の成分が金属バンプ105頂面上に残り、それが金属バンプ105と金属板109との良好な接続性を阻害する場合のあることである。
第2の原因は、上記金属箔101の上記研磨工程後、金属板109の積層までの間に上記各金属板105の露出する頂面が酸化し、その酸化する時間が長い程金属バンプ105と金属板109との良好な接続性が阻害されることにある。
先ず、第1の原因について詳細に説明する。配線回路用部材は、図7(A)に示すように、金属バンプ105の配置密度が一定の場合は少なく、密度の低い領域110があれば、密度の高い領域112もある。そして、図7(B)に示すように、密度の低い領域110においては各隣接金属バンプ105・105間の間隔が広いので、絶縁シート106や剥離シート107等が各隣接金属バンプ105・105間に容易に入り得るが、密度の高い領域112においては、各隣接金属バンプ105・105間の間隔が狭いので、各隣接金属バンプ105・105間に容易には入り得ず、空間(隙間乃至鬆)114が生じる場合がある。
というのは、IC(半導体集積回路)が搭載されるエリアにおいて特にバンプ間の間隔が狭くなり、例えばバンプピッチが0.3mmタイプのものを例に採ると、密度の高い領域では、1辺が10mmの正方形の領域(面積1cm)内に1089(33×33)個のバンプが配設され、また、バンプピッチが0.5mmのタイプのもの例でも、密度の高い領域では、1辺が10mmの正方形の領域(面積1cm)内に400(20×20)個のバンプが配設されるというように、バンプが密集するケースがある。
尚、これらの場合の前提は、各バンプの基部(根本部分)における直径が80〜150μm、頂面における直径が80〜120μm、バンプの高さ80〜125μm、バンプが形成されている(換言すればバンプの下地となっている)銅からなる金属層(銅箔)の厚さ12〜18μmである。
従って、このようなバンプピッチが狭いエリアにおいては、絶縁シート106による層間絶縁の信頼度が低下するおそれがあった。また、各隣接金属バンプ105・105間に入るべき絶縁シート106等が入り得ず、研磨後においてその絶縁シート106の成分が残渣として金属バンプ105の頂面に存在して金属バンプ105と、後で積層される金属板109との良好な接続性が損なわれるおそれがあったのである。図7(C)は研磨後の状態を示すもので、黒く塗り潰した116、116、・・・は金属バンプ105の頂面の絶縁シート106成分による汚れを示す。この図7(C)に示すように、密度の低い領域110においては、金属バンプ105の頂面には汚れがほとんど生ぜず、密度の高い領域112においては、金属バンプ105の頂面には汚れ116が生じる。
次に、第2の原因について詳細に説明する。銅は酸化され易いが、金属バンプ105の頂面を露出させる研磨後、金属板109の積層時の強い加圧力で酸化膜等が破壊され、金属バンプ105と金属板109との間には良好な接続性が得られると考えられてきた。
しかし、上記研磨後、金属板109を積層するまでの時間の長短によって接続の信頼度が大きく異なり、一定時間以上だと無視できない信頼度の低下が生じることが判明した。
本発明はこのような問題を解決すべく為されたもので、金属板の表面に金属バンプを形成し、該金属バンプ間を埋める層間絶縁用絶縁層を形成した後、表面研磨により金属バンプの頂面を露出させて該金属バンプを層間接続用手段として用いることができるようにする配線回路用部材の製造方法、或いはその配線回路用部材の表面に金属板(金属箔)を積層する配線回路用部材の製造方法において、金属バンプとそれに接続される金属板との接続の信頼性、層間絶縁用絶縁層の信頼性をより高めることを目的とする。
請求項1の配線回路用部材の製造方法は、表面に縦断面形状がコニーデ状乃至台形状の複数の金属バンプが形成された金属板の該金属バンプが形成された表面上に絶縁シートを加熱、加圧により積層し、該絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨し、次いで、上記金属板の上記金属バンプが形成され上記絶縁シートが積層された側の面に剥離シートを加熱、加圧により積層し、その後、上記絶縁シートが形成された側の表面を上記剥離シートと共に上記金属バンプの頂面が露出するように研磨し、しかる後、上記剥離シートを剥離することを特徴とする。
請求項2の配線回路用部材の製造方法は、表面に縦断面形状がコニーデ状乃至台形状の複数の銅からなる金属バンプが形成された金属板の該金属バンプが形成された表面上に絶縁シートを積層し、該絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨することを1回乃至複数回行い、上記最後の研磨後、6時間以内に、上記金属板の上記金属バンプが形成された側の表面に該各金属バンプと接続される、上記金属板とは別の金属板を積層することを特徴とする。
請求項1の配線回路用部材の製造方法によれば、絶縁シートを積層し次いで該絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨した後、その表面に剥離シートを加熱、加圧により積層し、その後、上記絶縁シートが形成された側の表面を上記剥離シートと共に上記金属バンプの頂面が露出するように研磨するので、金属バンプ間を完全に絶縁シートで埋めて鬆が生じないようにできるので、層間絶縁の信頼度を高めることができる。
そして、研磨を1回ではなく、2回行うことにより、金属バンプの頂面をそこに残渣が着かないようにより確実に露出させて金属バンプと配線回路用部材に積層される金属板との接続の信頼性をより強めることができる。
請求項2の配線回路用部材の製造方法によれば、最後の研磨後、6時間以内に、金属板の銅からなる金属バンプが形成された側の表面に該各金属バンプと接続される金属箔を積層することとし、そして、図4、図5に示すように、銅表面の酸化は6時間以内だと接続性についての必要な信頼度を損なうに至らないので、金属バンプと配線回路用部材に積層される金属板との接続の信頼性を確保することが可能となる。
請求項1の配線回路用部材の製造方法は、基本的には、絶縁シートを積層し、該絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨することを2回繰り返すものであるが、配線回路用部材用の素材として例えば銅、ニッケルのエッチングストップ層及び銅からなる三層構造金属板が最適であり、一方の主表面の銅箔を、上記エッチングストップ層をエッチングストッパとして選択的にエッチングすることにより金属バンプを形成するのが好適であるといえる。
しかし、一層の金属板を用意し、ハーフエッチング(金属板の厚さよりも浅い選択的エッチング)することにより金属バンプを形成するようにしても良い。
また、絶縁シートとしては、例えばエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、液晶ポリマー等が好適である。
請求項2の配線回路用部材の製造方法は、基本的に、最後の研磨後、6時間以内に、金属板の銅からなる金属バンプが形成された側の表面に該各金属バンプと接続される金属箔を積層することとするものであり、研磨後、金属板の積層迄の時間は短い程良いといえるが、6時間以内であれば、特に作業性を犠牲にしてまで短くする必要はないといえる。
該請求項2の配線回路用部材の製造方法は、基本的に、絶縁シートを積層し、該絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨することを1回しか行わない配線回路用部材の製造方法に適用することができるが、2回行う配線回路用部材の製造方法(請求項2の配線回路用部材の製造方法)にも適用することができる。
以下、本発明を図示実施例に従って詳細に説明する。
図1(A)〜(D)、図2(E)〜(H)及び図3(I)、(J)は本発明配線回路用部材の製造方法の第1の実施例を工程順(A)〜(J)に示す断面図である。
(A)銅箔4とニッケル層6と銅箔4より厚い金属バンプ(8)となる銅箔8からなる三層構造の配線回路用部材2を用意し、該銅箔8を選択的にエッチングすることにより銅からなる金属バンプ8を形成する。このエッチングにおいてニッケル層6がエッチングストッパとなり、銅箔4がエッチングされるのを阻止する。その後、銅からなる金属バンプ8をマスクとしてニッケル層6をエッチングすることにより除去する。
その後、層間絶縁膜となる絶縁シート14と、剥離シート(第1の剥離シート)16と、ペーパー(第2の剥離シート)18を用意し、上記金属板1のバンプ形成側主表面上方に臨ませる。図1(A)はその状態を示す。尚、10aは金属バンプ8の配設ピッチが大きいエリア12aにおける各隣接金属バンプ8・8間を示し、10bは金属バンプ8の配設ピッチが小さいエリア12bにおける各隣接金属バンプ8・8間を示す。
上記絶縁シート14は、例えばエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、液晶ポリマー等からなり、剥離シート(第1の剥離シート)16は合成樹脂或いは金属箔からなる。ペーパー18は紙からなる。
(B)次に、図1(B)に示すように、加熱、加圧により、具体的には、平板真空熱プレス(熱プレス)により上記絶縁シート14、剥離シート16及びペーパー18を上記金属板1の上記金属バンプ形成側主表面に積層する。
金属バンプ8の配設ピッチが大きいエリア12aにおいては、各隣接金属バンプ8・8間10aの間隔が広いので、その各間隔10aに絶縁シート14が入り込み得るが、金属バンプ8の配設ピッチが小さいエリア12bにおいては、各隣接金属バンプ8・8間10bの間隔が狭いので、その各間隔10bに絶縁シート14が充分には入り込み得ない。20はその隣接金属バンプ8・8間10bに入り込み得ないことにより生じた空間(鬆)である。この空間(即ち、鬆)20は金属バンプ8の配設ピッチが大きいエリア12aにおいてはほとんど生じない。
(C)次に、図1(C)に示すように、最上層のペーパー18を剥がす。
(D)次に、図1(D)に示すように、配線回路用部材2の表面を研磨する。この研磨は、基本的には、金属バンプ8表面に、特に、金属バンプ8の配設ピッチが小さいエリア12bにおける金属バンプ8の表面には絶縁シート14の成分、或いは銅粉が存在する可能性がある。
(E)次に、図2(E)に示すように、剥離シート16を剥離する。
尚、従来においては、この剥離シート16を剥離した後、配線層となる金属板を積層することとなるが、本実施例においては、(F)以下の工程で、これまでの工程のうちの剥離シート、ペーパーの積層及び研磨を繰り返す。そこで、その(F)以下の工程を説明する。
(F)研磨を終え、剥離シート16を剥離した状態の配線回路用部材2のその研磨、剥離シート16の剥離をした主表面に、剥離シート(第1の剥離シート)26と、ペーパー(第2の剥離シート)28を用意し、上記金属板1のバンプ形成側主表面上方に臨ませる。図2(F)はその臨ませた状態を示す。
尚、剥離シート(第1の剥離シート)26及びペーパー(第2の剥離シート)28は、前記剥離シート16及びペーパー18と例えば同じ材質である。
(G)次に、その剥離シート(第1の剥離シート)26及びペーパー(第2の剥離シート)28を配線回路用部材2の上記主表面に加圧、加熱により積層する。具体的には、工程(C)の場合と同様に、平板真空熱プレス(熱プレス)により積層する。この積層で、金属バンプ8の配設ピッチが小さいエリア12bにおいて各隣接金属バンプ8・8間に生じていた空間(鬆)20はこの積層工程で積層されたその剥離シート(第1の剥離シート)26及びペーパー(第2の剥離シート)28に押圧された絶縁シート(前の積層工程で積層済みの絶縁シート)14で埋められる。従って、絶縁シート14により層間絶縁をより完璧にできる。
その後、最表面のペーパー28を剥離する。図2(G)はその剥離をした後の状態を示す。
(H)次に、配線回路用部材2の金属バンプ8形成側の表面の2回目の研磨を行う。この研磨は各金属バンプ5の頂面が完全に露出する迄行う。
各金属バンプ8は、2回目の積層及び研磨の過程で、配設ピッチが大きいエリア12aにおけるものも、配設ピッチが小さいエリア12bにおけるものも、頂面がきれいに露出し、1回目の積層及び研磨が終了した段階におけるよりも絶縁シート14の成分(絶縁物成分)による汚染度は極めて少ない。
(I)次に、図3(I)に示すように剥離シート16を剥がす。
(J)次に、銅からなる金属板(銅箔)30を配線回路用部材の主表面に積層する。図3(J)は金属板30を積層すべく配線回路用部材の主表面に臨ませた状態を示す。
この積層は上記2回目の研磨工程を終えた後、6時間経過する前に行うのが好ましいといえる。下記の図4はその好ましいといえる根拠を示す試験データを示す。本試験データは、研磨後、0時間(即ち、研磨直後)、3時間、6時間、9時間、12時間の各時間経過時点で金属板を積層した場合における初期抵抗と、試験後抵抗と、その抵抗の変化率についてのデータである。
その試験において、初期抵抗とは、金属板積層済み配線回路用部材2に試験用に形成されたテスト用パターンの端子抵抗である。このテスト用パターンは、具体的には、上部回路と下部回路との間に上記金属バンプ8を介在させたものを所定数直列に接続して縦断面で視てジグザグ状の直列回路を構成したものであり、その配線回路用部材2の次に述べる過酷な条件を課す前におけるその直列回路の端子抵抗が上記初期抵抗なのである。
また、試験後抵抗とは、初期抵抗が測定された金属板積層済み配線回路用部材2について、260℃のシリコンオイル中に10秒間侵漬し、その後、室温の普通の室内空間に10秒間置くということを、30回繰り返し、その後測定した金属バンプと金属板との抵抗である。この過酷な条件を課しての試験をホットオイル(HO)試験と称している。上述したように、変化率は(試験後抵抗−初期抵抗)×100/初期抵抗(%)である。尚、変化率が−(マイナス)のものは試験後抵抗の方が初期抵抗より小さい場合であり、測定誤差範囲内である。
本出願人会社は、図4に示すように、変化率が5%以内のみを合格とする厳しい試験基準を設け、その合格に○を付し、5〜10%には△を付し、10%以上には×を付した。6時間までではすべての金属バンプにおいて変化率が5%以内であり、△、×になるバンプが無かった。
しかし、9時間になると、6割のバンプが抵抗変化率5%以内であり、○であるものの、残りの4割が5〜10%の変化率であり、△が付されることになる。このように、△が付されるバンプがあれば好ましくないといえる。また、12時間になっても7割のバンプが○であるものの、残りの3割のバンプが×であり、より好ましくないといえる。
図5は最後の研磨後、金属板積層までの時間と、抵抗値変化率及び歩留まり率との関係を示すもので、その時間が6時間程度までだと歩留まり100%であり、抵抗変化率も2.5%以下であり、6時間以内であると好ましいことが明らかである。
本発明は、層間接続手段として金属バンプを用いる配線回路基板の形成に用いる配線回路用部材の製造方法一般に利用可能性がある。
(A)〜(D)は本発明配線回路用部材の製造方法第1の実施例の工程(A)〜(D)を示す断面図である。 (E)〜(H)は本発明配線回路用部材の製造方法の第1の実施例の工程(E)〜(H)を示す断面図である。 (I)、(J)は本発明配線回路用部材の製造方法の第1の実施例の工程(I)〜(J)を示す断面図である。 上記実施例においての研磨後、0時間(即ち、研磨直後)、3時間、6時間、9時間、12時間の各時間経過時点で金属板を積層した場合における初期抵抗と、試験後抵抗と、その抵抗の変化率及び良品か否かに関する判定結果を示す。 上記の最後の研磨後の金属板積層までの時間と、抵抗値変化率及び歩留まり率との関係を示す図である。 (A)〜(D)は配線回路用部材の製造方法の従来例の工程(A)〜(D)を順に示す断面図である。 (A)〜(C)は従来例の問題点を説明するためのもので、(A)は金属バンプの配置密度が低い領域と密度の高い領域の平面図、(B)は金属バンプの配置密度が低い領域と密度の高い領域の絶縁シートの積層後における状態を示す断面図、(C)は積層及び研磨後における金属バンプの配置密度が低い領域と密度の高い領域の金属バンプの頂面の汚染の度合いを示す平面図である。
符号の説明
2・・・配線回路用部材、4・・・金属箔、6・・・ニッケル箔、8・・・金属バンプ、
10a、10b・・・隣接金属バンプ8・8間部分、
12a・・・バンプ配置密度の低い領域、12b・・・バンプ配置密度の高い領域、
14・・・絶縁シート(層間絶縁膜)、16・・・剥離シート、18・・・ペーパー、
20・・・鬆、24・・・絶縁シート(層間絶縁膜)、26・・・剥離シート、
28・・・ペーパー、30・・・金属板(銅箔)。

Claims (2)

  1. 表面に縦断面形状がコニーデ状乃至台形状の複数の金属バンプが形成された金属板の該金属バンプが形成された表面上に絶縁シートを加熱、加圧により積層し、
    上記絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨し、
    次いで、上記金属板の上記金属バンプが形成され上記絶縁シートが積層された側の面に剥離シートを加熱、加圧により積層し、
    その後、上記絶縁シートが形成された側の表面を上記剥離シートと共に上記金属バンプの頂面が露出するように研磨し、
    しかる後、上記剥離シートを剥離する
    ことを特徴とする配線回路用部材の製造方法。
  2. 表面に縦断面形状がコニーデ状乃至台形状の複数の銅からなる金属バンプが形成された金属板の該金属バンプが形成された表面上に絶縁シートを積層し、該絶縁シートが形成された側の表面を上記金属バンプの頂面が露出するように研磨することを1回乃至複数回行い、
    上記最後の研磨後、6時間以内に、上記金属板の上記金属バンプが形成された側の表面に該各金属バンプと接続される、上記金属板とは別の金属板を積層する
    ことを特徴とする配線回路用部材の製造方法。

JP2003377641A 2003-11-07 2003-11-07 配線回路用部材の製造方法 Expired - Fee Related JP4167965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003377641A JP4167965B2 (ja) 2003-11-07 2003-11-07 配線回路用部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003377641A JP4167965B2 (ja) 2003-11-07 2003-11-07 配線回路用部材の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008147036A Division JP4399506B2 (ja) 2008-06-04 2008-06-04 配線回路用部材の製造方法

Publications (2)

Publication Number Publication Date
JP2005142378A true JP2005142378A (ja) 2005-06-02
JP4167965B2 JP4167965B2 (ja) 2008-10-22

Family

ID=34688267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003377641A Expired - Fee Related JP4167965B2 (ja) 2003-11-07 2003-11-07 配線回路用部材の製造方法

Country Status (1)

Country Link
JP (1) JP4167965B2 (ja)

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8623706B2 (en) 2010-11-15 2014-01-07 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9093435B2 (en) 2011-05-03 2015-07-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Cited By (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531020B2 (en) 2004-11-03 2013-09-10 Tessera, Inc. Stacked packaging improvements
US8927337B2 (en) 2004-11-03 2015-01-06 Tessera, Inc. Stacked packaging improvements
US9153562B2 (en) 2004-11-03 2015-10-06 Tessera, Inc. Stacked packaging improvements
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8728865B2 (en) 2005-12-23 2014-05-20 Tessera, Inc. Microelectronic packages and methods therefor
US9218988B2 (en) 2005-12-23 2015-12-22 Tessera, Inc. Microelectronic packages and methods therefor
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US8093697B2 (en) 2005-12-23 2012-01-10 Tessera, Inc. Microelectronic packages and methods therefor
US9123664B2 (en) 2010-07-19 2015-09-01 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8907466B2 (en) 2010-07-19 2014-12-09 Tessera, Inc. Stackable molded microelectronic packages
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US8637991B2 (en) 2010-11-15 2014-01-28 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8957527B2 (en) 2010-11-15 2015-02-17 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8659164B2 (en) 2010-11-15 2014-02-25 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8623706B2 (en) 2010-11-15 2014-01-07 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9093435B2 (en) 2011-05-03 2015-07-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9252122B2 (en) 2011-10-17 2016-02-02 Invensas Corporation Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9041227B2 (en) 2011-10-17 2015-05-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9095074B2 (en) 2012-12-20 2015-07-28 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9893033B2 (en) 2013-11-12 2018-02-13 Invensas Corporation Off substrate kinking of bond wire
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9356006B2 (en) 2014-03-31 2016-05-31 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9812433B2 (en) 2014-03-31 2017-11-07 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10032647B2 (en) 2014-05-29 2018-07-24 Invensas Corporation Low CTE component with wire bond interconnects
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10475726B2 (en) 2014-05-29 2019-11-12 Invensas Corporation Low CTE component with wire bond interconnects
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Also Published As

Publication number Publication date
JP4167965B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
JP4167965B2 (ja) 配線回路用部材の製造方法
JP4045143B2 (ja) 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
CN101978799B (zh) 印刷电路板及其制造方法
US10700034B2 (en) Protrusion bump pads for bond-on-trace processing
JP5109662B2 (ja) 積層回路基板の製造方法および回路板の製造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
CN101120622B (zh) 用于将配线膜互连的部件及其制造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
CN107770946A (zh) 印刷布线板及其制造方法
TWI771534B (zh) 佈線板及其製造方法
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP2006313945A (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP4274855B2 (ja) プリント基板の製造方法
JP4399506B2 (ja) 配線回路用部材の製造方法
JP2001284801A (ja) 多層プリント基板の製造方法
JP4443349B2 (ja) 多層配線基板の製造方法
KR101067157B1 (ko) 인쇄회로기판의 제조방법
JP2005093512A (ja) 配線回路基板の製造方法及び多層配線基板の製造方法
JP4523261B2 (ja) 配線回路基板、配線回路基板の製造方法及び多層配線基板の製造方法
KR100957744B1 (ko) 범프리스 칩 내장형 인쇄회로기판 제조 방법
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
US20220386479A1 (en) Batch joining type multi-layer printed circuit board and manufacturing method of the same
JP4059401B2 (ja) 配線回路基板とその製造方法
JP2006165131A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees