JP2005136129A - Circuit board including multiple electronic device - Google Patents
Circuit board including multiple electronic device Download PDFInfo
- Publication number
- JP2005136129A JP2005136129A JP2003369962A JP2003369962A JP2005136129A JP 2005136129 A JP2005136129 A JP 2005136129A JP 2003369962 A JP2003369962 A JP 2003369962A JP 2003369962 A JP2003369962 A JP 2003369962A JP 2005136129 A JP2005136129 A JP 2005136129A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- wiring board
- circuit board
- defective
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、半導体素子や圧電振動子等の電子部品を搭載するための配線基板となる配線基板領域を広面積の絶縁基体中に縦横に多数個配列形成して成る多数個取り配線基板に関する。 The present invention relates to a multi-cavity wiring board in which a large number of wiring board regions, which are wiring boards for mounting electronic components such as semiconductor elements and piezoelectric vibrators, are arrayed vertically and horizontally in a wide-area insulating substrate.
従来、半導体素子や圧電振動子等の電子部品を搭載するための配線基板は、例えば、上面の中央部に電子部品が搭載される搭載部を有するセラミックスから成る四角平板状の絶縁基体に、その上面から下面にかけて導出される複数のメタライズ配線導体を配設させて成る。そして、絶縁基体の搭載部に電子部品を搭載固定するとともに、電子部品の各電極をメタライズ配線導体に金属バンプやボンディングワイヤを介して電気的に接続し、しかる後、その上面に電子部品を覆うようにして封止用の樹脂や蓋体を固着させることにより電子部品を気密に封止することによって、製品としての電子装置となる。 Conventionally, a wiring board for mounting electronic components such as semiconductor elements and piezoelectric vibrators is, for example, a rectangular flat plate-like insulating base made of ceramics having a mounting portion on which an electronic component is mounted at the center of the upper surface. A plurality of metallized wiring conductors led out from the upper surface to the lower surface are arranged. The electronic component is mounted and fixed on the mounting portion of the insulating base, and each electrode of the electronic component is electrically connected to the metallized wiring conductor via a metal bump or a bonding wire, and then the electronic component is covered on the upper surface. In this manner, the electronic component is hermetically sealed by fixing the sealing resin and the lid, thereby obtaining an electronic device as a product.
このような配線基板は、近時の電子装置の小型化の要求に伴い、その大きさが数mm角程度の極めて小さなものとなってきている。そして、このような小型化した配線基板は、その取り扱いを容易とするとともに製造効率を高いものとするために、多数個の小型の配線基板を一枚の広面積の絶縁基体(母基板)から同時集約的に得るように成した、いわゆる多数個取り配線基板の形態で製作されている。 Such a wiring board has become extremely small with a size of about several square mm in accordance with the recent demand for miniaturization of electronic devices. In order to facilitate the handling and increase the manufacturing efficiency of such a miniaturized wiring board, a large number of small wiring boards are separated from a single large-area insulating substrate (mother board). It is manufactured in the form of a so-called multi-cavity wiring board that can be obtained simultaneously.
このような多数個取り配線基板11は、図5に平面図および図6に断面図を示すように、広面積の絶縁基体11a中にそれぞれが小型の配線基板となる多数の配線基板領域12が、各々分割線13で区切られて縦横に一体的に配列形成されて成り、各配線基板領域12には搭載部12aおよびメタライズ配線導体14が形成されている。そして、各配線基板領域12の搭載部12aに電子部品をその各電極がメタライズ配線導体14に電気的に接続されるようにして搭載固定するとともに、電子部品を覆うようにして各配線基板領域12の上面に封止用の樹脂や蓋体を固着させ、しかる後、絶縁基体11aを分割線13に沿って分割することにより多数個の電子装置が同時集約的に製作されるのである。
As shown in the plan view of FIG. 5 and the cross-sectional view of FIG. 6, the multi-piece wiring board 11 has a large number of
なお、このような多数個取りの配線基板11において、各配線基板領域12の搭載部12aに電子部品を位置合わせして搭載するには、一般的には画像認識装置を備えた自動機が使用されており、各配線基板領域12の上面に電子部品を位置合わせするための基準となるメタライズから成る位置合わせマーク15をメタライズ配線導体14と同時に設けておくとともに、この位置合わせマーク15を画像認識装置で認識し、その情報を基にして自動で搭載する方法が採用されている。
In such a multi-piece wiring board 11, in order to position and mount electronic components on the
しかしながら、このような多数個取りの配線基板11によると、製造上のばらつきや不具合等により、絶縁基体11a中に配列形成された多数個の配線基板領域12のうちのいくつかに、要求される性能を満足していない不良の配線基板領域12Dが含まれていることがある。このような不良の配線基板領域12Dが含まれている場合には、不良の配線基板領域12Dの上面に例えば油性のインクで印17を付けておき、この印17を画像認識装置で認識させ、各配線基板領域12に自動機で電子部品を搭載する際にこの印17のついた配線基板領域12を不良と判定させ、不良の配線基板領域12Dについては電子部品を搭載しないようにプログラムしておくことがなされていた。
However, according to such a multi-cavity wiring board 11, due to manufacturing variations, problems, etc., some of the many
また、この他にも配線基板領域12上にマーク15を形成しておき、マーク15をレーザー加工により除去させることで、不良となる配線基板領域12の上面に印を形成するという手法が知られている。
In addition to this, there is also known a method in which a
そして、絶縁基体11aの良品となる配線基板領域12上に電子部品を搭載した後、ダイアモンドカッターやレーザカッターによって絶縁基体11aを分割線13に沿って切断して、個々の配線基板領域12に分割することで、電子装置が形成される。
しかしながら、上記従来の多数個取り配線基板11によると、不良となる配線基板領域12Dの上面へのインクの量が少なかったり、多すぎると、これらの印17を画像認識装置で確実に認識することができず、不良の配線基板領域12Dを正常な配線基板領域12と誤認して不良の配線基板領域12Dに自動機により電子部品を搭載し、その結果、不良の電子装置が製造されるという問題点を有していた。
However, according to the conventional multi-cavity wiring board 11, if the amount of ink on the upper surface of the defective
したがって、本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、不良の配線基板領域に電子部品が確実に搭載されないようにして、良品の電子装置のみを効率よく多数個、同時集約的に製造することが可能な多数個取り配線基板を提供することにある。 Therefore, the present invention has been devised in view of such conventional problems, and its purpose is to efficiently mount only non-defective electronic devices by preventing electronic components from being reliably mounted on defective wiring board regions. It is an object of the present invention to provide a multi-piece wiring board that can be manufactured in a collective manner simultaneously.
本発明の多数個取り配線基板は、絶縁基体の上面に電子部品の搭載部が形成された複数の配線基板領域が縦横に配列形成されてなる多数個取り配線基板であって、前記各配線基板領域は、第1のマークとその周囲を取り囲むように形成された第2のマークとを具備しており、前記配線基板領域が不良であるときに、前記第1のマークの上面に、前記第1のマークよりも大きく前記第2のマークよりも小さい、前記第1および第2のマークと色調の異なる第3のマークが前記第1のマークを覆って形成されることを特徴とする。 A multi-cavity wiring board according to the present invention is a multi-cavity wiring board in which a plurality of wiring board regions in which electronic component mounting portions are formed on an upper surface of an insulating base are arranged vertically and horizontally, and each of the wiring boards described above. The region includes a first mark and a second mark formed so as to surround the periphery of the first mark. When the wiring board region is defective, the region is formed on the upper surface of the first mark. A third mark that is larger than one mark and smaller than the second mark and has a color tone different from the first and second marks is formed to cover the first mark.
本発明の多数個取り配線基板は、好ましくは、前記第1乃至第3のマークは、前記搭載部に形成されていることを特徴とする。 The multi-piece wiring board of the present invention is preferably characterized in that the first to third marks are formed on the mounting portion.
本発明の多数個取り配線基板によれば、各配線基板領域は、第1のマークとその周囲を取り囲むように形成された第2のマークとを具備しており、配線基板領域が不良であるときに、第1のマークの上面に、第1のマークよりも大きく第2のマークよりも小さい、第1および第2のマークと色調の異なる第3のマークが第1のマークを覆って形成されることから、第2のマークを基準として第1のマークあるいは色調の異なる第3のマークを認識することができ、配線基板領域の良否を誤認識することなくより確実に判断することができる。即ち、従来のような単に1つのマークを用いて不良の配線基板領域のマークの色調を変えるような方法の場合、マークの色調を変えることによってマークがあった位置が認識し難くなり、画像認識装置が誤ってメタライズ配線導体等をマークとして誤認識し易かったのに対し、第2のマークで位置を正確に認識できるとともに、その内側の第1または第3のマークを認識して誤認識をきわめて有効に防止できる。 According to the multi-cavity wiring board of the present invention, each wiring board region includes the first mark and the second mark formed so as to surround the periphery, and the wiring board region is defective. Sometimes, a third mark, which is larger than the first mark and smaller than the second mark and having a color tone different from that of the first mark and the second mark, is formed on the upper surface of the first mark so as to cover the first mark. Therefore, the first mark or the third mark having a different color tone can be recognized on the basis of the second mark, and the determination can be made more reliably without erroneously recognizing the quality of the wiring board region. . That is, in the case of a conventional method of changing the color tone of a mark in a defective wiring board area using only one mark, it is difficult to recognize the position of the mark by changing the color tone of the mark. While the device was easy to mistakenly recognize the metalized wiring conductor as a mark by mistake, the position could be accurately recognized by the second mark, and the first or third mark inside it could be recognized and misrecognized. It can be prevented very effectively.
また、第3のマークを形成する際、第3のマーク7が流出するのを第2のマークで防止することができ、第3のマークを確実に適度な大きさで形成することができるので、画像認識装置で第3のマークを有効に認識できる。その結果、良品の配線基板領域のみに電子部品を搭載することができるようになる。
Further, when the third mark is formed, the second mark can prevent the
また、第1乃至第3のマークは、搭載部に形成されていることから、搭載部が第1のマークと第2のマークとを兼ねることとなり、認識のためのマークを別途形成するためのスペースを確保する必要はなく、配線基板領域を小型化することができるとともに、電子部品と絶縁基体との接合性を高いものとすることができる。 In addition, since the first to third marks are formed on the mounting portion, the mounting portion serves as both the first mark and the second mark, so that a mark for recognition is separately formed. It is not necessary to secure a space, the wiring board region can be reduced in size, and the bonding property between the electronic component and the insulating base can be improved.
また、画像認識装置で認識する領域を大きくすることができるので、配線基板領域の良否を精度良く認識できるようになる。 In addition, since the area recognized by the image recognition apparatus can be increased, the quality of the wiring board area can be accurately recognized.
本発明の多数個取り配線基板を以下に説明する。 The multi-piece wiring board of the present invention will be described below.
図1は本発明の多数個取り配線基板の実施の形態の一例を示す平面図、図2は断面図であり、これらの図において、1aは絶縁基体、2は配線基板領域、3は分割線、4はメタライズ配線導体であり、これらで主に多数個取り配線基板1が構成されている。
FIG. 1 is a plan view showing an example of an embodiment of a multi-piece wiring board according to the present invention. FIG. 2 is a sectional view. In these figures, 1a is an insulating substrate, 2 is a wiring board region, and 3 is a dividing line.
本発明の絶縁基体1aは、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体,ガラス−セラミックス等のセラミックス材料から成る四角形状の平板状であり、その中央部に各々が小型の配線基板となる多数の配線基板領域2が仮想線で示した分割線3で仕切られて縦横に一体的に配列形成されている。
The insulating substrate 1a of the present invention is made of a ceramic material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon nitride sintered body, a silicon carbide sintered body, or a glass-ceramic. In the central part, a large number of
絶縁基体1aに配列形成された各配線基板領域2は、その上面の中央部に図示しない半導体素子や圧電振動子等の電子部品が搭載される搭載部2aを有しているとともに、搭載部2a上面から絶縁基体1aの下面に導出されるタングステン(W)やモリブデン(Mo),銅(Cu),銀(Ag)等の金属粉末メタライズから成る複数のメタライズ配線導体4を有している。そして、搭載部2aには電子部品が搭載固定されるとともに、メタライズ配線導体4には電子部品の各電極が半田バンプ等の電気的接続手段を介して電気的に接続される。
Each
このような絶縁基体1aは、例えば、酸化アルミニウム質焼結体となるセラミックグリーンシートに適当な打ち抜き加工を施すとともに、メタライズ配線導体4となるWペースト等をスクリーン印刷法により所定のパターンに印刷塗布し、しかる後、これを還元雰囲気中、約1600℃の温度で焼成することによって製作される。なお、酸化アルミニウム質焼結体となるセラミックグリーンシートは、酸化アルミニウム,酸化珪素,酸化カルシウム,酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥漿状となし、これを従来周知のドクタブレード法を採用してシート状に形成することによって得られる。また、メタライズ配線導体4となるWペースト等は、W粉末等に適当な有機バインダ,溶剤を添加混合して適当な粘度に調整することによって得られる。
Such an insulating substrate 1a is formed by, for example, appropriately punching a ceramic green sheet that is an aluminum oxide sintered body, and printing and applying a W paste that becomes a
なお、メタライズ配線導体4は、電子部品の各電極を外部電気回路の配線導体に電気的に接続させるための導電路として機能し、露出する表面にはニッケル(Ni)や金(Au)等の耐蝕性に優れる金属を1〜20μm程度の厚みで被着させておくのがよく、メタライズ配線導体4が酸化腐蝕するのを有効に防止することができるとともに、メタライズ配線導体4と電子部品の各電極との半田による接合や絶縁基体1aの下面に導出したメタライズ配線導体4と外部電気回路の配線導体との接合を強固なものとすることができる。したがって、より好ましくは、メタライズ配線導体4の露出表面には、厚さ1〜10μm程度のNiめっき層と厚さ0.1〜3μm程度のAuめっき層とが電解めっき法や無電解めっき法により順次被着されているのがよい。
The
また、絶縁基体1aの上面の中央部に複数の配線基板領域2が縦横の並びに配列されるとともに、外周部に絶縁基体1aの取り扱いを容易にするための捨て代領域8が形成されている。
A plurality of
そして、本発明の多数個取り配線基板1は、絶縁基体1aの各配線基板2上にWやMo,Cu,Ag等の金属粉末のメタライズ層等から成る第1のマーク5および第2のマーク6が被着形成されている。
The
なお、第1のマーク5および第2のマーク6は、絶縁基体1aとなるセラミックグリーンシートにメタライズ配線導体4となるWペースト等を印刷塗布する際に、同時に同じWペースト等により所定のパターンに印刷塗布しておくことによって絶縁基体1aの配線基板領域2の所定の位置に被着形成される。
The
また、図1においては、第1のマーク5および第2のマーク6を円形としているが、円形に限らず、四角形や十字形等の他の形状であったり、第1のマーク5と第2のマーク6とを異なる形状としても構わない。
In FIG. 1, the
なお、第1のマーク5および第2のマーク6の露出する表面には、メタライズ配線導体4の露出する表面にNiめっき層およびAuめっき層を被着させる際に、同時に同じNiめっき層および金めっき層を被着させるのが良い。これにより、絶縁基体1aとの色調差を大きくし、画像認識装置で第1のマーク5および第2のマーク6とを認識しやすいものとなる。
In addition, when the Ni plating layer and the Au plating layer are deposited on the exposed surfaces of the metallized
また、各配線基板領域2は、第1のマーク5と、第1のマーク5の周囲を取り囲むように形成された第2のマーク6とを具備し、配線基板領域2が不良であるときに、不良の配線基板領域2Dの第1のマーク5の上面に、第1のマーク5よりも大きいとともに第2のマーク6よりも小さい、第1および第2のマーク5,6と色調の異なる第3のマーク7が第1のマーク5を覆うように形成される。これにより、第2のマーク6を基準として第1のマーク5あるいは色調の異なる第3のマーク7を認識することができ、配線基板領域2の良否を誤認識することなくより確実に判断することができる。即ち、従来のような単に1つのマークを用いて不良の配線基板領域2のマークの色調を変えるような方法の場合、マークの色調を変えることによってマークがあった位置が認識し難くなり、画像認識装置が誤ってメタライズ配線導体4等をマークとして誤認識し易かったのに対し、第2のマーク6で位置を正確に認識できるとともに、その内側の第1のマーク5または第3のマーク7を認識して誤認識をきわめて有効に防止できる。
Each
また、第3のマーク7を形成する際、第3のマーク7が流出するのを第2のマーク6で防止することができ、第3のマーク7を確実に適度な大きさで形成することができるので、画像認識装置で第3のマーク7を有効に認識できる。その結果、良品の配線基板領域2のみに電子部品を搭載することができるようになる。
Further, when the
例えば、第1のマーク5と第2のマーク6に、金めっき層が被着している場合、暗色系のインク等から成る第3のマーク7を使用し、第1のマーク5を覆うように形成することで、画像認識装置で、第2のマーク6のみが認識されることとなり、配線基板領域2の良否を確実に認識できるようになる。
For example, when a gold plating layer is applied to the
また、第3のマーク7は、暗色系の樹脂ペーストや金属ペースト等であっても良く、色調は、第1のマーク5および第2のマーク6よりも、絶縁基体1aにより近い色調であることが好ましく、第3のマーク7が形成されている際に、絶縁基体1aに対して、第2のマークのみがより確実に認識させやすくなる。また、第3のマーク7は第2のマーク6に対して濡れ難い樹脂ペーストや金属ペーストで形成されているのがよい。これにより、第3のマーク7が流出しても第2のマーク6で効果的に流出を防止することができる。
The
また、第1のマーク5、第2のマーク6、第3のマーク7は、電子部品が搭載される搭載部2aに形成されていることが好ましい。これにより、搭載部2aが第1のマーク5と第2のマーク6とを兼ねることとなり、認識のためのマークを別途形成するためのスペースを確保する必要はなく、配線基板領域2を小型化することができるとともに、電子部品と絶縁基体1aとの接合性を高いものとすることができる。
Moreover, it is preferable that the
また、画像認識装置で認識する領域を大きくすることができるので、配線基板領域2の良否を精度良く認識できるようになる。
In addition, since the area recognized by the image recognition apparatus can be increased, the quality of the
また、第1のマーク5と第2のマーク6との間の絶縁基体1aの表面に溝や突出部を形成しておいても良く、第3のマーク7で第1のマーク5を覆う際に、第3のマーク7が流出して第2のマーク6表面に被着しないようにすることができる。
Further, a groove or a protrusion may be formed on the surface of the insulating base 1 a between the
なお、不良の配線基板領域2Dとなる原因としては、メタライズ配線導体4の断線,ショート,ニジミ,拡がり,凹凸,異物の付着,シミ,汚れ,めっき層のふくれ,変色,カケ,ボイド等があげられる。
Note that the cause of the defective
そして、正常な配線基板領域2の全てに電子部品を搭載した後、電子部品が搭載された各配線基板領域2の上面に電子部品を覆うようにして封止用の樹脂や蓋体を固着させ、しかる後、絶縁基体1aを分割線3に沿って分割すれば、多数個の良品の電子装置のみが同時集約的に製造されることとなる。
Then, after electronic components are mounted on all normal
また、絶縁基体1aを分割するには、ダイアモンドカッターやレーザカッターによって絶縁基体1aを分割線3に沿って切断して分割する方法が採用される。
Further, in order to divide the insulating substrate 1a, a method of cutting the insulating substrate 1a along the
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態では、第1のマーク5と第2のマーク6とは、分離しているが、第1のマーカ5および第2のマーカ6に電解めっき法等でめっき層を被着できるように連結しておいても良く、この場合、配線基板領域2が不良であるときには、連結部を除く第1のマーカ5上に第3のマーカ5を覆うように形成すれば良い。
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the
1:多数個取り配線基板
1a:絶縁基体
2:配線基板領域
2a:搭載部
3:分割線
4:メタライズ配線導体
5:第1のマーク
6:第2のマーク
7:第3のマーク
8:捨て代領域
1: Multi-cavity wiring board 1a: Insulating substrate 2:
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369962A JP2005136129A (en) | 2003-10-30 | 2003-10-30 | Circuit board including multiple electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369962A JP2005136129A (en) | 2003-10-30 | 2003-10-30 | Circuit board including multiple electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136129A true JP2005136129A (en) | 2005-05-26 |
Family
ID=34647120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003369962A Pending JP2005136129A (en) | 2003-10-30 | 2003-10-30 | Circuit board including multiple electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136129A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011078349A1 (en) * | 2009-12-24 | 2011-06-30 | 京セラ株式会社 | Many-up wiring substrate, wiring substrate, and electronic device |
-
2003
- 2003-10-30 JP JP2003369962A patent/JP2005136129A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011078349A1 (en) * | 2009-12-24 | 2011-06-30 | 京セラ株式会社 | Many-up wiring substrate, wiring substrate, and electronic device |
CN102484943A (en) * | 2009-12-24 | 2012-05-30 | 京瓷株式会社 | Many-up wiring substrate, wiring substrate, and electronic device |
US20120222895A1 (en) * | 2009-12-24 | 2012-09-06 | Kyocera Corporation | Many-up wiring substrate, wiring substrate, and electronic device |
US8975535B2 (en) | 2009-12-24 | 2015-03-10 | Kyocera Corporation | Many-up wiring substrate, wiring substrate, and electronic device |
JP5731404B2 (en) * | 2009-12-24 | 2015-06-10 | 京セラ株式会社 | Multi-cavity wiring board, wiring board and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4373547B2 (en) | Multiple wiring board | |
JP3500287B2 (en) | Wiring board | |
JP2005136129A (en) | Circuit board including multiple electronic device | |
JP4651152B2 (en) | Multi-cavity ceramic wiring board | |
JP4272550B2 (en) | Multiple wiring board | |
JP4458974B2 (en) | Multiple wiring board | |
JP2005019749A (en) | Wiring board and multiple wiring board | |
JP4423181B2 (en) | Multiple wiring board | |
JP2004254037A (en) | Imaging apparatus | |
JP4189312B2 (en) | Wiring board | |
JP4587596B2 (en) | Multi-circuit board and method for manufacturing electronic device | |
JP4593704B2 (en) | Manufacturing method of ceramic substrate | |
JP4369631B2 (en) | Multiple wiring board | |
JP3894841B2 (en) | Multiple wiring board | |
JP3801935B2 (en) | Electronic component mounting board | |
JP2008187193A (en) | Wiring board | |
JP2004327631A (en) | Multiple patterning wiring board | |
JP4593823B2 (en) | Multiple wiring board | |
JP2004023051A (en) | Multi-wiring board | |
JP2005340562A (en) | Multiple patterning substrate | |
JP2004047821A (en) | Multiple-piece taking wiring board | |
JP3798992B2 (en) | Multi-cavity ceramic wiring board | |
JP2003318511A (en) | Multiple-unit wiring board | |
JP2005050935A (en) | Multi-piece wiring board | |
JP2005136172A (en) | Wiring substrate capable of being divided into a multitude of pieces |