JP2004327631A - Multiple patterning wiring board - Google Patents
Multiple patterning wiring board Download PDFInfo
- Publication number
- JP2004327631A JP2004327631A JP2003118971A JP2003118971A JP2004327631A JP 2004327631 A JP2004327631 A JP 2004327631A JP 2003118971 A JP2003118971 A JP 2003118971A JP 2003118971 A JP2003118971 A JP 2003118971A JP 2004327631 A JP2004327631 A JP 2004327631A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- area
- defective
- regions
- board area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電振動子等の電子部品を搭載するための配線基板となる配線基板領域を広面積の絶縁基体中に縦横に多数個配列形成して成る多数個取り配線基板に関する。
【0002】
【従来の技術】
従来、半導体素子や圧電振動子等の電子部品を搭載するための配線基板は、例えば、上面の中央部に電子部品が搭載される搭載部を有するセラミックスから成る四角平板状の絶縁基体に、その上面から下面にかけて導出される複数のメタライズ配線導体を配設させて成る。そして、絶縁基体の搭載部に電子部品を搭載固定するとともに、電子部品の各電極をメタライズ配線導体に金属バンプやボンディングワイヤを介して電気的に接続し、しかる後、その上面に電子部品を覆うようにして封止用の樹脂や蓋体を固着させることにより電子部品を気密に封止することによって、製品としての電子装置となる。
【0003】
このような配線基板は、近時の電子装置の小型化の要求に伴い、その大きさが数mm角程度の極めて小さなものとなってきている。そして、このような小型化した配線基板は、その取り扱いを容易とするとともに製造効率を高いものとするために、多数個の小型の配線基板を一枚の広面積の絶縁基体(母基板)から同時集約的に得るように成した、いわゆる多数個取り配線基板の形態で製作されている。
【0004】
このような多数個取り配線基板は、広面積の絶縁基体中にそれぞれが小型の配線基板となる多数の配線基板領域が、各々分割線で区切られて縦横に一体的に配列形成されて成り、各配線基板領域には搭載部およびメタライズ配線導体が形成されている。そして、各配線基板領域の搭載部に電子部品をその各電極がメタライズ配線導体に電気的に接続されるようにして搭載固定するとともに、電子部品を覆うようにして各配線基板領域の上面に封止用の樹脂や蓋体を固着させ、しかる後、絶縁基体を分割線に沿って分割することにより多数個の電子装置が同時集約的に製作されるのである。
【0005】
なお、このような多数個取りの配線基板において、各配線基板領域の搭載部に電子部品を位置合わせして搭載するには、一般的には画像認識装置を備えた自動機が使用されており、各配線基板領域の上面に電子部品を位置合わせするための基準となるメタライズから成る位置合わせマークをメタライズ配線導体と同時に設けておくとともに、この位置合わせマークを画像認識装置で認識し、その情報を基にして自動で搭載する方法が採用されている。
【0006】
しかしながら、このような多数個取りの配線基板によると、製造上のばらつきや不具合等により、絶縁基体中に配列形成された多数個の配線基板領域のうちのいくつかに、要求される性能を満足していない不良の配線基板領域が含まれていることがある。このような不良の配線基板領域が含まれている場合には、不良の配線基板領域の上面に例えば油性のインクで印を付けておき、この印を画像認識装置で認識させ、各配線基板領域に自動機で電子部品を搭載する際にこの印のついた配線基板領域を不良と判定させ、不良の配線基板領域については電子部品を搭載しないようにプログラムしておくことがなされていた。
【0007】
ところが、不良の配線基板領域の上面に油性のインクで印をつけた場合、インクの濃淡やかすれ等によりこの印を画像認識装置で確実に認識することができず、不良の配線基板領域を正常な配線基板領域と誤認して不良の配線基板領域に自動機により電子部品を搭載してしまい、その結果、不良の電子装置が製造されてしまうという問題点を有していた。
【0008】
そこで、本願出願人は、下記の特許文献1において、図3に平面図、図4に図3の断面図で示すような、絶縁基体11に配列形成された各配線基板領域12の上面中央部に図示しない電子部品が搭載される搭載部12aを有するとともに、この搭載部12aに電子部品を位置合わせするための基準となる位置合わせマーク15および搭載部12a上面から絶縁基体12の下面に導出する複数のメタライズ配線導体14を有し、各配線基板領域12のうちで不良の配線基板領域12Dがあった場合に、その不良の配線基板領域12Dの位置合わせマーク15がレーザ加工により除去されるようにした多数個取り配線基板を提案した。
【0009】
この多数個取り配線基板によれば、不良の配線基板領域12Dの位置合わせマーク15がレーザ加工により除去されていることから、各配線基板領域12の搭載部12aに電子部品を自動機により搭載する場合、画像認識装置により各配線基板領域12の位置決めマーク15の除去の有無を認識することにより、配線基板領域12の良否を確実に判断することができ、その結果、不良の配線基板領域12Dに電子部品が搭載されることはないというものである。
【0010】
なお、不良の配線基板領域12Dの位置合わせマーク15をレーザ加工により除去するには、例えば自動の検査装置によって不良の配線基板領域12Dを判断した後、不良の配線基板領域12Dの位置合わせマーク15にレーザ光を照射して位置合わせマーク15を飛散除去させる方法が採用される。また、絶縁基体11を分割するには、ダイアモンドカッターやレーザカッターによって絶縁基体11を分割線13に沿って切断して分割する方法が採用されている。
【0011】
【特許文献1】
特開2001−127399号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上述の特許文献1の多数個取り配線基板によると、各配線基板領域12の搭載部12aに電子部品を自動機により搭載する場合、画像認識装置により各配線基板領域12の位置決めマーク15の除去の有無を認識することにより、配線基板領域12の良否を確実に判断することができるものの、レーザ加工により位置合わせマーク15を除去することはインクで印を付けることよりも時間がかかるとともに高コストなものであり、また、各配線基板領域12についてその都度位置決めマーク15の除去の有無を認識しなければならないことから、画像認識装置による位置決めマーク15の認識時間に多くの時間が必要となり、その結果、電子部品を自動機により効率よく搭載できないという問題点を有していた。
【0013】
したがって、本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、不良の配線基板領域に電子部品が確実に搭載されないようにして、良品の電子装置のみを効率よく多数個、同時集約的にかつ低コストに製造することが可能な多数個取り配線基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明の多数個取り配線基板は、絶縁基体の上面の中央部に複数の配線基板領域が縦横の並びに配列されるとともに、外周部に捨て代領域が形成されている多数個取り配線基板であって、前記捨て代領域の前記配線基板領域の縦または横の各並びの端に、前記並び中の前記複数の配線基板領域のそれぞれに対応する認識パターンが形成されていることを特徴とするものである。
【0015】
本発明の多数個取り配線基板は、絶縁基体の上面の中央部に複数の配線基板領域が縦横の並びに配列されるとともに、外周部に捨て代領域が形成されて成るものであって、外周部の捨て代領域に配線基板領域の縦または横の各並びの端に、その並び中の複数の配線基板領域のそれぞれに対応する認識パターンが形成されていることから、所定の領域に集合するように形成された、複数の配線基板領域のそれぞれに対応する複数の認識パターンを画像認識装置で一度に認識することができ、これにより複数の配線基板領域の良否を確実に短時間で判断することができるようになり電子部品を自動機により効率よく搭載できる。
【0016】
本発明の多数個取り配線基板において、好ましくは、前記認識パターンは、対応する前記配線基板領域が不良であるときに表面が着色されることを特徴とする。
【0017】
本発明の多数個取り配線基板は、好ましくは認識パターンは対応する配線基板領域が不良であるときに表面が着色されることから、画像認識装置による認識パターンの認識の感度が高められ、複数の配線基板領域の良否を確実に判断することができる。また、短時間で確実に不良の配線基板領域を特定することができる。
【0018】
【発明の実施の形態】
本発明の多数個取り配線基板を以下に説明する。
【0019】
図1は本発明の多数個取り配線基板の実施の形態の一例を示す平面図、図2は断面図であり、これらの図において、1は絶縁基体、2は配線基板領域、3は分割線、4はメタライズ配線導体であり、これらで主に多数個取り配線基板が構成されている。
【0020】
本発明の絶縁基体1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体,ガラス−セラミックス等のセラミックス材料から成る四角形状の平板状であり、その中央部に各々が小型の配線基板となる多数の配線基板領域2が仮想線で示した分割線3で仕切られて縦横に一体的に配列形成されている。
【0021】
絶縁基体1に配列形成された各配線基板領域2は、その上面の中央部に図示しない半導体素子や圧電振動子等の電子部品が搭載される搭載部2aを有しているとともに、搭載部2a上面から絶縁基体2の下面に導出されるタングステン(W)やモリブデン(Mo),銅(Cu),銀(Ag)等の金属粉末メタライズから成る複数のメタライズ配線導体4を有している。そして、搭載部2aには電子部品が搭載固定されるとともに、メタライズ配線導体4には電子部品の各電極が半田バンプ等の電気的接続手段を介して電気的に接続される。
【0022】
このような絶縁基体1は、例えば、酸化アルミニウム質焼結体となるセラミックグリーンシートに適当な打ち抜き加工を施すとともに、メタライズ配線導体4となるWペースト等をスクリーン印刷法により所定のパターンに印刷塗布し、しかる後、これを還元雰囲気中、約1600℃の温度で焼成することによって製作される。なお、酸化アルミニウム質焼結体となるセラミックグリーンシートは、酸化アルミニウム,酸化珪素,酸化カルシウム,酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥漿状となし、これを従来周知のドクタブレード法を採用してシート状に形成することによって得られる。また、メタライズ配線導体4となるWペースト等は、W粉末等に適当な有機バインダ,溶剤を添加混合して適当な粘度に調整することによって得られる。
【0023】
なお、メタライズ配線導体4は、電子部品の各電極を外部電気回路の配線導体に電気的に接続させるための導電路として機能し、露出する表面にはニッケル(Ni)や金(Au)等の耐蝕性に優れる金属を1〜20μm程度の厚みで被着させておくのがよく、メタライズ配線導体4が酸化腐蝕するのを有効に防止することができるとともに、メタライズ配線導体4と電子部品の各電極との半田による接合や絶縁基体1の下面に導出したメタライス配線導体4と外部電気回路の配線導体との接合を強固なものとすることができる。したがって、より好ましくは、メタライズ配線導体4の露出表面には、厚さ1〜10μm程度のNiめっき層と厚さ0.1〜3μm程度のAuめっき層とが電解めっき法や無電解めっき法により順次被着されているのがよい。
【0024】
そして、本発明の多数個取り配線基板においては、絶縁基体1の上面の中央部に複数の配線基板領域2が縦横の並びに配列されるとともに、外周部に捨て代領域6が形成されており、捨て代領域6の配線基板領域2の縦または横の各並びの端に、この並び中の複数の配線基板領域2のそれぞれに対応する、WやMo,Cu,Ag等の金属粉末のメタライズ層等から成る認識パターン5が被着形成されている。この認識パターン5は、各配線基板領域2の搭載部2aに電子部品を搭載する際に、並び中の複数の配線基板領域2の良否を判断するための基準となるパターンであり、これを画像認識装置により認識させ、その情報を基にして自動機により電子部品が各搭載部2aの所定位置に搭載されるようになっている。
【0025】
なお、認識パターン5は、絶縁基体1となるセラミックグリーンシートにメタライズ配線導体4となるWペースト等を印刷塗布する際に、同時に同じWペースト等により所定のパターンに印刷塗布しておくことによって絶縁基体1の外周部の捨て代領域6に被着形成されている。また、この例では、認識パターン5は円形としたが、円形に限らず、四角形や十字形等の他の形状であってもよい。
【0026】
また、捨て代領域6の配線基板領域2の縦または横の各並びの端に形成された一群の認識パターン5は、対応する配線基板領域2ごとに形状が異なっていてもよい。たとえば、図1の場合、一群の4個の認識パターン5について、上から円形、四角形、十字形、三角形というようにしてもよい。この場合、認識パターン5の画像認識装置による認識がさらに容易になる。
【0027】
さらに、捨て代領域6の配線基板領域2の縦または横の各並びの端に形成された一群の認識パターン5は、対応する配線基板領域2ごとに大きさが異なっていてもよい。たとえば、図1の場合、一群の4個の認識パターン5について、全て円形であって、上から漸次直径が小さくなるように形成してもよい。
【0028】
なお、認識パターン5の露出する表面には、メタライズ配線導体4の露出する表面にNiめっき層およびAuめっき層を被着させる際に、同時に同じNiめっき層およびAuめっき層を被着させることが好ましい。
【0029】
また、本発明の認識パターン5は、好ましくは対応する配線基板領域2が不良であるときに表面がレーザ光の照射により着色される。これにより、画像認識装置による認識パターン5の認識の感度が高められ、複数の配線基板領域2の良否を確実に判断することができる。つまり、絶縁基体1に配列形成された各配線基板領域2のうちで不良の配線基板領域2Dがあった場合に、その不良の配線基板領域2Dに対応する認識パターン5aが、レーザ光の照射により確実に着色されているとともにインクのように色落ちがないようにして着色されることから、各配線基板領域2の搭載部2aに電子部品を搭載する際に、画像認識装置により各配線基板領域2の認識パターン5の着色を認識することにより、配線基板領域2の良否を確実に判断することができるため、不良の配線基板領域2Dに電子部品が搭載されることはない。
【0030】
なお、不良の配線基板領域2Dに対応する認識パターン5をレーザ加工により着色するには、例えば自動機の画像認識装置によって不良の配線基板領域2Dを判断した後、不良の配線基板領域2Dに対応する認識パターン5にレーザ光を照射して認識パターン5の表面に被着されたAuめっき層およびNiめっき層を飛散除去してWのメタライズ層を露出させる方法などが採用される。
【0031】
また、認識パターン5の着色は、画像認識装置が認識パターン5を感度よく認識できるのであれば、不良の配線基板領域2Dに対応する認識パターン5にレーザ光を照射する際にその出力を調整してAuめっき層のみを飛散除去してNiめっき層を露出させてもよいし、またはAuめっき層の表面に油性のインクを用いて着色してもよい。
【0032】
なお、不良の配線基板領域2Dとなる原因としては、メタライズ配線導体4の断線,ショート,ニジミ,拡がり,凹凸、異物の付着、シミ、汚れ、めっき層のふくれ,変色、カケ、ボイド等があげられる。
【0033】
そして、正常な配線基板領域2の全てに電子部品を搭載した後、電子部品が搭載された各配線基板領域2の上面に電子部品を覆うようにして封止用の樹脂や蓋体を固着させ、しかる後、絶縁基体1を分割線3に沿って分割すれば、多数個の良品の電子装置のみが同時集約的に製造されることとなる。
【0034】
また、絶縁基体1を分割するには、ダイアモンドカッターやレーザカッターによって絶縁基体1を分割線3に沿って切断して分割する方法が採用される。
【0035】
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態では、認識パターン5が捨て代領域6に一列に被着形成されているが、画像認識装置の良否を判断できる範囲内であれば、認識パターン5の配列を変更してもよい。
【0036】
【発明の効果】
本発明の多数個取り配線基板は、絶縁基体の上面の中央部に複数の配線基板領域が縦横の並びに配列されるとともに、外周部に捨て代領域が形成されて成るものであって、捨て代領域の配線基板領域の縦または横の各並びの端に、その並び中の複数の配線基板領域のそれぞれに対応する認識パターンが形成されていることから、所定の領域に集合するように形成された、複数の配線基板領域のそれぞれに対応する複数の認識パターンを画像認識装置で一度に認識することができ、これにより複数の配線基板領域の良否を確実に短時間で判断することができるようになり電子部品を自動機により効率よく搭載できる。
【0037】
本発明の多数個取り配線基板は、好ましくは認識パターンは対応する配線基板領域が不良であるときに表面が着色されることから、画像認識装置による認識パターンの認識の感度が高められ、複数の配線基板領域の良否を確実に判断することができる。また、短時間で確実に不良の配線基板領域を特定することができる。
【図面の簡単な説明】
【図1】本発明の多数個取り配線基板の実施の形態の一例を示す平面図である。
【図2】図1の多数個取り配線基板の断面図である。
【図3】従来の多数個取り配線基板を示す平面図である。
【図4】図3の多数個取り配線基板の断面図である。
【符号の説明】
1:絶縁基体
2:配線基板領域
2a:搭載部
3:分割線
4:メタライズ配線導体
5:認識パターン
6:捨て代領域[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-cavity wiring board formed by arranging a large number of wiring board regions, which are wiring boards for mounting electronic components such as a semiconductor element and a piezoelectric vibrator, on a wide-area insulating substrate in a matrix.
[0002]
[Prior art]
Conventionally, a wiring board for mounting electronic components such as a semiconductor element and a piezoelectric vibrator is, for example, a rectangular flat plate-shaped insulating base made of ceramics having a mounting portion on which electronic components are mounted in the center of the upper surface. A plurality of metallized wiring conductors extending from the upper surface to the lower surface are provided. Then, the electronic component is mounted and fixed on the mounting portion of the insulating base, and each electrode of the electronic component is electrically connected to the metallized wiring conductor via a metal bump or a bonding wire, and thereafter, the electronic component is covered on the upper surface thereof. An electronic device as a product is obtained by hermetically sealing the electronic component by fixing the sealing resin and the lid in this manner.
[0003]
With the recent demand for miniaturization of electronic devices, such wiring boards have become extremely small, having a size of several mm square. In order to facilitate the handling and increase the production efficiency of such a miniaturized wiring board, a large number of small wiring boards are separated from a single large-area insulating base (mother substrate). It is manufactured in the form of a so-called multi-cavity wiring board so as to obtain simultaneously.
[0004]
Such a multi-cavity wiring board is formed by forming a large number of wiring board areas, each of which is a small wiring board, in a large-area insulating base, and each of the areas is divided by dividing lines and arranged integrally vertically and horizontally, A mounting portion and a metallized wiring conductor are formed in each wiring board region. Then, the electronic component is mounted and fixed on the mounting portion of each wiring board area so that each electrode thereof is electrically connected to the metallized wiring conductor, and is sealed on the upper surface of each wiring board area so as to cover the electronic component. A plurality of electronic devices are simultaneously and intensively manufactured by fixing a resin for stopping and a lid and then dividing the insulating base along the dividing line.
[0005]
In such a multi-cavity wiring board, an automatic machine equipped with an image recognition device is generally used to align and mount electronic components on a mounting portion of each wiring board area. An alignment mark composed of a metallization as a reference for aligning an electronic component on the upper surface of each wiring board region is provided at the same time as the metallized wiring conductor, and the alignment mark is recognized by an image recognition device, and the information is stored. Based on this, a method of automatic mounting is adopted.
[0006]
However, such a multi-cavity wiring board satisfies the required performance in some of the multiple wiring board regions arranged and formed in the insulating base due to manufacturing variations and defects. In some cases, a defective wiring board area that is not included is included. When such a defective wiring board area is included, a mark is made on the upper surface of the defective wiring board area with, for example, oil-based ink, and this mark is recognized by an image recognition device. When mounting an electronic component by an automatic machine, a wiring board area marked with this mark is determined to be defective, and the defective wiring board area is programmed so as not to mount the electronic component.
[0007]
However, if a mark is made on the upper surface of the defective wiring board area with oil-based ink, the mark cannot be reliably recognized by the image recognition device due to shading or blurring of the ink. There is a problem that the electronic component is mounted on the defective wiring board area by an automatic machine by being erroneously recognized as a defective wiring board area, and as a result, a defective electronic device is manufactured.
[0008]
In view of this, the applicant of the present application has disclosed in
[0009]
According to this multi-cavity wiring board, since the
[0010]
In order to remove the
[0011]
[Patent Document 1]
JP 2001-127399 A
[Problems to be solved by the invention]
However, according to the multi-cavity wiring board of
[0013]
Accordingly, the present invention has been devised in view of such a conventional problem, and an object of the present invention is to prevent electronic components from being reliably mounted on a defective wiring board area, and to efficiently use only good electronic devices. It is an object of the present invention to provide a multi-piece wiring board that can be manufactured in a large number, simultaneously and intensively at low cost.
[0014]
[Means for Solving the Problems]
The multi-cavity wiring board of the present invention is a multi-cavity wiring board in which a plurality of wiring board regions are arranged vertically and horizontally at a central portion of an upper surface of an insulating base and a disposal margin region is formed at an outer peripheral portion. A recognition pattern corresponding to each of the plurality of wiring board regions in the row is formed at an end of each of the vertical and horizontal rows of the wiring board area in the discarding allowance area. It is.
[0015]
The multi-cavity wiring board according to the present invention comprises a plurality of wiring board regions arranged vertically and horizontally at a central portion of an upper surface of an insulating base, and a disposal margin region formed at an outer peripheral portion. Since the recognition pattern corresponding to each of the plurality of wiring board regions in the row is formed at the end of each of the vertical and horizontal rows of the wiring board area in the discarding allowance area, the A plurality of recognition patterns respectively corresponding to the plurality of wiring board regions formed in the image recognition device can be recognized at a time by the image recognition device, whereby the quality of the plurality of wiring board regions can be reliably determined in a short time. And electronic parts can be efficiently mounted by an automatic machine.
[0016]
In the multi-cavity wiring board according to the present invention, preferably, the surface of the recognition pattern is colored when the corresponding wiring board area is defective.
[0017]
In the multi-cavity wiring board of the present invention, the recognition pattern is preferably colored when the corresponding wiring board area is defective, so that the sensitivity of recognition of the recognition pattern by the image recognition device is increased, and The quality of the wiring board area can be reliably determined. Further, a defective wiring board area can be reliably specified in a short time.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
The multi-cavity wiring board of the present invention will be described below.
[0019]
FIG. 1 is a plan view showing an example of an embodiment of a multi-cavity wiring board according to the present invention, and FIG. 2 is a cross-sectional view. In these figures, 1 is an insulating base, 2 is a wiring board region, and 3 is a dividing line.
[0020]
The insulating
[0021]
Each
[0022]
Such an insulating
[0023]
Note that the metallized
[0024]
In the multi-cavity wiring board of the present invention, a plurality of
[0025]
Note that the
[0026]
Further, the group of
[0027]
Furthermore, the group of
[0028]
When the Ni plating layer and the Au plating layer are deposited on the exposed surface of the metallized
[0029]
Further, the surface of the
[0030]
In order to color the
[0031]
The coloring of the
[0032]
Causes of the defective wiring board area 2D include disconnection, short-circuit, bleeding, spreading, unevenness, adhesion of foreign matter, stains, dirt, plating layer blistering, discoloration, chipping, voids, etc. of the metallized
[0033]
After the electronic components are mounted on all of the normal
[0034]
In order to divide the insulating
[0035]
Note that the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the
[0036]
【The invention's effect】
The multi-piece wiring board according to the present invention comprises a plurality of wiring board regions arranged vertically and horizontally at a central portion of an upper surface of an insulating base, and a disposal margin region formed at an outer peripheral portion. Since the recognition pattern corresponding to each of the plurality of wiring board areas in the row is formed at the end of each of the vertical or horizontal row of the wiring board area of the area, it is formed so as to gather in a predetermined area. In addition, a plurality of recognition patterns respectively corresponding to a plurality of wiring board regions can be recognized at a time by the image recognition device, so that the quality of the plurality of wiring board regions can be reliably determined in a short time. And electronic parts can be efficiently mounted by an automatic machine.
[0037]
In the multi-cavity wiring board of the present invention, the recognition pattern is preferably colored when the corresponding wiring board area is defective, so that the sensitivity of recognition of the recognition pattern by the image recognition device is increased, and The quality of the wiring board area can be reliably determined. Further, a defective wiring board area can be reliably specified in a short time.
[Brief description of the drawings]
FIG. 1 is a plan view showing an example of an embodiment of a multi-cavity wiring board according to the present invention.
FIG. 2 is a sectional view of the multi-piece wiring board of FIG. 1;
FIG. 3 is a plan view showing a conventional multi-cavity wiring board.
FIG. 4 is a cross-sectional view of the multi-cavity wiring board of FIG. 3;
[Explanation of symbols]
1: Insulating base 2:
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118971A JP2004327631A (en) | 2003-04-23 | 2003-04-23 | Multiple patterning wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118971A JP2004327631A (en) | 2003-04-23 | 2003-04-23 | Multiple patterning wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004327631A true JP2004327631A (en) | 2004-11-18 |
Family
ID=33498357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003118971A Pending JP2004327631A (en) | 2003-04-23 | 2003-04-23 | Multiple patterning wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004327631A (en) |
-
2003
- 2003-04-23 JP JP2003118971A patent/JP2004327631A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4373547B2 (en) | Multiple wiring board | |
JP5634191B2 (en) | Multiple wiring board | |
JP2004327631A (en) | Multiple patterning wiring board | |
JP2007173586A (en) | Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor | |
JP3472492B2 (en) | Multi-cavity wiring board | |
JP4272550B2 (en) | Multiple wiring board | |
JP4458974B2 (en) | Multiple wiring board | |
JP4587596B2 (en) | Multi-circuit board and method for manufacturing electronic device | |
JPH0951053A (en) | Chip carrier, its manufacture, and method for mounting chip | |
JP2005136129A (en) | Circuit board including multiple electronic device | |
JP2005019749A (en) | Wiring board and multiple wiring board | |
JP4593704B2 (en) | Manufacturing method of ceramic substrate | |
JP4738220B2 (en) | Multiple wiring board | |
JP4369631B2 (en) | Multiple wiring board | |
JP3894841B2 (en) | Multiple wiring board | |
JP4272506B2 (en) | Multiple wiring board | |
JP4593823B2 (en) | Multiple wiring board | |
JP2004023051A (en) | Multi-wiring board | |
JP2004047821A (en) | Multiple-piece taking wiring board | |
JP2006147659A (en) | Multiple pattern wiring board and electronic device | |
JP2006237297A (en) | Multiple patterning wiring board | |
JP2003318511A (en) | Multiple-unit wiring board | |
JP2005136174A (en) | Manufacturing method of wiring substrate | |
JP2000216507A (en) | Wiring board and manufacture of unit wiring board | |
JP2010177320A (en) | Multiple patterning wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
A977 | Report on retrieval |
Effective date: 20080128 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Effective date: 20080410 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |