JP2005129628A - 受光素子及びその製造方法 - Google Patents

受光素子及びその製造方法 Download PDF

Info

Publication number
JP2005129628A
JP2005129628A JP2003361884A JP2003361884A JP2005129628A JP 2005129628 A JP2005129628 A JP 2005129628A JP 2003361884 A JP2003361884 A JP 2003361884A JP 2003361884 A JP2003361884 A JP 2003361884A JP 2005129628 A JP2005129628 A JP 2005129628A
Authority
JP
Japan
Prior art keywords
layer
receiving element
optical waveguide
light receiving
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003361884A
Other languages
English (en)
Other versions
JP4158197B2 (ja
Inventor
Morio Wada
守夫 和田
Shojiro Araki
昌二郎 荒木
Machio Dobashi
万知夫 土橋
Toshimasa Umezawa
俊匡 梅沢
Masayuki Suehiro
雅幸 末広
Takahiro Kudo
貴裕 工藤
Takashi Mogi
孝史 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2003361884A priority Critical patent/JP4158197B2/ja
Publication of JP2005129628A publication Critical patent/JP2005129628A/ja
Application granted granted Critical
Publication of JP4158197B2 publication Critical patent/JP4158197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 エバネッセント結合光導波路型の受光素子の受光素子部の幅を狭くして接合容量を低減して超高速受光素子を実現する。
【解決手段】 エバネッセント結合光導波路型受光素子において、基板の表面に形成されるスラブ型光導波路幅を上方に向かって徐々に狭くなるように形成し、該光導波路上に形成されてエバネッセント光が導かれる光吸収層の幅を最も狭い光導波路幅の部分と一致させるように形成するとともに、この光吸収層の上に電極を形成した。

【選択図】 図1


Description

本発明は、光通信システム、光通信用測定機器に使用される光−電気(O/E)信号変換を行う超高速受光素子の遮断周波数の改善に関する。
近年光ファイバ−通信はチャンネル当たりの伝送速度が数Gbps(bit・per・second)〜数十GbpsのWDM(Wavelength・Division・Multiplexing)光通信技術により飛躍的に伝送容量が増大している。このような光通システムに用いられる光電変換素子として超高速受光素子が開発されてきた。
このような、従来の受光素子に関連する先行技術文献としては次のようなものがある。
特開平04−241471号公報 L.Giraude・et al.:Electron・Lett・37,pp.973-975(2001) T.Takeuchi・et al.:Electron・36,pp.1-2(2000) 鳥飼俊敬:OPTORONICS、No.1、pp.108-112(2003)
図6(a,b,c)はInGaAsを光吸収層にもつpin構造のフォトダイオ−ドの従来例を示す図である。図に示すように光ファイバ−光通信等で用いられている半導体受光素子は、受光素子への光入射方向により表面入射型(図6a)、端面入射型(図6b,図6c)に大別される。
図6aの表面入射型はnInP基板上にn−InPからなるバッファ2を形成し、このバッファ2上に光吸収層としてのn-InGaAs層3及びPInGaAs層4を形成し、基板1の平面に対して垂直方向から光8を入射させるものである。この場合、電極5,6は基板の表面及び裏面に形成される。
図6b,図6cの端面入射型は入射光8を基板1に対して平行方向から光導波路9に入射させるものであり、入射光をエバネッセント効果により光吸収層10に吸収させて光電変換させるようにしたものである。
このような受光素子における応答周波数特性の遮断周波数は、
1)素子抵抗Rと素子容量Cの積(いわゆるCR時定数)と、
2)光吸収層(図6a,図6bではnまたはi−InGaAs層、図6cではN−Type InGaAs層)内で光吸収により発生した正孔−電子対の光生成キャリアの光吸収層内キャリア走行時間、
で決定される。
そのため従来は、電極接触抵抗を低減し、素子面積を小さくして接合容量を低減することにより小さいCR積を得る工夫が行われてきた。
一方、キャリア走行時間を短くするには光吸収層10を薄くする必要があるが、図6aに示す表面入射型では光吸収層3,4が薄くなると入射光が光吸収層で吸収されずに通過する光量が増加して感度が低下する。
表面入射型で内部量子効率80%程度を得るには、光吸収層の厚さは2.5μm程度必要になる。このため、近年、図6bに示すような端面入射型が開発されている。
図6bでは、側面から入射した光は光導波路9内に閉じ込められて光吸収層10で吸収されていくため、光の進行方向に十分(数μm)な光吸収層の厚さを得ることができる。
従って、光閉じ込め構造により光吸収層10の厚さは0.5〜1μmでも十分な感度が得られ、同時に、厚さ方向に走行するキャリアの走行時間を小さくすることが可能となる。
しかし、受光面近傍では光吸収で光生成キャリア濃度が最も高く、光強度が大きい場合に受光素子の入射面に損傷が発生することが知られている。
上述の入射面の損傷発生を改善するために光導波路と受光素子を集積化し、光導波路からのエバネッセント波を受光素子部の光吸収層に導き最大光強度を低減する構造が提案されている。
図6cに示す従来例ではキャリア走行時間を短くするために、光導波路9上の受光素子部10aの光吸収層10(例えばi−InGaAs層)は薄く(例えば0.3〜0.6μm程度の厚さ)形成されている。
このp−i−n構造の受光素子部10aのi層が薄くなると接合容量が増加する。このため再び、受光素子の応答周波数特性の遮断周波数の主な制限要素がCR積となる。そのため、受光素子部10aの接合容量を減らすように光吸収層10の接合面積を小さくする必要がある。
図6c’に示すように光導波路9を伝搬する導波(入射)光は光吸収層10にエバネッセント結合で導かれて吸収されていくが、この時、例えば、波長1.5μm帯の光通信波長領域で実用的な感度を有する受光素子の量子効率約40%以上を達成するためには、受光素子部10aの導波路方向の長さは約20μm以上必要となる。
従って、受光素子部10aの接合容量を減らすには、この受光素子部10aの幅を狭くして低減することになる。
しかし、従来例(図6b、図6c)などでは、光導波路9の幅hと受光素子部10aの幅h’がほぼ同じに作られていた。これは、受光素子部の材料(InP、InGaAsなど)と導波路部の材料(InGaAsPなど)の形状形成にドライエッチング加工を用いて、材料系の違いによる加工形状の差異を小さくし、受光素子部と導波路部の側面がほぼ垂直に加工される方法が取られていたためである。
したがって、受光素子部面積を小さくするための積極的な構造は提案されていなかった。また、具体的に光導波路上の受光素子部の幅を狭くして、受光素子部の接合容量を低減する構造、製造方法そのものの設計、製作は行われていなかった。
従って本発明が解決しようとする課題は、エバネッセント結合光導波路型の受光素子の受光素子部の幅を狭くして接合容量を低減し超高速受光素子を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
エバネッセント結合光導波路型受光素子において、基板の表面に形成されるスラブ型光導波路幅を上方に向かって徐々に狭くなるように形成し、該光導波路上に形成されてエバネッセント光が導かれる光吸収層の幅を最も狭い光導波路幅の部分と一致させるように形成するとともに、この光吸収層の上に電極を形成した。光導波路の伝搬損失が少なくなる。
本発明のうち請求項2記載の発明は、請求項1記載の受光素子において、
前記光導波路はInP基板上に複数層のInGaAsPで形成するとともに、各層の屈折率を基板側から上層に向かって順次高くなるように形成し、最上層のInGaAsP層上に光吸収層及びキャップ層を形成した。効率よくエバネッセント効果が得られる。
本発明のうち請求項3記載の発明は、請求項1または2に記載の受光素子において、
前記光吸収層はInGaAs層、キャップ層はInPとした。光導波路の伝搬損失が少なくなる。
本発明のうち請求項4記載の発明は、
1)InP基板上に屈折率の異なる複数のInGaAsP層を屈折率が順次高くなるよ
うに積層する工程、
2)最上層のInGaAsP層上にInGaAs層を形成する工程、
3)InGaAs層上にInP層を形成する工程、
4)InP層上に絶縁膜を形成する工程、
5)絶縁膜をマスクとしてInGaAsPよりInGaAsがエッチング速度の大きなエッチング液を用いてエッチングを行う工程。を含むことを特徴とする。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1乃至4に記載の発明によれば、基板の表面に形成されるスラブ型光導波路幅を上方に向かって徐々に狭くなるように形成し、該光導波路上に形成されてエバネッセント光が導かれる光吸収層の幅を最も狭い光導波路幅の部分と一致させるように形成するとともに、この光吸収層の上に電極を形成して受光素子部の接合容量を低減する構造とし、光導波路はInP基板上に複数層のInGaAsPで形成するとともに、各層の屈折率を基板側から上層に向かって順次高くなるように形成し、その上に光吸収層及びキャップ層を形成した。この結果、効率よくエバネッセント効果が得られ、光導波路の伝搬損失を少なくした受光素子を実現することができた。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る受光素子の一実施例を示す断面図である。なお、平面図は図6に示す従来例と同様なので省略する。
図1において、1はInPからなる半導体基板であり、この上に光導波路層9、光吸収層10、PN電極5,6が形成されている。
図2、3、4、は本発明の実施例を示す顕微鏡写真である。図1に示すように基本構造は従来例と同様にエバネッセント結合光導波路型受光素子構造である。
図2(a)は図1の光導波路部の断面A−A'断面を示し、InP基板1上に3層のInGaAsP層(InGaAsP(3)、InGaAsP(2)、InGaAsP(1))が順次積層され、その最上層のInGaAsP(1)をエッチング側面が斜めになるようにエッチングして、スラブ型光導波路を形成している。
なおInGaAsP層(3),(2),(1)は上方にいくに従って屈折率が高くなるように形成し入射した光がエバネッセント効果により順次上方に染み出すようになっている。図2(b)は、この光導波路を伝搬する光強度分布の計算結果である。
図3(a)は図1の受光素子の光導波路部10aのB−B'断面を示すものである。図1に示す光導波路9の最上層のInGaAsP(1)上に光吸収層10としてInGaAs層(厚さ〜0.5μm)、InPキャップ層(厚さ〜0.1μm)を形成している。
このような構成によれば、光導波路部9を伝搬してきた導波路光のエバネッセント光がInGaAs光吸収層10に達して、InGaAs光吸収層10がある受光素子部10aの十分長い(〜30μm)距離を通過したとき導波路光8はほとんど全て吸収されて、光−電変換された光信号電流が得られる。
この受光素子部10aの十分長い距離を経たときの光強度(非常に弱いが)分布を計算すると図3(b)のようになり、InGaAs光吸収層10で伝搬している様子が分かる。
図4は実際に実施例の構造で受光素子を製作したときの、受光素子部10aのエッチングによる光導波路9と受光素子部10aを形成後の(図1:B−B'断面)断面二次電子顕微鏡像である。図3に示す構造が実現されている。
次に、このような受光素子の製造方法について説明する。
InP基板上にMOVPE(有機金属気相エピタキシャル)法でInGaAsP材料からなる3層の光導波路を形成する。屈折率が、InGaAsP(1)>InGaAsP(2)>InGaAsP(3)となるように形成し、その上にInGaAs光吸収層10、InPキャップ層11を形成する。
次に、InGaAsPよりInGaAsの方がエッチング速度の大きい化学エッチング液(例えばリン酸、硫酸、過酸化水素水の混合液)を用いて、SiO膜をマスクにしてエッチングすることにより、図4に示す構造の受光素子を実現することができる。受光素子部のInPキャップ層を通して光吸収層のn−InGaAs層内には深さ〜0.1μm程度Zn拡散によりp+InGaAs領域が形成されてpn接合が形成され、図1に示すようにP電極5が設けられている。
図4の実際の実施例の構造で示されるように、光導波路幅がその上に形成される受光素子のInGaAs光吸収層に向かうに従い狭くなるように形成されたエバネッセント結合光導波路型受光素子では、光導波路からのエバネッセント光を外部に漏らして減衰させることなくInGaAs光吸収層10に導くことができる。
同時にスラブ型光導波路のエッチングされた光導波路層9の幅よりもInGaAs層内に形成されるPN接合部分の幅を狭くすることが出来るので、接合容量を小さくすることができる。エッチングする光導波路層の最上層InGaAsP(1)層の裾の幅は6〜10μm程度であり、この時InGaAs光吸収層幅は4〜8μm程度に制御できるため、接合部の幅は導波路幅に対して50〜80%程度にできる。
従って、従来の垂直にエッチングする加工方法の場合に比較して、接合容量を50〜80%に減少することができる。
図5は受光素子の遮断周波数とn(i)−InGaAs光吸収層厚さの関係の計算結果である。例えば光吸収層の厚さを0.3μmとし、受光素子面積(接合面積)が80μm(幅4μm×長さ20μm)と150μm2(幅7.5μm×長さ20μm)の場合、つまり約50〜80%変化すると遮断周波数は約10GHz変化することがわかる。
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。例えば実施例では光導波路のInGaAsP層を3層としたが2層でもよく3層以上としても良い。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
本発明に係る受光素子の一実施例を示す断面図である。 本発明に係る受光素子の光導波路の断面を示す顕微鏡写真である。 本発明に係る受光素子の受光素子部の断面を示す顕微鏡写真である。 本発明に係る受光素子の光導波路上に電極を形成した状態の断面を示す顕微鏡写真である。 受光素子の遮断周波数とn(i)−InGaAs光吸収層厚さの関係を示す計算結果である。 従来の受光素子の一例を示す断面図である。
符号の説明
1 基板
2 n−InP(バッファ)
3 n−InGaAs層
4 PInGaAs層
5 P電極(Au−Zn)
6 N電極(Au−Sn)
7 SiN
8 入射光
9 光導波路
9a 光導波路部
10 光吸収層
10a 受光素子部
11 InP層


























Claims (4)

  1. エバネッセント結合光導波路型受光素子において、基板の表面に形成されるスラブ型光導波路幅を上方に向かって徐々に狭くなるように形成し、該光導波路上に形成されてエバネッセント光が導かれる光吸収層の幅を最も狭い光導波路幅の部分と一致させるように形成するとともに、この光吸収層の上に電極を形成したことを特徴とする受光素子。
  2. 前記光導波路はInP基板上に複数層のInGaAsPで形成するとともに、各層の屈折率を基板側から上層に向かって順次高くなるように形成し、最上層のInGaAsP層上に光吸収層及びキャップ層を形成したことを特徴とする請求項1記載の受光素子。
  3. 前記光吸収層はInGaAs層、キャップ層はInPとしたことを特徴とする請求項1または2に記載の受光素子。
  4. 1)InP基板上に屈折率の異なる複数のInGaAsP層を屈折率が順次高くなるよ
    うに積層する工程、
    2)最上層のInGaAsP層上にInGaAs層を形成する工程、
    3)InGaAs層上にInP層を形成する工程、
    4)InP層上に絶縁膜を形成する工程、
    5)絶縁膜をマスクとしてInGaAsPよりInGaAsがエッチング速度の大きなエッチング液を用いてエッチングを行う工程。を含むことを特徴とする受光素子の製造方法。





























JP2003361884A 2003-10-22 2003-10-22 受光素子 Expired - Fee Related JP4158197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361884A JP4158197B2 (ja) 2003-10-22 2003-10-22 受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361884A JP4158197B2 (ja) 2003-10-22 2003-10-22 受光素子

Publications (2)

Publication Number Publication Date
JP2005129628A true JP2005129628A (ja) 2005-05-19
JP4158197B2 JP4158197B2 (ja) 2008-10-01

Family

ID=34641694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361884A Expired - Fee Related JP4158197B2 (ja) 2003-10-22 2003-10-22 受光素子

Country Status (1)

Country Link
JP (1) JP4158197B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8265443B2 (en) 2009-03-19 2012-09-11 Sumitomo Osaka Cement Co., Ltd. Optical waveguide device
JP2012199344A (ja) * 2011-03-20 2012-10-18 Fujitsu Ltd 受光素子および光受信モジュール
CN103646997A (zh) * 2013-12-13 2014-03-19 中国电子科技集团公司第四十四研究所 倏逝波耦合型高速高功率光电探测器的制作方法
CN111863984A (zh) * 2020-07-30 2020-10-30 中国科学技术大学 光电探测器及其制作方法
WO2021100133A1 (ja) * 2019-11-20 2021-05-27 日本電信電話株式会社 受光デバイスおよびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8265443B2 (en) 2009-03-19 2012-09-11 Sumitomo Osaka Cement Co., Ltd. Optical waveguide device
JP2012199344A (ja) * 2011-03-20 2012-10-18 Fujitsu Ltd 受光素子および光受信モジュール
CN103646997A (zh) * 2013-12-13 2014-03-19 中国电子科技集团公司第四十四研究所 倏逝波耦合型高速高功率光电探测器的制作方法
WO2021100133A1 (ja) * 2019-11-20 2021-05-27 日本電信電話株式会社 受光デバイスおよびその製造方法
JPWO2021100133A1 (ja) * 2019-11-20 2021-05-27
JP7248146B2 (ja) 2019-11-20 2023-03-29 日本電信電話株式会社 受光デバイスおよびその製造方法
CN111863984A (zh) * 2020-07-30 2020-10-30 中国科学技术大学 光电探测器及其制作方法
CN111863984B (zh) * 2020-07-30 2022-05-13 中国科学技术大学 光电探测器及其制作方法

Also Published As

Publication number Publication date
JP4158197B2 (ja) 2008-10-01

Similar Documents

Publication Publication Date Title
US9577136B2 (en) Semiconductor light-receiving element and method for manufacturing same
KR100244046B1 (ko) 광검출용 반도체장치
JP4835837B2 (ja) フォトダイオードとその製造方法
CN102419460B (zh) 耦合波导、其制作方法及应用其的半导体光电子器件
CN102023455B (zh) 基于n-InP的单片集成的光逻辑门及其制作方法
WO2007113502A1 (en) Photodetector
JPH0818026A (ja) 半導体光導波路集積型受光素子
CN112786717B (zh) 一种微环耦合多通道集成光电探测器
CN104950382A (zh) Awg输出波导与探测器有缝对接的集成器件及制备方法
JP4318981B2 (ja) 導波路型受光素子
US6020620A (en) Semiconductor light-receiving device with inclined multilayer structure
JP5526611B2 (ja) 半導体受光素子および半導体受光素子の製造方法
JP4158197B2 (ja) 受光素子
JP6726248B2 (ja) 半導体受光素子、及び光電融合モジュール
JP4291085B2 (ja) 導波路型受光素子
CN114335207A (zh) 一种基于双层亚波长光栅的锗硅光电探测器
CN111129202B (zh) 一种光电探测器
US7310469B2 (en) Waveguide PIN photodiode having graded index distribution centering around optical absorption layer
JP2001168371A (ja) 装荷型半導体受光素子及びその製造方法
JP2020035805A (ja) 半導体受光器
JP3030394B2 (ja) 半導体受光素子
JP2004247620A (ja) 半導体受光素子
US20250334739A1 (en) Photodiodes with carrier screening mitigation
Kang et al. Optical coupling analysis of dual-waveguide structure for monolithic integration of photonic devices
JP3757955B2 (ja) 装荷型半導体受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080706

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees