JP2005124254A

JP2005124254A - 昇圧型スイッチングレギュレータ

Info

Publication number: JP2005124254A
Application number: JP2003353526A
Authority: JP
Inventors: Shoji Shimizu; 尚司清水
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2003-10-14
Filing date: 2003-10-14
Publication date: 2005-05-12

Abstract

【課題】動作条件等が変化しても軽負荷時における電力効率を増加させることができるようにする。
【解決手段】スイッチング素子のターンオンによりインダクタにエネルギーを蓄積し、前記スイッチング素子に流れる電流がある値になることにより前記スイッチング素子をターンオフさせて前記エネルギーを放出整流し出力側に供給する昇圧型スイッチングレギュレータである。前記スイッチング素子がターンオフしてから前記インダクタのエネルギーがほぼ消費された時点を検出し、該検出結果により前記スイッチング素子をターンオンさせるようにした。
【選択図】図１

Description

本発明は、昇圧型スイッチングレギュレータにかかり、特に軽負荷時の電力効率を向上させる技術に関するものである。

一般的なスイッチングレギュレータは、その電力効率が軽負荷時に低下する。これは負荷状態に関係なく駆動回路や発振回路等で固定量の電力が空費されるからである。そこで、このような電力効率低下を回避する１つの手法として、スイッチングサイクルのオフ期間をワンショット発生回路によって制御するスイッチングレギュレータが提案されている（例えば、非特許文献１参照）。

図２(a)はこの種のスイッチングレギュレータの構成を示す回路図である。１はＶinの電源端子と接地との間に接続された入力コンデンサ、２はインダクタ、３は整流ダイオード、４はＦＥＴからなるスイッチング素子、５はスイッチング素子４の駆動回路、８はアンドゲート、９は基準電圧Ｖref1が設定された第１のコンパレータ、１０，１１は出力電圧Ｖoutを分圧した電圧Ｖ３をコンパレータ９に入力するための分圧抵抗、１２は出力コンデンサ、１３は負荷である。

また、１４はスイッチング素子４に流れる電流を検出するための電流検出抵抗、１５はこの抵抗１４で検出し電流／電圧変換した電圧Ｖ４を基準電圧Ｖref2と比較する第２のコンパレータ、１８はこのコンパレータ１５の出力が「Ｈ」になると一定パルス幅の「Ｌ」のパルスを反転Ｑ出力端子から発生するワンショット発生回路である。

このスイッチングレギュレータでは、出力電圧Ｖoutが充分高く、抵抗１０，１１による分圧電圧Ｖ３が基準電圧Ｖref1より高いときは、その第１のコンパレータ９の出力が「Ｌ」となる。よって、アンドゲート８の出力が「Ｌ」となり、電圧Ｖ２も「Ｌ」になり、スイッチング素子４は駆動されない。

出力電圧Ｖoutが低下してきて、電圧Ｖ３が基準電圧Ｖref1より低くなると、第１のコンパレータ９の出力が「Ｈ」となる。このとき、ワンショット発生回路１８の反転Ｑ出力端子は「Ｈ」であるので、アンドゲート８の出力が「Ｈ」、電圧Ｖ２が「Ｈ」となり、スイッチング素子４がターンオンする。このため、電圧Ｖinの電源→インダクタ２→スイッチング素子４→抵抗１４を経由して接地に電流Ｉが流れ、インダクタ２にエネルギーが蓄積される。

そして、スイッチング素子４に流れる電流Ｉが増大し、電流検出抵抗１４で電流検出され電圧に変換された電圧Ｖ４が基準電圧Ｖref2よりも高くなると、第２のコンパレータ１５の出力が「Ｈ」に反転して、ワンショット発生回路１８の反転Ｑ出力端子が「Ｌ」に反転し、アンドゲート８の出力が「Ｌ」、電圧Ｖ２も「Ｌ」となり、スイッチング素子４はターンオフする。

このターンオフにより、インダクタ２に流れる電流Ｉが遮断するが、インダクタ２はそこに流れる電流を維持するために片端の電圧Ｖ１が上昇し、整流ダイオード３を介してその電圧による電流が負荷側に供給され出力電圧Ｖoutとなる。

所定の時間が経過すると、ワンショット発生回路１８の反転Ｑ出力端子が「Ｈ」に復帰するので、スイッチング素子４が再度ターンオンする。分圧電圧Ｖ３がＶref1より高くなるまで、以上の動作が繰り返される。

以上の動作におけるインダクタ２に流れる電流Ｉと、スイッチング素子４のゲートの電圧Ｖ２の波形図を図２(b)に示した。スイッチングサイクルのオフ期間がワンショット発生回路１８で発生するワンショットパルスによって規定され、さらにサイクルスキップ期間はスイッチングが完全に停止され、消費電力を削減できる。
「ＳＯＴ−２３パッケージマイクロパワー昇圧ＤＣ／ＤＣコンバータＬＴ１６１５の日本語版ＰＤＦ」、リニアテクノロジー社、４頁、インターネット[平成１５年１０月７日検索]＜ＵＲＬ：http://www.linear-tech.co.jp/datasheet/html/j1615xf.html>

ところが、ワンショット発生回路１８を用いたスイッチングレギュレータでは、ワンショットパルスのパルス幅のバラツキや動作条件（入力電圧Ｖin、出力電圧Ｖout、インダクタ２のインダクタンス等）の変化に対して追従できず、電力効率が低下する問題があった。

本発明の目的は、この問題を解決し、動作条件等が変化しても軽負荷時における電力効率を増加させることができるようにした昇圧型スイッチングレギュレータを提供することである。

請求項１にかかる発明は、スイッチング素子のターンオンによりインダクタにエネルギーを蓄積し、前記スイッチング素子に流れる電流がある値になることにより前記スイッチング素子をターンオフさせて前記エネルギーを放出整流し出力側に供給する昇圧型スイッチングレギュレータにおいて、前記スイッチング素子がターンオフしてから前記インダクタのエネルギーがほぼ消費された時点を検出し、該検出結果により前記スイッチング素子をターンオンさせるようにしたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の昇圧型スイッチングレギュレータにおいて、前記スイッチング素子は、出力電圧が第１の基準値を下回り且つ前記インダクタの電圧が前記出力電圧を下回るときにターンオンし、前記出力電圧が前記第１の基準値を上回り又は前記スイッチング素子を流れる電流が第２の基準値を上回るときターンオフすることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の昇圧型スイッチングレギュレータにおいて、前記出力電圧が前記第１の基準値を下回ったとき「Ｈ」を出力する第１のコンパレータと、前記スイッチング素子に流れる電流が前記第２の基準値を上回ったとき「Ｈ」を出力する第２のコンパレータと、前記インダクタの電圧が前記出力電圧を下回ったとき「Ｈ」を出力する第３のコンパレータと、前記第３のコンパレータの出力がセット端子に入力し前記第２のコンパレータの出力がリセット端子に入力するセット優先型フリップフロップと、該セット優先型フリップフロップのＱ出力、前記第３のコンパレータの出力、および前記第１のコンパレータの出力を入力して前記スイッチング素子のターンオン／ターンオフを制御するアンドゲートと、を具備する。

本発明によれば、１サイクル中のオン期間にインダクタに蓄積されたエネルギーを、連続して起こるオフ期間に全て出力側に供給することができる。これは、スイッチング回数を減少させ、その結果、スイッチング時に発生する損失が低減することを意味する。これにより、スイッチングレギュレータ全体の電力効率が向上する。また、電圧等の動作条件が変動したとしてもその影響を受けることなくオフ期間が自動的に決められる。

本発明では、従来のワンショット発生回路に代えて、インダクタの電圧Ｖ１と本レギュレータの出力電圧Ｖoutとを比較するコンパレータを備えて、インダクタが蓄えたエネルギーが使い果たされてインダクタの電圧Ｖ１が低下し、Ｖout＞Ｖ１になって初めてオフ期間が終了するようにする。つまり、オフ期間はインダクタのエネルギーが完全に消費されるまでは完了しない。この結果、一定のオフ期間が終了すればインダクタのエネルギーが残留しているかどうかに関わりなく次のスイッチングサイクルが開始する従来のレギュレータに比べて、ワンショットパルス幅のバラツキ、動作条件のバラツキの影響を受けず、必要最低限のスイッチングが行われ、電力効率を向上させることができる。なお、本発明のレギュレータにおいても、サイクルスキップ期間はスイッチングが完全に停止する。

図１(a)は本発明の実施例１の昇圧型スイッチングレギュレータの構成を示す回路図である。１はＶinの電源端子と接地との間に接続された入力コンデンサ、２はインダクタ、３は整流ダイオード、４はＦＥＴからなるスイッチング素子、５はスイッチング素子４の駆動回路、６はオアゲート、７は起動回路、８はアンドゲート、９は基準電圧Ｖref1が設定された第１のコンパレータ、１０，１１は出力電圧Ｖoutを分圧した電圧Ｖ３を第１のコンパレータ９に入力するための分圧抵抗、１２は出力コンデンサ、１３は負荷である。

また、１４はスイッチング素子４に流れる電流Ｉを検出するための電流検出抵抗、１５はこの抵抗１４で検出し電流／電圧変換した電圧Ｖ４を基準電圧Ｖref2と比較する第２のコンパレータ、１６はこの第２のコンパレータ１５の出力によりリセットされるフリップフロップである。なお、このフリップフロップ１６はセット入力端子が「Ｈ」のときのみリセット入力端子が「Ｈ」を受け付けるセット優先型である。１７は出力電圧Ｖoutとインダクタ２の電圧Ｖ１を比較する第３のコンパレータである。

次に動作を説明する。いま、出力電圧Ｖoutが充分高く、抵抗１０，１１による分圧電圧Ｖ３が基準電圧Ｖref1より高い（Ｖ３＞Ｖref1）ときは、その第１のコンパレータ９の出力が「Ｌ」となる。よって、アンドゲート８の出力が「Ｌ」、オアゲート６の出力も「Ｌ」、電圧Ｖ２も「Ｌ」となり、スイッチング素子４は駆動されない。なお、このとき出力電圧Ｖoutはインダクタ２の片端の電圧Ｖ１よりも高い（Ｖout＞Ｖ１）ので、第３のコンパレータ１７はその出力が「Ｈ」となっており、このためフリップフロップ１６のＱ出力端子も「Ｈ」になっている。

出力電圧Ｖoutが低下してきて、分圧電圧Ｖ３が基準電圧Ｖref1より低くなると、第１のコンパレータ９の出力が「Ｈ」となる。この結果、アンドゲート８の出力が「Ｈ」、オアゲート６の出力も「Ｈ」、電圧Ｖ２も「Ｈ」となり、スイッチング素子４がターンオンする。このため、電圧Ｖinの電源→インダクタ２→スイッチング素子４→抵抗１４を経由して接地に電流Ｉが流れ、インダクタ２にエネルギーが蓄積される。

そして、スイッチング素子４に流れる電流Ｉが増大し、電流検出抵抗１４で電流検出され電圧に変換された電圧Ｖ４が基準電圧Ｖref2よりも高くなると、第２のコンパレータ１５の出力が「Ｈ」に反転して、フリップフロップ１６がリセットされる。このためアンドゲート８の出力が「Ｌ」に反転するので、オアゲート６の出力も「Ｌ」となり、スイッチング素子４はターンオフする。

このターンオフにより、インダクタ２に流れる電流Ｉが遮断するが、インダクタ２はそこに流れる電流を維持するために片端の電圧Ｖ１を上昇させ、整流ダイオード３を介してその電圧による電流が負荷側に供給され出力電圧Ｖoutとなる。このとき、当初はＶ１＞Ｖoutになるので、第３のコンパレータ１７は出力を「Ｌ」にする。

負荷への電流供給によりインダクタ２に蓄積されたエネルギーが無くなると、電圧Ｖ１が低下しＶ１＜Ｖoutになる。この結果、第３のコンパレータ１７が反転してその出力が「Ｈ」となり、アンドゲート８に入力すると共にフリップフロップ１６に入力し、そのフリップフロップ１６のＱ出力端子を「Ｈ」にする。よって、アンドゲート８の出力が「Ｈ」、オアゲート６の出力も「Ｈ」となり、スイッチング素子４がターンオンする。

そして、抵抗１４の電圧Ｖ４が基準電圧Ｖref2を越えると、第２のコンパレータ１５の出力が「Ｈ」に反転して、フリップフロップ１６がリセットされ、スイッチング素子４はターンオフする。

以後、分圧電圧Ｖ３が基準電圧Ｖref1を越えるまで、以上のスイッチングサイクルが繰り返される。これらの動作により、スイッチング素子４のオン／オフが行われ、出力電圧Ｖoutが維持される。なお、起動回路７は電源投入時に一時的に「Ｈ」の信号を出力してスイッチング素子４をターンオンさせる動作を行う。

以上の動作におけるインダクタ２に流れる電流Ｉ、スイッチング素子４のゲートの電圧Ｖ２、出力電圧Ｖout、インダクタ２の片端の電圧Ｖ１の波形図を図１(b)に示した。

以上のように、本実施例のレギュレータでは、スイッチング素子４のオフ期間の終了点を電圧Ｖ１とＶoutを比較することで制御している。これは、１回のスイッチングサイクルのオン期間中にインダクタ２に蓄積されたエネルギーを、連続して起こるオフ期間中に完全に使い果たすまでは、オフ期間が完了しないという動作をもたらす。この結果、スイッチング回数が減少し、スイッチング損失が低減するため、電力効率が向上する。また、電圧等の動作条件が変動したとしてもその影響を受けることなくオフ期間が自動的に決められる。

図３に図２(a)に示したワンショット発生回路（ワンショット方式）を使用したレギュレータと図１(a)の本実施例のレギュレータについて、出力電流の変動に対する効率と出力電圧のシミュレーション結果を示した。ワンショット方式ではワンショットパルスのパルス幅の設定の違いによって効率が大きく変動しているが、本実施例ではこのようなことは生じない。

図４に図２(a)に示したワンショット発生回路（ワンショット方式）を使用したレギュレータと図１(a)の本実施例のレギュレータについて、入力電圧の変動に対する効率のシミュレーション結果を示した。本実施例では入力電圧の変動に対してワンショット方式よりも高効率を維持できる。

(a)は実施例１の昇圧型スイッチングレギュレータの回路図、(b)はその動作の波形図である。 (a)は従来の昇圧型スイッチングレギュレータの回路図、(b)はその動作の波形図である。出力電流の変動に対する効率と出力電圧のシミュレーション結果の特性図である。入力電圧の変動に対する効率と出力電圧のシミュレーション結果の特性図である。

符号の説明

１：入力コンデンサ
２：インダクタ
３：整流ダイオード
４：スイッチング素子
５：駆動回路
６：オアゲート
７：起動回路
８：アンドゲート
９：第１のコンパレータ
１０、１１：分圧抵抗
１２：出力コンデンサ
１３：負荷
１４：電流検出抵抗
１５：第２のコンパレータ
１６：セット優先型フリップフロップ
１７：第３のコンパレータ
１８：ワンショット発生回路

Claims

スイッチング素子のターンオンによりインダクタにエネルギーを蓄積し、前記スイッチング素子に流れる電流がある値になることにより前記スイッチング素子をターンオフさせて前記エネルギーを放出整流し出力側に供給する昇圧型スイッチングレギュレータにおいて、
前記スイッチング素子がターンオフしてから前記インダクタのエネルギーがほぼ消費された時点を検出し、該検出結果により前記スイッチング素子をターンオンさせるようにしたことを特徴とする昇圧型スイッチングレギュレータ。
請求項１に記載の昇圧型スイッチングレギュレータにおいて、
前記スイッチング素子は、出力電圧が第１の基準値を下回り且つ前記インダクタの電圧が前記出力電圧を下回るときにターンオンし、前記出力電圧が前記第１の基準値を上回り又は前記スイッチング素子を流れる電流が第２の基準値を上回るときターンオフすることを特徴とする昇圧型スイッチングレギュレータ。
請求項１又は２に記載の昇圧型スイッチングレギュレータにおいて、
前記出力電圧が前記第１の基準値を下回ったとき「Ｈ」を出力する第１のコンパレータと、
前記スイッチング素子に流れる電流が前記第２の基準値を上回ったとき「Ｈ」を出力する第２のコンパレータと、
前記インダクタの電圧が前記出力電圧を下回ったとき「Ｈ」を出力する第３のコンパレータと、
前記第３のコンパレータの出力がセット端子に入力し前記第２のコンパレータの出力がリセット端子に入力するセット優先型フリップフロップと、
該セット優先型フリップフロップのＱ出力、前記第３のコンパレータの出力、および前記第１のコンパレータの出力を入力して前記スイッチング素子のターンオン／ターンオフを制御するアンドゲートと、
を具備することを特徴とする昇圧型スイッチングレギュレータ。