近年、画像処理等の分野において、ハードコピーのカラー化に対するニーズが高まってきている。このニーズに対して、従来、昇華型熱転写方式、溶融熱転写方式、インクジェット方式、電子写真方式及び熱現像銀塩方式等のカラーコピー方式が提案されている。
これらの方式のうちインクジェット方式は、液体吐出ヘッドであるプリンタヘッドに設けられたノズルから記録液(インク)の液滴を飛翔させ、記録対象に付着してドットを形成するものであり、簡易な構成により高画質の画像を出力することができる。このインクジェット方式は、ノズルからインク液滴を飛翔させる方法の相違により、静電引力方式、連続振動発生方式(ピエゾ方式)及びサーマル方式に分類される。
これらの方式のうちサーマル方式は、インクの局所的な加熱により気泡を発生し、この気泡によりインクをノズルから押し出して印刷対象に飛翔させる方式であり、簡易な構成によりカラー画像を印刷することができるようになされている。
このようなサーマル方式によるプリンタヘッドは、インクを加熱する発熱素子が発熱素子を駆動するロジック集積回路による駆動回路と共に一体に半導体基板上に形成される。これによりこの種のプリンタヘッドにおいては、発熱素子を高密度に配置して確実に駆動できるようになされている。
すなわちこのサーマル方式のプリンタにおいて、高画質の印刷結果を得るためには、発熱素子を高密度で配置する必要がある。具体的に、例えば600〔DPI〕相当の印刷結果を得るためには、発熱素子を42.333〔μm〕間隔で配置することが必要になるが、このように高密度で配置した発熱素子に個別の駆動素子を配置することは極めて困難である。これによりプリンタヘッドでは、半導体基板上にスイッチングトランジスタ等を作成して集積回路技術により対応する発熱素子と接続し、さらには同様に半導体基板上に作成した駆動回路により各スイッチングトランジスタを駆動することにより、簡易かつ確実に各発熱素子を駆動できるようになされている。
プリンタヘッドにおいては、この種のスイッチングトランジスタ、スイッチングトランジスタを駆動する駆動回路が例えばMOS(Metal Oxide Semiconductor )型電界効果型トランジスタ(金属酸化物電界効果型トランジスタ)により作成され、発熱素子が例えばタンタル(Ta)、窒化タンタル(TaNX )、タンタルアルミ(TaAl)により作成されるようになされている。またパルス状の電圧を発熱素子に印加して発熱素子を駆動し、これによりインク液滴を飛び出させるようになされている。
ここで図11は、この種のスイッチングトランジスタの構成を示す断面図である。このトランジスタ1においては、シリコン窒化膜(Si3 N4 )によりシリコン基板2上に素子分離領域(LOCOS: Local Oxidation Of Silicon )3が形成され、トランジスタ形成領域にゲート酸化膜4、ポリシリコン5の積層構造によりゲートGが作成される。これによりこの種のトランジスタでは、ポリシリコン構造によりゲートGが作成される。この種のトランジスタでは、さらにシリコン基板2のイオン注入処理、熱処理によりソースS及びドレインDが作成される。トランジスタ1においては、この一連の処理において、ゲートG及びドレインDの間に、低濃度の拡散層ARが形成され、ゲートG下のチャネル形成領域とドレインDの間の電界をこの拡散層ARにより緩和することにより、耐圧が増大されるようになされている。
ところでこのようなトランジスタ1による発熱素子の駆動によりインク液滴を飛び出せる場合に、トランジスタ1のオン抵抗値、配線パターンの抵抗値によっても、電力が消費される。すなわち図12に示すように、これらトランジスタ1のオン抵抗値、配線パターンの抵抗値(以下、これらの抵抗をまとめて寄生抵抗と呼ぶ)にあっては、発熱素子7に直列に接続されることになり、これによりトランジスタ1による駆動電圧VHにあっては、これら寄生抵抗と発熱素子7との抵抗値により分圧されて発熱素子7に印加され、これにより発熱素子7の抵抗値に対してこれら寄生抵抗の値を十分に小さくしなければ、効率良く発熱素子7を駆動できなくなる。すなわちこの場合、発熱素子7に印加される電圧は、VH×発熱素子抵抗/(発熱素子抵抗+寄生抵抗)となる。
ここでこのような寄生抵抗のうち、配線パターンの抵抗値は、配線パターンの膜厚及び長さに応じて変化するものである。これに対してトランジスタのオン抵抗値は、オン抵抗∝(ゲート長×ゲート酸化膜厚)/(トランジスタ長×(ゲート・ソース電圧−しきい値電圧))の関係で表される。なおこの関係において、ゲート長は、ゲート電極の長さであり、トランジスタ長は、ゲート長に対して垂直方向に延長するゲート電極の奥行き方向の長さである。
プリンタヘッドでは、この関係よりゲート・ソース間の電圧を増大させれば、寄生抵抗に係るトランジスタのオン抵抗値を従来に比して小さくすることができると考えられ、例えば特開平10−34898号公報、特開平10−71713号公報、特許第3413033号等においては、ゲート入力電圧部に昇圧回路を設置し、この昇圧回路によりゲート・ソース電圧を昇圧させてオン抵抗値を小さくする方法が提案されている。
しかしながらこの方法の場合、昇圧回路を設置することによりヘッドチップの面積が増大する欠点がある。またゲート・ソース電圧の昇圧に対するゲート酸化膜の耐圧を確保する必要があり、ゲート酸化膜厚を厚くしてこの耐圧を確保すると、上述した関係により却ってオン抵抗値を増大することになる。これらにより特開平10−34898号公報、特開平10−71713号公報、特許第3413033号等に開示の手法にあっては、実用上未だ不十分な欠点がある。
特開平10−34898号公報
特開平10−71713公報
特許第3413033号
(1)実施例の構成
図2は、本発明に係るラインプリンタを示す斜視図である。このラインプリンタ11は、フルラインタイプのラインプリンタであり、略長方形形状によりプリンタ本体12が形成される。このラインプリンタ11は、印刷対象である用紙13を収納した用紙トレイ14をこのプリンタ本体12の正面に形成されたトレイ出入口より装着することにより、用紙13を給紙できるようになされている。
ラインプリンタ11は、このようにトレイ出入口よりプリンタ本体12に用紙トレイ14が装着されると、このプリンタ本体12に設けられた給紙ローラの回転によりプリンタ本体12の背面側に向かって用紙トレイ14から用紙13が送り出され、プリンタ本体12の背面側に設けられた反転ローラによりこの用紙13の送り方向が正面方向に切り換えられる。ラインプリンタ11は、このようにして用紙送り方向が正面方向に切り換えられてなる用紙13が用紙トレイ14上を横切るように搬送され、ラインプリンタ11の正面側に配置された排出口よりトレイ15に排出される。
ラインプリンタ11は、上側端面に上蓋16が設けられ、この上蓋16の内側、正面方向への用紙搬送途中に、矢印Aにより示すように、ヘッドカートリッジ18が交換可能に配置される。
ここでヘッドカートリッジ18は、イエロー、マゼンタ、シアン、ブラックの4色によるフルラインタイプのプリンタヘッドであり、上側に各色のインクタンク19Y、19M、19C、19Kが設けられるようになされている。ヘッドカートリッジ18は、これらインクタンク19Y、19M、19C、19Kに係るプリンタヘッドのアッセンブリーであるヘッドアッセンブリー20と、このヘッドアッセンブリー20の用紙13側に設けられて、不使用時、ヘッドアッセンブリー20に設けられたノズル列を塞いでインクの乾燥を防止するヘッドキャップ21とにより構成される。これによりラインプリンタ11においては、このヘッドカートリッジ18に設けられたヘッドアッセンブリー20の駆動により、各色のインク液滴を用紙13に付着させて所望の画像等をカラーにより印刷することができるようになされている。
図3は、このヘッドアッセンブリー20を用紙13側より見てインク液滴Dの吐出に係る部分を拡大し、一部断面を取って示す斜視図である。ヘッドアッセンブリー20は、インク液室22の隔壁23等を作成したヘッドチップ24を順次ヘッドフレームに貼り付けた後、ボンディング端子26を介してヘッドチップ24を配線して形成される。
ここでヘッドチップ24は、複数の発熱素子27、この複数の発熱素子27を駆動する駆動回路、この駆動回路の駆動に供する電源等を入力するパッド28等が形成されたものであり、ノズルシート25側から見て全体が長方形形状により形成され、この長方形形状の長辺の一辺に沿って複数の発熱素子27が所定ピッチにより配置される。
ヘッドチップ24は、この一辺側が開いてなるように、櫛の歯形状によりインク液室22の隔壁23が形成され、これによりこの一辺側にインク流路を形成して、このインク流路からそれぞれ対応するインクタンク19Y、19M、19C、19Kのインクを各インク液室22に導き得るようになされ、またこのようにしてインク液室22に導かれたインクを発熱素子27の駆動により加熱できるようになされている。
ヘッドチップ24は、半導体ウエハの段階で、露光硬化型のドライフィルムレジストを発熱素子27側面に積層した後、フォトリソプロセスによってこのドライフィルムレジストからインク液室の部位等を取り除くことにより、隔壁23が形成されるようになされている。
これに対してノズルシート25は、イエロー、マゼンタ、シアン、ブラックのインクにそれぞれ対応する用紙幅によるノズル29の列が並設されたシート状部材であり、電鋳技術により形成される。ノズルシート25は、各ノズル29の列を間に挟んで千鳥に、各ヘッドチップ24をそれぞれボンディング端子26にワイヤボンディングする際の作業用の開口30が形成されるようになされている。
図1は、このヘッドアッセンブリー20に配置されるヘッドチップ近傍の構成を示す断面図である。ヘッドチップ24は、半導体製造工程により、複数チップ分がシリコン基板による半導体ウエハ上に纏めて形成された後、各チップにスクライビングされて形成される。
すなわち図4(A)に示すように、ヘッドチップ24は、ウエハによるシリコン基板31が洗浄された後、シリコン窒化膜(Si3 N4 )が堆積される。続いてヘッドチップ24は、フォトリソグラフィー工程、リアクティブイオンエッチング工程によりシリコン基板31が処理され、これによりトランジスタを形成する所定領域以外の領域よりシリコン窒化膜が取り除かれる。これらによりヘッドチップ24は、シリコン基板31上のトランジスタを形成する領域にシリコン窒化膜が形成される。
続いてヘッドチップ24は、熱酸化工程によりシリコン窒化膜が除去されている領域に熱シリコン酸化膜が膜厚500〔nm〕により形成され、この熱シリコン酸化膜によりトランジスタを分離するための素子分離領域(LOCOS: Local Oxidation Of Silicon )32が形成される。なおこの素子分離領域32は、その後の処理により最終的に膜厚260〔nm〕に形成される。
さらに続いてヘッドチップ24は、シリコン基板31が洗浄された後、図4(B)に示すように、トランジスタ形成領域にゲート用の熱酸化膜が形成された後、洗浄処理され、CVD(Chemical Vapor Deposition )法により膜厚100〔nm〕によりポリシリコンが堆積される。また続いて、WF6 +SiH4 系のガス又はWF6 +SiH2 Cl2 系のガスを用いたCVD法によりタングステンシリサイド膜が膜厚100〔nm〕により堆積される。なおタングステンシリサイド膜においては、スパッタリング法により形成することも可能である。さらにリソグラフィー工程によりゲート領域が露光処理された後、SF6 +HBr系の混合ガスを用いたドライエッチングにより、余剰な熱酸化膜、ポリシリコン膜、タングステンシリサイド膜が除去され、これによりゲート酸化膜33、ポリシリコン膜34、タングステンシリサイド膜35によるポリサイド構造によりゲートGの電極が形成され、この実施例では、ゲート長が2〔μm〕以下により形成される。
続いて図5(C)に示すように、イオン注入工程、熱処理工程によりシリコン基板31が処理され、低濃度の拡散層37が形成され、さらにソース・ドレイン領域を形成するためのイオン注入工程、熱処理工程によりシリコン基板31が処理され、ソースS及びドレインDが形成され、これらによりMOS型によるトランジスタ42、43等が作成される。ここでこの低濃度の拡散層37は、ソース・ドレイン間の耐圧を確保する電界緩和層である。またスイッチングトランジスタ42は、25〔V〕程度までの耐圧を有するMOS型ドライバートランジスタであり、発熱素子の駆動に供するものである。これに対してスイッチングトランジスタ43は、このドライバートランジスタ42を制御する集積回路を構成するトランジスタであり、5〔V〕の電圧により動作するものである。
ヘッドチップ24は、続いて図5(D)に示すように、希フッ酸により洗浄されてトランジスタ42、43のソース領域及びドレイン領域の拡散層表面から自然酸化膜が除去された後、スパッタリング法によりチタンが膜厚30〔nm〕により堆積される。さらにRTA(Rapid Thermal Anneal)装置において、アルゴンガスの雰囲気中で、650度、30秒間の熱処理が実施され、これによりシリコン拡散層とチタン膜との間で固相反応が進行してチタンシリサイド(TiSiX )層が生成される。
続いてアンモニア過水を用いて洗浄される。熱シリコン酸化膜からなる素子分離領域32及び、シリコン酸化膜からなるLDD(Lightly Doped Drain Structure )サイドウォール上においては、直前の前処理においてシリコン酸化膜とチタン膜との間では固相反応が生じないことによる余剰なチタン膜が存在するが、この洗浄により、この余剰チタン膜が除去される。続いてヘッドチップ24は、再びRTA装置において、窒素ガスの雰囲気中で、900度、30秒間の熱処理が実施され、これにより熱に対して安定なC54構造によるチタンシリサイド(TiSi2 )層44がソース領域及びドレイン領域の拡散層表面に形成される。なおこの一連の処理において、トランジスタ43におけるソース領域及びドレイン領域の拡散層表面においては、チタン膜を堆積させないように処理し、これによりチタンシリサイド層の形成を省くことも可能である。
かくするにつきこの実施例では、トランジスタ42のソース領域及びドレイン領域の拡散層表面を金属シリサイド層であるチタンシリサイド層44により形成することにより、トランジスタ42のオン抵抗を小さくし、その分、寄生抵抗の値を小さくして効率良く発熱素子を駆動できるようになされている。またポリサイド構造によるゲート電極とゲート長の設定とにより、トランジスタ42のオン抵抗を小さくし、その分、寄生抵抗の値を小さくして効率良く発熱素子を駆動できるようになされている。
ヘッドチップ24は、続いて図6(E)に示すように、CVD法によりシリコン酸化膜であるNSG(Non-doped Silicate Glass)膜、ボロンとリンが添加されたシリコン酸化膜であるBPSG(Boron Phosphorus Silicate Glass)膜が順次膜厚100〔nm〕、500〔nm〕により作成され、これにより全体として膜厚が600〔nm〕による1層目の層間絶縁膜45が作成される。
続いてフォトリソグラフィー工程の後、C4 F8 /CO/O2 /Ar系ガスを用いたリアクティブイオンエッチング法によりシリコン半導体拡散層(ソース・ドレイン)上にコンタクトホール46が作成される。
さらにヘッドチップ24は、スパッタリング法により、膜厚30〔nm〕によるチタン、膜厚70〔nm〕による窒化酸化チタンバリアメタル、膜厚30〔nm〕によるチタン、シリコンが1〔at%〕添加されたアルミニューム、または銅が0.5〔at%〕添加されたアルミニュームが膜厚500〔nm〕により順次堆積される。続いてヘッドチップ24は、反射防止膜である窒化酸化チタンが膜厚25〔nm〕により堆積され、これらにより配線パターン材料が成膜される。なおトランジスタ43のシリコン半導体拡散層(ソース・ドレイン)に金属シリサイド層44を作成しない場合にあっては、これら配線パターン材料を成膜する前に、希フッ酸洗浄により、コンタクトホール46により露出したソース領域及びドレイン領域の拡散層表面から自然酸化膜が除去される。また、金属シリサイド層44を作成する場合にあっては、アルゴンガスプラズマを用いたスパッタリング法により、コンタクトホール46により露出したソース領域及びドレイン領域の金属シリサイド層表面から自然酸化膜が除去される。
さらに続いてフォトリソグラフィー工程、ドライエッチング工程により、成膜された配線パターン材料が選択的に除去され、1層目の配線パターン47が作成される。ヘッドチップ24は、このようにして作成された1層目の配線パターン37により、駆動回路を構成するMOS型トランジスタ43を接続してロジック集積回路が形成される。
ヘッドチップ24は、続いて図6(F)に示すように、TEOS(テトラエトキシシラン:Si(OC2 H5 )4 )を原料ガスとしたCVD法により層間絶縁膜であるシリコン酸化膜が堆積される。続いてヘッドチップ24は、SOG(Spin On Glass )を含む塗布型シリコン酸化膜の塗布とエッチバックとにより、シリコン酸化膜が平坦化され、これらの工程が2回繰り返されて1層目の配線パターン47と続く2層目の配線パターンとを絶縁する膜厚440〔nm〕のシリコン酸化膜による2層目の層間絶縁膜48が形成される。
ヘッドチップ24は、続いてスパッタリング装置により膜厚50〜100〔nm〕によるβ−タンタル膜が堆積され、これによりシリコン基板31上に抵抗体膜が成膜される。なおスパッタリングの条件は、ウエハ加熱温度200〜400度、直流印加電力2〜4〔kW〕、アルゴンガス流量25〜40〔sccm〕に設定した。さらに続いてヘッドチップ24は、フォトリソグラフィー工程、BCl3 /Cl2 ガスを用いたドライエッチング工程により、正方形形状により、又は一端を配線パターンにより接続する折り返し形状により抵抗体膜が選択的に除去され、40〜100〔Ω〕の抵抗値を有する発熱素子27が形成される。
このようにして発熱素子27が形成されると、ヘッドチップ24は、図7(G)に示すように、CVD法により膜厚300〔nm〕によるシリコン窒化膜が堆積され、発熱素子27の絶縁保護層51が形成される。続いてフォトレジスト工程、CHF3 /CF4 /Arガスを用いたドライエッチング工程により、所定箇所のシリコン窒化膜が除去され、これにより発熱素子27を配線パターンに接続する部位が露出される。さらにCHF3 /CF4 /Arガスを用いたドライエッチング工程により、層間絶縁膜48に開口を形成してビアホール52が作成される。
さらにヘッドチップ24は、スパッタリング法により、膜厚200〔nm〕によるチタン、シリコンを1〔at%〕添加したアルミニューム、または銅を0.5〔at%〕添加したアルミニュームが膜厚600〔nm〕により順次堆積される。続いてヘッドチップ24は、膜厚25〔nm〕による窒化酸化チタンが堆積され、これにより反射防止膜が形成される。これらによりヘッドチップ24は、シリコン又は銅を添加したアルミニュームによる配線パターン材料層が形成される。
続いてフォトリソグラフィー工程、BCl3 /Cl2 ガスを用いたドライエッチング工程により配線パターン材料層が選択的に除去され、2層目の配線パターン54が作成される。ヘッドチップ24は、この2層目の配線パターン54により、電源用の配線パターン、アース用の配線パターンが作成され、またドライバートランジスタ42を発熱素子27に接続する配線パターンが作成される。なお発熱素子27の上層に取り残されたシリコン窒化膜51にあっては、この配線パターン作成の際のエッチング工程において、エッチングに供する塩素ラジカルから発熱素子27を保護する保護層として機能する。またこのシリコン窒化膜51においては、このエッチング工程において、塩素ラジカルに曝される部位が膜厚300〔nm〕から膜厚100〔nm〕に減少する。
続いてヘッドチップ24は、インク保護層、絶縁層として機能するシリコン窒化膜55がプラズマCVD法により膜厚200〜400〔nm〕により堆積される。さらに熱処理炉において、4〔%〕の水素を添加した窒素ガスの雰囲気中で、又は100〔%〕の窒素ガス雰囲気中で、400度、60分間の熱処理が実施される。これによりヘッドチップ24は、トランジスタ42、43の動作が安定化され、さらに1層目の配線パターン47と2層目の配線パターン54との接続が安定化されてコンタクト抵抗が低減される。
ヘッドチップ24は、続いて耐キャビテーション材料層が膜厚100〜300〔nm〕により堆積された後、BCl3 /Cl2 ガスを用いたパターニングにより耐キャビテーション層56が形成される。この実施例では、タンタルをターゲットに用いたDCマグネトロン・スパッタリング装置によりβ−タンタルによる耐キャビテーション層56が形成される。なおここで耐キャビテーション層56は、発熱素子27の駆動によりインク液室22に発生した気泡が消滅する際の物理的ダメージ(キャビテーション)を吸収して発熱素子27を保護し、また発熱素子27の駆動により高温となったインクの化学作用から発熱素子27を保護する保護層である。
ヘッドチップ24は、続いて図1に示すように、有機系樹脂によるドライフィルムが圧着により配置された後、インク液室22、インク流路に対応する部位が取り除かれ、その後硬化され、これによりインク液室22の隔壁23、インク流路の隔壁23等が作成される。ヘッドチップ24は、このようにしてシリコン基板31上に作成された複数ヘッドチップ分がスクライビングされて作成される。
(2)実施例の動作
以上の構成において、このラインプリンタ11においては(図2)、印刷に供する画像データ、テキストデータ等によるヘッドカートリッジ18の駆動により、印刷対象である用紙13を所定の用紙送り機構により搬送しながら、ヘッドカートリッジ18に設けられたヘッドアッセンブリー20からインク液滴が吐出され、このインク液滴が搬送中の用紙13に付着して画像、テキスト等が印刷される。これに対応してヘッドカートリッジ18のヘッドアッセンブリー20においては(図2、図3)、インクタンク19Y、19M、19C、19Kのインクが各ヘッドチップ24に形成されたインク液室22に導かれ、発熱素子27の駆動によるこのインク液室22のインクの加熱により、ノズルシート25に設けられたノズル29からインク液滴Dが吐出される。これらによりこのラインプリンタ11においては、所望の画像等を印刷することができるようになされている。
しかしてこのヘッドアッセンブリー20においては、複数の発熱素子27、この複数の発熱素子27を駆動するトランジスタ42、このトランジスタ43を制御する集積回路を構成するトランジスタ43等を形成してなるヘッドチップ24(図1、図4〜図7)と、インク液滴を吐出するノズル29によるノズル列、開口30を電鋳処理により作成してなるシート状の部材であるノズルシート25とを配置して形成される(図3)。またこのようなノズル29によるノズル列が、印刷対象の用紙幅により形成され、これによりフルラインタイプのラインヘッドが構成され、シリアルヘッドのプリンタヘッドによる場合に比して高速度に所望の画像等を印刷することができる。
このようなヘッドアッセンブリー20においては、トランジスタ42による発熱素子27の駆動において、トランジスタ42のオン抵抗、配線パターン54の抵抗値による寄生抵抗の値が大きいと、効率良く発熱素子27を駆動できなくなる。すなわちラインプリンタ11においては、寄生抵抗の値が大きくなると、発熱素子27の駆動に供する電力の多くが寄生抵抗で消費されることになる。
しかしながらこの実施例では、図8に示すように、発熱素子27を駆動するトランジスタ42のソース領域及びドレイン領域の拡散層表面がチタンシリサイド層44により形成されることにより、従来に比してオン抵抗を小さくすることができ、その分、寄生抵抗を少なくして発熱素子27を効率良く駆動することができる。
すなわち図9に示すように、トランジスタ42のオン抵抗に関して、電界効果型トランジスタのゲートソース電圧は、ゲート入力電圧から拡散層抵抗による電圧降下分を差し引いたものであり(ゲートソース電圧=ゲート入力電圧−拡散層抵抗による電圧降下分)、これによりソース領域の拡散層抵抗を低減することにより、ゲート電圧の電圧降下を抑制してゲートソース電圧を効率良く印加することができる。
しかしてこのようなソース領域の拡散層抵抗においては、ゲート入力電圧の印加により自由電子がソース領域の拡散層を移動する際の抵抗であり、少なくともソース領域の拡散層表面を金属シリサイド層により形成することにより自由電子を移動し易くして減少させることができる。これによりこの実施例に係るヘッドアッセンブリー20では、実際にゲートに入力されるゲート入力電圧の損失を抑制してゲートソース電圧を増大させることができるようになされ、その分、ドレインソース電流を増大させてオン抵抗を小さくし、発熱素子27を効率良く駆動することができる。
実際上、ソース領域の拡散層表面を金属シリサイド層44により形成したトランジスタ42を作成して測定した結果によれば、金属シリサイド層44を何ら設けない場合に対してソース領域の拡散層抵抗を1/10〜1/100に低減することができ、これにより効率良く発熱素子27を駆動できることが確認された。
またこのようなヘッドアッセンブリー20では、ゲート入力電圧の損失を抑制することにより、その分、発熱素子27の駆動に供する電圧をも低減することができる。因みに近年、トランジスタの動作電圧においては、MOS型ロジック回路の微細化に伴い、5.0〔V〕→3.3〔V〕→2.5〔V〕→1.8〔V〕と遷移する傾向があり、この実施例のようにゲート入力電圧等の損失を抑制すれば、このように電源電圧を小さくした場合でも確実に発熱素子27を駆動することができる。
またこのようなヘッドアッセンブリー20では、ドレイン領域の拡散層抵抗が金属シリサイド層44により形成されることにより、ドレインソース電圧においても損失を抑制することができ、これによっても発熱素子27を効率良く駆動することができる。
なおこの実施例におけるヘッドアッセンブリー20では、ゲート長2〔μm〕以下に設定されたポリサイド構造によりトランジスタ42、43のゲート電極が形成され、これにより従来に比してゲート長を短くし、また従来のポリシリコン構造によるゲート電極によるトランジスタに比してゲート酸化膜を薄くし、これらによってもトランジスタのオン抵抗を小さくすることができ、その分、寄生抵抗の値を小さくすることができる。
(3)実施例の効果
以上の構成によれば、発熱素子を駆動する金属酸化物電界効果型トランジスタのソース領域及びドレイン領域の拡散層表面を金属シリサイド層により形成することにより、従来に比して寄生抵抗の値を小さくすることができ、その分、効率良く発熱素子を駆動することができる。
1、42、43……トランジスタ、2、31……基板、11……ラインプリンタ、20……ヘッドアッセンブリー、24……ヘッドチップ、27……発熱素子、44……金属シリサイド層