JP2005117628A - データ処理装置におけるレベル・シフト - Google Patents

Abstract

【課題】インターフェイス・セル、およびバイパス・ロジックによって、データ処理装置の個々の構成要素に対する電圧変更を行う。
【解決手段】データ処理装置は、第１供給電圧を受け取るように動作可能な第１構成要素と、第２供給電圧を受け取るように動作可能な第２構成要素とを備え、第１供給電圧および第２供給電圧の少なくとも１つは動的に可変である。データ処理装置は、第１および第２電圧領域間にインターフェイス・セルを備え、またバイパス・ロジックを備える。インターフェイス・セルは、第１構成要素によって送出されて第２構成要素に向かう信号を受け取るよう動作し、また第１構成要素によって送出された信号を第２構成要素に伝えられる対応信号に変換するレベル・シフト・ロジックを有する。バイパス・ロジックは、第１供給電圧および第２供給電圧が同じ電圧レベルである場合、レベル・シフト・ロジック周囲のバイパス経路を介して第２構成要素に伝えられるようにする。
【選択図】図１

Description

本発明は、信号が第１電圧領域から第２電圧領域へ移動する際、当該信号の電圧レベル・シフトを行うためのデータ処理装置およびその方法に関するものである。

データ処理システム設計にあたっては、そのデータ処理システムが消費する電力を考慮することが必要である。データ処理システムの処理速度を高めることは一般的に望ましいことであるが、そのデータ処理システムの動作速度と当該処理システムが消費する電力のどちらを取るかの調整を行うことが必要となるのが一般的である。これは、例えば、移動電話、個人用携帯型情報端末（ＰＤＡ）、ノート・ブック型パソコン等のように、本来、ＡＣ電源ではなくバッテリ電源で動くデータ処理システムには特に言えることである。

バッテリ寿命を判定する上では、電力消費それ自体よりむしろエネルギー消費が非常に重要であることが極最近になって認識されるようになった。これにより、最新のデータ処理システム設計の際、（相対的に非活動時には動作周波数を低減させることができるように）動作周波数を可変とするだけでなく、（接続された構成要素が、同様に高速に動作する必要がないときには電圧レベルを下げることができるように）当該構成要素に対する電圧供給を可変とすることも検討されている。

そのようなデータ処理システム設計の構成要素に備えられる電圧レベル管理は、多くの場合「動的電圧スケーリング」と呼ばれ、通常、当該構成要素はどれだけ早く動作する必要があるかを個々の構成要素毎に判定する管理機能がデータ処理システムに内蔵されている。動作速度を下げてもよいと判定された場合、単に動作速度を下げるだけでなく、供給電圧も下げてもよい場合がある。その理由は、構成要素がある特定の速度で動作するようになされ、その動作速度を下げた場合、構成要素の個々のエレメントに対する電圧を下げても、それらのエレメントは影響を受けず、速度が下がっても精度高く動作することができることが少なくないからである。供給電圧を下げるとエネルギー消費は二次減少し、このためバッテリ寿命は大幅に延びる可能性がある。

従って、個々の構成要素に対する電圧を可変とすることは、データ処理システムによっては望ましいと考えられるが、そのために一方の電圧領域で送出された信号を別の電圧領域に対応する対応信号に変換するためのレベル・シフト・ロジック形態の追加回路が必要になる。このシフトとは、電圧の上昇、低減、またはシフトの全くなし（即ち、信号は同一の電圧レベルに留まる）のいずれかである。従って、一例として、供給電圧０．９ボルトの構成要素の１つがロジック１の値を、供給電圧１．６ボルトの別の構成要素に向けて送出し、レベル・シフトが行われなかった場合、受け取り側の構成要素はこの信号をロジック・ゼロ・レベル信号とみなす可能性がある。このため、レベル・シフト・ロジックを備えて、送出された信号の電圧を受け取り側の構成要素に対応する１．６の電圧レベルに上昇させることが必要となる。

第１の態様に鑑みて、本発明は、データ処理装置の第１電圧領域内に備えられ、第１供給電圧を受けとるように動作可能な第１構成要素と、データ処理装置の第２電圧領域内に備えられ第２供給電圧を受けとるように動作可能な第２構成要素とを備え、前述の第１および第２供給電圧の少なくとも１つは動的に可変であるデータ処理装置を提供する。また、データ処理装置は更に、前述の第１電圧領域と第２電圧領域との間に備えられ、第１電圧領域内の第１構成要素によって送出され第２の構成要素に向かう信号を受け取るように動作可能であるインターフェイス・セル（ｉｎｔｅｒｆａｃｅ ｃｅｌｌ）であって、第１構成要素によって送出された信号を第２電圧領域内の第２構成要素に伝播される対応信号に変換するように動作可能なレベル・シフト・ロジック（ｌｅｖｅｌ ｓｈｉｆｔｉｎｇ ｌｏｇｉｃ）を備えたインターフェイス・セルと、バイパス・ロジック（ｂｙｐａｓｓ ｌｏｇｉｃ）とを備える。当該バイパス・ロジックは、第１供給電圧と第２供給電圧との電圧レベルが同じである場合、レベル・シフト・ロジック周囲のバイパス経路をイネーブル（ｅｎａｂｌｅ）とし、第１構成要素によって送出された信号は対応信号として、バイパス経路を介して、第２電圧領域内の第２構成要素に伝えられるように動作可能である。

データ処理システムに動的電圧スケーリングを内蔵することはエネルギー消費量削減の面での利点は大きいが、動作電圧の異なる構成要素のいずれかの間にレベル・シフト・ロジックを導入すると、信号により妨害をうけるロジック量が増加し、処理速度は悪影響を受けることを、本発明の発明者は認識した。

この問題を回避するため、本発明は、バイパス・ロジックを備えたデータ処理装置を提供する。バイパス・ロジックは、第１供給電圧と第２供給電圧との電圧レベルが同じである場合、レベル・シフト・ロジック周囲のバイパス経路をイネーブルとし、これによって第１電圧領域内の第１構成要素によって送出された信号がバイパス経路を介して第２電圧領域内の第２構成要素に対応信号として伝わることができるように動作可能である。これによって、第１供給電圧と第２供給電圧との電圧レベルが同じである場合、信号をレベル・シフト・ロジックを通過させようとすると、バイパス・ロジックが無ければ遅延が生ずるが、バイパス・ロジックがあるためにこれを回避することができる。

バイパス・ロジックは種々の方法で制御可能であることは認められよう。しかしながら一実施形態では、バイパス・ロジックは、コントローラによって生成されたバイパス信号を受け取るように動作可能である。コントローラは、第１供給電圧と第２供給電圧との電圧レベルは同じであると当該コントローラが判定すると、バイパス信号を設定するように動作可能であり、バイパス信号は、オーバーライド状態が存在せず、前述の設定されたバイパス信号を受け取るとバイパス経路をイネーブルにするように動作可能である。

コントローラは、データ処理装置の一部として、またはデータ処理装置の外付けとして備えることもできる。一実施形態では、データ処理装置はプロセッサ・コアの形態を取り、コントローラはプロセッサ・コアに外付けされたエネルギー・コントローラの形態を取る。特定の実施形態の一つにおいては、エネルギー・コントローラは、システム・オン・チップ（ＳｏＣ）の一部として備えられ、システム・オン・チップにプロセッサ・コアを内蔵する。

バイパス・ロジックは、種々の方法で具現可能である。しかしながら一実施形態では、バイパス・ロジックはマルチプレクサ・ロジック（ｍｕｌｔｉｐｌｅｘｅｒ ｌｏｇｉｃ）を備える。マルチプレクサ・ロジックは、第１構成要素によって送出された信号と、レベル・シフト・ロジックによって生成された対応信号とを入力として受け取るように動作可能であり、更にバイパス信号から導出された制御信号に応じてそれらの信号の１つを出力して、第２構成要素へ伝えるように動作可能である。第１構成要素によって送出された信号には、何らかの処理を施し、その後でレベル・シフト・ロジックによって処理され、マルチプレクサ・ロジックの入力の１つとして受け取られることは認められよう。実際、一実施形態では、第１構成要素によって送出された信号は、逆変換された後にマルチプレクサ・ロジックが受け取り、この逆変換された形式の信号もまたレベル・シフト・ロジックに入力されて、レベル・シフト・ロジックが出力しバイパス・ロジックが受け取る対応信号を生成する際に用いられる。その際、バイパス・ロジックによって出力された信号は第２の構成要素に伝えられる前に逆変換される。

一方の電圧領域において電圧を変える際に生じるおそれのある問題の１つは、その変更を行う際、別の電圧領域に伝えられる信号を別の電圧領域内の構成要素が誤って解釈するおそれがあることである。

この問題を回避するため、本発明の一実施形態のインターフェイス・セルは、更にクランプ・ロジック（ｃｌａｍｐ ｌｏｇｉｃ）を備える。クランプ・ロジックは、１つ以上の所定の状態が存在すると、第１構成要素によって送出される信号の値とは無関係に、対応信号を所定の電圧にクランプ（ｃｌａｍｐ）するように作用する。かかる手法をとることによって、第２電圧領域内の第２構成要素に送出される対応信号は、所定の電圧に保持することができ、このため第１電圧領域内の第１構成要素によって送出される信号の影響を受けない。

クランプ・ロジックが作動するようになる一つ以上の所定の状態はさまざまの形態を取ることができることは認められよう。実施形態の一つでは、第１供給電圧を変えるときには必ずクランプを作動し、第２電圧領域内の第２構成要素が信号を読み誤らないようにすることは決定することができる。これは、例えば、第１供給電圧の電圧レベルの変更が必ずしも円滑ではなく、新たな電圧レベルにおいて定着するまでには一定量の時間がかかる状況においては有用である。

所定の状態の１つには、上記説明した所定の条件に加え、または代替として、第１の供給電圧がオフにされつつある場合、第１の供給電圧をオフになる前にクランプ・ロジックが作動される状態が含まれる。従って、第１構成要素がオフにされつつある状況では、クランプ・ロジックを用いることによって所定の電圧がインターフェイス・セルからの出力において確実に生成され、その所定の電圧を用いることによって、例えば、第２の構成要素内の特定の状態を維持することができる。一例として、インターフェイス・セルの出力の後にインバータを配置し、インターフェイス・セルからの出力をそれが第２の構成要素によって受け取られる前に逆変換すれば、所定の電圧を選択して第２の供給電圧とすることができ、その結果ロジック・ゼロ・レベルは、次にインバータから第２の構成要素に出力される。

クランプ・ロジックは、種々の方法で制御可能であることは認められよう。しかしながら、一実施形態では、クランプ・ロジックはコントローラによって生成されたクランプ信号を受け取るように動作可能である。当該コントローラは、前述の所定の状態が一つ以上存在すると当該コントローラが判定した場合、クランプ信号を設定するように動作可能である。クランプ・ロジックは、対応信号を所定の電圧にクランプするように動作可能である。クランプ信号を生成するために用いられるコントローラは、データ処理装置の一部分として備えることが可能であり、または代替としてデータ処理装置の外付けとして備えることも可能である。本発明の実施形態の一つでは、データ処理装置はプロセッサ・コアであり、コントローラはコアに外付けされたエネルギー・コントローラの形態を取る。特定の実施形態の一つでは、エネルギー・コントローラはＳｏＣの一部として備えられ、プロセッサ・コアはＳｏＣに内蔵される。

第１供給電圧レベルに対する何らかの変更が行われているときに、インターフェイス・セルに入力された信号がフロート（ｆｌｏａｔ）する時があることは認められよう。例えば、第１供給電圧がオフとされている場合、インターフェイス・セルに入力された信号はフロートとなる可能性がある。かかる状況では、通常同時にオン状態になることはないレベル・シフト・ロジック内のエレメントの一部が、いずれも現実に部分的にオン状態になり、その結果ＤＣ電流がレベル・シフト・ロジック内に引き寄せられることがある。このため、たとえレベル・シフト・ロジックは積極的に用いられていなくても、エネルギーはレベル・シフト・ロジック内で放散されるおそれがある。

本発明の一実施形態によれば、この問題はレベル・シフト・ロジックに結合されたロジックを、クランプ・ロジックが含むように構成することによって回避することができる。当該レベル・シフト・ロジックは、クランプ・ロジックがレベル・シフト・ロジックを基準電圧から分離し、ＤＣ電流がレベル・シフト・ロジック内に引き寄せられないように作動するときに動作することができる。基準電圧は、第２供給電圧または接地とすることができる。レベル・シフト・ロジックをそのような基準電圧から分離することによって、たとえインターフェイス・セルに入力された信号がフロートしていても、ＤＣ電流がレベル・シフト・ロジック内に引き込まれるのを防ぎ、これによってレベル・シフト・ロジック内での不要な電流が引き寄せられるのを回避することができる。

インターフェイス・セルが、レベル・シフト・ロジックに加えて、クランプ・ロジックを含む実施形態では、バイパス・ロジックにも当てはまるオーバーライド状態は、クランプ・ロジックが作動しつつあることが判定され、このオーバーライド状態が存在するためにバイパス信号が設定されているか否かに関係なく、バイパス・ロジックはバイパス経路をイネーブルにしない状態である。

かかる実施形態では、バイパス・ロジックは、バイパス信号とクランプ信号とを受け取るように動作可能であり、且つバイパス信号およびクランプ信号の値に応じて、バイパス・ロジックの制御信号を生成するように動作可能な制御ロジックを含むことができ、これによってバイパス信号が設定され、クランプ信号が設定されない場合、制御信号によってバイパス経路はイネーブルとされるようにする。

第１供給電圧および第２供給電圧には、異なる制約をそれぞれ設定することができることは認められよう。一実施形態では、第１供給電圧は第２供給電圧よりも低いかまたは同じである。そのような実施形態の一例は、第１構成要素がデータ値上でデータ処理動作を行うように動作可能なプロセッサである場合である。そのような実施形態では、第２構成要素はプロセッサがアクセスするデータ値を格納するように動作可能なメモリー・デバイスとすることができる。メモリー・デバイスは、例えば、ランダム・アクセス・メモリー（ＲＡＭ）デバイスとすることができる。従って、そのような実施形態では、インターフェイス・セルを用いることによって、プロセッサがメモリー・デバイスに送出した信号に対して作用する。インターフェイス・セルの基本的機能は、プロセッサが送出した信号に必要なあらゆるレベル・シフトを行い、その結果それらの信号がメモリー・デバイスによって用いられる電圧領域に対応する対応レベルとなるようにすることである。更に、プロセッサに対する供給電圧がオフにされつつあるといった一部の状況においては、本発明のある実施形態のインターフェイス・セル内で採用されるクランプ・ロジックを用いることによってインターフェイス・セルからの出力をクランプすることができ、ある特定の電圧値が確実にメモリー・デバイスに出力されるようにする。更に、第１および第２供給電圧が同じ場合、バイパス・ロジックを用いることによってレベル・シフト・ロジックをバイパスすることができ、その結果性能の向上が図られる。

また、代替実施形態では、そのようなインターフェイス・セルを用いることによってメモリー・デバイスからプロセッサに戻される信号を処理することができることは認められよう。この実施形態では、メモリー・デバイスは第１の構成要素であり、プロセッサは第２の構成要素である。そのような状況では、供給電圧に対する制約は、第１の供給電圧（即ち、この例ではメモリー・デバイスに対する供給電圧）は第２の供給電圧（即ち、プロセッサに与えられる電圧）よりも高いかまたは同じであるようにする。

更に、上記の例では、プロセッサとメモリー・デバイスとの間を通る信号について考えてきたが、本発明のインターフェイス・セルおよびバイパス・ロジックもまた、データ処理装置内の他のあらゆる適切な構成要素間のインターフェイスに組み入れることができることは認められよう。

一実施形態では、インターフェイスは第２電圧領域内に設けられているため、第２供給電圧をその供給電圧として受け取る。同様に、一実施形態では、バイパス・ロジックは第２供給電圧領域内に設けられているため、第２供給電圧をその供給電圧として受け取る。

本発明の一実施形態では、データ処理装置は、複数の前述のインターフェイス・セルおよび複数の前述のバイパス・ロジックを備え、前述の第１構成要素および第２構成要素間の信号経路毎に一つのインターフェイス・セルおよび一つのバイパス・ロジックが備えられている。

第２の態様に鑑みて、本発明は、第１電圧領域内に備えられ、第１供給電圧を受けとるように動作可能な第１の構成要素と、第２電圧領域内に備えられ第２供給電圧を受けとるように動作可能な第２の構成要素とを備え、前述の第１および第２供給電圧の少なくとも１つは動的に可変であるデータ処理装置内のレベル・シフトを制御する方法を提供する。前述の方法は、（ａ）第１電圧領域内の第１構成要素が送出し、第２構成要素に向かう信号を受け取るステップと、（ｂ）レベル・シフト・ロジックを採用することによって、第１構成要素が送出した信号を第２電圧領域内の第２構成要素に伝えられる対応信号に変換するステップと、（ｃ）第１供給電圧と第２供給電圧とが同じ電圧レベルである場合、レベル・シフト・ロジック周囲のバイパス経路をイネーブルにし、これにより第１構成要素が送出した信号がバイパス経路を介して対応信号として第２電圧領域内の第２構成要素に伝えられるようにするステップとを含む。

本発明の代替態様に従って、本発明は、データ処理装置の第１電圧領域内に備えられ、第１供給電圧を受けとるように動作可能な第１構成要素と、データ処理装置の第２電圧領域内部に備えられ第２供給電圧を受けとるように動作可能な第２構成要素とを備え、少なくとも第１供給電圧は動的に可変であるデータ処理装置を提供する。また、データ処理装置は、更に、前述の第１電圧領域と第２電圧領域との間に備えられ、第１電圧領域内の第１構成要素によって送出され第２の構成要素に向かう信号を受け取るように動作可能であるインターフェイス・セルであって、第１構成要素が送出した信号を第２電圧領域内の第２構成要素に伝えられる対応信号に変換するように動作可能なレベル・シフト・ロジックを備えたインターフェイス・セルと、１つ以上の所定の状態が存在すると、第１構成要素が送出した信号の値には関係なく対応信号を所定の電圧にクランプするように活性化する、バイパス・ロジックとを備える。

本発明のこの態様に従って、バイパス・ロジックは採用せず、クランプ・ロジックをインターフェイス・セルの一部として備えることによって、第２電圧領域内の第２構成要素に送出された対応信号は、所定の電圧で保持することができ、これにより第１電圧領域内の第１構成要素によって送出された信号によって影響を受けないようにする。先に言及したように、これは第１電圧領域内の電圧レベルが変化中の状況においては有用である。なぜなら、第１電圧領域内の構成要素によって伝えられた信号が第２電圧領域内の構成要素によって間違って解釈されるという危険がそれによって軽減されるからである。

第４の態様に鑑みて、本発明は第１電圧領域内部に備えられ、第１供給電圧を受けとるように動作可能な第１構成要素と、第２電圧領域内部に備えられ、第２供給電圧を受けとるように動作可能な第２構成要素とを備え、少なくとも第１供給電圧は動的に可変であるデータ処理装置内のレベル・シフトを制御する方法を提供する。更に、当該方法は、（ａ）第１電圧領域内の第１構成要素が送出し、第２構成要素に向かう信号を受け取るステップと、（ｂ）レベル・シフト・ロジックを採用することによって、第１構成要素が送出した信号を、第２電圧領域内の第２構成要素に伝えられる対応信号に変換するステップと、（ｃ）１つ以上の所定の状態が存在する場合、第１構成要素が送出した信号の値に関係なく、対応信号を所定の電圧にクランプするステップとを含む。

図１は、ＳｏＣ２０が備えられたデータ処理システム１０のブロック図である。ＳｏＣ２０は、外部の電力供給装置３５に結合されている。外部の電力供給装置３５は、ＳｏＣ内部の種々の構成要素に適切な供給電圧を提供する。ＳｏＣ２０の内部には、プロセッサ・コア４０の形状のデータ処理装置が備えられる。コア４０はラム５５に結合されたプロセッサ４５を内蔵する。プロセッサ４５は、データ値上でデータ処理動作を行うことができ、ラム５５はプロセッサがアクセスするデータ値を格納するよう動作することができる。

ＳｏＣ２０内部には、多数の電圧領域が規定され、各電圧領域には、外部電力供給装置３５からそれぞれの供給電圧が供給される。従って、図示したように、プロセッサ４５は、これに関連付けられた電圧領域（以下、プロセッサ電圧領域と呼ぶこととする）を有し、外部電力供給装置３５から経路３６を介して供給電圧Ｖ_ＤＤＰＲＯＣを受け取ることを理解することができる。同様に、ラム５５はプロセッサとは異なる電圧領域（以下、ラム電圧領域と呼ぶ）にあり、外部電力供給装置３５から経路３７を介して供給電圧Ｖ_ＤＤＲＡＭを受領するように動作可能である。最後に、コア４０の外側のＳｏＣ部分は第３電圧領域にあると考えられる。当該領域をここではＳｏＣ電圧領域と呼ぶこととするが、この領域内の構成要素は、外部電力供給装置３５から経路３８を介して供給電圧Ｖ_ＤＤＳｏＣを受領するように構成される。

信号が異なる電圧領域間の境界を横切るところには必ず、本発明の実施形態に従ってレベル・シフト、クランプおよびバイパス回路５０、６０が備えられている。従って、プロセッサ４５と、ラム５５との間のインターフェイスを考慮して、レベル・シフト、クランプおよびバイパス回路５０が備えられている。これらの回路には、プロセッサ４５とラム５５との間の信号毎に別々のレベル・シフト、クランプおよびバイパス・セルが含まれる。かかるセルのそれぞれは、信号を受け取る側の構成要素の電圧領域においてより多く存在するものと考えることができる。従って、プロセッサ４５からラム５５に移動する信号経路を考えた場合、関連のレベル・シフト、クランプおよびバイパス・セルはラム回路領域内により多く存在するものと考えることができる。これとは対照的に、ラム５５とプロセッサ４５との間で移動する信号の場合、レベル・シフト、クランプおよびバイパス・セルはプロセッサ電圧領域内により多く存在するものと考えることができる。

プロセッサ・コア４０の内部には、通常、プロセッサ４５およびラム５５の他にも別の構成要素が備えられることを当業者は認めるであろう。しかしながら、説明をし易くするためにそのような構成要素は図１からは除外した。それらは本発明の実施形態の教示には関係がないからである。

同様に、ＳｏＣ２０には、通常、コア４０の外側に多数の構成要素が含まれることは認められよう。しかし、ここでも説明をし易くするためにこれらの構成要素は総称的にＳｏＣロジック２５と呼ぶこととし、プロセッサ４５とＳｏＣロジック２５との間のインターフェイスには対応するレベル・シフト、クランプおよびバイパス回路６０を設ける。

また、ＳｏＣ２０にはコントローラ３０が含まれる。コントローラ３０は、種々の電圧領域の供給電圧が変化する可能性のある状況を判定し、適切な制御信号を外部電力供給装置３５、およびレベル・シフト、クランプおよびバイパス回路５０、６０に送出するように動作可能である。更に、構成要素４５、５５、２５およびエネルギー・コントローラ３０間の通信が、ＳｏＣロジック２５を介し、経路２７を通じて通信が行われる。

レベル・シフト、クランプおよびバイパス回路５０、６０の制御に関しては、エネルギー・コントローラは、経路３２を通じてクランプ・イネーブル信号を送出するように動作することができる。このクランプ・イネーブル信号は、設定されると、関連のセル内のクランプ・ロジックに対しそれらのセルからの出力信号を所定の値にクランプさせるように仕向ける。更に、エネルギー・コントローラは、経路３４を通じてバイパス信号を送出するように動作可能である。このバイパス信号は設定されると、関連のセル内のバイパス・ロジックに関連のレベル・シフト・ロジック周囲のバイパス経路をイネーブルするように仕向ける。これらの機能に関する更なる詳細、およびそれらが行使される例は、後に説明する。

通常の場合、各電圧領域内の供給電圧は、指定された範囲内で、エネルギー・コントローラ３０の制御下で動的に可変であるように構成される。従って、単なる例として、プロセッサ電圧領域内の供給電圧は０．６ボルトと１．２ボルトとの間で可変であり、ラム電圧領域内の供給電圧は０．９ボルトから１．２ボルトまでの範囲内で可変であるように構成することができ、一方ＳｏＣ電圧領域内の供給電圧は１．２ボルトに固定することができる。電圧領域毎に他のあらゆる適切な範囲を指定することができることは認められるであろうことは明らかである。また、本発明の実施形態の一つでは、プロセッサ４５が活動していない期間のエネルギー・ロス低減を更に図るため、状況によってはプロセッサ領域に対する供給電圧を完全にオフにすることができることは認められよう。

更に、本発明の特定の実施形態では、プロセッサ電圧領域内の供給電圧およびラム電圧領域内の供給電圧は、いずれも可変であるが、ラム電圧領域内の供給電圧はプロセッサ電圧領域内の供給電圧より決して小さくないことが求められる。更に、図４を参照して後に説明する特定の実施形態では、ラム電圧領域内の供給電圧は、プロセッサ電圧領域内で供給電圧が変化するのと一緒に変化するだけである。しかしながら、かかる制約が求められるのは一部の実施形態においてであり、実際のところ、実施形態によっては、一方の領域内の供給電圧は別の領域内の供給電圧に対し、はるかに独立して変化することができる。

図２は、レベル・シフト、クランプおよびバイパス回路５０、６０内に備えられたセルの一つの簡略ブロック図である。セルに送出された信号は経路１６０を通じて受け取られ、そこでレベル・シフト・ロジック１０およびインバータ１１０へ送られる。インバータ１１０からの出力は次に経路１１５を介してレベル・シフト・ロジック１００およびマルチプレクサ１２０に送られる。本発明の実施形態の一つに従うレベル・シフト・ロジック１００の動作は、後に図３Ａを参照して更に詳細に説明する。経路１６０を通じて受領される入力信号の電圧の結果は宛て先の電圧領域に対応する電圧レベルに変更される。従って、レベル・シフト・ロジック１００によって行われた動作の結果、入力信号、および適宜変化された電圧に対応する信号は、経路１０５を通じてマルチプレクサ１２０に出力される。本発明の一実施形態におけるレベル・シフト・ロジック１００の作用の仕方のために、経路１０５を通じて出力された信号もまた、経路１６０を通じて受領された信号に対して逆変換される。

マルチプレクサ１２０はバイパス・ロジック１５０によって制御される。バイパス・ロジック１５０は、エネルギー・コントローラ３０によって送出されるバイパス信号を経路１７５（経路１７５は図１の経路３４から導出される）を通じて受け取るように構成される。バイパス信号が設定された（且つ経路１８０上のクランプ・イネーブル信号は設定されない）場合、制御信号は経路１５５を通じてマルチプレクサに送られ、経路１１５を通じてインバータ１１０から受け取った信号を、経路１２５を通じてマルチプレクサに出力させる。バイパス信号は、ソース領域（即ち、信号送出元の領域）の供給電圧が、宛て先の領域（即ち、信号が送られている対象の構成要素を含む領域）の供給電圧と同一の電圧レベルであることを、エネルギー・コントローラ３０が検出した場合にのみ設定される。その場合、レベル・シフト・ロジック１００は有用な目的は果たしていないので、入力信号はレベル・シフト・ロジック１００をバイパスし、代わりに経路１１５および１２５を介してレベル・シフト、クランプおよびバイパス・セルの出力１６５に送られるようにするだけで、レベル・シフト・ロジック１００内での信号処理の結果生じるタイミング・ペナルティは除去することができることは認められよう。

バイパス信号が設定されない場合、バイパス・ロジック１５０が経路１５５を通じて送った制御信号によって、マルチプレクサは、信号レベル・シフト・ロジック１００から経路１０５を通じて受け取ったレベルの信号を経路１２５を通じて出力する。

マルチプレクサ１２０が経路１２５を通じいかなる入力を出力するように構成されようとも、インバータ１４０は、信号を逆変換し、宛て先の構成要素に出力するための適正な形態と成るように動作可能である。

クランプ・ロジック１３０を備えることによって、ある一定の状況をエネルギー・コントローラ３０が検出すると、レベル・シフト、クランプおよびバイパス・セルからの出力は特定の電圧レベルにクランプされるようにする。本発明の一実施形態では、プロセッサ電圧領域内の供給電圧がオフにされると判定されると、エネルギー・コントローラ３０は、経路３２（図１参照）を通じてクランプ・イネーブル信号出力を設定するように構成される。この信号は、信号経路（プロセッサ４５はこの信号経路を介して別の電圧領域の構成要素との間で信号を送受することができる）に接続されたあらゆるセル内のクランプ・ロジック１３０に、経路１７０を通じて送られる。

クランプ・ロジック１３０は、設定されたクランプ・イネーブル信号を経路１７０を通じて受け取ると、セルからの出力を経路１３７を介して所定の値にクランプさせる。例えば、クランプ・ロジックは経路１２５上の信号をロジック１レベルにクランプし、これによってロジック・ゼロ値は経路１６５を通じてセルから出力されるように構成することができる。

更に、クランプ・ロジックは設定されたクランプ・イネーブル信号を受け取ると、信号を経路１３５を通じてレベル・シフト・ロジック１００に送出する。レベル・シフト・ロジック１００は、レベル・シフト・ロジックを基準電圧から分離させる。一実施形態では、これを実現するには、信号１３５が、レベル・シフト・ロジック１００と基準電圧との間に配置されたトランジスタをオフ状態にするように構成される。ここで基準電圧は、接地又はレベル・シフト・ロジックの供給電圧である。かかる手法を取ることによって、経路１６０を通じて入力された信号がフロートしたとしても、ＤＣ経路がレベル・シフト・ロジック１００内に設定されることはないことは保証される。かかるＤＣ経路はレベル・シフト・ロジック内で不要な電流の流れを招き、エネルギー効率に悪影響を及ぼす。従って、クランプ・ロジックをセルからの出力をクランプするためだけではなく、ＤＣ電流がレベル・シフト・ロジック１００内に引き寄せられるのを防ぐために用いることによって、ソース電圧領域内の電圧レベルがオフ状態とされる状況ではエネルギー消費量を大幅に削減することができる。

図２から明らかなように、クランプ・イネーブル信号は、またバイパス・ロジック１５０によって経路１８０を通じて受け取られ、クランプ・イネーブル信号が設定されると、これにより、バイパス・ロジック１５０は、経路１７５を通じて受け取られたバイパス信号がたとえ設定されたとしても、バイパス経路を選択しないようになる。入力信号がフロートし始めた状態でセルからの出力をクランプすると、バイパス経路がイネーブルされた状態では、電流の一部はインバータ１１０を介して排出することができることが発見されている。従って、クランプ・イネーブル信号が設定された場合、バイパス・ロジック１５０はバイパス経路を選択しないことを保証することによって、不要電流ドレインのこのソースは除去することができる。

図３Ａは、図２のセル構造を更に詳細に示す。レベル・シフト・ロジック１００は、トランジスタ２００、２０５、２１０、２１５、２２０および２２５からなる。クランプ・ロジック１３０は、セルからの出力をクランプするために用いられるトランジスタ２３５と、クランプ・イネーブル信号が設定された場合にレベル・シフト・ロジック１００を接地から分離するために用いられるトランジスタ２３０とからなる。バイパス・ロジック１５０は、ＮＡＮＤゲート２５０と、インバータ２５５と、送信ゲート２４０、２４５とからなる。図３Ａに示す実施形態では、バイパス信号は設定時にはロジック１レベル（即ち、高レベル）を有し、クランプ・イネーブル信号は設定時にはロジック・ゼロ・レベル（即ち、低レベル）を有する。これよりある一定の状況の場合の図３Ａの回路の動作について説明する。

一例として、入力信号が高レベルから低レベルに移行しつつあり、クランプ・イネーブル信号が高く（即ち、設定されていない）、更にバイパス信号が低い（即ち、設定されていない）状況について検討する。まず、ＰＭＯＳ装置ｍｌ＿ｐｃｈ２０５が開き、これによってノード（ｎｏｄｅ）ｉｏｐを強充電し始める（矢印１ａ参照）。しかしながら、ノードｎｏｐは強力であり、従ってデバイスｔｌ＿ｐｃｈ２００はオフになるので、ノードｉｉｏｐからのチャージだけがノードｉｏｐに移行する。これが、供給電圧Ｖ_ＤＤＲＡＭからレベル・シフタの左側を下って接地に向かうＤＣ経路は存在しないことを保証するメカニズムである。

インバータ１１０の出力におけるノードｎＩｎが一旦上昇すると、デバイスｂｒ＿ｎｃｈ２２５は開いてノードｎｏｐを放出する（矢印１ｂ参照）。このときまでには、入力Ｉｎは充分低くなり、デバイスｂ１＿ｎｃｈ２１０を閉じる。ノードｎｏｐがより低く降下するにつれて、デバイスｔｌ＿ｐｃｈ２００は動作し始め（矢印１ｃ参照）、これによって供給電圧Ｖ_ＤＤＲＡＭからノードｉｏｐに至る経路を開き、ノードｉｏｐを供給電圧レベルＶ_ＤＤＲＡＭに完全に充電する。

クランプ・イネーブル信号は高く、ＢｙＰａｓｓ信号は低い（即ち、双方の信号は設定されていない）ので、ＮＡＮＤゲート２５０からの出力はロジック１レベルであり、従って信号ｎＢｙＰａｓｓはロジック１レベル、信号ｉＢｙＰａｓｓはロジック・ゼロ・レベルとなる。送信ゲート２４０の構造は図３Ｂに示す。図３Ｂから明らかなように、ｉＢｙＰａｓｓ信号はレベル・ゼロ・レベルであり、ｎＢｙＰａｓｓ信号はレベル１レベルであるので、トランジスタ３００および３１０はいずれもオンになり、これによってノードｉｏｐをノードｂｉｏｐに接続する。

送信ゲート２４５の構造は、そのｐ型トランジスタがそのゲートにおいて信号ｎＢｙＰａｓｓを受け取り、そのｎ型トランジスタがそのゲートにおいて信号ｉＢｙＰａｓｓを受け取ることを除いては同一である。従って、本例では、送信ゲート２４０がオンであるに対し、送信ゲート２４５はオフである。従って、以上のことをまとめると、バイパス経路はイネーブルにはされず、変わりにレベル・シフト・ロジックからの出力がノードｂｉｏｐに出力され、その後でインバータ１４０によって逆変換され、出力１６５においてロジック・ゼロ・レベル信号を生成する。

第２の例として、経路１６０における入力信号は高レベルに上昇中であり、クランプ・イネーブル信号はここでも高く（即ち、設定されていない）、ＢｙＰａｓｓ信号は低い（即ち、設定されていない）場合を検討する。これにより、先に論じた第１の例と非常に類似したメカニズムが得られる。まず、デバイスｍｌ＿ｐｃｈ２０５が閉じ、デバイスｂ１＿ｎｃｈ２１０が開くことによりノードｉｏｐの放電を開始する（矢印２ａ参照）。まず、高いノードｉｏｐが、供給電圧Ｖ_ＤＤＲＡＭからレベル・シフタの右側を通って接地に至るＤＣ経路を停止させる。これにより、ノードｎＩｎはデバイスｂｒ＿ｎｃｈ２２５を閉じる時間が与えられる。ノードｎＩｎが低下すると、デバイスｂｒ＿ｎｃｈが閉じ、デバイスｍｒ＿ｐｃｈ２２０が開くことによって、ノードｎｏｐにノードｎｎｏｐ上の電荷を充電する（矢印２ｂ参照）。一旦ノードｉｏｐが充分に低くなると、デバイスｔｒ＿ｐｃｈ２１５が動作を初め（矢印２ｃを参照）、供給電圧Ｖ_ＤＤＲＡＭからノードｎｏｐに至る経路を開き、これによって供給電圧への当該ノードをフル充電し、ノードｉｏｐは確実に低い状態を保つ。

ここでもまた、ＢｙＰａｓｓ信号は低く、クランプ・イネーブル信号は高いため、ノードｉｏｐ上に出現する値は送信ゲート２４０を介してノードｂｉｏｐに転送され（矢印４ａ参照）、次にインバータ１４０によって逆変換され、出力１６５において適切な電圧レベルのロジック１出力を生成する。

第３の例として、クランプ・イネーブル信号は高く（設定されていない）、ＢｙＰａｓｓ信号もまた高い（即ち、ＢｙＰａｓｓは設定されている）状態について検討する。この例に関しては、入力１６０にある信号が上昇中か下降中かは問題ではない。クランプ・イネーブルおよびＢｙＰａｓｓ信号はいずれも高いので、ＮＡＮＤゲート２５０からの出力はロジック・ゼロ・レベルであり、これにより信号ｎＢｙＰａｓｓは低く、信号ｉＢｙＰａｓｓは高くなる。このため、送信ゲート２４５はオンとなり（矢印４ｂ参照）、送信ゲート２４０はオンにならない。この結果、入力信号はレベル・シフト・ロジックをバイパスし、インバータ１１０を介してノードｂｉｏｐに進むことができる。このためレベル・シフト・ロジック内の処理に関連する遅延は防ぐことができる。ノードｂｉｏｐにおいて受け取られた信号は次にインバータ１４０によって逆変換される。先に言及したように、ソース領域および宛て先領域の双方における電圧レベルが同一であるとエネルギー・コントローラ３０が判定した場合、バイパス機能はオンとなる。

第４の例として、クランプ信号が低い（即ち、設定されている）場合について検討する。この例では、経路１６０上の信号が上昇中であるか下降中であるか、またはＢｙＰａｓｓ信号が設定されているか設定されていないかは問題ではない。クランプ・イネーブル信号が充分に低い場合、デバイスＣｌｍｐＥｎＰｌｌＤｎ２３０は閉じ、レベル・シフタを接地から分離する。逆に言えば、ノードｂｉｏｐが既に高く、且つそのレベルを保っていなければ、デバイス・クランプＥｎＰｌｌＵｐ２３５はオンとなり、ノードｂｉｏｐを強充電する。デバイスＣｌｍｐＥｎＰｌｌＤｎ２３０はオフ状態なので、ソース構成要素、例えばプロセッサ、に対する供給電圧は、ＤＣ経路がレベル・シフタ・スタック内に形成される危険なしに、完全にオフとすることができる。この分離は重要である。なぜなら、ソース構成要素に対する供給電圧がゼロの場合、経路１６０に対する結合が大量にあると、経路１６０上の信号は中間電位に上昇する可能性があり、もし本発明の実施形態の分離が無ければ、これによってかなりの電流がレベル・シフタ内に引き込まれるおそれがあるからである。

なお、クランプ・イネーブル信号が充分に低くなると、これによってＮＡＮＤゲート２５０からの出力は、経路１７５を通じて受け取られるＢｙＰａｓｓ信号の値に関係なく、確実にロジック１レベルとなることに留意されたい。その結果、送信ゲート２４０はオンとなり、送信ゲート２４５はオンとならない。従って、これによりあらゆる電流が送信ゲート２４５およびインバータ１１０を通って引き寄せられるのが防止される。電流が引き寄せられると、出力信号をクランプすることを目的とするプル・アップ（ｐｕｌｌ ｕｐ）・トランジスタ２３５の動作に悪影響を及ぼすおそれがある。

図４は、プロセッサ電圧領域の電圧を変えることが決定された際（ステップ４００）の、図１のデータ処理システムに関連する構成要素の動作を示すフロー図である。この例では、ステップ４０５において、プロセッサが停止されつつある否かが判定される。通常の場合、プロセッサ４５は行う作業が何もない場合、ＳｏＣロジック２５および経路２７を介してエネルギー・コントローラ３０に知らせることができ、次にエネルギー・コントローラ３０はプロセッサ４５を停止することが適切であるか否かを判定し、適切である場合にはプロセッサにそのように知らせる。ステップ４０５において、プロセッサを停止することが決定された場合、プロセスはステップ４１０に進み、そこでプロセッサ４５はそのデータをラム５５に転送し、その後ステップ４１５においてプロセッサ４５からＳｏＣロジック２５およびラム５５までのインターフェイスをクランプする。先に論じたように、これはエネルギー・コントローラ３０が、経路３２を通じて送出されたクランプ・イネーブル信号を設定することによって実現される。

その後、プロセスはステップ４２０に進み、信号はエネルギー・コントローラに送られてプロセッサ４２５は停止の準備ができていることを確認する。この信号は、例えば、ＳｏＣ電圧領域内のあるロジックによって生成することができる。このロジックはクランプがアサートされたことを検出し、次にこの事実をエネルギー・コントローラに知らせる。プロセスは次にステップ４２５に進み、エネルギー・コントローラ３０は、外部電力供給装置３５に対し、プロセッサ４２５に供給される電力供給Ｖ_ＤＤＰＲＯＣを停止させるように構成される。

その後、プロセスはウエーク・アップ信号がプロセッサに送出されるまでステップ４３０において待機し、その後電源供給装置３５はプロセッサ４２５に対する電力供給Ｖ_ＤＤＰＲＯＣを必要とされる電圧レベル（ステップ４３５参照）において復旧するようエネルギー・コントローラ３０から指示を受ける。次に、ステップ４４０において、プロセッサ４２５からＳｏＣロジック２５およびラム５５へのインターフェイスがアンクランプされる（ｕｎｃｌａｍｐｅｄ）。次にステップ４４５において、データはラム５５からプロセッサ４５に戻され、その後プロセスはステップ４７５に進む。

ステップ４７５において、供給電圧Ｖ_ＤＤＰＲＯＣが供給電圧Ｖ_ＤＤＳｏｃと同一であるか否かを判定し、同一である場合、レベル・シフト、クランプおよびバイパス回路６０の各セル内のバイパス・ロジックがステップ４８０において活性化され、それぞれのバイパス経路をイネーブルにする。プロセスは次にステップ４８５に進み、そこで供給電圧Ｖ_ＤＤＰＲＯＣおよびＶ_ＤＤＲＡＭに関し類似の判定を行う。ここでもこれらの電圧が同じである場合、プロセスはステップ４９０に進み、そこでレベル・シフト、クランプおよびバイパス回路５０の各セル内のバイパス・ロジックが活性化され、対応するバイパス経路をイネーブルする。次にプロセスはステップ５１５において終了する。

ステップ４７５、４８０および４８５、４９０は連続して示されているが、これらのステップは通常並行して実行されることは認められよう。

ステップ４０５において、プロセッサは停止中ではないと判定されると、プロセスはステップ４５０に進み、そこで電圧レベルを上昇させるか、低下させるかを判定する。電圧レベルが上昇中の場合、プロセスはステップ４５５に進み、そこでもラム電圧を変えるか否かを判定する。図４で検討される実施形態では、ラム電圧領域の供給電圧は、プロセッサ電圧領域の供給電圧が変化している時と一緒に変化することができるだけである。

ラム電圧もまた変化していると判定された場合、プロセスはステップ４６０に進み、プロセッサおよびラム双方に対する電圧供給はその新たなレベルに上昇される。Ｖ_ＤＤＰＲＯＣの増加量はＶ_ＤＤＲＡＭの増加量と同じでなければならない必要はなく、また新たな電圧レベルが同じである必要はない。ステップ４５５においてラム電圧は変化していないと判定された場合、プロセスはステップ４６５に進み、プロセッサ電圧領域の電圧レベルは必要とされる新たなレベルに上昇される。

ステップ４６０またはステップ４６５が用いられた後、プロセスはステップ４７０に進み、そこでプロセッサ電圧領域の電圧が新たなレベルにおいて一旦安定し、妥当であれば、ラム電圧領域の電圧も新たなレベルにおいて安定し、プロセッサ動作周波数は必要な周波数に増加される。

ステップ４７０の後、プロセスは、先に論じたように、ステップ４７５、４８０、４８５、４９０を通って進んだ後、ステップ５１５において終了する。

ステップ４５０において電圧は上昇していないと判定された場合、プロセスはステップ４９５に進み、プロセッサの動作周波数は必要な周波数に減少され、その後ステップ５００においてラムに対する電圧供給もまた変えるか否かが判定される。ステップ５００においてラムに対する電圧供給もまた変えると判定された場合、プロセスはステップ５０５に進み、プロセッサ電圧領域およびラム電圧領域の双方に供給される電圧は必要な新たなレベルに低下される。あるいは、ステップ５００において、ラム電圧領域に対する電圧供給は変えないと判定された場合、プロセスはステップ５１０に進み、プロセッサ電圧領域に対する電圧供給だけが必要な新たなレベルに低減される。ステップ５０５または５１０を用いるかに関係なく、プロセスは次にステップ４８５に進み、プロセッサに対する供給電圧は現在、ラムに対する供給電圧と同じであるか否かが判定される。もしそうである場合、バイパス・ロジックはステップ４９０において活性化された後ステップ５１５において終了する。もしそうでない場合は、プロセスは直接にステップ５１５に進み終了する。

図４に示す例では、ＳｏＣに対する供給電圧は常に最大レベルにあるものと想定され、従って、プロセッサ供給電圧が下げられている場合、それはもはやＳｏＣに対する供給電圧と同じであるはずは無く、従ってステップ４７５、４８０の確認は実行する必要がない。

本発明の実施形態に関する上記の説明から、ソース電圧領域および宛て先電圧領域の電圧レベルが同じである場合には、上記で論じたレベル・シフト、クランプおよびバイパス・セルを用いることによって、速度の利点が実現されることは認められよう。更に、クランプを採用することによって、ソース構成要素の供給電圧変更中にソース電圧領域内の構成要素から送出されている信号を、宛て先電圧領域内の構成要素が誤って解釈することは確実に無くなる。更に特定すれば、一実施形態では、ソース電圧領域における電圧供給がオフにされている場合、レベル・シフト、クランプおよびバイパス・セルからの出力をクランプすることができる。更に、その場合、実施形態の特別のクランプ構成によって、ＤＣ経路がレベル・シフタの内に設定されるのを防止する。これが設定された場合、かなりの電力が消費される。

そのような手法の実際的な履行の１つは、プロセッサがラム・ブロックにインターフェースされ、当該ラム・ブロックはプロセッサを提供する者とは異なる業者によって提供される可能性がある場合である。プロセッサにエネルギー管理技法を施す場合、ラム・ブロックの電圧を同時に低減することなくプロセッサの電圧を低減することが望ましい。これは先に説明したレベル・シフト、クランプおよびバイパス・セルを用いることによって実現可能である。そのような実施形態では、プロセッサがラムに比してより低い電圧で動く場合、レベル・シフト・ロジックは、入力／出力信号をシフトすることによってラムがその最適の動作電圧で機能することができるようにする。更に、プロセッサを完全に停止することが決定された場合、クランプ・イネーブル信号を設定することによってラムの入力／出力がクランプさせ、これによってラムに格納されたデータを保持する。次に、ラムに影響を及ぼすことなく、コア電圧をゼロに下げることができる。

図５は本発明の代替実施形態を示す。この中で、図１のレベル・シフト、クランプおよびバイパス回路５０、６０はレベル・シフト、およびクランプ回路に置換されている。そのような回路内の各セルは図５に示す形態を取ることができる。図５を図３Ａと対照すると明らかなように、このロジックは図３Ａを参照して先に論じたロジックと非常に類似した構成であるが、バイパス・ロジックの部分を形成するエレメントはいずれも除去されている。従って、図３Ａの動作に関し先に行った説明は、図５の動作で説明にも適用される。但し、処理対象のＢｙＰａｓｓ信号は無く、従ってロジック・エレメント２５０、２５５、２４０および２４５は省略されている。当業者には認められるであろうが、図５のロジックでは、ソースおよび宛て先領域における供給電圧が同じである場合、バイパス経路を用いても速度の利点はなんら実現されないが、クランプ・ロジックの利点は全て実現可能である。従って、クランピング（ｃｌａｍｐｉｎｇ）を採用することによって、ソース構成要素の供給電圧を変更中に、ソース電圧領域内の構成要素から送出される信号を、宛て先電圧領域内の構成要素が誤って解釈することは確実に無くなる。更に、図５に示す特定のクランプ構成によって、ソース電圧領域内の構成要素に対する供給電圧がオフにされている状況で、あらゆるＤＣ経路がレベル・シフタ内に設定されるのは防止される。

ここでは、本発明の特定の実施形態について説明してきたが、本発明はそれに限定されるものではなく、本発明の範囲内で、数多くの修正および追加を行うことができることは明らかである。例えば、本発明の範囲から逸脱することなく、以下の従属クレームの特徴の種々の組み合わせは、独立クレームの特徴と一緒に行うことが可能である。

本発明を、単なる一例として、添付図面の中で例示された好適実施形態を参照して更に説明する。
図１は、本発明の一実施形態によるデータ処理装置を組み込んだデータ処理システムのブロック図である。 図２は、図１のレベル・シフト、クランプおよびバイパス回路の内側に備えられたセルを更に詳細に示す概略ブロック図である。 図３Ａは、図２に示されたセル構造を更に詳細に示す図である。 図３Ｂは、図３Ａの回路内の送信ゲート構造を示す図である。 図４は、図１のプロセッサに適用されるプロセッサ電圧領域内の電圧を変えるために本発明の実施形態の一つにおいて行われるステップを示すフロー図である。 図５は、図１のレベル・シフト、クランプおよびバイパス回路をレベル・シフト、およびクランプ回路に置換した本発明の代替実施形態におけるレベル・シフト、およびクランプ回路の中で用いることができるセルの構造を示す図である。

符号の説明

１０ データ処理システム
２０ ＳｏＣ
２５ ＳｏＣロジック
２７ 経路
３０ エネルギー・コントローラ
３２ 経路
３４ 経路
３６ 経路
３７ 経路
４０ プロセッサ・コア
４５ プロセッサ
５０ レベル・シフト、クランプおよびバイパス回路
５５ ラム
６０ レベル・シフト、クランプおよびバイパス回路
１００ レベル・シフト・ロジック
１０５ 経路
１１０ インバーター
１１５ 経路
１２０ マルチプレクサー
１３０ クランプ・ロジック
１３５ 経路
１３７ 経路
１４０ インバーター
１５０ バイパス・ロジック
１５５ 経路
１６０ 経路
１６５ 経路
１７０ 経路
１７５ 経路
１８０ 経路
２００ トランジスタ
２０５ トランジスタ
２１０ トランジスタ
２１５ トランジスタ
２２０ トランジスタ
２２５ トランジスタ
２３０ トランジスタ
２３５ デバイス・クランプ
２４０ 送信ゲート
２４５ 送信ゲート
２５０ ＮＡＮＤゲート
２５５ ＮＡＮＤゲート
３００ トランジスタ
３１０ トランジスタ

Claims (38)

1. データ処理装置であって、
   前記データ処理装置の第１電圧領域内に備えられ、第１供給電圧を受け取るように動作可能な第１構成要素と、
   前記データ処理装置の第２電圧領域内に備えられ、第２供給電圧を受け取るように動作可能な第２構成要素と、を備え、
   前記第１および第２供給電圧の少なくとも一つは動的に可変であり、さらに、
   前記第１電圧領域と第２電圧領域との間に備えられ、前記第１電圧領域内の前記第１構成要素によって送出され、前記第２構成要素に向かう信号を受け取るように動作可能なインターフェイス・セルであって、前記第１構成要素によって送出された信号を前記第２電圧領域内の前記第２構成要素に伝えられる対応信号に変換するように動作可能なインターフェイス・セルと、
   前記第１供給電圧と第２供給電圧との電圧レベルが同じである場合、前記レベル・シフト・ロジック周囲のバイパス経路をイネーブルにし、前記第１構成要素によって送出された信号は、対応信号として前記バイパス経路を介して前記第２電圧領域内の第２構成要素に伝わるように動作可能なバイパス・ロジックと、
   を備えるデータ処理装置。
2. 請求項１記載のデータ処理装置において、前記バイパス・ロジックは、コントローラが生成したバイパス信号を受け取るように動作可能であり、前記コントローラは前記第１供給電圧および第２供給電圧が同じ電圧レベルであるとコントローラが判定した場合、前記バイパス信号を設定するように動作可能であり、前記バイパス・ロジックはオーバーライド状態が存在しない場合に、前記設定されたバイパス信号を受け取ると、前記バイパス経路をイネーブルにするよう動作可能である、データ処理装置。
3. 請求項２記載のデータ処理装置において、前記バイパス・ロジックは、前記第１構成要素によって送出された信号および前記レベル・シフト・ロジックによって生成された対応信号を入力信号として受け取るように動作可能であり、且つそれらの信号の１つを出力して前記バイパス信号から導出された制御信号に応じて前記第２構成要素に伝えるように動作可能なマルチプレクサ・ロジックを備えるデータ処理装置。
4. 請求項１記載のデータ処理装置において、少なくとも前記第１供給電圧は動的に可変であり、前記インターフェイス・セルは、更に、１つ以上の所定の状態が存在すると活性化し、前記第１構成要素によって送出された信号の値に関係なく前記対応信号を所定の電圧にクランプするクランプ・ロジックを含むデータ処理装置。
5. 請求項４記載のデータ処理装置において、前記１つ以上の所定の状態は、前記第１供給電圧はオフがされつつある場合、前記クランプ・ロジックは前記第１供給電圧がオフにされる前に活性化する状態を含むデータ処理装置。
6. 請求項４記載のデータ処理装置において、前記クランプ・ロジックはコントローラによって生成されたクランプ信号を受け取るように動作可能であり、前記コントローラは、前記１つ以上の所定の状態が存在すると前記コントローラが判定した場合、前記クランプ信号を設定するように動作可能であり、更に、前記クランプ・ロジックは前記対応信号を前記所定の電圧にクランプするように動作可能であるデータ処理装置。
7. 請求項４記載のデータ処理装置において、前記レベル・シフト・ロジックは、前記クランプ・ロジックが前記レベル・シフト・ロジックを基準電圧から分離して、ＤＣ電流がレベル・シフト・ロジック内に引き込まれるのを防止するように活性化する際に動作可能なレベル・シフト・ロジックに結合されるロジックを含むデータ処理装置。
8. 請求項２記載のデータ処理装置において、少なくとも前記第１供給電圧は動的に可変であり、前記インターフェイス・セルは更に、１つ以上の所定の状態が存在すると、前記第１構成要素によって送出された信号の値に関係なく、前記対応信号を所定の電圧にクランプするように活性化し、前記オーバーライド状態は、クランプ・ロジックが活性化されていると判定され、前記オーバーライド状態が存在することによって前記バイパス・ロジックは、前記バイパス信号が設定されたか否かに関係なく、前記バイパス経路をイネーブルにさせない状態であるデータ処理装置。
9. 請求項８記載のデータ処理装置において、前記バイパス・ロジックは前記バイパス信号とクランプ信号とを受け取るように動作可能であり、更に前記バイパス信号およびクランプ信号の値に応じて前記バイパス・ロジックの制御信号を生成し、前記バイパス信号が設定され前記クランプ信号が設定されない場合、制御信号は前記バイパス経路がイネーブルとされるように動作可能であるデータ処理装置。
10. 請求項１記載のデータ処理装置において、前記第１供給電圧は前記第２供給電圧より低いかまたは同じであるデータ処理装置。
11. 請求項１０記載のデータ処理装置において、前記第１構成要素はデータ値においてデータ処理動作を行うように動作可能なプロセッサであるデータ処理装置。
12. 請求項１１記載のデータ処理装置において、前記第２構成要素は、前記プロセッサがアクセスするデータ値を格納するように動作可能なメモリー・デバイスであるデータ処理装置。
13. 請求項１記載のデータ処理装置において、前記インターフェイス・セルは前記第２電圧領域内に備えられるデータ処理装置。
14. 請求項１記載のデータ処理装置において、前記バイパス・ロジックは前記第２電圧領域内に備えられるデータ処理装置。
15. 請求項１記載のデータ処理装置であって、更に、複数の前記インターフェイス・セルおよび複数の前記バイパス・ロジックを備え、一つの前記インターフェイス・セルおよび一つの前記バイパス・ロジックは、前記第１構成要素および前記第２構成要素間の信号経路ごとに備えられるデータ処理装置。
16. 第１電圧領域内に備えられ第１供給電圧を受け取るように動作可能な第１構成要素と、第２電圧領域内に備えられ第２供給電圧を受け取るように動作可能な第２構成要素とを備え、少なくとも前記第１供給電圧は動的に可変である、データ処理装置内のレベル・シフトを制御する方法であって、該方法は、
    （ａ）前記第１電圧領域内の第１構成要素によって送出され、前記第２構成要素に向かう信号を受け取るステップと、
    （ｂ）レベル・シフト・ロジックを採用して前記第１構成要素が送出した前記信号を、前記第２電圧領域内の第２構成要素に伝えられる対応信号に変換するステップと、を含み、
    （ｃ）前記第１供給電圧および前記第２供給電圧が同じ電圧レベルである場合、前記レベル・シフト・ロジック周囲のバイパス経路をイネーブルにし、前記第１構成要素によって送出された信号は前記バイアス経路を介して、前記対応信号として前記第２電圧領域内の第２構成要素に伝えられる方法。
17. 請求項１６記載の方法において、コントローラが生成したバイパス信号が設定されるとステップ（ｃ）が行われ、前記コントローラは、該コントローラが前記第１供給電圧および第２供給電圧は同じ電圧レベルであると判定した場合、前記バイパス信号を設定するように動作可能であり、前記バイパス経路は、オーバーライド状態が無く、前記バイパス経路が前記設定されたバイパス信号を受け取ると、前記ステップ（ｃ）においてイネーブルにされる方法。
18. 請求項１７記載の方法において、前記ステップ（ｃ）は、更に、前記第１構成要素によって送出された信号と前記レベル・シフト・ロジックによって生成された前記対応信号との間で多重化し、それらの信号の一つが出力されて前記バイパス信号から導出された制御信号に応じて前記第２構成要素に伝えられるようにするステップを更に有する方法。
19. 請求項１６記載の方法において、少なくとも前記第１供給電圧は動的に可変であり、前記方法は更に、
    （ｄ）１つ以上の所定の状態が存在する場合、前記対応信号を、前記第１構成要素によって送出された信号の値に関係なく所定の電圧にクランプするステップを含む方法。
20. 請求項１９記載の方法において、前記１つ以上の所定の状態は、前記第１供給電圧はオフにされつつあり、前記ステップ（ｄ）は前記第１供給電圧がオフとされる前に行われる方法。
21. 請求項１９記載の方法において、ステップ（ｄ）はコントローラによって生成されたクランプ信号が設定されると行われ、前記コントローラは該コントローラが前記１つ以上の所定の状態の一つが存在すると判定した場合、前記クランプ信号を設定するように動作可能である方法。
22. 請求項１９記載の方法において、前記ステップ（ｄ）は更に、
    前記レベル・シフト・ロジックを基準電圧から分離し、ＤＣ電流が前記レベル・シフト・ロジック内に引き込まれないようにするステップを含む方法。
23. 請求項１７記載の方法において、少なくとも前記第１供給電圧は動的に可変であり、前記方法は更に
    （ｄ）１つ以上の所定の状態が存在する場合、前記第１構成要素によって送出された信号の値に関係なく、前記対応信号を所定の電圧にクランプするステップを含み、
    前記オーバーライド状態は、ステップ（ｄ）が行われると判定され、前記オーバーライド状態が存在することにより、前記バイパス信号が設定されたか否かに関係なく、前記ステップ（ｃ）において、前記バイパス経路をイネーブルにさせない方法。
24. 請求項２３記載の方法において、前記ステップ（ｃ）は更に、
    前記バイパス信号およびクランプ信号を受け取るステップと、
    前記バイパス信号および前記クランプ信号の値に応じて制御信号を生成し、前記バイパス信号が設定され、前記クランプ信号は設定されない場合、前記制御信号は前記バイパス経路をイネーブルにさせるようにするステップと、
    を含む方法。
25. 請求項１６記載の方法において、前記第１供給電圧は前記第２供給電圧より低いまたは同じである方法。
26. 請求項２５記載の方法において、前記第１構成要素はデータ値上でデータ処理動作を行うように動作可能なプロセッサである方法。
27. 請求項２６記載の方法において、前記第２構成要素は前記プロセッサがアクセスするデータ値を格納するように動作可能なメモリー・デバイスである方法。
28. 請求項１６記載の方法において、前記ステップ（ｂ）は、前記第２電圧領域内で行われる方法。
29. 請求項１６記載の方法において、前記ステップ（ｃ）は、前記第２電圧領域の内側において行われる方法。
30. 請求項１６記載の方法において、前記ステップ（ｂ）および（ｃ）は、前記第１構成要素および前記第２構成要素間の信号経路毎に独立して行われる方法。
31. データ処理装置であって、
    前記データ処理装置の第１電圧領域内に備えられ、第１供給電圧を受けとるように動作可能な第１構成要素と、
    前記データ処理装置の第２電圧領域内に備えられ、第２供給電圧を受けとるように動作可能な第２構成要素と、を備え、
    少なくとも前記第１供給電圧は動的に可変であり、前記データ処理装置は更に、
    前記第１電圧領域と第２電圧領域との間のインターフェイス・セルであって、前記第１電圧領域内の前記第１構成要素によって送出され、前記第２構成要素に向かう信号を受け取るように動作可能であるインターフェイス・セルを含み、該インターフェイス・セルは、
    前記第１構成要素によって送出された信号を前記第２電圧領域内の前記第２構成要素に伝えられる対応信号に変換するように動作可能なレベル・シフト・ロジックと、
    １つ以上の所定の状態が存在すると、前記第１構成要素が送出した信号の値には関係なく対応信号を所定の電圧にクランプするように活性化するクランプ・ロジックと、
    を含むデータ処理装置。
32. 請求項３１記載のデータ処理装置において、前記１つ以上の所定の状態は前記第１供給電圧がオフにされつつある場合、前記クランプ・ロジックは前記第１供給電圧がオフにされる前に活性化するデータ処理装置。
33. 請求項３１記載のデータ処理装置において、前記クランプ・ロジックはコントローラが生成したクランプ信号を受け取るように動作可能であり、前記コントローラは、該コントローラが前記一つ以上の所定の状態の内の一つが存在すると判定した場合、前記クランプ信号を設定するように動作可能であり、前記クランプ・ロジックは、前記対応信号を前記所定の電圧にクランプするように動作可能であるデータ処理装置。
34. 請求項３１記載のデータ処理装置において、前記クランプ・ロジックは、該クランプ・ロジックが前記レベル・シフト・ロジックを基準電圧から分離し、ＤＣ電流が前記レベル・シフト・ロジックの内部に引き込まれないようにするように活性化すると動作可能となるレベル・シフト・ロジックに結合されたロジックを含むデータ処理装置。
35. 第１電圧領域内に備えられ第１供給電圧を受け取るように動作可能な第１構成要素と、第２電圧領域内に備えられ第２供給電圧を受け取るように動作可能な第２構成要素とを備え、少なくとも前記第１供給電圧は動的に可変である、データ処理装置内のレベル・シフトを制御する方法であって、該方法は、
    （ａ）前記第１電圧領域内の第１構成要素によって送出され、前記第２構成要素に向かう信号を受け取るステップと、
    （ｂ）レベル・シフト・ロジックを採用して前記第１構成要素が送出した前記信号を、前記第２電圧領域内の前記第２構成要素に伝えられる対応信号に変換するステップと、
    （ｃ）所定の状態が一つ以上存在する場合、前記対応信号を、前記第１構成要素が送出した信号の値には関係なく所定の電圧にクランプするステップと、
    を含む方法。
36. 請求項３５記載の方法において、前記１つ以上の所定の状態は、前記第１構成要素はオフにされつつある場合、前記ステップ（ｃ）は前記第１供給電圧がオフにされる前に実行される状態を含む方法。
37. 請求項３５記載の方法において、前記ステップ（ｃ）は、コントローラが生成したクランプ信号を設定すると実行され、前記コントローラは、該コントローラが前記一つ以上の所定の状態の内の一つが存在すると判定した場合に、前記クランプ信号を設定するように動作可能である方法。
38. 請求項３５記載の方法であって、前記ステップ（ｃ）は更に、
    前記レベル・シフト・ロジックを基準電圧から分離し、ＤＣ電流が前記レベル・シフト・ロジック内に引き込まれないようにするステップ、
    を含む方法。

Images