JP2005115641A

JP2005115641A - 電子機器の回路基板

Info

Publication number: JP2005115641A
Application number: JP2003348719A
Authority: JP
Inventors: Hiroshi Kirita; 洋桐田
Original assignee: Murata Machinery Ltd
Current assignee: Murata Machinery Ltd
Priority date: 2003-10-07
Filing date: 2003-10-07
Publication date: 2005-04-28

Abstract

【課題】仕向地やコストに応じて異なる種類のバックアップ用電源への対応を、より低コストに行えるメモリバックアップ回路を提供する。
【解決手段】
それぞれ電子機器に組み込まれて、その信号を処理する第１の回路基板と、第１の回路基板に主電源から電源が供給されないバックアップ時には、第１の回路基板へバックアップ電源を供給する第２の回路基板とを組み合わせて、メモリバックアップ回路を構成させる。そして、各々異なる蓄電素子を配置された複数種類の第２の回路基板から一つを選択して、共通の第１の回路基板と組み合わせる。
【選択図】図１

Description

本発明は、画像処理装置などの電子機器へ組み込まれ、メモリに蓄積されている画像データ等などをバックアップするための回路構成に関するものである。

画像処理装置などの電子機器は、ＳＲＡＭなどのメモリに蓄積されたデータを、主電源がオフ状態にされている期間、バックアップする必要があるが、従来のバックアップ回路は、ＣＰＵなどを実装したメインの回路基板に、メモリと、バックアップのための２次電池などをいっしょに実装しているのが通例である。なお、下記の特許文献では、円弧状に曲げ加工された平板状端子片を電池の端子面に取り付けて、回路基板から電池を簡単に取り外し、取り替え出来るようにしたバックアップ回路が提案されている。
特開平９−１６１７４３号

しかしながら、このような構造のものでは、バックアップ電源の容量を仕向地や、バックアップの対象となるメモリの容量などに応じて変更する場合、ＣＰＵ、メモリを実装したメインの回路基板を個別に準備して対応する必要があった。
また、近年では環境への配慮から、電池の替わりにコンデンサを使用することが求められているが、この場合でも、電池あるいはコンデンサに応じた回路基板を個別に用意する必要があり、製造管理が煩雑化して、コストが高くなるという問題があった。
本発明はこのような問題点を解決するもので、ＣＰＵ、メモリを実装したメインの回路基板と、電池を実装したバックアップ電源基板とを分離し、相互に付け替え可能に接続できるようにするとともに、メインの回路基板では、接続付加されるバックアップ電源基板の種別を自動で判別して、その電源監視、充電制御に必要な制御プログラムを自動で立ち上げて実行できるようにした、新規な構成のメモリバックアップ回路を提供し、もって、バックアップ電源の装置組み込み時の作業を容易にすることを目的とする。

上記目的のため、本発明の請求項１によるメモリバックアップ回路は、メモリと、制御処理手段とを少なくとも実装した第１の回路基板と、バックアップ電源回路を実装した第２の回路基板とを組み合わせて構成された、上記バックアップ電源回路は、制御接点とを有し、蓄電素子を含んだ電源回路に、外部電源の供給を受ける電源入力端子と、バックアップ電源出力端子と、バックアップ電源の種別信号を出力する種別出力端子とを備えた構成とされ、上記第１の回路基板上に実装された制御処理手段は、上記種別出力端子を通じて種別信号を取り込んで電源回路の種別を判別した後、制御接点を開いて、それに対応して予め準備した、電源監視／充電制御プログラムを選択的に実行させて、バックアップ電源の電圧監視、必要な充電処理を行う構成としている。

本発明の請求項２によるメモリバックアップ回路は、請求項１のメモリバックアップ回路において、上記電源回路に、蓄電素子として２次電池を備えるとともに、上記制御接点を閉じて、上記電源入力端子から外部電源の供給を受けて上記２次電池を急速充電させる急速充電回路と、上記制御接点を開いた状態で上記電源入力端子から外部電源の供給を受けて上記２次電池をトリクル充電するトリクル充電回路とを組み込んだ構成としている。

本発明の請求項３によるメモリバックアップ回路は、請求項１のメモリバックアップ回路において、上記電源回路に、蓄電素子として大容量のコンデンサを備えるとともに、上記制御接点を閉じて、上記電源入力端子から外部電源の供給を受けて上記コンデンサを瞬時充電させる瞬時充電回路を組み込んだ構成としている。

本発明の請求項４によるメモリバックアップ回路は、請求項１〜３のメモリバックアップ回路いずれかにおいて、上記制御処理手段による上記電圧監視の結果、蓄電素子の電圧レベルが所定の閾値より低下した場合には、警報信号を出力するとともに、上記制御接点を閉じて、急速充電あるいは瞬時充電を開始する構成としている。

本発明の請求項１〜４によれば、メモリと、制御処理部を実装した第１の回路基板と、バックアップ電源を実装した第２の回路基板とが別の回路基板として構成され、更に、第１の回路基板に第２の回路基板を付け替えたときには、第１の回路基板では、第２の回路基板に実装されたバックアップ電源の種別を判別し、そのバックアップ電源に応じた電源監視、充電制御プログラムを自動的に立ち上げて実行させる。
従って、仕向地や、使用目的に応じてバックアップ電源を取り替える場合にも、第１の回路基板を共通にして、第２の回路基板を取り替えるだけで容易に対応できる。
特に本発明の請求項２では、バックアップ電源回路に、蓄電素子としてトリクル充電の可能な２次電池が利用でき、請求項３では、蓄電素子として、瞬時充電が可能な大容量のコンデンサを利用することができる。
更に本発明の請求項４によれば、第１の回路基板に実装した制御処理部が第２の回路基板に実装されたバックアップ電源の電圧レベルを判別して、バックアップの良否が判断され、バックアップが不良な場合には、警報がなされ、同時に、蓄電素子への急速充電／瞬時充電が開始される。

以下、本発明の実施例を図面とともに説明する。

図１、図１Ａ、図２は、２次電池をバックアップ用の蓄電素子として用いた実施例を示している。ここに、図１は、その全体構成を示すブロック図、図１Ａは第２の回路基板のみを詳細に示す回路図、図２は電圧監視／充電制御プログラムによる基本動作を示すフローチャートである。

第１の回路基板１は、メイン基板を構成しており、プリンテッド・サーキット・ボード（以下、ＰＣＢという）１１上に、装置の制御処理を行うとともに、後述する制御プログラムに従って、第２の回路基板上の制御接点３を制御してバックアップ電源の電圧監視と、充電制御を行う、ＣＰＵなどで構成された処理制御手段１２、画像などのデータを蓄積するメモリ１３、第２の回路基板２Ａのバックアップ電源出力端子４２に接続され、バックアップ電圧を変換して、適切な電圧としてメモリ１３に印可させるＤＣ／ＤＣコンバータ１５、第２の回路基板２Ａのバックアップ電源出力端子４２に同様に接続され、処理制御手段１２に入力させるバッファ１６等が配置されている。

一方の第２の回路基板２Ａは、電源モジュールを構成しており、電源入力端子４１によって外部電源Ｖｃに接続され、また、バックアップ電源出力端子４２、種別出力端子４３によって第１の回路基板１へ容易に着脱交換可能になっている。なお、４４はトリクル充電用電源入力端子、４５は接地端子である。また、３は制御接点であり、第１の回路基板１上に実装された処理制御手段１２によって、第２の回路基板２Ａと外部電源Ｖｃとを接続、遮断するリレーなどで形成されている。

第２の回路基板２ＡのＰＣＢ２１上には、電荷を蓄積して、バックアップ時には第１の回路基板１に電源を供給する、充電可能な２次電池Ｂ５が蓄電素子として実装されており、この２次電池Ｂ５に電荷を蓄積させる電源回路２３、及び蓄電素子の種別信号を出力する種別信号出力回路２４Ａが配置されている。

電源回路２３は、急速充電回路２３Ａとトリクル充電（維持充電）回路２３Ｂとから形成されており、急速充電回路２３Ａは、抵抗Ｒ１、順方向ダイオードＤ２、抵抗Ｒ３を順に直列接続させて構成されている。ここに、ダイオードＤ２は、急速充電電流の方向を規制するもので、充電する方向の電流のみを通過させる。また、ダイオードＤ２のカソードと抵抗Ｒ３の接続点には、アノードを接地されたツェナー・ダイオードＤ６のカソードが接続されているが、このツェナー・ダイオードＤ６は、その接続点の電圧を、ツェナー電圧に抑制することにより、過度の電圧が２次電池Ｂ５に印加されることを防止する。一方、トリクル充電回路２３Ｂは、抵抗Ｒ７、順方向ダイオードＤ８、抵抗Ｒ９を順に直列接続させて構成されている。ここに、ダイオードＤ８は、トリクル充電電流の方向を規制するもので、充電する方向の電流のみを通過させる。ダイオードＤ８のカソードと抵抗Ｒ９の接続点には、アノードを接地されたツェナー・ダイオードＤ１０のカソードが接続されているが、このツェナー・ダイオードＤ１０は、その接続点の電圧を、ツェナー電圧に抑制することにより、過度の電圧が２次電池Ｂ５に印加されることを防止する。

急速充電回路２３Ａの入力端は、電源入力端子４１と制御接点３を介して外部電源Ｖｃと接続され、トリクル充電回路２３Ｂの入力端は、トリクル充電用電源入力端子４４を介して外部電源Ｖｃと接続されている。また、急速充電回路２３Ａとトリクル充電回路２３Ｂの出力端は共通に接続されて、バックアップ電源出力端子４２とされ、更に抵抗Ｒ４を介して、２次電池Ｂ５のプラス端子と接続され、２次電池Ｂ５のマイナス端子は、接地端子４５を介して接地されている。なお、抵抗Ｒ４並びに急速充電回路２３Ａの抵抗Ｒ１、Ｒ３では、２次電池Ｂ５の規格に応じて充電電流を制限するように、その抵抗値が適宜選択されているが、それに対してトリクル充電の電流はごく僅かでよいから、抵抗Ｒ７、Ｒ９では、他の抵抗Ｒ１、Ｒ３、Ｒ４に比べて、遙かに高い抵抗値が選択されている。

種別信号出力回路２４Ａは、一端をトリクル充電用電源入力端子４４へ接続され、他端を種別出力端子４３へ接続された抵抗Ｒ１１によって形成され、種別出力端子に生じる電圧（「Ｈ」レベル）を種別信号として出力している。また、破線で図示されている素子符号Ｘ１２は、ＰＣＢ２１上に抵抗素子を実装するためのスルーホールあるいはランドであり、そこには抵抗素子が実装されていないことを示している。従って、素子符号Ｘ１２の箇所で、回路は切断されているが、ここに抵抗Ｒ１２を接続し、トリクル充電電源入力端子４４との接続を遮断すれば、種別出力端子に生じる電圧を「Ｌ」レベルに出来るので、コンデンサを蓄電素子として用いた場合の種別信号として使用できる。

次いで、メモリバックアップ回路の基本動作を説明する。
図２は、処理制御手段１２によって処理される電圧監視／充電制御プログラムの基本動作を説明するフローチャートである。
装置の主電源がオフ状態にされたバックアップ時には、第２の回路基板２Ａの２次電池Ｂ５から、バックアップ電源出力端子４２を介して、第１の回路基板１へバックアップ電源が供給される。第１の回路基板１のＤＣ／ＤＣコンバータ１５は、そのバックアップ電源の電圧を所定の電圧レベルへ変換し、メモリ１３に印加して、そこに蓄積されたデータを保持させる。

装置に主電源が投入されると、第１の回路基板１の処理制御手段１２が起動され、第２の回路基板２Ａの種別信号出力回路２４Ａから、種別出力端子４３を介して、蓄電素子の種類を示す「Ｈ」レベルの種別信号を受けて、その蓄電素子が２次電池Ｂ５であることを判別する（１０１）。ここで、種別信号が「Ｌ」レベルであれば、蓄電素子が２次電池Ｂ５ではなく、後述するコンデンサと判別し、２次電池の場合とは異なる電圧監視／制御プログラムを実行する（後述する）。

このあと、処理制御手段１２は、制御接点３を開き（２００）、２次電池Ｂ５への充電を一時的中断させてから、バックアップ電源の電圧レベルを検知し、所定の閾値と比較して、メモリ１３に蓄積されていたデータが正しく保持されているか否かを判別する（２０１）。この判別によりバックアップ電源の電圧レベルが所定の閾値未満となっている場合には、処理制御手段１２は、そのデータが破壊されたと推定し、例えば、機器の表示部にエラー表示をなす（２０２）。ついで、処理制御手段１２は、制御接点３を閉じて、電源回路２３に２次電池Ｂ５を急速充電させる（２０３〜２０４）。そして、急速充電が終了すれば、制御接点３を開いて（２０５）、トリクル充電へ移行する（２０６）。

一方、上記の判定（２０１）で、バックアップ電源の電圧レベルが所定の閾値以上であれば、すぐにトリクル充電へ移行する（２０６）。
その後は、所定時間が経過する毎に、制御接点３を開き（２００）、バックアップ電源の電圧レベルを検知し、所定の閾値と比較して、異常がないかどうかを監視する（２０１）。
なお、別の構成として、メモリ１３にデータを蓄積するときに、そのデータへチェックサムなどのコードを付加しておき、再び主電源がオン状態にされたとき、処理制御手段１２に、そのデータのエラーチェックをさせて、整合性を確認させることも可能である。
また、以上の実施例では、処理制御手段によって電圧監視、充電制御を行う構成にしているが、電圧監視回路、充電制御回路を個別に構成して、充電制御回路からの制御信号で制御するようにしてもよい。

実施例２
図３、図３Ａ、図４は、電気二重層コンデンサをバックアップ用の蓄電素子として用いた実施例を示している。ここに、図３は、その全体構成を示すブロック図、図３Ａは第２の回路基板のみを詳細に示す回路図、図４は電圧監視／充電制御プログラムによる基本動作を示すフローチャートである。
第１の回路基板１や制御接点３は、上述の実施例と共通であるから、共通する構成要素へ同一の参照符号を付けて、その説明を省略する。

第２の回路基板２Ｂは、上述の第２の回路基板２Ａと共通のＰＣＢ２１に、電源モジュールを構成しており、電源入力端子４１外部電源Ｖｃに接続され、また、バックアップ電源出力端子４２、種別出力端子４３によって第１の回路基板へ容易に着脱交換可能になっている。また、４５は接地端子である。

第２の回路基板２ＢのＰＣＢ２１上には、電荷を蓄積して、バックアップ時には第１の回路基板に電源を供給する電気二重層コンデンサＣ５が蓄電素子として実装されており、この電気二重層コンデンサ２２Ｂに電荷を蓄積させる電源回路２３、及び蓄電素子の種別信号を出力する種別信号出力回路２４Ｂが配置されている。

電源回路２３は、ジャンパＪ１、順方向ダイオードＤ２、ジャンパＪ３が順に直列接続されて、瞬時充電回路２３Ｃを形成している。ダイオードＤ２は、充電電流の方向を規制するもので、充電する方向の電流のみを通過させる。充電経路の入力端は、電源入力端子４１と制御接点３を介して主電源Ｖｃと接続され、出力端はバックアップ電源出力端子４２とされ、更にジャンパＪ４を介して、電気二重層コンデンサＣ５の一端子と接続されている。電気二重層コンデンサＣ５の他端子は接地端子４５を介して接地されている。ここで、ジャンパＪ１、Ｊ３、Ｊ４は、抵抗値が無視できる金属線によるジャンパであり、ＰＣＢ２１上の抵抗Ｒ１、Ｒ３、Ｒ４の実装部分を短絡させている。

種別信号出力回路２４Ｂは、一端を接地され、種別出力端子４３へ接続された抵抗Ｒ１２によって形成され、種別出力端子に生じる電圧（「Ｌ」レベル）を種別信号として出力している。また、破線で図示されている素子符号Ｘ６〜１１は、ＰＣＢ２１上にツェナー・ダイオード、抵抗、あるいはダイオード素子を実装するためのスルーホールあるいはランドが設けられているものの、それら素子の実装されていないことを示している。従って、素子符号Ｘ６〜１１の箇所で、回路は切断されていることになる。

ここで、この実施例におけるメモリバックアップ回路の基本動作を説明する。
図４は、処理制御手段１２によって処理される電圧監視／充電制御プログラムの基本動作を説明するフローチャートである。
主電源がオフ状態にされたバックアップ時には、第２の回路基板２Ｂの電気二重層コンデンサＣ５から、バックアップ電源出力端子４２を介して、第１の回路基板１へバックアップ電源が供給される。第１の回路基板１のＤＣ／ＤＣコンバータ１５は、そのバックアップ電源の電圧を所定の電圧へ変換し、メモリ１３に印加して、そこに蓄積されたデータを保持させる。
電源が投入されると、第１の回路基板１の充電制御回路１４が起動され、第２の回路基板２Ｂの種別信号出力回路２４Ｂから、種別出力端子４３を介して、電気二重層コンデンサＣ５の種類を示す「Ｌ」レベルの種別信号を受けて、その蓄電素子２２Ｂが電気二重層コンデンサＣ５であることを判別する（１０１）。ここで、識別信号が「Ｈ」レベルであれば、蓄電素子が電気二重層コンデンサＣ５ではなく２次電池Ｂ５と判別し、２次電池の場合の電圧監視／充電制御プログラムへ分岐する（Ａ）。

このあと、充電制御回路１４は、制御接点３を開き（３００）、電気二重層コンデンサＣ５への充電を一時的中断させてから、バックアップ電源の電圧レベルを検知し、所定の閾値と比較して、メモリ１３に蓄積されていたデータが正しく保持されているか否かを判別する（３０１）。この判別によりバックアップ電源の電圧レベルが所定の閾値未満となっている場合には、処理制御手段１２は、そのデータが破壊されたと推定し、例えば、機器の表示部にエラー表示をなす（３０２）。ついで、制御接点３を閉じて、電源回路２３に電気二重層コンデンサＣ５への瞬時充電を再開させる（３０３）。

一方、上記判定（３０１）で、バックアップ電源の電圧が所定の閾値以上であれば、判定後、すぐに電気二重層コンデンサＣ５への瞬時充電を再開させる（３０３）。
その後は、所定時間が経過する毎に、制御接点３を開き（３００）、バックアップ電源の電圧を検知し、所定の閾値と比較して、異常がないことを確認する（３０１）。
なお、別の構成として、メモリ１３にデータを蓄積するときに、そのデータへチェックサムなどのコードを付加しておき、再び主電源がオン状態にされたとき、処理制御手段１２に、そのデータのエラーチェックをさせて、整合性を確認させることも可能である。

なお、上述の各実施例において、図１Ａと図３Ａとを対比すればわかるように、第２の回路基板２Ａ、２ＢはＰＣＢ２１、各入力端子、出力端子を共通にしており、２次電池Ｂ５と電気二重層コンデンサＣ５の実装置換が容易な構造にしている。よって、２次電池Ｂ５や電気二重層コンデンサＣ５の容量を適宜変更して、第２の回路基板２の種類を展開すれば、より多くの仕向地に対応でき、コストに応じたより細かい対応も可能である。もちろん、本発明の範囲がそのような構造に限られはしない。

本発明によるメモリバックアップ回路は、仕向地やコストに応じてデータバックアップ用の蓄電素子の仕様が変更される電子機器のメモリバックアップ回路として、最適に利用することができる。

本発明によるメモリバックアップ回路の一実施例の構成を示すブロックである（２次電池の例）。本発明によるメモリバックアップ回路の一実施例における、第２の回路基板の構成を示すブロックである（２次電池の例）。本発明によるメモリバックアップ回路の一実施例の動作を説明するフローチャートである（２次電池の例）。本発明によるメモリバックアップ回路の外実施例の構成を示すブロックである（大容量コンデンサの例）。本発明によるメモリバックアップ回路の外実施例における、第２の回路基板の構成を示すブロックである（大容量コンデンサの例）。本発明によるメモリバックアップ回路の外実施例の動作を説明するフローチャートである大容量コンデンサの例）。

符号の説明

１・・・・第１の回路基板
１２・・・処理制御手段
１３・・・メモリ
２・・・・第２の回路基板
２１・・・ＰＣＢ（プリンテッド・サーキット・ベース）
２２・・・蓄電素子
２３・・・バックアップ電源回路
２４・・・種別信号出力回路
３・・・・制御接点
４１・・・電源入力端子
４２・・・バックアップ電源出力端子
４３・・・種別出力端子
４４・・・トリクル充電用電源入力端子

Claims

メモリと、制御処理手段とを少なくとも実装した第１の回路基板と、バックアップ電源回路を実装した第２の回路基板とを組み合わせて構成され、
上記バックアップ電源回路は、
制御接点を有し、蓄電素子を含んだ電源回路に、外部電源の供給を受ける電源入力端子と、バックアップ電源出力端子と、バックアップ電源の種別信号を出力する種別出力端子とを備えた構成とされ、
上記第１の回路基板上に実装された制御処理手段は、上記種別出力端子を通じて種別信号を取り込んで電源回路の種別を判別した後、制御接点を開いて、それに対応して予め準備した、電源監視／充電制御プログラムを選択的に実行させて、バックアップ電源の電圧監視、必要な充電処理を行うことを特徴とした、メモリバックアップ回路。
請求項１において、
上記電源回路は、蓄電素子として２次電池を備えるとともに、上記制御接点を閉じて、上記電源入力端子から外部電源の供給を受けて上記２次電池を急速充電させる急速充電回路と、上記制御接点を開いた状態で上記電源入力端子から外部電源の供給を受けて、上記２次電池をトリクル充電するトリクル充電回路とを組み込んでいる、メモリバックアップ回路。
請求項１において、
上記電源回路は、蓄電素子として大容量のコンデンサを備えるとともに、上記制御接点を閉じて、上記電源入力端子から外部電源の供給を受けて上記コンデンサを瞬時充電させる瞬時充電回路を組み込んでいる、メモリバックアップ回路。
請求項１〜３のいずれかにおいて、
上記制御処理手段は、上記電圧監視の結果、蓄電素子の電圧レベルが所定の閾値より低下した場合には、警報信号を出力するとともに、上記制御接点を閉じて、急速充電あるいは瞬時充電を開始する、メモリバックアップ回路。