JP2005115578A - 半導体集積回路およびその設計方法 - Google Patents
半導体集積回路およびその設計方法 Download PDFInfo
- Publication number
- JP2005115578A JP2005115578A JP2003347703A JP2003347703A JP2005115578A JP 2005115578 A JP2005115578 A JP 2005115578A JP 2003347703 A JP2003347703 A JP 2003347703A JP 2003347703 A JP2003347703 A JP 2003347703A JP 2005115578 A JP2005115578 A JP 2005115578A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- circuit
- flip
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】スキャンテストのシフト動作時において消費電力に与える影響の大きいフリップフロップとして選択されたスキャンフリップフロップを、スキャンテストのシフト中に、組合せ回路101への出力値が固定されるように修正し、また、選択されるスキャンフリップフロップの数を、回路修正時に許容される面積の増分によって制限することで面積の増加を許容範囲に抑え、また、回路の動作速度を決定するフリップフロップ間経路の始点となるフリップフロップを選択しないことにより、回路のファンクション動作に影響を与えないようにする。
【選択図】図1
Description
図10に示すフリップフロップ回路は、データ信号Dおよびスキャンテスト信号DTを受け、スキャンイネーブル信号NTの値によって、DまたDTのいずれを出力として選択するマルチプレクサ21と、クロック信号CLKの反転信号に応じてマルチプレクサ21の出力信号をラッチする第1のラッチ回路22と、クロックCLKに応じて第1のラッチ22の出力をラッチする第2のラッチ23と、クロック信号CLK及びHOLD信号の反転信号を受けて、両者のAND演算を行った結果を出力するAND回路24と、AND回路24の出力に応じて第1のラッチ回路22の出力をラッチする第3ラッチ回路25とを備えている。また、第2のラッチ回路23の出力はSO端子として機能し、第3のラッチ回路25の出力はQ出力端子として機能する。
また、本発明の請求項8に記載の半導体集積回路の設計方法は、請求項6または7に記載の半導体集積回路の設計方法であって、前記工程2において、前記半導体集積回路の動作速度を決定するフリップフロップ間経路の始点となるフリップフロップは選択しない方法としたことを特徴とする。
また、本発明の請求項14に記載の半導体集積回路の設計方法は、請求項12または13に記載の半導体集積回路の設計方法であって、前記工程2において、前記半導体集積回路の動作速度を決定するフリップフロップ間経路の途中の内部ノードは選択しない方法としたことを特徴とする。
また、回路の動作速度を決定するフリップフロップ間経路の始点となるフリップフロップまたは内部ノードを選択しないことにより、回路のファンクション動作に影響を与えないようにすることができる。
(実施の形態1)
本発明の実施の形態1の半導体集積回路およびその設計方法を説明する。
ANDゲート108の入力端子A、Bは、それぞれ、組合せ回路101の入力a、bに接続されている。ANDゲート108の出力端子YはANDゲート109の入力端子Aに接続されている。ANDゲート109の入力端子A、Bは、それぞれ、ANDゲート108の出力端子Y、ORゲート112の出力端子Yに接続されている。ANDゲート109の出力端子Yは、ANDゲート110の入力端子Aと組合せ回路101の出力dに接続されている。ANDゲート110の入力端子A、Bは、それぞれ、ANDゲート109の出力端子Y、ORゲート113の出力端子Yと接続されている。ANDゲート110の出力端子Yは、組合せ回路101の出力eと接続されている。インバータ111の入力端子Aは組合せ回路101の入力bと接続されている。インバータ111の出力端子YはORゲート112の入力端子Aと接続されている。ORゲート112の入力端子A、Bは、それぞれ、インバータ111の出力端子Y、組合せ回路101の入力cと接続されている。ORゲート112の出力端子Yは、ANDゲート109の入力BとORゲート113の入力端子Aに接続されている。ORゲート113の入力端子A、Bは、それぞれ、ORゲート112の出力端子Y、組合せ回路101の入力cと接続されている。ORゲート113の出力端子Yは、ANDゲート110の入力端子Bと組合せ回路101の出力fと接続されている。
なお、本実施の形態1の半導体集積回路において、スキャンチェーンに対するテストパタン供給が、組込み自己テスト手法(いわゆるBIST手法)で用いられているように、半導体集積回路に内蔵されているパタン発生回路から行われていてもよい。
図4において、301は回路データ(ネットリスト)を生成する工程である。工程301で生成する回路データは、半導体集積回路を構成している複数の組合せ論理素子、および複数のフリップフロップの接続情報を含んでいる。302は、工程301で生成した回路データ内に含まれるフリップフロップを1つ以上選択する工程である。工程302で選択されるスキャンフリップフロップは、スキャンテストのシフト動作時において消費電力に与える影響が大きいものである。303は回路データ(ネットリスト)を修正する工程である。工程303では、工程302で選択されたフリップフロップに対して、スキャンテストのシフト動作中に組合せ回路への出力値が固定されるように回路データを修正する。
ANDゲート408の入力端子A、Bは、それぞれ、組合せ回路401の入力a、bに接続されている。ANDゲート408の出力端子YはANDゲート409の入力端子Aに接続されている。ANDゲート409の入力端子A、Bは、それぞれ、ANDゲート408の出力端子Y、ORゲート412の出力端子Yに接続されている。ANDゲート409の出力端子Yは、ANDゲート410の入力端子Aと組合せ回路401の出力dに接続されている。ANDゲート410の入力端子A、Bは、それぞれ、ANDゲート409の出力端子Y、ORゲート413の出力端子Yと接続されている。ANDゲート410の出力端子Yは、組合せ回路401の出力eと接続されている。インバータ411の入力端子Aは組合せ回路401の入力bと接続されている。インバータ411の出力端子YはORゲート412の入力端子Aと接続されている。ORゲート412の入力端子A、Bは、それぞれ、インバータ411の出力端子Y、組合せ回路401の入力cと接続されている。ORゲート412の出力端子Yは、ANDゲート409の入力端子BとORゲート413の入力端子Aに接続されている。ORゲート413の入力端子A、Bは、それぞれ、ORゲート412の出力端子Y、組合せ回路401の入力cと接続されている。ORゲート413の出力端子YはANDゲート410の入力端子Bと組合せ回路401の出力fと接続されている。
スキャンフリップフロップ404、403、402、407、406のQ端子は、それぞれ、スキャンフリップフロップ403、402、407、406、405のDT端子と接続されている。また、スキャンフリップフロップ405のQ端子はスキャンチェーンのスキャンアウト端子に接続されている。また、スキャンフリップフロップ404のDT端子はスキャンチェーンのスキャンイン端子に接続されている。
また、スキャンフリップフロップ402、403、404のQ端子は、それぞれ、組合せ回路401の入力a、b、cと接続されている。図5では図示されていないが、フリップフロップ405、406、407のQ端子は、同一半導体集積回路内にある他の組合せ回路部分と接続されている。スキャンフリップフロップ405、406、407のD端子は、それぞれ、組合せ回路の出力d、e、fと接続されている。図5では図示されていないが、フリップフロップ402、403、404のD端子は、半導体集積回路内にある他の組合せ回路部分と接続されている。
まず、工程302aで回路中の各スキャンフリップフロップに対して、消費電力に対する影響を見積もる。一般的に、半導体集積回路の単位時間あたりの消費電力は、単位時間当りに、「0」から「1」もしくは「1」から「0」に変化する回路内部のノード数に比例する。ここで回路内部のノードをAND、OR、インバータなどの基本ゲートの出力端子と定義する。
(実施の形態2)
本発明の実施の形態2の半導体集積回路およびその設計方法を説明する。
201は組合せ回路である。a、b、cは組合せ回路201の入力であり、d、e、fは組合せ回路201の出力である。208、209、210は2入力ANDゲートである。ANDゲート208、209、210は入力端子AおよびB、出力端子Yをもつ。211はインバータである。インバータ211は入力端子Aと出力端子Yをもつ。212、213はORゲートである。ORゲート212、213もまた、入力端子AおよびB、出力端子Yをもつ。組合せ回路201は、ANDゲート208、209、210とインバータ211と、ORゲート212、213で構成されている。
ANDゲート208の入力端子A、Bは、それぞれ、組合せ回路201の入力a、bに接続されている。ANDゲート208の出力端子YはANDゲート209の入力端子Aに接続されている。ANDゲート209の入力端子A、Bは、それぞれ、ANDゲート208の出力端子Y、ORゲート212の出力端子Yに接続されている。ANDゲート209の出力端子Yは、ANDゲート210の入力端子Aと組合せ回路201の出力dに接続されている。ANDゲート210の入力端子A、Bは、それぞれ、ANDゲート209の出力端子Y、ORゲート213の出力端子Yと接続されている。ANDゲート210の出力端子Yは、組合せ回路201の出力eと接続されている。インバータ211の入力端子Aは組合せ回路201の入力bと接続されている。インバータ211の出力端子YはORゲート212の入力端子Aと接続されている。ORゲート212の入力端子A、Bは、それぞれ、インバータ211の出力端子Y、組合せ回路201の入力cと接続されている。ORゲート212の出力端子Yは、ANDゲート209の入力端子BとORゲート213の入力端子Aに接続されている。ORゲート213の入力端子A、Bは、それぞれ、ORゲート212の出力端子Y、組合せ回路201の入力cと接続されている。ORゲート213の出力端子YはANDゲート210の入力端子Bと組合せ回路201の出力fと接続されている。スキャンフリップフロップ202、203、204のQ端子は、それぞれ、組合せ回路201の入力a、b、cと接続される。スキャンフリップフロップ205、206、207のD端子は、それぞれ、組合せ回路201の出力d、e、fと接続されている。
なお、本実施の形態2において、スキャンテストのシフト時に、組合せ回路へ伝達されるデータが固定されるように構成されたスキャンフリップフロップ203は、図3に示すように、組合せ回路へ伝達される第1の出力端子Q端子と、組合せ回路へQ端子の反転のデータを伝達する第2の出力端子/Q端子と、スキャンチェーン内の次段のスキャンフリップフロップへデータを伝達する第3の出力端子SOとを備えたスキャンフリップフロップであっても良い。
(実施の形態3)
本発明の実施の形態3の半導体集積回路およびその設計方法を説明する。
ANDゲート508の入力端子A、Bは、それぞれ、組合せ回路501の入力a、bに接続されている。ANDゲート508の出力端子YはANDゲート509の入力端子Aに接続されている。ANDゲート509の入力端子A、Bは、それぞれ、ANDゲート508の出力端子Y、ORゲート512の出力端子Yに接続されている。ANDゲート509の出力端子Yは、ANDゲート510の入力端子Aと組合せ回路501の出力dに接続されている。ANDゲート510の入力端子A、Bは、それぞれ、ANDゲート509の出力端子Y、ORゲート513の出力端子Yと接続されている。ANDゲート510の出力端子Yは、組合せ回路501の出力eと接続されている。NORゲート511の入力端子A、Bは組合せ回路501の入力b、gと接続されている。NORゲート511の出力端子YはORゲート512の入力端子Aと接続されている。ORゲート512の入力端子A、Bは、それぞれ、NORゲート511の出力端子Y、組合せ回路501の入力cと接続されている。ORゲート512の出力端子Yは、ANDゲート509の入力端子BとORゲート513の入力端子Aに接続されている。ORゲート513の入力端子A、Bは、それぞれ、ORゲート512の出力端子Y、組合せ回路501の入力cと接続されている。ORゲート513の出力端子YはANDゲート510の入力端子Bと組合せ回路501の出力fと接続されている。スキャンフリップフロップ502、503、504のQ端子は、それぞれ、組合せ回路501の入力a、b、cと接続されている。スキャンフリップフロップ505、506、507のD端子は、それぞれ、組合せ回路の出力d、e、fと接続されている。組合せ回路501の入力gは、スキャンフリップフロップ502、503、504、505、506、507の端子NTへのスキャンイネーブル信号(シフト動作中=1、キャプチャー動作中=0)が接続される。
また、工程602は以下の工程に分割される。すなわち回路中の各ノードのトグル率を計算する工程602aと、最もトグル率の高いノードを選択する工程602bと、選択されたノードを固定することにより、所望の消費電力まで削減できるかを判定する工程602cと、未だ選択されていないノードの中から、最もトグル率の高いノードを選択する工程602dである。
なお、図7の工程602において選択される内部ノードの数は複数であってもよい。このとき選択される内部ノード数は、目標となる消費電力を達成できるまで選択される。またこのとき、選択される内部ノードの数は、許容できる面積の増分に制限されてもよい。また、選択された内部ノードが、回路全体の動作速度を決定するフリップフロップ間経路上にある場合、選択を取りやめることがあっても良い。
102〜107、202〜207、402〜407、502〜507、11A〜11F スキャンフリップフロップ
108〜110、114、208〜210、408〜410、508〜510 ANDゲート
111、211、411 インバータ
112〜113、212〜213、412〜413、512〜513 ORゲート
301 (実施の形態1の)工程1
302 (実施の形態1の)工程2
303 (実施の形態1の)工程3
511 NORゲート
601 (実施の形態3の)工程1
602 (実施の形態3の)工程2
603 (実施の形態3の)工程3
21 MUX
22、23、25 ラッチ
24 ANDゲート
31 スキャンフリップフロップ
32 ANDゲート
Claims (14)
- 複数のスキャンフリップフロップが直列に接続されたスキャンチェーンと、組合せ回路部分とを有し、スキャンテストのシフト動作時は、前記スキャンチェーン内をシリアルにデータ転送し、ファンクション動作時もしくはスキャンテストのキャプチャー動作時は、前記組合せ回路部分を介して、前記スキャンフリップフロップ間でデータ転送を行うように構成された半導体集積回路であって、前記ファンクション動作時もしくはスキャンテストのキャプチャー動作時にデータ転送が行われる前記スキャンフリップフロップの出力端子と前記組合せ回路部分との間に、前記スキャンテストのシフト動作中は、前記スキャンフリップフロップから前記組合せ回路へのデータ信号を固定値に保持するための回路を備えたことを特徴とする半導体集積回路。
- 複数のスキャンフリップフロップが直列に接続されたスキャンチェーンと、組合せ回路部分とを有し、スキャンテストのシフト動作時は、前記スキャンチェーン内をシリアルにデータ転送し、ファンクション動作時もしくはスキャンテストのキャプチャー動作時は、前記組合せ回路部分を介して、前記スキャンフリップフロップ間でデータ転送を行うように構成された半導体集積回路であって、前記スキャンチェーンに含まれる1つ以上の前記スキャンフリップフロップは、前記ファンクション動作時もしくはスキャンテストのキャプチャー動作時に、前記組合せ回路へデータ転送する第1の出力端子と、前記スキャンテストのシフト動作時に、前記スキャンチェーン内の次段のスキャンフリップフロップへデータ転送する第2の出力端子とを備え、前記スキャンテストのシフト動作中には、前記第1の出力端子の値を固定するように構成したことを特徴とする半導体集積回路。
- 複数のスキャンフリップフロップが直列に接続されたスキャンチェーンと、組合せ回路部分とを有し、スキャンテストのシフト動作時は、前記スキャンチェーン内をシリアルにデータ転送し、ファンクション動作時もしくはスキャンテストのキャプチャー動作時は、前記組合せ回路部分を介して、前記スキャンフリップフロップ間でデータ転送を行うように構成された半導体集積回路であって、前記スキャンチェーンに含まれる1つ以上の前記スキャンフリップフロップは、前記ファンクション動作時もしくはスキャンテストのキャプチャー動作時に、前記組合せ回路へデータ転送する第1の出力端子と、前記組合せ回路へ前記第1の出力端子の反転データを転送する第2の出力端子と、前記スキャンテストのシフト動作時に、前記スキャンチェーン内の次段のスキャンフリップフロップへデータ転送する第3の出力端子とを備え、前記スキャンテストのシフト動作中には、前記第1の出力端子および前記第2の出力端子の各値を固定するように構成したことを特徴とする半導体集積回路。
- 請求項1〜3に記載の半導体集積回路であって、前記スキャンチェーンに対するテストパタンを供給するパタン発生回路を内蔵したことを特徴とする半導体集積回路。
- 請求項1〜4に記載の半導体集積回路であって、前記スキャンチェーンから出力されるデータを圧縮する圧縮回路を内蔵したことを特徴とする半導体集積回路。
- 請求項1〜5に記載の半導体集積回路の設計方法であって、前記半導体集積回路を構成している複数の組合せ論理素子および複数のフリップフロップの接続情報を含む回路データを生成する工程1と、前記スキャンテストのシフト動作時に消費電力への影響が大きいフリップフロップを、前記回路データ内から1つ以上選択する工程2と、前記工程2で選択されたフリップフロップに対して、前記スキャンテストのシフト動作中に前記組合せ回路への出力値が固定されるように前記回路データを修正する工程3とを有し、前記工程2は、各スキャンフリップフロップ毎に消費電力への影響を見積もる工程2−1と、全スキャンフリップフロップの中から、消費電力への影響が最も高いと判断されたスキャンフリップフロップを選択する工程2−2と、既に選択されたスキャンフリップフロップの出力を固定することにより、所望の消費電力値まで削減できたかを判定する工程2−3と、未だ選択されていないスキャンフリップフロップの中から、消費電力に対する影響が最も高いと判断されたスキャンフリップフロップを選択する工程2−4とからなり、前記工程2−3の判定結果がYesの場合、前記工程2を終了し、前記判定結果がNoの場合、前記工程2−4を行うことを特徴とする半導体集積回路の設計方法。
- 請求項6に記載の半導体集積回路の設計方法であって、前記工程2において選択されるフリップフロップの数が、前記工程3における回路修正時に許容される面積の増分によって制限されていることを特徴とする半導体集積回路の設計方法。
- 請求項6または7に記載の半導体集積回路の設計方法であって、前記工程2において、前記半導体集積回路の動作速度を決定するフリップフロップ間経路の始点となるフリップフロップは選択しないことを特徴とする半導体集積回路の設計方法。
- 複数のスキャンフリップフロップが直列に接続されたスキャンチェーンと、組合せ回路部分とを有し、スキャンテストのシフト動作時は、前記スキャンチェーン内をシリアルにデータ転送し、ファンクション動作時もしくはスキャンテストのキャプチャー動作時は、前記組合せ回路部分を介して、前記スキャンフリップフロップ間でデータ転送を行うように構成された半導体集積回路であって、前記ファンクション動作時もしくはスキャンテストのキャプチャー動作時に前記スキャンフリップフロップからデータ転送される前記組合せ回路部分の1つ以上の特定の内部ノードに対して、その信号値を前記スキャンテストのシフト動作時に固定するための回路を備えたことを特徴とする半導体集積回路。
- 請求項9に記載の半導体集積回路であって、前記スキャンチェーンに対するテストパタンを供給するパタン発生回路を内蔵したことを特徴とする半導体集積回路。
- 請求項9または10に記載の半導体集積回路であって、前記スキャンチェーンから出力されるデータを圧縮する圧縮回路を内蔵したことを特徴とする半導体集積回路。
- 請求項9〜11に記載の半導体集積回路の設計方法であって、前記半導体集積回路を構成している複数の組合せ論理素子および複数のフリップフロップの接続情報を含む回路データを生成する工程1と、前記スキャンテストのシフト動作時に単位時間当りの信号変化回数の大きい内部ノードを、前記回路データ内から1つ以上選択する工程2と、前記工程2で選択された前記内部ノードに対して、前記スキャンテストのシフト動作中に信号値が固定されるように前記回路データを修正する工程3とを有し、前記工程2は、回路の各内部ノードについてトグル率を計算する工程2−1と、全内部ノードの中から、前記トグル率が最も高いと判断されたノードを選択する工程2−2と、既に選択されたノードを固定することにより、所望の消費電力値まで削減できたかを判定する工程2−3と、未だ選択されていないノードの中から、前記トグル率が最も高いノードを選択する工程2−4とからなり、前記工程2−3の判定結果がYesの場合、前記工程2を終了し、前記判定結果がNoの場合、前記工程2−4を行うことを特徴とする半導体集積回路の設計方法。
- 請求項12に記載の半導体集積回路の設計方法であって、前記工程2において選択される内部ノードの数が、前記工程3における回路修正時に許容される面積の増分によって制限されていることを特徴とする半導体集積回路の設計方法。
- 請求項12または13に記載の半導体集積回路の設計方法であって、前記工程2において、前記半導体集積回路の動作速度を決定するフリップフロップ間経路の途中の内部ノードは選択しないことを特徴とする半導体集積回路の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347703A JP4416469B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体集積回路およびその設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347703A JP4416469B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体集積回路およびその設計方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009107219A Division JP2009175154A (ja) | 2009-04-27 | 2009-04-27 | 半導体集積回路およびその設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005115578A true JP2005115578A (ja) | 2005-04-28 |
JP4416469B2 JP4416469B2 (ja) | 2010-02-17 |
Family
ID=34540127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003347703A Expired - Fee Related JP4416469B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体集積回路およびその設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4416469B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007187458A (ja) * | 2006-01-11 | 2007-07-26 | Nec Electronics Corp | スキャンフリップフロップ回路、及び、半導体集積回路装置 |
JP2010199106A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路 |
JP2015158511A (ja) * | 2010-09-17 | 2015-09-03 | クアルコム,インコーポレイテッド | 強化されたゲート制御qスキャン技術を用いた、集積回路のリーク電力の低減 |
-
2003
- 2003-10-07 JP JP2003347703A patent/JP4416469B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007187458A (ja) * | 2006-01-11 | 2007-07-26 | Nec Electronics Corp | スキャンフリップフロップ回路、及び、半導体集積回路装置 |
JP2010199106A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路 |
JP2015158511A (ja) * | 2010-09-17 | 2015-09-03 | クアルコム,インコーポレイテッド | 強化されたゲート制御qスキャン技術を用いた、集積回路のリーク電力の低減 |
US9584120B2 (en) | 2010-09-17 | 2017-02-28 | Qualcomm Incorporated | Integrated circuit leakage power reduction using enhanced gated-Q scan techniques |
Also Published As
Publication number | Publication date |
---|---|
JP4416469B2 (ja) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI428620B (zh) | 用於積體電路測試之低功率及區域有效掃描單元 | |
US7082559B2 (en) | Semiconductor integrated circuit device and test method thereof | |
JP2009222644A (ja) | 半導体集積回路、及び設計自動化システム | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
US20110175638A1 (en) | Semiconductor integrated circuit and core test circuit | |
US7237164B1 (en) | Area optimized edge-triggered flip-flop for high-speed memory dominated design | |
US20070245192A1 (en) | Semiconductor integrated circuit device and delay fault testing method | |
JP3785388B2 (ja) | 故障検出方法 | |
JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
JP2009175154A (ja) | 半導体集積回路およびその設計方法 | |
JP5806050B2 (ja) | 出力制御スキャンフリップフロップ、それを備えた半導体集積回路及び半導体集積回路の設計方法 | |
JP4786287B2 (ja) | 半導体集積回路の配線構造及び半導体集積回路の配線方法 | |
JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
US6381720B1 (en) | Test circuit and method for system logic | |
JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP5761819B2 (ja) | スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法 | |
US20080059853A1 (en) | Semiconductor Integrated Circuit | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP2989586B2 (ja) | 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体 | |
JP2004004047A (ja) | 集積回路のための入力/出力特徴付けチェーン | |
JP2002009238A (ja) | スキャンパス設計方法 | |
KR100532747B1 (ko) | 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체 | |
JPH11281710A (ja) | バウンダリスキャンレジスタ | |
JPH07174821A (ja) | バウンダリスキャンセルおよびテスト回路の検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060619 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4416469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |