JP2005102148A - 周波数発生回路及びそれを用いた通信システム - Google Patents

周波数発生回路及びそれを用いた通信システム Download PDF

Info

Publication number
JP2005102148A
JP2005102148A JP2004187412A JP2004187412A JP2005102148A JP 2005102148 A JP2005102148 A JP 2005102148A JP 2004187412 A JP2004187412 A JP 2004187412A JP 2004187412 A JP2004187412 A JP 2004187412A JP 2005102148 A JP2005102148 A JP 2005102148A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
frequency generation
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004187412A
Other languages
English (en)
Other versions
JP4713852B2 (ja
JP2005102148A5 (ja
Inventor
Takahiro Nakamura
宝弘 中村
Kenichi Ohata
賢一 大畠
Toru Masuda
徹 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004187412A priority Critical patent/JP4713852B2/ja
Priority to US10/901,966 priority patent/US7177612B2/en
Publication of JP2005102148A publication Critical patent/JP2005102148A/ja
Publication of JP2005102148A5 publication Critical patent/JP2005102148A5/ja
Application granted granted Critical
Publication of JP4713852B2 publication Critical patent/JP4713852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/345—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1221—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising multiple amplification stages connected in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/3432—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors
    • H03F3/3435—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45264—Indexing scheme relating to differential amplifiers the dif amp comprising frequency or phase stabilisation means

Abstract

【課題】 温度変動の影響を受けない安定な周波数発振をする周波数発生回路を得る。
【解決手段】 ＬＣ共振回路１０を負荷とする差動増幅器１と、差動増幅器の出力を入力に帰還するバッファ回路２１，２２からなる周波数発生回路において、基準電圧源回路４の出力電圧とその温度特性を所要の電圧と温度係数を持つ電圧に変換して出力する温度特性変換回路５を設けて、エミッタフォロワのバイアス電流ＩＥＦを温度変動に比例するように制御する構成とした。これにより、バッファ回路を構成するエミッタフォロワの遅延時間が、トランジスタのトランスコンダクタンスに逆比例するという特性がある一方、トランスコンダクタンスは温度に逆比例するが、バイアス電流ＩＥＦには比例するという特性を持つため、温度変動に対して安定な発振周波数を得ることができる。
【選択図】 図６

Description

本発明は周波数発生回路及びそれを用いた通信システムに係り、特に周波数発生回路の発振周波数の温度補償に関する。
図１は従来のＬＣ共振器を用いた、差動ＬＣ共振型電圧制御周波数発生器の一例を示す回路図である。差動ＬＣ共振型電圧制御周波数発生器は、ＬＣ共振器１０を負荷とする差動増幅器３０と差動増幅器の出力信号を入力に帰還するトランジスタＱ３，Ｑ５からなる帰還用のバッファ回路２１，２２から構成される。バッファ回路は増幅器の差動対を形成するトランジスタＱ１１，Ｑ１２の、一方のトランジスタのコレクタ出力を入力とし、出力を他方のトランジスタのベースに入力する。通常、この種の帰還用のバッファ回路は、信号を減衰させることなく帰還することが望まれる。そのため、一般に容量、エミッタフォロワ、ソースフォロワ等の回路構成が採用される。
差動ＬＣ共振型電圧制御周波数発生器の発振周波数は、ＬＣ共振器１０を構成するインダクタＬ１，Ｌ２のインダクタンスＬ、ダイオードＣ１，Ｃ２の容量ＣＶおよび配線寄生容量ＣＰを用いて、次式（１）で表される。
Figure 2005102148
周波数制御は周波数制御端子ＶＣＯＮＴに印加される電圧によって、可変容量であるダイオードＣ１，Ｃ２の容量値ＣＶを制御することにより行う。バッファ回路２１，２２を容量結合で構成した場合、容量帰還に用いる容量を集積回路中で形成するためには金属配線間の容量や、多結晶シリコン層間、又は多結晶シリコンと金属配線間の容量を用いることが一般的である。
また図１に示すようにエミッタフォロワを帰還用のバッファ回路として用いると、容量帰還の場合に信号帰還用の容量に寄生する配線寄生容量を削減できる。したがって、発振周波数が高くなっても広い周波数可変範囲を得ることができる。そのため、発振周波数を高くするに従い、エミッタフォロワを帰還回路として用いることが有効である。さらに、エミッタフォロワは出力インピーダンスが小さいため、差動増幅器３０を構成するトランジスタＱ１１とＱ１２を容易に駆動でき、発振器が高い周波数で発振できるようになる。
なお、図１に示すような構成は、例えば、特開２００１−１５６５４５号公報に開示されている。
特開２００１−１５６５４５号公報（図３） シマ ディミトリジェブ(Sima Dimitrijev)著、「アンダースタンディング・セミコンダクタ・デバイシズ（Understanding Semiconductor Devices）」、オクスフォード・ユニバーシティ・プレス（Oxford University Press）２０００年、ｐ．１６８−１７０ アレン ホルバーグ（Allen Holberg）著、「ＣＭＯＳアナログサーキットデザイン（CMOS Analog Circuit Design）」、オクスフォード・ユニバーシティ・プレス（Oxford University Press）１９８７年、ｐ．１２４−１２７
前述した帰還用のバッファ回路を容量結合で構成した容量帰還の場合は、容量として用いる金属配線や多結晶シリコン層は、基板との間に寄生容量を形成するため、配線寄生容量が増大する。したがって、ＬＣの積を小さくする必要がある数ギガヘルツ以上の周波数を発生する電圧制御周波数発生器では、配線寄生容量が増大するために、バッファ回路の可変容量Ｃ１，Ｃ２を減少せる必要があり、そのため周波数可変範囲が狭くなるという問題がある。
また、エミッタフォロワを帰還用のバッファ回路として用いる場合には、容量帰還と比較し、周波数可変範囲を拡大できるが、温度変動による発振周波数の変動が問題になる。この種の回路の帰還回路に、図１９に示すようなダイオード接続したトランジスタＱ５５、Ｑ６６からなる電圧安定化回路を付加して、直流的に温度依存性をキャンセルできるが、交流的な遅延を補正することはできない、すなわち、エミッタフォロワ帰還では、発振ループ内にエミッタフォロワを含むため、エミッタフォロワ回路の入力から出力までの電圧信号の遅延時間ｔpdを考慮する必要があるからである。このとき発振周波数ｆＯＳＣは、次式（２）で決定される。
Figure 2005102148
遅延時間ｔpdは、エミッタフォロワの出力抵抗と負荷容量の積で決定される。エミッタフォロワの出力抵抗は１／ｇｍで表される。ここで、ｇｍは図１に示すバッファ回路２１，２２を構成するエミッタフォロワのトランジスタＱ３，Ｑ５のトランスコンダクタンスであり、次式（３）で表される。
Figure 2005102148
ここで、ｑ、ＩＥＦ、ｋＢ、Ｔはそれぞれ、電子の電荷、エミッタフォロワのコレクタ電流（すなわち、バイアス電流）、ボルツマン定数、温度である。したがってｔpdは、負荷容量をＣＬとすると、次式（４）となる。
Figure 2005102148
式（４）より、遅延時間ｔpdは温度Ｔに比例するため、温度の変動と共に、式（２）に従って発振周波数ｆＯＳＣが変化する。
以上のように、エミッタフォロワをバッファ回路２１，２２として用いた場合には、周波数可変範囲を拡大できるものの、温度変動により発振周波数が変化するという問題があった。
そこで、本発明の目的は、エミッタフォロワを帰還用のバッファ回路として用いた場合に、温度変動の影響を受けない高安定な発振周波数が得られる周波数発生回路及びそれを用いた通信システムを提供することにある。
本発明に係る周波数発生回路の代表的手段を幾つか示せば、次の通りである。
（１）．本発明に係る周波数発生回路は、入力信号を増幅する増幅器と、温度変動に対して所定の温度特性を持つ信号を出力する温度安定回路と、前記増幅器の出力信号を前記増幅器の入力に帰還するバッファ回路と、前記温度安定回路の出力信号を入力とし、前記バッファ回路の入力から出力までの信号の遅延時間を制御する制御信号を出力する遅延時間制御回路とを具備してなり、前記バッファ回路は遅延時間制御端子を有し、前記遅延時間制御端子に入力された前記制御信号により前記バッファ回路の遅延時間を制御して発振周波数に所要の温度特性を持たせることを特徴とするものである。
（２）．上記（１）の周波数発生回路において、前記温度安定回路を、温度に対して一定の温度特性を持つ電圧を出力する基準電圧源回路とし、前記遅延時間制御回路を、前記基準電圧源回路の出力電圧の温度特性を所要の温度特性に変換し、前記制御信号として出力する温度特性変換回路とすれば好適である。
（３）．上記（２）に記載の周波数発生回路において、前記バッファ回路を、第１のバイポーラトランジスタを用いたエミッタフォロワと回路と、前記エミッタフォロワ回路にバイアス電流を供給する電流源とを含んで構成し、前記遅延時間制御端子を、前記エミッタフォロワ回路のバイアス電流源の電流制御端子として構成すればよい。このように構成すると、エミッタフォロワ回路のバイアス電流を制御することにより遅延時間が制御できる。
また、エミッタフォロワ回路及びバイアス電流源を、上記バイポーラトランジスタに代えてＭＯＳトランジスタを用いたソースフォロワ回路としても良い。
（４）．上記（３）に記載の周波数発生回路において、前記エミッタフォロワ回路の前記バイアス電流源を、第２のバイポーラトランジスタと、前記第２のバイポーラトランジスタのエミッタに接続された抵抗とで構成し、前記第２のバイポーラトランジスタのベースを前記電流制御端子とすればよい。ソースフォロワ回路で前記バイアス電流源を構成する意場合には、第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのソースに接続された抵抗とで構成し、前記第２のＭＯＳトランジスタのゲートを前記電流制御端子とすればよい。
（５）．前記いずれかに記載の周波数発生回路において、前記基準電圧発生回路と前記温度特性変換回路を、バンドギャップリファレンス回路で構成すれば好適である。
（６）．上記（２）に記載の周波数発生回路において、
前記増幅器を、それぞれのコレクタがＬＣ共振負荷を介して第１の定電圧端子に接続され、エミッタ同士が共通に接続されると共に第１の定電流源を介して第２の定電圧端子に接続される差動対の第１及び第２のトランジスタからなる差動増幅器とし、
前記ＬＣ共振負荷を、容量値の等しい第１及び第２の可変容量素子の一端が周波数制御端子に接続され他端が前記差動対の第１及び第２のトランジスタのコレクタにそれぞれ接続されると共にインダンクタンス値の等しい第１及び第２のインダクタを介して前記第１の定電圧端子に接続された構成とし、
前記バッファ回路を、前記差動対の第１のトランジスタのコレクタにベースが接続され、コレクタが前記第１の定電圧端子に接続された第３のトランジスタと、コレクタが前記第３のトランジスタのエミッタに接続され、ベースが前記温度特性変換回路の出力に接続され、エミッタが第１の抵抗を介して前記第２の定電圧端子に接続される第４のトランジスタとを含んでなる第１のバッファ回路と、
前記差動対の第２のトランジスタのコレクタにベースが接続され、コレクタが前記第１の定電圧端子に接続された第５のトランジスタと、コレクタが前記第５のトランジスタのエミッタに接続され、ベースが前記温度特性変換回路の出力に接続され、エミッタが第２の抵抗を介して前記第２の定電圧端子に接続される第６のトランジスタとからなる第２のバッファ回路とから構成し、
周波数発振回路の第１の出力端子が前記第１バッファ回路の第６のトランジスタのコレクタに接続され、周波数発振回路の第２の出力端子が前記第４のトランジスタのコレクタに接続されて成る構成とすれば好適である。なお、増幅器、第１及び第２のバッファ回路を、それぞれ上記バイポーラトランジスタに代えてＭＯＳトランジスタで構成しても良いことは勿論である。
本発明に係る周波数発生回路は、帰還用のバッファ回路を構成するエミッタフォロワの遅延時間をバイアス電流により温度に応じて制御することにより、温度に対して安定な発振周波数を得ることができる。また、発振周波数に所要の温度特性を持たせることも可能である。
さらに、本発明に係る周波数発生回路を無線通信システムや光通信システムの周発生発生回路に用いることにより、温度変動に対する発振周波数の変動を抑制できるため、広い温度範囲で無線通信システムや光通信システムを動作させることができる。
本発明に係る周波数発生回路の実施形態について、図２を用いて説明する。図２のブロック図に示すように、本発明の周波数発生回路は、増幅器（ＡＭＰ）１と、増幅器１の出力をその入力に帰還するバッファ回路（ＢＦＣ）２と、温度安定回路（ＴＳＣ）６と、遅延時間制御回路（ＤＣＯＮＴ）７とから構成され、バッファ回路２の出力端子ＯＵＴから温度に対して安定な発振周波数を出力する。
バッファ回路２には、バッファ回路の入力から出力までの電圧信号の遅延時間を制御するための、遅延時間制御端子１０３が備えられている。
温度安定回路６は、温度に対してある決まった特性を持つ、電圧、電流、周波数、またはパルス幅を持つ信号を出力する。例えば、温度に対してある決まった特性を持つ電圧信号としては、バンドギャップ・リファレンス回路の出力電圧を利用できる。周波数を持つ信号としては、水晶振動子を用いた水晶発信器が出力する周波数を利用でき、またパルス幅を持つ信号としては、水晶発信器の出力信号を逓倍もしくは分周した信号のパルス幅を利用できる。
遅延時間制御回路７は、温度安定回路６の、温度に対して安定な上記特性出力を参照して、温度に応じてバッファ回路２の遅延時間を制御する電圧、電流、周波数、またはパルス幅を持つ信号を、遅延時間制御端子１０３に出力する回路である。
この構成により、バッファ回路の遅延時間を温度によらず一定にし、温度に対して高安定な発振周波数を出力する周波数発生器を実現できる。あるいは、遅延時間に所要の温度特性を持たせたい場合には、所要の温度特性を持つ発振周波数を出力する周波数発生回路を提供することができる。
図３は、本発明の周波数発生回路の第１の実施例を示すブロック図である。本実施例の周波数発生回路は、増幅器１と、この増幅器１の出力をその入力に帰還するバッファ回路（ＢＦＣ）２と、基準電圧源回路（ＲＥＦＶ）４と、温度特性変換回路（ＴＣＣ）５とから構成される。本実施例は、前述した図２の温度安定回路６を、温度に対して安定な、ある決まった特性を持つ電圧を出力する基準電圧源回路４に置き換え、遅延時間制御回路（ＤＣＯＮＴ）７を、基準電圧源回路４の出力電圧が持つ温度特性を所要の温度特性に変換する温度特性変換回路５に置き換えたものである。なお、以下の説明において同じ参照符号は、同一または同様の構成部分を示す。
ここで図４に、図３における帰還用のバッファ回路２の一構成例を示した周波数発生回路のブロック図を示す。ここでは、バッファ回路２はトランジスタＱ１と電流源Ｉ１からなるエミッタフォロワ回路２０で構成される。また、バッファ回路２は、バイアス電流を供給する電流源Ｉ１を制御してエミッタフォロワ回路２０の遅延時間を制御するための遅延時間制御端子１０３を備えている。
温度特性変換回路５は、基準電圧源回路４の出力を、エミッタフォロワの遅延時間が一定もしくは所定の温度特性を持つために必要な電圧に変換し、遅延時間制御端子１０３に入力される。なお、Ｖ１は高電位側電源電圧、Ｖ２は低電位側電源電圧である。
この構成により、出力端子ＯＵＴからは温度に対して高安定な発振周波数、もしくは所要の温度特性を持つ発振周波数を出力する周波数発生回路を得ることができる。
なお、図４における遅延時間制御端子１０３を備えた電流源Ｉ１としては、例えば図５に示すように、バイポーラトトランジスタＱ２と抵抗Ｒ１で構成することができる。この場合、トランジスタＱ２のベース端子が遅延時間制御端子１０３となり、トランジスタＱ２のベース電位によりバイアス電流Ｉ１を制御してエミッタフォロワ回路２０の遅延時間を制御する。
本実施例は、図２および図３の構成と比較し、バッファ回路２をエミッタフォロワで構成し、そのバイアス電流を制御するため、制御が容易であり、基準電圧源回路を用いるため、設計が容易である。また、図５のように電流源回路をバイポーラトランジスタと抵抗から構成し場合には、図４の構成と比較し、電流源回路Ｉ１のトランジスタＱ２のコレクタから見たインピーダンスが大きく電流源として優れており、より一層バイアス電流の制御が容易である。
図６は、本発明の周波数発生回路の第２の実施例を示す回路ブロック図である。本実施例の周波数発生回路は、ＬＣ共振回路１０を負荷とする差動増幅器１と、差動増幅器１の各出力をそれぞれの入力に帰還するエミッタフォロワで構成されるバッファ回路２１，２２と、基準電圧源回路４と、温度特性変換回路５から構成される。
共振回路１０は、インダクタＬ１，Ｌ２と可変容量ダイオード等の可変容量素子Ｃ１，Ｃ２が並列接続された回路である。差動増幅器１は、バイポーラトランジスタの差動対Ｑ１１、Ｑ１２と、定電流源Ｉ１から構成される。
可変容量素子Ｃ１，Ｃ２の周波数制御端子ＶＣＯＮＴには周波数制御電圧が印加され、これによって発振周波数が制御される。差動増幅器１は、バイポーラトランジスタの差動対Ｑ１１，Ｑ１２のベースから入力される信号を、共振周波数をもつＬＣ負荷によって増幅し、差動対Ｑ１１，Ｑ１２のコレクタから出力する。帰還用のバッファ回路２１，２２はエミッタフォロワで構成され、差動増幅器１のトランジスタＱ１１，Ｑ１２のコレクタ出力を入力とし、それぞれバイポーラトランジスタＱ３，Ｑ５のベースに入力する。トランジスタＱ３のエミッタ出力を出力端子ＯＵＴ２に，Ｑ５のエミッタ出力を出力端子ＯＵＴ１に出力し、それぞれ差動増幅器１を構成するトランジスタＱ１２，Ｑ１１のベースへ入力する。エミッタフォロワ回路２１，２２のバイアス電流ＩＥＦは、トランジスタＱ４，Ｑ６のベース電位と抵抗Ｒ１，Ｒ２によって決まる。基準電圧源回路４の出力は、温度特性変換回路５に入力される。温度特性変換回路５の出力は、トランジスタＱ４，Ｑ６のベースに入力され、エミッタフォロワで構成されるバッファ回路２１，２２のバイアス電流ＩＥＦを制御する。
次に、以上のように構成された図６の回路の動作を説明する。
発振周波数ｆＯＳＣは前述した式（２）で与えられる。図７に、エミッタフォロワの遅延時間ｔpdを縦軸に、横軸にバイアス電流ＩＥＦをとり、温度をパラメータにして温度Ｔ１，Ｔ２，Ｔ３の時の遅延時間ｔpdのバイアス電流特性の例を模式的に示す。ここで、温度Ｔ１〜Ｔ３は、Ｔ１＜Ｔ２＜Ｔ３とする。エミッタフォロワのバイアス電流ＩＥＦが温度に対して一定の場合には、エミッタフォロワの遅延時間ｔpdは、式（４）に従い温度の変動に伴い変化する。したがって発振周波数ｆＯＳＣは温度の変動に伴い変化する。しかし、バイアス電流ＩＥＦを温度に応じて制御し、温度に比例するように制御することで、遅延時間ｔpdを温度に対して一定にし、高安定な発振周波数を得ることができる。したがってバイアス電流ＩＥＦを次式（５）のように表せれば、上記の発振周波数ｆＯＳＣの温度変動を小さくする効果を生むことができる。
Figure 2005102148
式（５）の関係を実現するためには、エミッタフォロアのバイアス電流ＩＥＦを流すためのバイアス電圧ＶＥＦは、次式（６）を満足する必要がある。
Figure 2005102148
ここで、電圧ＶＢＥ（Ｔ）はエミッタフォロアのバイアス電流を流すトランジスタＱ４，Ｑ６の温度Ｔの時のベース・エミッタ間電圧、ＲＥＦ（Ｔ）は温度Ｔの時の抵抗Ｒ１，Ｒ２の抵抗値、ＩＥＦ（Ｔ０）は温度Ｔ０の時のバイアス電流ＩＥＦ、Ｔ０は動作中心温度である。
式（６）に示すような関係を満足する温度特性を持つバイアス電圧ＶＥＦを、温度特性変換回路５の出力１０２として、エミッタフォロワの電流源のトランジスタＱ４，Ｑ６のベース端子すなわち遅延時間制御端子１０３に入力できれば、式（５）に示す温度特性を持つバイアス電流ＩＥＦを実現できる。その結果、式（４）に示す遅延時間ｔpdを温度変動に対し一定にでき、発振周波数ｆＯＳＣを温度変動に対して安定化することができる。
すなわち、エミッタフォロワの遅延時間ｔpdはエミッタフォロワを構成するトランジスタのトランスコンダクタンスに逆比例し、このトランスコンダクタンスは温度に逆比例する一方、バイアス電流に比例する。したがって、温度特性変換回路の出力を遅延制御端子１０３に入力し、バッファ回路のバイアス電流を温度に比例して変化するように制御すれば、温度変化に対して安定な発振周波数を得ることができる。
図６の構成は、図２から図５の構成と比較して、増幅器を、ＬＣ共振回路を負荷とする差動増幅器としているため、位相雑音が良好であり、電源電圧に対する安定性も高い。
次に、式（６）に示す温度特性を有するバイアス電圧ＶＥＦ（Ｔ）を得る温度特性変換回路５の構成について説明する。
まず、公知のバンドギャップ・リファレンス回路により、バイアス電圧ＶＥＦを出力することができる。しかしながら、式（６）の第２項を大きく設定する必要がある場合には、電流密度が大きく異なる二つのバイポーラトランジスタが必要になるため、バイポーラトランジスタの並列数を増大させる必要がある。このため、回路占有面積が増大する難点がある。
図８は、温度特性変換回路５の一構成例であり、基準電圧源回路（ＲＥＦＶ）４の出力１０１の電圧とその温度特性を、所要の電圧と温度係数を持つバイアス電圧ＶＥＦに変換する。ＮＰＮバイポーラトランジスタＱ１０１，Ｑ２０１、ＰＮＰバイポーラトランジスタＱ３０１，Ｑ４０１、抵抗Ｒ１０１，Ｒ２０１，Ｒ３０１により構成される。ＮＰＮトランジスタＱ１０１のコレクタ電流Ｉ１０１は、Ｑ１０１のエミッタ電圧と抵抗Ｒ１０１で決定する。そのため、コレクタ電流Ｉ１０１の温度特性を０Ａ／℃とするためには、ＮＰＮトランジスタＱ１０１のエミッタ電圧の温度特性が０Ｖ／℃となる必要がある。
ＮＰＮトランジスタＱ１０１のエミッタ電圧は、トランジスタＱ１０１のベース電圧からトランジスタＱ１０１のベース・エミッタ間電圧ＶＢＥを差し引いた電圧である。ベース・エミッタ間電圧ＶＢＥは、−２ｍＶ／℃の温度特性を持つため、ＮＰＮトランジスタＱ１０１のベース電圧は−２ｍＶ／℃の温度特性を持つ必要がある。このとき、トランジスタＱ１０１のベースには−２ｍＶ／℃の温度特性を持つ基準電圧源回路４の出力が接続される。
コレクタ電流Ｉ１０１の温度特性が０Ａ／℃であるため、ＰＮＰトランジスタＱ３０１とＱ４０１で構成されるカレントミラーにより、ＰＮＰトランジスタＱ４０１を流れる電流Ｉ２０１の温度特性も０Ａ／℃である。抵抗Ｒ２０１により電位を上昇させ、ＮＰＮトランジスタＱ２０１のベースに入力し、エミッタを出力端子１０２に接続することにより、出力端子１０２の電圧は、温度特性０Ｖ／℃の電圧から−２ｍＶ／℃の温度特性を持つＮＰＮトランジスタＱ２０１のベース・エミッタ間電圧ＶＢＥが差し引かれる。
したがって、＋２ｍＶ／℃の温度特性を持つ電位が得られる。また抵抗Ｒ２０１の一端１０４の電位を選択すれば、０Ｖ／℃の温度特性を持つ電位が得られる。温度特性は、ＮＰＮトランジスタＱ１０１及びＱ２０１の電流密度を適宜調整することにより、微調整することが可能である。
図８の構成は、利得が（Ｒ２０１×Ｉ２０１）／（Ｒ１０１×Ｉ１０１）の増幅回路であるため、基準電圧源回路４の出力１０１の雑音を増幅する難点があるが、回路構成が簡易であるため、容易に安定な温度特性変換回路５を実現できる。また、バイポーラトランジスタでは、ベース電流値が一定であればコレクタ電流値も一定となるコレクタ・エミッタ間電圧ＶＣＥに対する依存性が小さい領域があるので、図８の回路はこの領域を用いることにより電源電圧Ｖ１またはＶ２の変動に対しても安定な回路となる。
図９は本発明に係る周波数発生回路の第３の実施例を示す図であり、図６に示した差動増幅器構成の周波数発生回路に用いる温度特性変換回路５の他の構成例である。図８の温度特性変換回路の雑音特性を改善し、かつ広い範囲の温度特性が得られる回路である。
本実施例の温度特性変換回路は、基準電圧源回路の出力１０１を入力とし、ＮＰＮバイポーラトランジスタＱ１０と抵抗Ｒ９１，Ｒ９２から構成され、トランジスタＱ１０のコレクタから出力を取り出すコレクタ出力段５１と、コレクタ出力段５１の出力を入力とするエミッタ出力段５２と、エミッタ出力段５２の出力を入力とするＮＰＮバイポーラトランジスタＱ３０と抵抗Ｒ９３，Ｒ９４から構成され、トランジスタＱ３０のコレクタから出力を取り出すコレクタ出力段５３と、コレクタ出力段５３の出力を入力とし出力端子１０２に出力するエミッタ出力段５４とから構成される。
エミッタ出力段５２は、ＮＰＮトランジスタＱ２１と電流源Ｉ１とで構成され、ベースを入力としエミッタを出力とするＮＰＮトランジスタＱ２１を１段として、同様にベースを入力としエミッタを出力とするＮＰＮトランジスタＱ２１からＱ２ＮまでのＮ個を直列に接続したＮ段のエミッタ出力回路から構成される。同様にエミッタ出力段５４も、ＮＰＮトランジスタＱ４１と電流源Ｉ２とで構成され、ベースを入力としエミッタを出力とするＮＰＮトランジスタＱ４１を１段としてＮＰＮトランジスタＱ４１からＱ４ＭまでのＭ個を直列に接続したＭ段のエミッタ出力回路から構成される。
次に、このように構成される図９の温度特性変換回路の動作を説明する。
コレクタ出力段５１の出力の温度特性は、入力端子１０１の電圧の持つ温度特性に、ＮＰＮトランジスタＱ１０により＋２ｍＶ／℃の温度特性が加えられ、コレクタから出力することにより絶対値は、抵抗Ｒ９２／Ｒ９１倍され、符号は反転される。コレクタ出力段５３の出力の温度特性も同様に、トランジスタＱ３０のベース電圧の持つ温度特性に、トランジスタＱ３０により＋２ｍＶ／℃の温度特性が加えられ、コレクタから出力することにより絶対値は、Ｒ９４／Ｒ９３倍され、符号は反転される。
エミッタ出力段５２の出力の温度特性は、ＮＰＮトランジスタＱ２１のベース電圧が持つ温度特性に、トランジスタＱ２１からＱ２Ｎにより＋２ｍＶ／℃×Ｎの温度特性が加えられ、エミッタ出力段５４も同様にトランジスタＱ４１のベース電圧が持つ温度特性に、Ｑ４１からＱ４Ｍにより＋２ｍＶ／℃×Ｍの温度特性が加えられる。コレクタ出力段は温度特性の符号が反転することから、抵抗値が、Ｒ９１＝Ｒ９２、Ｒ９３＝Ｒ９４であれば、図９の温度特性変換回路の出力端子１０２の電圧が持つ温度特性は、入力電圧が持つ温度特性に、トランジスタＱ１０とトランジスタＱ４１からＱ４Ｍにより、＋２ｍＶ／℃×（Ｍ＋１）の温度特性が加えられ、トランジスタＱ２１からＱ２ＮとトランジスタＱ３０により、＋２ｍＶ／℃×（Ｎ＋１）の温度特性が差し引かれた値となる。
したがって、エミッタ出力段５２と５４におけるエミッタ出力回路の段数ＮとＭを異なるように設定すれば、所要の温度特性を持つ電圧に変換することができる。
また、上記ではトランジスタのベース・エミッタ間電圧ＶＢＥが持つ温度特性を−２ｍＶ／℃と一定であるとしているが、実際にはコレクタ電流密度Ｊｃで制御することができるため、トランジスタＱ１０およびトランジスタＱ４１からＱ４Ｍと、トランジスタＱ２１からＱ２ＮおよびトランジスタＱ３０でコレクタ電流密度を異なるように設定、すなわち、エミッタ出力段５２と５４で、トランジスタのサイズは同じまま電流源Ｉ１，Ｉ２の電流値を変える設定、或るいは電流源Ｉ１，Ｉ２の電流値は同じでエミッタのサイズを変える設定、或るいは電流源Ｉ１，Ｉ２の電流値とトランジスタサイズの両方を変える設定のいずれでもコレクタ電流密度を変えることができる。エミッタ出力段５２と５４で、電流密度を異なるように設定すれば、それらの設定によりさらに幅広い温度特性を持つ電圧に変換することができる。
なお、図９の構成では２つのコレクタ出力段５１，５３と、２つのエミッタ出力段５２，５４の場合で説明したが、コレクタ出力段とエミッタ出力段が交互に２つ以上接続した構成としても良いことは勿論である。
図１０は本発明に係る周波数発生回路の第４の実施例を示す図であり、図９の温度特性変換回路５のさらに具体的な構成例を示している。本実施例の温度特性変換回路の構成は、エミッタ出力段５２のＮＰＮトランジスタ個数Ｎが２、エミッタ出力段５４のＮＰＮトランジスタ個数Ｍが３の場合である。
図１０ではトランジスタＱ１０と、Ｑ２１〜Ｑ２２およびＱ３０と、Ｑ４１〜Ｑ４３とで電流密度が異なり、それぞれのベース・エミッタ間電圧をＶＢＥ１、ＶＢＥ２、ＶＢＥ３とすると、出力端子１０２の電圧Ｖｏｕｔの持つ温度特性は、次式（７）となる。
Figure 2005102148
ここで、抵抗Ｒ９３とＲ９４は等しく、抵抗Ｒ９１とＲ９２も等しいとした。したがって、出力端子１０２の電圧と、入力端子１０１の電圧の温度特性の差Δ∂Ｖ／∂Ｔは、次式（８）となる。
Figure 2005102148
各トランジスタの電流密度Ｊｃを調整することにより、所要の温度特性を付加することができる。例えば、トランジスタＱ２１〜Ｑ２２およびＱ３０の電流密度ＪｃをトランジスタＱ１０の１０倍、トランジスタＱ４１〜Ｑ４３の電流密度ＪｃをトランジスタＱ１０の０．１倍に設定すると、温度特性変換回路により付加される温度特性は、トランジスタＱ１０のベース・エミッタ間電圧ＶＢＥの温度特性を−２ｍＶ／℃とすると、３．４ｍＶ／℃となる。ここで、抵抗Ｒ９２とＲ９１の比、Ｒ９２／Ｒ９１を１としたが、Ｒ９２／Ｒ９１をできるだけ小さく設定し、温度特性変換回路５の利得を小さくすることにより、基準電圧源回路４の雑音を低減できる。
また、熱雑音を低減させるために、抵抗Ｒ９１〜Ｒ９４の抵抗をできる限り小さくする必要もある。トランジスタＱ１０、Ｑ３０のコレクタとエミッタに同じサイズのダイオードを挿入することで、抵抗Ｒ９１からＲ９４のそれぞれの両端にかかる電圧を低減できるため、同じまたはそれ以下の消費電流で抵抗値を低減可能である。例えば、抵抗Ｒ９４の両端に１．２Ｖの電圧がかかり、ＩＲ９４の電流が流れていた場合に、アノード・カソード間の電圧が０．８Ｖのダイオードを挿入すると、抵抗Ｒ９４の両端にかかる電圧は３分の１の０．４Ｖに低減でき、ＩＲ９４の電流を流すには抵抗値は３分の１に低減できる。
図１０の回路は、トランジスタＱ３０で構成されるコレクタ出力段により電源電圧Ｖ１またはＶ２の変動による出力電圧の変動を補償するものであるが、電源電圧が０．５Ｖ以上の大きな変動をする場合、トランジスタＱ３０のエミッタ電圧が大きく変動する。そのため、トランジスタＱ３０のエミッタ電圧と抵抗Ｒ９３の抵抗値で決定されるエミッタ電流およびコレクタ電流が変動する。その結果、トランジスタＱ３０のベース・エミッタ間電圧が変動し、出力電圧が変動する。すなわち、図１０の回路は、電源電圧が０．５Ｖ以上の大きな変動をする場合には、電源電圧変動により変動する難点がある。
図２０は、この難点を解消する回路構成例である。図２０の回路構成は、エミッタ出力段５２のＮＰＮトランジスタ個数Ｎが３、エミッタ出力段５４のＮＰＮトランジスタ個数Ｍが３の場合である。トランジスタＱ３０のコレクタに、エミッタサイズがトランジスタＱ３０と同じダイオードＤ１を追加し、ダイオードＤ１のカソードを次段のエミッタ出力段のトランジスタＱ４１のベースに接続する。このように、図２０に示す構成とすることで、電源電圧の変動によるトランジスタＱ３０のベ―ス・エミッタ間電圧の変動を、ダイオードＤ１のアノード・カソード間電圧の変動により相殺することができる。したがって、電源電圧に対して、より安定な出力電圧を得ることができる。
図１１は、本発明の周波数発生回路の第５の実施例を示すブロック図である。本実施例の周波数発生回路は、増幅器１ａと、この増幅器１ａの出力をその入力に帰還するソースフォロワ２０ａで構成されるバッファ回路２ａと、基準電圧源回路４ａと、温度特性変換回路５ａとから構成される。
ソースフォロワ２ａは、バイアス電流を供給する電流源ＩＭを制御してソースフォロワ２０ａの遅延時間を制御する遅延時間制御端子１０３ａを備えている。基準電圧源回路４ａは、温度に対してある決まった安定な特性を持つ電圧を出力し、温度特性変換回路５ａに接続される。温度特性変換回路５ａは、基準電圧源回路４ａの出力１０１ａを、ソースフォロワ２０ａの遅延時間が一定もしくは所定の温度特性を持つために必要な温度特性を持つ電圧出力１０２ａに変換し、遅延時間制御端子１０３ａに入力される。
この構成により、温度に対して高安定な発振周波数、もしくは所定の温度特性を持つ発振周波数を出力する周波数発生回路を得ることができる。
本実施例は、これまでの実施例と比較し、バッファ回路をソースフォロワで構成し、そのバイアス電流を制御するため、制御が容易である。また、ＭＯＳトランジスタを用いることにより電源電圧を小さくすることが可能である。
図１２は、図１１のバイアス電流を供給する電流源ＩＭを、一例として具体的な回路構成例で示した図である。ソースフォロワ２０ａの電流源ＩＭは、ＮＭＯＳトランジスタＭ２から構成され、ＭＯＳトランジスタＭ２のゲート電位によりバイアス電流を制御する。図１１と比較して、電流源ＩＭをＭＯＳトランジスタＭ２で構成したことにより、電流源ＩＭのＭＯＳトランジスタＭ２のドレインから見たインピーダンスは大きく、電流源として優れており、またバイアス電流の制御が容易である。
図１３は、本発明の周波数発生回路の第６の実施例を示すブロック図である。本実施例の周波数発生回路は、図６と同様に、ＬＣ共振回路１０ａを負荷とする差動増幅器１ａと、差動増幅器の出力をその入力に帰還するバッファ回路２１ａ，２２ａと、基準電圧源回路４ａと温度特性変換回路５ａとから構成されるが、差動増幅器１ａおよびバッファ回路２１ａ，２２ａがＮＭＯＳトランジスタで構成されている。
共振回路１０ａは、インダクタＬ１及びＬ２と可変容量素子Ｃ１及びＣ２が並列接続された回路である。差動増幅器１ａは共振回路１０ａを負荷とし、ＮＭＯＳトランジスタの差動対Ｍ１，Ｍ２、定電流源Ｉ１から構成される。可変容量素子Ｃ１及びＣ２の制御端子ＶＣＯＮＴによって発振周波数が制御される。増幅器１ａは、ＮＭＯＳトランジスタの差動対Ｍ１，Ｍ２のゲートから入力される信号を、共振周波数をもつ負荷によって増幅し、ＮＭＯＳトランジスタＭ１，Ｍ２のドレインから出力する。
帰還用のバッファ回路２１ａ，２２ａはソースフォロワで構成され、増幅器１ａのＮＭＯＳトランジスタＭ１，Ｍ２のドレイン出力を入力とし、それぞれＭ３，Ｍ５のゲートに入力される。ＮＭＯＳトランジスタＭ３，Ｍ５のソース出力は、それぞれ出力端子ＯＵＴ２，ＯＵＴ１に接続されると共に、それぞれ増幅器のＭ２、Ｍ１へ入力される。ソースフォロワからなるバッファ回路２１ａ，２２ａのバイアス電流ＩＳＦは、ＮＭＯＳトランジスタＭ４，Ｍ６のゲート電位とゲート幅のサイズによって決まる。
基準電圧源回路４ａの出力は、温度特性変換回路５ａに入力される。温度特性変換回路５ａの出力は、ＮＭＯＳトランジスタＭ４，Ｍ６のゲートが接続された遅延時間制御端子１０３ａに入力され、帰還用のバッファ回路２１ａ，２２ａのバイアス電流ＩＳＦを制御する。
本実施例は、図１１，図１２の実施例と比較し、増幅器をＬＣ共振回路を負荷とする差動増幅器としているため、位相雑音が良好であり、電源電圧に対する安定性も高い。
また、図６の実施例であるバイポーラトランジスタを用いた周波数発生回路に比べ、ＭＯＳトランジスタを用いたことにより、例えば図６の周波数発生回路の動作に必要な電源電圧が３Ｖであったのに対し、ＭＯＳトランジスタのしきい値電圧Ｖｔｈが、０．４Ｖの場合には、電源電圧を約２Ｖまで低減することができる。
図１４は、本実施例の温度特性変換回路５ａの具体的な一構成例を示す回路図である。温度特性変換回路５ａは、ＮＭＯＳトランジスタＮＭ１，ＮＭ３，ＰＭＯＳトランジスタＰＭ２，ＰＭ４と、電流源ＩＭ１，ＩＭ２，ＩＭ３，ＩＭ４から構成される。
温度特性変換回路５ａは、ＮＭＯＳトランジスタのゲート・ソース間電圧が持つ温度特性と、ＰＭＯＳトランジスタのゲート・ソース間電圧が持つ温度特性が異なることを用いて、両者の温度特性の差を、入力端子１に入力される入力電圧が持つ温度特性に加えて出力端子１０２ａから出力する。
バイポーラトランジスタのコレクタ電流ＩＣとベース・エミッタ間電圧ＶＢＥの関係は、図２１に示すようになる。例えば、点線で示したコレクタ電流がＩＣ１一定とする場合のベース・エミッタ間電圧ＶＢＥは、温度ＴがＴ１，Ｔ２，Ｔ３と高くなるにつれて、ＶＢＥ１、ＶＢＥ２、ＶＢＥ３と小さくなるが、温度特性の符号が反転することはない。このような、バイポーラトランジスタの温度特性については、例えば非特許文献１に開示されている。
これに対して、ＮＭＯＳトランジスタのドレイン電流ＩＤＳとゲート・ソース間電圧ＶＧＳの関係は、図２２に示すようにＡ点で温度特性の符号が反転する。例えば、Ａ点より小さいドレイン電流ＩＤＳ１では、温度ＴがＴ１（点線）、Ｔ２（破線）、Ｔ３（実線）と温度上昇するにつれて、ゲート・ソース間電圧ＶＧＳは、ＶＧＳ１，ＶＧＳ２，ＶＧＳ３と大きくなるが、Ａ点より大きいドレイン電流ＩＤＳ２では、温度上昇につれてＶＧＳ１，ＶＧＳ２，ＶＧＳ３と小さくなっている。すなわち、温度特性の符号が反転している。
このような、ＭＯＳトランジスタの温度特性については、例えば非特許文献２に開示されている。なお、ＰＭＯＳトランジスタの温度特性は、図２２においてゲートソース間電圧ＶＧＳを「−ＶＧＳ」、ドレイン電流ＩＤＳを「−ＩＤＳ」と読み替えれば、ＰＭＯＳトランジスタの特性が得られ、ＰＭＯＳトランジスタについてもＮＭＯＳトランジスタと同様に、ゲートソース間電圧の温度特性は符号の反転が起こる。
ＭＯＳトランジスタで温度特性変換回路５ａを構成する場合、温度依存性がゼロとなるＡ点を境にしてゲートソース間電圧ＶＧＳをＡ点より高い電圧側か低い電圧側のどちらかで動作させる必要があるが、Ａ点よりゲートソース間電圧ＶＧＳが低い領域はＭＯＳトランジスタのＶＧＳがしきい値電圧Ｖｔｈより低い領域であり、ＭＯＳトランジスタが充分なオン状態となっていない領域である。一方、ゲートソース間電圧ＶＧＳがＡ点より高い領域はしきい値電圧Ｖｔｈを超えて半導体表面のチャネル領域が充分反転してＭＯＳトランジスタがオン状態となっている領域である。
本実施例で用いる温度特性変換回路５ａは、カレントミラー構成の電流源により常にＭＯＳトランジスタのＶＧＳがしきい値電圧を超えてオン状態となっている領域で用いるので、回路動作中にＭＯＳトランジスタの温度特性の符号が反転することはなく、温度が上昇すると共にＶＧＳが減少する温度特性を用いるものである。
したがって、図１４に示すＭＯＳトランジスタ構成の温度特性変換回路５ａは、使用するゲート・ソース間電圧ＶＧＳに応じて、ＭＯＳトランジスタＮＭ１，ＰＭ２，ＮＭ３，ＰＭ４のサイズとバイアス電流ＩＭ１，ＩＭ２，ＩＭ３，ＩＭ４を最適化することにより、所要の温度特性を持つ出力電圧を出力することができる。
図２３は、図１４に示した温度特性変換回路５ａの出力端子１０２ａから出力される出力電圧を、電源電圧Ｖ１またはＶ２の変動に対して安定にするための構成例である。
なお図２３の温度特性変換回路５ａでは、図１４において記号で示していた電流源ＩＭ１，ＩＭ３は、ダイオード接続されたＮＭＯＳトランジスタＮＭ８のゲートに共通に各ゲートが通接続されたカレントミラー構成のＮＭＯＳトランジスタＮＭ１０，ＮＭ１１を用いた具体的な回路構成で示し、電流源ＩＭ２，ＩＭ４は、ダイオード接続されたＰＭＯＳトランジスタＰＭ５のゲートに共通にゲートが接続されたカレントミラー構成のＰＭＯＳトランジスタＰＭ６，ＰＭ７を用いた具体的な回路構成で示す。
図２３は、図１４に示した温度特性変換回路５ａに、演算増幅器７０と抵抗Ｒ７１，Ｒ７２からなる安定化電源ＰＷＳと、この安定化電源の出力電圧Ｖ３と抵抗Ｒ７３で決まる安定した電流をＮＭＯＳトランジスタＮＭ８に供給する回路構成である。
演算増幅器７０の非反転入力端子には、バンドギャップリファレンス回路の出力電圧ＶＢＧＲが入力され、演算増幅器７０はこの出力電圧Ｖ３を抵抗Ｒ７１とＲ７２による分圧された電圧が反転入力端子に入力される。出力電圧Ｖ３は、Ｖ３＝ＶＢＧＲ×（Ｒ７１＋Ｒ７２）／Ｒ７２で表わされる。抵抗Ｒ７１とＲ７２の値を等しくすれば、２ＶＢＧＲの安定した電圧が得られる。安定化電源回路ＰＷＳの出力Ｖ３は抵抗Ｒ７３を介してＮＭＯＳトランジスタＮＭ８に供給される。抵抗Ｒ７３は電流源ＩＭ５の電流値を調整する抵抗であり、ＮＭＯＳトランジスタＮＭ８のゲートに、ゲートが接続されたＮＭＯＳトランジスタＮＭ９のドレインは、抵抗Ｒ７４を介してダイオード接続のＰＭＯＳトランジスタＰＭ５のドレインに接続される。ここで抵抗Ｒ７４は、ＮＭＯＳトランジスタＮＭ８とＮＭ９のドレイン電圧を等しくするための抵抗である。
このような安定化電源ＰＷＳを用いる構成により、電源電圧Ｖ１またはＶ２の変動に対しても安定な基準の電流源ＩＭ５が得られ、この基準の電流源ＩＭ５を用いてカレントミラーにより温度特性変換回路５ａ内の電流源回路を構成する。そのため、温度特性変換回路５ａの出力端子１０２ａから出力される出力電圧は、電源電圧Ｖ１又はＶ２の変動に対して安定である。なお、ここで各ＭＯＳトランジスタは飽和領域で動作している。これにより、例えば図２３の温度特性変換回路５ａにおいて、出力端子１０２ａから出力される電圧に、温度と共に上昇する温度特性をもたせれば、この出力電圧が図１３のソースフォロアのバイアス電流ＩＳＦを制御するＭＯＳトランジスタＮＭ４，Ｍ６のゲートに印加されることにより、電源電圧Ｖ１またはＶ２の変動に対しても安定で、ソースフォロアの遅延時間ｔｐｄを温度に対して一定に制御することができる。また、前記安定化電源電圧の非反転端子に入力される電圧ＶＢＧＲは、基準電圧源回路４がバンドギャップリファレンス回路で構成される場合には基準回路４の出力電圧を兼用して用いても良い。
図１５は本発明の第７の実施例であり、本発明の周波数発生回路を用いた光通信システムの一例を示すブロック図である。光通信システムの送信機側は、マルチプレクサ（ＭＵＸ）２０２、ドライバ２０７（ＤＲＶ）、レーザ発振器（ＬＡＯＳＣ）２０８、光変調器（ＬＭＯＤ）２０９等から構成され、受信機側はフォトディテクタ（ＰＤ）２１１、増幅器（ＡＭＰ）２１２、デマルチプレクサ（ＤＥＭＵＸ）２１５等から構成され、送信機側と受信機側とは光ファイバ（ＬＦＢ）２１０を介して接続される。
送信機側のマルチプレクサ２０２は、複数の入力端子２０１からの複数の低速入力データ信号を高速信号へ多重するＭＵＸコア回路２０３とクロック制御回路（ＣＬＣＯＮＴ）２０６と、ＭＵＸコア回路の基準信号を生成する周波数発生回路２０５とから構成され、マルチプレクサ２０２の出力信号に応じてドライバ２０７が光変調器２０９を駆動する。レーザ発振器２０８からの連続波を光変調器２０９が変調して光信号とし、光ファイバ２１０を経て受信機側へと送信する。
受信機側では、フォトディテクタ２１１で光電変換により電気信号に変えて、増幅器２１２の出力をデマルチプレクサ２１５へ入力する。デマルチプレクサ２１５は、高速信号を複数の低速信号へ分離するＤＥＭＵＸコア２１６、クロック制御回路２１４、そしてＤＥＭＵＸコアの基準信号を生成する周波数発生器２１３で構成され、高速信号を複数の低速信号へ分離して複数の出力端子２１７から出力データ信号を出力する。
このように構成される光通信システムの送信機側の周波数発生回路２０５と、受信機側の周波数発生回路２１３に、実施例１〜８で説明したいずれかの構成の本発明の周波数発生回路を用いる。
本発明の周波数発生回路を用いることにより、温度変動に対する発振周波数の変動を抑制できるため、広い温度範囲で光通信システムを動作させることができる。また、周波数発生回路の周波数可変範囲で、対応する温度変動を低減できることから、プロセスばらつき等が原因の発振周波数変動に対して、使用できる周波数可変範囲が増大するため、光通信システムの歩留まりを向上することができる。
図１８は、図６の実施例の周波数発生回路を、４０Ｇｂｐｓ光通信システムに適用した時の、４０ＧＨｚで動作する周波数発生回路における発振周波数の温度依存性の測定結果である。横軸は温度Ｔ（℃）であり、縦軸は発振周波数の変動Δｆ（％）である。破線は図１に示した従来構成の周波数発生回路の場合であり、実線は図６に示した本発明の周波数発生回路の場合である。従来構成の場合には、２５℃から８５℃の温度範囲で発振周波数は１．２％変動する。これに対して、本発明の構成の場合には同じ温度範囲で発振周波数の変動は０．２％と非常に変動の少ない結果が得られた。
図１６は本発明の第８の実施例であり、本発明の周波数発生回路を用いた無線通信システムの一例を示すブロック図である。本実施例は、ヘテロダイン形式の無線受信機に本発明を適用した場合を示している。
このヘテロダイン形式の無線受信機では、アンテナ（ＡＮＴ）３０１で受信した高周波信号ｆＲＦは低雑音増幅回路（ＡＭＰ）３０２で増幅されてミキサ（ＭＩＸ）３０３の一方の入力端子に入力される。局部発振器（ＬＯ）３０５の出力信号ｆＬＯは、ベースバンド回路部（ＢＢＬＫ）からの信号を受けて動作する周波数発生回路制御回路（Ｓｙｎｃ＿ｃｏｎｔ）３０４によって制御され、ミキサ３０３の他方の端子に入力される。ミキサ３０３の出力では、受信信号ｆＲＦの搬送波周波数が下げられ、帯域通過フィルタ（ＢＰＦ）３０６により不要周波数成分が減衰された後、中間周波増幅回路（ＩＦ−ＡＭＰ）３０７で増幅され、復調回路（ＤＥＭＯＤ）３０８にて信号が取り出され、不図示のベースバンド回路部へ送られる。なお、ベースバンド回路部は、取り出された信号に対して所要の演算処理を行う回路部分である。
このように構成されるヘテロダイン形式の無線通信システムの局部発振器３０５に、実施例１〜８で説明したいずれかの構成の本発明の周波数発生回路を用いる。これにより、温度変動に対する発振周波数の変動を抑制できるため、広い温度範囲で無線通信システムを動作させることができる。また、本発明の周波数発生回路を用いた局部発振器の周波数可変範囲で、対応する温度変動を低減できることから、プロセスばらつき等が原因の発振周波数変動に対して、使用できる周波数可変範囲が増大するため、ヘテロダイン形式の無線通信システムの歩留まりを向上することができる。
図１７は本発明の第９の実施例であり、本発明の周波数発生回路を用いた無線通信システムの他の実施例を示すブロック図である。本実施例は、ダイレクトコンバーション形式の無線受信機に本発明を適用した場合を示している。
このダイレクトコンバーション形式の無線受信機では、アンテナ３０１で受信した高周波信号ｆＲＦを低雑音増幅回路３０２にて増幅し、二つのミキサ３０３，３０３の入力信号とし、周波数発生回路制御回路３０４によって制御される局部発振回路（ＬＯ）３０５の出力信号ｆＬＯ（ここでｆＬＯ＝ｆＲＦ）を二つに分岐し、９０°（すなわち、π／２［ラジアン／秒］）の位相差をつけてそれぞれミキサの入力信号とする。増幅回路３０２で増幅された信号を二つのミキサの出力において信号の搬送波周波数を下げ、帯域通過フィルタ３０６により不要周波数成分を減衰させた後（ここで、ＩＦ周波数ｆＩＦ＝０）、ＩＦ増幅回路３０７で増幅する。復調回路３０８は、二つのＩＦ増幅回路３０７，３０７出力を用いて信号が取り出され、不図示のベースバンド回路部（ＢＢＬＫ）へ送られる。
このように構成されるダイレクトコンバーション形式の無線受信機の局部発振回路３０５に、実施例１〜８で説明したいずれかの構成の本発明の周波数発生回路を用いる。これにより、温度変動に対する発振周波数の変動を抑制できるため、広い温度範囲でダイレクトコンバーション形式の無線通信システムを動作させることができる。また、本発明の周波数発生回路を用いた局部発振回路の周波数可変範囲で、対応する温度変動を低減できることから、プロセスばらつき等が原因の発振周波数変動に対して、使用できる周波数可変範囲が増大するため、ダイレクトコンバーション形式の無線通信システムの歩留まりを向上することができる。
従来の周波数発生回路を示す回路図。 本発明の周波数発生回路の構成を示すブロック図。 本発明の周波数発生回路の第１の実施例を示すブロック図。 図３におけるバッファ回路の一構成例を示した周波数発生回路のブロック図。 図４におけるバッファ回路の電流源の一構成例を示した周波数発生回路のブロック図。 本発明の周波数発生回路の第２の実施例を示す回路ブロック図。 温度をパラメータにエミッタフォロワの遅延時間のバイアス電流依存性を示す図。 図６の温度特性変換回路の一構成例を示す回路図。 本発明に係る周波数発生回路の第３の実施例を示すブロック図。 本発明に係る周波数発生回路の第４の実施例を示すブロック図。 本発明の周波数発生回路の第５の実施例を示すブロック図。 図１１のバイアス電流を供給する電流源一構成例示すブロック図。 本発明の周波数発生回路の第６の実施例を示すブロック図。 図１４の温度特性変換回路の一構成例を示す回路図。 本発明の周波数発生回路を用いた第７の実施例を示す光通信システムのブロック図。 本発明の周波数発生回路を用いた第８の実施例を示す無線通信システムのブロック図。 本発明の周波数発生回路を用いた第９の実施例を示す無線通信システムのブロック図。 本発明の周波数発生回路の発振周波数の温度依存性を従来例と比較して示す特性線図。 図１の周波数発生回路に従来の電圧安定化回路を付加した構成例を示す回路図。 本発明に係る周波数発生回路の第４の実施例における変形例を示すブロック図。 バイポーラトランジスタのコレクタ電流とベース・エミッタ間電圧の温度依存性を示す特性線図。 ＭＯＳトランジスタのドレイン電流とゲート・ソース間電圧の温度依存性を示す特性線図。 図１４の温度特性変換回路を電源電圧変動に安定な回路にする構成を示す図。
符号の説明
１，１ａ…増幅器（ＡＭＰ）、２，２ａ…バッファ回路（ＢＦＣ）、４，４ａ…基準電圧源回路（ＲＥＦＶ）、５，５ａ…温度特性変換回路（ＴＣＣ）、６…温度安定回路（ＴＳＣ）、７…遅延時間制御回路（ＤＣＯＮＴ）、３０…差動増幅器、２０…エミッタフォロワ回路、２０ａ…ソースフォロワ、２１，２２…バッファ回路、１０，１０ａ…ＬＣ共振器、５１，５３…コレクタ出力段、５２，５４…エミッタ出力段、７０…演算増幅器、１０１，１０１ａ…基準電圧源回路の出力（温度特性変換回路の入力）、１０２，１０２ａ…温度特性変換回路の出力、１０３，１０３ａ…遅延時間制御端子、２０１…入力端子、２０２…マルチプレクサ（ＭＵＸ）、２０３…ＭＵＸコア回路、２０５，２１３…周波数発生回路、２０６…クロック制御回路（ＣＬＣＯＮＴ）、２０７…ドライバ（ＤＲＶ）、２０８…レーザ発振器（ＬＡＯＳＣ）、２０９…光変調器（ＬＭＯＤ）、２１０…光ファイバ（ＬＦＢ）、２１１…フォトディテクタ（ＰＤ）、２１２…増幅器、２１５…デマルチプレクサ（ＤＥＭＵＸ）、２１７…出力端子、３０１…アンテナ（ＡＮＴ）、３０２…低雑音増幅回路（ＬＮ−ＡＭＰ）、３０３…ミキサ（ＭＩＸ）、３０４…周波数発生回路制御回路（Ｓｙｎｃ＿ｃｏｎｔ）、３０５…局部発振器（ＬＯ）、３０６…帯域通過フィルタ（ＢＰＦ）、３０７…中間周波増幅回路（ＩＦ−ＡＭＰ）、Ｉ１，Ｉ２…電流源、ＩＳＦ…バイアス電流、ＩＭ，ＩＭ１〜ＩＭ４…電流源、ＩＥＦ…バイアス電流、ＶＥＦ…バイアス電圧、Ｊｃ…コレクタ電流密度、ＤＥＭＯＤ…復調回路、ｆＲＦ…受信信号、ｆＬＯ…局部発振器出力信号、ＢＢＬＫ…ベースバンド回路部、Ｖ１…高電位側電源電圧、Ｖ２…低電位側電源電圧、Ｌ１，Ｌ２…インダクタ、Ｃ１，Ｃ２…可変容量素子、Ｄ１…ダイオード、Ｑ１〜Ｑ６，Ｑ１０，Ｑ１１，Ｑ１２，Ｑ３０，Ｑ５５，Ｑ６６…ＮＰＮトランジスタ、Ｑ４１〜Ｑ４Ｍ…ＮＰＮトランジスタ、Ｑ２１〜Ｑ２Ｎ…ＮＰＮトランジスタ、Ｑ１０１，Ｑ２０１…ＮＰＮバイポーラトランジスタ、Ｑ３０１，Ｑ４０１…ＰＮＰバイポーラトランジスタ、Ｒ７１，Ｒ７２，Ｒ７３，Ｒ９１〜Ｒ９４…抵抗、Ｒ１０１，Ｒ２０１，Ｒ３０１…抵抗、Ｍ１〜Ｍ６，ＮＭ１〜ＮＭ４…ＮＭＯＳトランジスタ、ＮＭ８〜ＮＭ１１…ＮＭＯＳトランジスタ、ＰＭ５〜ＰＭ…７ＰＭＯＳトランジスタ、ＰＷＳ…安定化電源。

Claims (14)

  1. 入力信号を増幅する増幅器と、
    前記増幅器の出力信号を前記増幅器の入力に帰還するバッファ回路と、
    前記バッファ回路に設けられた第１の電流源回路と、
    出力が前記第１の電流源回路の制御端子に入力される温度特性変換回路とを具備して成り、
    前記第１の電流源回路の電流値が前記温度特性変換回路により温度に比例して増大するように制御されることを特徴とする周波数発生回路。
  2. 請求項１に記載の周波数発生回路において、
    前記温度変換回路に温度に対して一定の温度特性を持つ電圧を出力する基準電圧源回路の出力電圧が入力されることを特徴とする周波数発生回路。
  3. 請求項２に記載の周波数発生回路において、
    前記バッファ回路はエミッタフォロア回路であり、
    前記第１の電流源回路は前記エミッタフォロワ回路のエミッタ側に設けられたバイアス電流源であることを特徴とする周波数発生回路。
  4. 請求項２に記載の周波数発生回路において、
    前記バッファ回路はソースフォロア回路であり、
    前記第１の電流源回路は前記ソースフォロワ回路のソース側に設けられたバイアス電流源であることを特徴とする周波数発生回路。
  5. 請求項３に記載の周波数発生回路において、
    前記温度特性変換回路は、
    第１及び第２のＰＮＰトランジスタと第１及び第２のＮＰＮトランジスタと、第１、第２および第３の抵抗とを具備し、
    前記第１のＰＮＰトランジスタのコレクタとベースとが接続され、エミッタは第１の電源電圧に接続され、
    前記第１のＮＰＮトランジスタのコレクタは前記第１のＰＮＰトランジスタのコレクタに接続され、エミッタは前記第１の抵抗を介して第２の電源電圧に接続され、
    前記第２のＰＮＰトランジスタのエミッタは前記第１の電源電圧に接続され、ゲートは前記第１のＰＮＰトランジスタのゲートに接続され、コレクタは前記第２の抵抗を介して前記第２の電源電圧に接続され、
    前記第２のＮＰＮトランジスタのコレクタは前記第１の電源電圧に接続され、ベースは前記第２のＰＮＰトランジスタのコレクタに接続され、エミッタは出力端子に接続されると共に前記第３の抵抗を介して前記第２の電源電圧に接続されて成り、
    前記第１のＮＰＮトランジスタのベースが入力端子となり、前記入力端子に温度に対して一定の温度特性を持つ電圧を出力する基準電圧源回路の出力電圧が入力され、前記出力端子が前記第１の電流源回路の制御端子に接続されることを特徴とする周波数発生回路。
  6. 請求項３に記載の周波数発生回路において、
    前記温度特性変換回路が、
    バイポーラトランジスタのベースを入力としコレクタを出力とする第１のコレクタ出力段と、
    バイポーラトランジスタのベースを入力としコレクタを出力とする第２のコレクタ出力段と、
    前記第１のコレクタ出力段と前記第２のコレクタ出力段との間に、バイポーラトランジスタとそのエミッタに接続されたバイアス電流源を含んでなり前記バイポーラトランジスタのベースを入力としエミッタを出力とする回路がＮ段（Ｎは整数）直列に接続されて成る第１のエミッタ出力段と、
    前記第２のコレクタ出力段の後段に、バイポーラトランジスタとそのエミッタに接続されたバイアス電流源を含んで成りバイポーラトランジスタのベースを入力としエミッタを出力とする回路がＭ段（Ｍは整数）直列に接続されて成る第２のエミッタ出力段を含んで構成され、
    前記第１のコレクタ出力段の初段のバイポーラトランジスタのベースに温度に対して一定の温度特性を持つ電圧を出力する基準電圧源回路の出力電圧が入力され、
    前記温度特性変換回路の出力電圧が所定の温度特性を持つように、前記第１および第２のエミッタ出力段の段数ＮおよびＭが設定されて成り、
    前記第２のエミッタ出力段の最終段のエミッタ出力が前記第１の電流源回路の制御端子に接続されることを特徴とする周波数発生回路。
  7. 請求項６に記載の周波数発生回路において、
    前記温度特性変換回路の出力電圧が所定の温度特性を持つように、前記第１のエミッタ出力段のバイアス電流密度と、前記第２のエミッタ出力段のバイアス電流密度とが設定されて成ることを特徴とする周波数発生回路。
  8. 請求項６に記載の周波数発生回路において、
    前記第１のエミッタ出力段の段数Ｎが２であり、
    前記第２のエミッタ出力段の段数Ｍが３であることを特徴とする周波数発生回路。
  9. 請求項６に記載の周波数発生回路において、
    前記第１のエミッタ出力段の段数Ｎが３であり、
    前記第２のエミッタ出力段の段数Ｍが３であり、
    前記第２のコレクタ出力段のトランジスタのコレクタに更にダイオードが接続され、前記ダイオードのカソードが次段のエミッタ出力段のトランジスタのベースに接続されることを特徴とする周波数発生回路。
  10. 請求項２に記載の周波数発生回路において、
    前記基準電圧源回路はバンドギャップリファレンス回路であることを特徴とする周波数発生回路。
  11. 請求項４に記載の周波数発生回路において、
    前記温度特性変換回路が、
    第１及び第２のＮＭＯＳトランジスタと、第１及び第２のＰＭＯＳトランジスタと、第２、第３、第４及び第５の電流源回路とを具備し、
    前記第１のＮＭＯＳトランジスタは、ドレインが第１の電源電圧に接続され、ソースが前記第１のＰＭＯＳトランジスタのゲートに接続されると共に前記第２の電流源回路を介して第２の電源電圧に接続され、
    前記第１の電源電圧に接続される前記第３の電流源回路の出力は、前記第２のＮＭＯＳトランジスタのゲートに接続されると共に前記第１のＰＭＯＳトランジスタのソース・ドレイン経路を介して第２の電源電圧に接続され、
    前記第２のＮＭＯＳトランジスタは、ドレインが前記第１の電源電圧に接続され、ソースが前記第２のＰＭＯＳトランジスタのゲートに接続されると共に前記第４の電流源回路を介して前記第２の電源電圧に接続され、
    前記第１の電源電圧に接続される前記第５の電流源回路の出力は前記第２のＰＭＯＳトランジスタのソース経路を介して前記第２の電源電圧に接続されて成り、
    前記第１のＮＭＯＳトランジスタのゲートには前記基準電圧源回路の出力電圧が入力され、
    前記第２のＰＭＯＳトランジスタのソースが前記第１の電流源回路の制御端子に接続されることを特徴とする周波数発生回路。
  12. 請求項１１に記載の周波数発生回路において、
    前記第２及び第４の電流源回路が、ゲートが共通接続された第３及び第４のＮＭＯＳトランジスタで構成され、
    前記第３及び第５の電流源回路が、ゲートが共通接続された第３及び第４のＰＭＯＳトランジスタで構成され、
    ソースが第１の電源電圧に接続され、ゲートがドレインに接続されると共に前記第３及び第４のＰＭＯＳトランジスタのゲートに接続されるダイオード接続の第５のＰＭＯＳトランジスタと、
    ソースが第２の電源電圧に接続され、ゲートが前記第３及び第４のＮＭＯＳトランジスタのゲートに接続される第５のＮＭＯＳトランジスタと、
    ソースが第２の電源電圧に接続され、ゲートがドレインに接続されると共に前記第５のＮＭＯＳトランジスタのゲートに接続されるダイオード接続の第６のＮＭＯＳトランジスタと、
    安定化電源回路とが更に設けられ、
    前記第５のＮＭＯＳトランジスタのドレインと前記第５のＰＭＯＳトランジスタのドレインとが第４の抵抗を介して接続され、
    前記安定化電源回路が、非反転入力端子にバンドギャップリファレンス電圧が入力される演算増幅器と、前記演算増幅器の出力電圧を分圧して反転端子に入力するための第５及び第６の抵抗とを具備して成り、
    前記安定化電源回路の出力が第７の抵抗を介して前記第６のＮＭＯＳトランジスタのドレインに供給されることを特徴とする周波数発生回路。
  13. 複数の並列データ信号とクロックが入力され、並列データ信号を直列データ信号へと多重化するマルチプレクサと、前記直列データ信号を増幅するドライバと、光信号を発生させるレーザ発振器と、前記光信号を前記ドライバ出力の変調信号にしたがって変調した光変調信号を出力する変調器と、前記光変調信号を伝達する光ファイバと、前記光ファイバを介して受信した前記光変調信号を電流信号に変換するフォトディテクタと、前記電流信号を電圧信号に変換する増幅器と、直列データ信号を並列データ信号へと分離化するデマルチプレクサとを具備してなる光伝送システムであって、
    前記マルチプレクサは、入力データ信号の多重化を行うマルチプレクサコアと、クロック制御回路と、マルチプレクサの基準クロックを提供する周波数発生回路とを含んで構成され、前記デマルチプレクサは、入力データ信号の分離化を行うデマルチプレクサコアと、クロック抽出回路と、デマルチプレクサコアの基準クロックを提供する周波数発生回路とを含んで構成され、
    前記マルチプレクサ内部の周波数発生回路、または前記デマルチプレクサ内部の周波数発生回路の少なくとも一方が、請求項２に記載の周波数発生回路を含んでなることを特徴とする光通信システム。
  14. 無線信号を受信するアンテナと、前記アンテナの出力を増幅する初段低雑音増幅回路と、ベースバンド回路によって制御され、π／２［ラジアン／秒］位相が異なる二つの信号を発生させる周波数発生回路と、前記初段低雑音増幅回路と前記周波数発生回路の第１の位相の出力とを周波数混合する第１のミキサと、前記第１のミキサの出力を周波数帯域を限定して選択する第１のバンドパスフィルタと、前記第１のバンドパスフィルタの出力を増幅する第１のＩＦ増幅回路と、前記初段低雑音増幅回路と前記周波数発生回路の第２の位相の出力とを周波数混合する第２のミキサと、前記第２のミキサの出力を周波数帯域を限定して選択する第２のバンドパスフィルタと、前記第２のバンドパスフィルタの出力を増幅する第１のＩＦ増幅回路と、前記第１および前記第２のＩＦ増幅回路の出力を入力信号として復調し、変調信号を取り出してベースバンド回路に与える復調回路とを具備してなる無線受信システムであって、前記周波数発生回路が、請求項２に記載の周波数発生回路を含んでなることを特徴とする無線通信システム。
JP2004187412A 2003-08-28 2004-06-25 周波数発生回路及びそれを用いた通信システム Expired - Fee Related JP4713852B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004187412A JP4713852B2 (ja) 2003-08-28 2004-06-25 周波数発生回路及びそれを用いた通信システム
US10/901,966 US7177612B2 (en) 2003-08-28 2004-07-30 Frequency generator and communication system using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003305009 2003-08-28
JP2003305009 2003-08-28
JP2004187412A JP4713852B2 (ja) 2003-08-28 2004-06-25 周波数発生回路及びそれを用いた通信システム

Publications (3)

Publication Number Publication Date
JP2005102148A true JP2005102148A (ja) 2005-04-14
JP2005102148A5 JP2005102148A5 (ja) 2007-04-19
JP4713852B2 JP4713852B2 (ja) 2011-06-29

Family

ID=34277645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187412A Expired - Fee Related JP4713852B2 (ja) 2003-08-28 2004-06-25 周波数発生回路及びそれを用いた通信システム

Country Status (2)

Country Link
US (1) US7177612B2 (ja)
JP (1) JP4713852B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602259B2 (en) 2007-03-30 2009-10-13 Mitsubishi Electric Corporation Voltage-controlled oscillator
JP2012099929A (ja) * 2010-10-29 2012-05-24 Renesas Electronics Corp 出力バッファ回路
US8786313B2 (en) 2009-10-09 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and display device having the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5299600A (en) * 1999-05-26 2000-12-12 Broadcom Corporation Integrated vco
US6850106B1 (en) * 2003-07-08 2005-02-01 Mohan Krishna Kunanayagam Voltage controlled oscillator delay cell
US7719371B2 (en) * 2004-03-22 2010-05-18 Integrated Device Technology, Inc. Spread spectrum clock and reference signal generator
TWI351817B (en) * 2004-03-22 2011-11-01 Integrated Device Tech Transconductance and current modulation for resona
US20090146751A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Clock, Frequency Reference, and Other Reference Signal Generator
US8095813B2 (en) * 2004-03-22 2012-01-10 Integrated Device Technology, Inc Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
TW200705163A (en) * 2005-07-29 2007-02-01 Holtek Semiconductor Inc Power-saving device and method of a wireless optical mouse
US7697901B2 (en) * 2005-09-26 2010-04-13 St-Ericsson Sa Digital variable gain mixer
US7720176B2 (en) * 2005-09-26 2010-05-18 St-Ericsson Sa Edge transceiver architecture and related methods
US7978017B2 (en) * 2007-12-05 2011-07-12 Integrated Device Technology, Inc. Control voltage generator for a clock, frequency reference, and other reference signal generator
US20090146750A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US8093958B2 (en) * 2007-12-05 2012-01-10 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with a controlled quality factor
US20090146748A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
JP2009278526A (ja) * 2008-05-16 2009-11-26 Nec Electronics Corp 半導体集積回路装置
TW201044791A (en) * 2009-04-24 2010-12-16 Integrated Device Tech Clock, frequency reference, and other reference signal generator with frequency stability over temperature variation
US8164159B1 (en) 2009-07-18 2012-04-24 Intergrated Device Technologies, inc. Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same
US9678162B2 (en) 2011-11-04 2017-06-13 Kohler Co. Load control module that permits testing of power switching devices that are part of the load control module
US8670224B2 (en) 2011-11-04 2014-03-11 Kohler Co. Power management system that includes a membrane
US9293914B2 (en) 2011-11-04 2016-03-22 Kohler Co Power management system that includes a generator controller
US9991709B2 (en) 2011-11-04 2018-06-05 Kohler Co. Adding and shedding loads using load levels to determine timing
US8942854B2 (en) 2011-11-28 2015-01-27 Kohler Co. System and method for identifying electrical devices in a power management system
US20130158726A1 (en) 2011-12-20 2013-06-20 Kohler Co. System and method for using a network to control multiple power management systems
US9281716B2 (en) 2011-12-20 2016-03-08 Kohler Co. Generator controller configured for preventing automatic transfer switch from supplying power to the selected load
US20160149601A1 (en) * 2014-11-21 2016-05-26 Mediatek Inc. Wireless power receiver device and wireless communications device
US9846446B2 (en) 2015-01-21 2017-12-19 Samsung Electronics Co., Ltd Apparatus for compensating for temperature and method therefor
US10608589B2 (en) * 2018-08-23 2020-03-31 Semtech Corporation Multiplexed integrating amplifier for loss of signal detection
CN109286370B (zh) * 2018-09-03 2022-04-12 宁波芯涌微电子有限公司 时钟振荡器及其控制方法
CN109084911B (zh) * 2018-09-12 2024-02-20 上海艾为电子技术股份有限公司 温度检测采样电路及音频放大器芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345913A (ja) * 1986-08-13 1988-02-26 Fujitsu Ltd 可変遅延回路
JPH0250513A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 三角波発生回路
JPH0377516A (ja) * 1989-08-12 1991-04-03 Rowenta Werke Gmbh 電気式の家庭用真空掃除機
JPH08307149A (ja) * 1995-05-02 1996-11-22 Sony Corp 電圧制御発振器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI70753C (fi) * 1984-05-31 1987-01-07 Vaisala Oy Foerfarande foer maetning av kapacitanser, speciellt smao kapacitanser.
US5008659A (en) * 1988-02-08 1991-04-16 U.S. Philips Corporation Picture display device including a waveform generator/and a compensation circuit, and integrated circuit incorporating the same
DE3889725D1 (de) * 1988-03-15 1994-06-30 Divetronic Ag Verfahren und vorrichtung zur messfehlerkompensation.
JPH0377516U (ja) * 1989-11-29 1991-08-05
JPH09311894A (ja) 1996-05-22 1997-12-02 Hitachi Ltd 複数職員間情報共有システム
US5870004A (en) * 1997-10-16 1999-02-09 Utron Technology Inc. Temperature compensated frequency generating circuit
US6879816B2 (en) * 1998-11-12 2005-04-12 Broadcom Corporation Integrated switchless programmable attenuator and low noise amplifier
JP2001158545A (ja) 1999-12-06 2001-06-12 Seiko Epson Corp シート搬送ローラ及びその製造方法並びにこのシート搬送ローラを用いた記録装置
US6724379B2 (en) * 2001-06-08 2004-04-20 Eastman Kodak Company Multichannel driver circuit for a spatial light modulator and method of calibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345913A (ja) * 1986-08-13 1988-02-26 Fujitsu Ltd 可変遅延回路
JPH0250513A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 三角波発生回路
JPH0377516A (ja) * 1989-08-12 1991-04-03 Rowenta Werke Gmbh 電気式の家庭用真空掃除機
JPH08307149A (ja) * 1995-05-02 1996-11-22 Sony Corp 電圧制御発振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602259B2 (en) 2007-03-30 2009-10-13 Mitsubishi Electric Corporation Voltage-controlled oscillator
US8786313B2 (en) 2009-10-09 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and display device having the same
JP2012099929A (ja) * 2010-10-29 2012-05-24 Renesas Electronics Corp 出力バッファ回路

Also Published As

Publication number Publication date
US7177612B2 (en) 2007-02-13
US20050059373A1 (en) 2005-03-17
JP4713852B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4713852B2 (ja) 周波数発生回路及びそれを用いた通信システム
US7336138B2 (en) Embedded structure circuit for VCO and regulator
US7518458B2 (en) Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator
EP0895147B1 (en) Reference voltage generation circuit and reference current generation circuit
KR101053259B1 (ko) 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압발생회로
US7233214B2 (en) Voltage-controlled oscillators with controlled operating range and related bias circuits and methods
US4618816A (en) CMOS ΔVBE bias current generator
US20120025921A1 (en) Low Noise VCO Circuit Having Low Noise Bias
KR101209405B1 (ko) 저위상 노이즈 증폭기 회로
WO2017087952A2 (en) Bandgap reference circuit with curvature compensation
JP3774454B2 (ja) 周波数直接変調装置及び通信システム
CN100383691C (zh) 低温度系数和低电源电压系数的参考电流源
CN105227180A (zh) 一种环形振荡器电路
Nagulapalli et al. A Modified Current Mode Bandgap Reference with 15.1 ppm/0 C Temp Coefficient in 28nm CMOS
US5963101A (en) VCO with local feedback for low power supply noise sensitivity
JP4088247B2 (ja) 電圧減算回路及びそれを用いた強度検波回路
CN204633751U (zh) 一种环形振荡器电路
US7623839B2 (en) Semiconductor integrated circuit
KR19980025182A (ko) 왜곡이 낮고 변동이 큰 중간 주파수 제공 회로
US20080136464A1 (en) Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors
EP3685506B1 (en) A low-noise transimpedance amplifier incorporating a regulator
US6885239B2 (en) Mobility proportion current generator, and bias generator and amplifier using the same
JP2000269757A (ja) 利得制御回路
US6034518A (en) Stabilized current mirror circuit
Wei et al. A novel nauta transconductor for ultra-wideband gm-C filter with temperature calibration

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

R150 Certificate of patent or registration of utility model

Ref document number: 4713852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees