JP2005101803A - データ伝送システム、端末装置、パス選択方法、記録媒体及びプログラム - Google Patents
データ伝送システム、端末装置、パス選択方法、記録媒体及びプログラム Download PDFInfo
- Publication number
- JP2005101803A JP2005101803A JP2003331113A JP2003331113A JP2005101803A JP 2005101803 A JP2005101803 A JP 2005101803A JP 2003331113 A JP2003331113 A JP 2003331113A JP 2003331113 A JP2003331113 A JP 2003331113A JP 2005101803 A JP2005101803 A JP 2005101803A
- Authority
- JP
- Japan
- Prior art keywords
- path
- data
- input
- processing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】同一構成でなる4つの端末装置1を、各端末装置の2つの入出力インタフェース1A及び1Bを介して線状(一列状)に接続する。各端末装置1には、入出力インタフェース1Aに他の端末装置1が接続されているか否か判定し、接続されていないときは内部パスを自動的に折り返すパス選択部1Cと、入出力インタフェース1Bに他の端末装置1が接続されているか否か判定し、接続されていないときは内部パスを自動的に折り返すパス選択部1Dとを設ける。
【選択図】図1
Description
各端末装置1は、伝送方向が互いに逆向きの2つのパスを送受信する。一つのパスは処理パス2であり、図中太線で示している。もう一つのパスは中継パス3であり、図中細線で示している。
なお、伝送されるデータには、音声データ、映像データ、数値データ、文字データ(テキストデータ)、制御データ、これらの組み合わせその他を含む。
また例えば、端末装置間を無線で接続する場合、データ入力部1A1、1B2及びデータ出力部1A2、1B1は、対応するチャネルを送受信するためのインタフェースを構成する。
例えば、他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合、データ処理部1Eは、受信した累積加算用チャネルのデータに内部発生データを加算する処理を実行させることが好ましい。図6は、かかる処理が各端末で実行させる場合に、2つのチャネルのデータの変化を表している。
は0以上の実数である。
なおこのミキシング処理は、他の端末装置に対する出力データを生成する場合にも、各端末装置でデータを取り出す場合にも適用できる。
このとき、処理パス用のデータ入力部1A1とデータ出力部1B1同士の接続は第1のループを形成し、中継パス用のデータ入力部1B2とデータ出力部1A2同士の接続は第2のループを形成する。
また一つの発明では、全ての端末装置が自動的なパスの折り返し機能を内蔵するため、各端末装置を順序付けて接続するだけで、ループ状の伝送路を有するシステムを構築できる。また同時に、端末装置の増減や伝送路の形状の変化にも柔軟に対応できるシステムを実現できる。
以下の説明では、好適な実施の形態をハードウェアとして実現する場合について説明するが、かかるハードウェアと等価なソフトウェア処理によっても実現できる。
この記憶媒体には、例えば、磁気ディスク(フレキシブルディスク又はハードディスク)又は磁気テープのような磁気記憶媒体、光ディスク、光テープ又はマシン読取り可能なバーコードのような光記憶媒体、ランダムアクセスメモリ(RAM)又はリードオンリメモリ(ROM)のような半導体記憶装置の他、コンピュータプログラムを記憶するために使用される他の物理装置又は媒体が含まれる。
(a−1)応用例
以下、端末装置1の実施形態を端末10して説明する。ここでは、端末10の基本機能に着目した応用例と、それらを組み合わせた応用例とに分けて説明する。なお、これら端末は、前述の接続が可能な限り、同一の空間内に設置される必要はない。
図10に、データの収集機能に着目した応用例を示す。このシステムは、例えば各端末に割り当てられたチャネルを用いて実現できる。またこのシステムは、例えば複数端末に共通の累積加算用チャネルを用いて実現できる。
なお、累積加算用のチャネルを用いてデータを収集する場合には、対象とする全ての端末のデータが収集された時点で、これを循環用のチャネルに移し替え、同時に累積加算用のチャネルの内容をリセットするマスタ端末が必要となる。
なお、各端末に割り当てるチャネルは、例えば初期設定時に決定しても良い。また例えば、各端末の並び順に決定しても良い。また例えば、各端末が空きチャネルをスキャンして決定しても良い。他の応用例についても同様である。
図11に、データの配信機能に着目した応用例を示す。このシステムは、例えば各端末に割り当てられたチャネルを用いて実現できる。またこのシステムは、例えば複数端末に共通の循環用チャネルを用いて実現できる。
なお、循環用のチャネルを用いてデータを配信する場合には、対象とする全ての端末に音声データが配信された時点で、これを更新するマスタ端末が必要となる。
図12に、データのルーティング機能に着目した応用例を示す。このシステムは特定のチャネルを他の端末10との通信用に確保することで実現できる。この機能を用いることにより、1対1、1対n、n対1、n対m(nとmは、n≠mを満たす自然数)の通信を実現できる。図12は、これらのうち1対1の通信例と1対2の通信例を表している。
図13に、これらの機能を全て組み合わせた応用例を示す。このシステムは、例えば複数端末に共通の累積加算用チャネル、これと対をなす循環用チャネル、各端末に割り当てられたチャネルを用いて実現できる。
入力装置には、例えば画面上での入力位置や座標を指定するポインティングデバイスを使用する。この入力装置には、2つの状態を入力するボタンであっても良い。
その他、あるときはコンテンツの一斉配信に使用され、あるときは端末相互間で通信するシステム例にも適用できる。例えば、教育システム、学習システムに利用できる。
また、サーバから端末にコンテンツを提供する一方で、各端末に配置されたマイクロホンから音声を収集するシステム例にも適用できる。例えば、イベント会場で利用できる。また例えば、講演、プレゼンテーション、会議等においても使用できる。
図14に、端末間の接続にケーブルを使用する場合の配線例を示す。ここでは、端末間の配線に、ペアケーブルを使用する。例えばカテゴリー5のLANケーブルを使用する。
この接続例の場合、複数の端末毎にACアダプタ16を配置し、電源もケーブルを通じて供給する。これにより、全体としてのケーブル数が低減される。
なお、各分岐路の末端に接続される端末10の接続形態は、常に図5(C)に示した構成となる。このように、分岐装置17を用いると、図5(C)に示す接続形態の端末がシステム内に複数設けられる。この場合でも、図5(B)に示す接続形態はシステム内に一つである。
(b−1)伝送データの構造例
次に、データを伝送するのに用いる伝送データの構造を説明する。図16に、伝送データの構造例を示す。図16は、伝送にUART(Universal Asynchronous Receiver Transmitter)を用いる場合の一例である。UART自体は、非同期伝送技術の一つとして周知の技術であるので詳細な説明は省略する。簡単に説明すると、データ先頭のスタートビット“0”検出後、内部カウンタによって一定時間毎に所定のデータビット数だけビット中央でデータの1/0を判定しながらデータを読み込み続けることにより通信を行う手法である。所定ビットの読み込み終了後は、新たに次フレームのスタートビットの検出を始める。
・ビット長=5クロック/0.0805μS
・スロット長=5×17=85クロック/1.37μS
・31スロット長=85×31=2635クロック/42.44μS
・ギャップ長=181クロック/2.9μS
・フレーム長=2816クロック/45.35μS
・クロック周波数=62.0928Mhz/0.0161μS
ところで、データには、端末を通過する度に実行されるクロック再同期の影響のため、0〜1クロックの遅延変動が生じ得る。実際、クロックマスタから128台目の端末には、処理パスPと中継パスRを合わせて0〜256クロック相当の変動が生じる。
図17に、26個の音声スロットを示す。音声スロットはミキシング結果を伝送するミキシングチャネル、ステレオを伝送するステレオチャネル、モノラルを伝送するモノラルチャネルの3種ある。この3種へのスロットの割付は任意ではあるがシステム動作時には固定される。
モノラルチャネルは、端末からの音声(左音声+右音声)を循環させるためのチャネルである。モノラルチャネルは、26−2N−2M個のスロットでなる。このNとMの値は、システム情報として制御データ等を通じて予め全端末に通知される。
(c−1)全体構成
図18に、端末10の回路構成を示す。端末10は、送受信ブロック10Aと、データ処理ブロック10Bを主要ブロックとする。このうち、送受信ブロックは、データの送受と自動的な折り返し制御を行うブロックである。一方、データ処理ブロック10Bは、スロットへの音声データの書き込みと、スロットから音声データの読み出しを行うブロックである。端末10には、音声データの書き込み用にAD変換器10Cが、音声データの読み出しようにDA変換器10Dが設けられている。
なお端末10には、電源供給用の電源端子10Gが設けられている。
その他、端末10には、当端末をクロックマスタとして動作させるか、非クロックマスタとして動作させるか、自動設定で動作させるかを手動設定するための端子10Jを備える。
また、端末10には、当端末をミキシングマスタとして動作させるか、非ミキシングマスタとして動作させるか手動設定するための端子10Kを備える。
(c−2−1)回路構成
図19に、送受信ブロック10Aの内部構成を示す。なお、UART部分は省略して示している。
前端末との接続段は、データセレクタ10A1と、折り返し制御部10A2と、受信シフトレジスタ10A3と、ホールドレジスタ10A4と、送信シフトレジスタ10A5とでなる。データセレクタ10A1の2入力には、処理パスの入力データと中継パスの出力データが入力される。
ホールドレジスタ10A4は、受信データを16ビット(スロット)毎保持し、この受信データをパラレルデータとしてデータ処理ブロック10Bに渡す。
なお、中継パスの処理経路上に設けられるフレームバッファメモリ10A8とアドレス制御部10A9についても同様である。
自端末が非クロックマスタの場合、受信フレームから1フレーム時間遅れたタイミング(自クロックでカウント)を、フレームの送信タイミングとする。
なお、タイミング制御部10A14の内部で発生されたビットカウント値は、スロットカウンタに出力される。
タイミング制御部10A14は、ギャップ検出部10A141と、スタートビット検出部10A142と、受信ビットカウンタ10A143と、1フレーム遅延器10A144と、フレーム周期生成部10A145と、クロック切替器10A146、10A147と、送信ビットカウンタ10A148とからなる。
1フレーム遅延器10A144は、送信開始のタイミング(送信ビットカウンタ10A148)の動作タイミングを与える回路部である。1フレーム遅延器10A144の出力は、端末が非クロックマスタとして動作する場合に、クロック切替器10A146により選択される。
送信ビットカウンタ10A148は、1フレーム遅延器10A144又はフレーム周期生成部10A145の出力をトリガとして送信ビットをカウントアップする。このカウント値の更新周期で(17ビット(スロット)カウント毎)、読み出し領域の下位アドレスが更新される。なお、読み出し領域の上位アドレスは、最終スロットの送信直後に更新される。
(c−3−1)回路構成(書き込み系)
図21に、データ処理ブロック10Bの内部構成を示す。図21は、データ処理ブロック10Bのうち書き込み系回路を示す。
シフトレジスタ10B1は、AD変換器10Cから音声データをシリアル入力し、これを並列化して出力する。
ゲイン係数メモリ10B4は、音声データに乗算する係数0〜1(ゲイン)を保持する記憶部である。このゲイン係数メモリ10B4には、1スロット分の係数が保持されている。これらの係数は、予め又は適宜、別の書き込み回路を通じて書き込まれる。
スロット選択器10B7は、3種類の入力スロットから1つを選択する。1つは、送受信ブロック10Aのホールドレジスタ10A4から与えられる受信スロットである。1つは、ホールドレジスタ10B8で1スロット分遅延された遅延スロットである。1つは、17ビットのデータが全て“0”のゼロスロットである。
これに対し、端末側で発生された音声データをミキシングチャネルに多重的に書き込む場合、スロット選択器10B7の選択は、端末がミックスマスタ端末か非ミックスマスタ端末かによる。
図22に、データ処理ブロック10Bの内部構成を示す。図22は、データ処理ブロック10Bのうち読み出し系回路を示している。
乗算器10B9は、送受信ブロック10Aのホールドレジスタ10A4から与えられる受信スロットと、ゲイン係数メモリ10B10から読み出した係数を乗算する回路部である。
読み出し制御部10B11は、読み出しアドレスをゲイン係数メモリ10B10に与え、係数の読み出しを制御する。読み出しアドレスは、受信スロットカウンタ10A72のカウント値に応じて発生される。
続いて、本実施形態に係るシステムの動作状況に応じ、各端末で実行される処理動作を説明する。
端末がケーブルを通じて直列接続されたシステムでは、電源投入後、自動的に折り返し制御が実行され、論理的にデイジーチェーンが形成される。
前述のように、この処理を実行するのは折り返し制御部10A2及び10A11である。図23に、この折り返し制御の概念構成を示す。
かくして、前述したデイジーチェーンが自動的に設定される。
手動スイッチを”自動”に設定しておけば、A端子側の折り返し制御部10A2の状態により、システム内の1台のみがクロックマスタ端末に自動設定される。
ただし、システムの運用中に1台が故障し、そのA、B両端子において正常な出力が失われると、故障した端末の両端に接続された端末では、受信信号の無入力を検出して、それぞれ折り返し動作となる。これで線状のデージー接続となり正常機能が回復する。
次に、クロックマスタ端末として動作する端末の処理動作を説明する。図25は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタWPCがデータ“0”に設定される(SP101)。この後、データの書き込み系とデータの読み出し系とで別々の動作が実行される。図25では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。
続いて、31スロット分のデータを受信する動作に移行する(SP105)。このとき、受信データはビット毎に受信シフトレジスタ10A3にシリアル転送され、スロット単位でホールドレジスタ10A4に書き込まれる。そして、データ処理ブロック10Bで処理されたデータがフレームバッファメモリ10A6(10A8)に書き込まれる。以上、一連の動作がフレーム毎繰り返し実行される。
クロック分のギャップを生成する(SP107)。
続いて、31スロット分のデータを送信する動作に移行する(SP108)。このとき、送信データはスロット毎にフレームバッファメモリ10A6(10A8)から読み出され、スロット毎に送信シフトレジスタ10A13に転送される。そして、送信データが、送信シフトレジスタ10A13からビット毎にシリアル転送される。以上、一連の動作がフレーム毎繰り返し実行される。
次に、非クロックマスタ端末として動作する端末の処理動作を説明する。図27は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタWPCが“0”に設定される(SP111)。この後、受信ギャップを待ち受ける状態になる(SP112)。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部10A14がスタートビットを待ち受ける状態になる(SP113)。この動作も、スタートビットが検出されるまで繰り返される。
まず、書き込み系の動作を説明する。ここでは、スタートビットの検出がアドレス制御部10A7に与えられ、書き込みページカウンタが1つ更新される(SP114)。
図29に、ミキシングマスタ端末として動作する端末の処理動作を説明する。なお、ミキシングマスタ端末と非マスタマスタ端末との違いは、ホールドレジスタ10B8(図21)を使用するか否かである。
従って、乗算器10B3の出力は(図29(G))、各スロットに対応して異なる係数が乗算されたデータg0ds、0、g2ds、0、0、g5ds、0…となる。
かくして、加算器10B6の出力には(図29(I))、各スロットに対する書き込みデータg0ds、slt0、g2ds、slt2、slt4、g5ds、slt6…slt31が出力される。
図30に、非ミキシングマスタ端末として動作する端末の処理動作を説明する。
図30(A)〜(C)は、送受信ブロック10A内でミキシング対象のスロットが受信されるまでの動作タイミングを、図30(D)〜(H)は、データ処理ブロック10B内でAD変換されたデータds1が対象スロットslt0〜slt31にミキシングされるまでの動作タイミングを示す。
従って、乗算器10B3の出力は(図30(F))、各スロットに対応して異なる係数が乗算されたデータg0ds、0、g2ds、0、g4ds、0…となる。
かくして、加算器10B6の出力には(図30(H))、各スロットに対する加算結果データslt0+g0ds、slt1、slt2+g2ds、slt3、g4ds、slt5…slt31が出力される。
図31に、端末が受信した音声データを読み出す場合の処理動作を説明する。
図31(A)〜(C)は、送受信ブロック10A内で読み出し対象のスロットが受信されるまでの動作タイミングを、図31(D)〜(G)は、データ処理ブロック10B内でDA変換されたデータが読み出されるまでの動作タイミングを示す。
例えば、図のゲイン係数メモリ10B10の出力は(図31(D))、スロット0とスロット2で係数0、他のスロットは各スロットに対応する係数gl1、gl3、gl4、gl5…gl31となる。
このとき、加算器10B12の出力は(図31(F))、各スロットに対応して、データ0、gsl1、gsl1、gsl1+gsl3、gsl1+gsl3+gsl4、…、gsl1+gsl3+gsl4+…+gsl31が出力される。
かくして、全スロットの受信終了後、シフトレジスタ10B14からDA変換器10Dに、各スロットに対する加算結果データgsl1+gsl3+gsl4+…+gsl31が出力される(図31(G))。
図32に、各端末が実行する前述のミキシング処理(図29〜図30)と読み出し処理(図31)を模式的に示す。要するに、端末10は、任意の受信スロットに任意のゲインで増幅した音声データを書き込んで又は加算して送信することができる。
また端末10は、任意のゲインで増幅した任意の受信スロットを合成して読み出すことができる。
そして、図33の右側に示すように、例えば共通スロット(チャネル)に音声を書き込んだ端末間でこの共通スロットを読み出せば、端末間の通話を実現できる。
また、特定のスロット(チャネル)を選択して合成することにより、各端末の話者の音声を合成した出力を作成することも自在に行える。
以上のように、実施形態に係る端末を使用すれば、接続の自由度が高く、音声システムを容易に実現できる。また、当端末をループ状に接続すれば、実現したシステムの信頼度も向上できる。
また、実施形態に係る端末を使用すれば、音声データを任意のチャネルに上書き的に書き込みできるだけでなく、任意のチャネルの音声に重畳的に書き込むこともできる。
また、実施形態に係る端末を使用すれば、任意のチャネルから任意の音量で音声データを読み出せるだけでなく、任意のチャネルの音声を合成して読み出すことも実現できる。
また、実施形態に係るシステムによれば、任意の端末間に通信路を形成したり(スイッチング)、任意の端末の音声を合成して記録したり読み出したり(ミキシング)できる。
上述の実施形態では、主に音声データに着目して説明したが、音声データを映像データに置き換えることもできる。この場合、接続の自由度が高く、信頼性の高い映像システム、例えばセキュリティシステムその他のモニタリングシステムを実現できる。また、音声データと映像データを統合して使用すれば、同様に高い効果を実現できる音声・映像システム、例えばテレビ会議システム、プレゼンテーションシステムその他を実現できる。
1A、1B 入出力インタフェース
1A1 データ入力部(処理パス用)
1A2 データ出力部(中継パス用)
1B1 データ出力部(処理パス用)
1B2 データ入力部(中継パス用)
1C、1D パス選択部
1E データ処理部
2 処理パス
3 中継パス
10 端末
10A 送受信ブロック
10B データ処理ブロック
Claims (13)
- 処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第1の入出力インタフェースと、
処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第2の入出力インタフェースと、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第1のパス選択部と、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第2のパス選択部と
を有する端末装置を複数有し、
これら複数の端末装置を、前記第1及び第2の入出力インタフェースを介して直列的に接続した
ことを特徴とするデータ伝送システム。 - 処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第1の入出力インタフェースと、
処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第2の入出力インタフェースと、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第1のパス選択部と、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第2のパス選択部と
を有する端末装置を複数有し、
これら複数の端末装置を、前記第1及び第2の入出力インタフェースを介してループ状に接続した
ことを特徴とするデータ伝送システム。 - 請求項1又は2に記載のデータ伝送システムは、
前記パスを通じて音声データを伝送する
ことを特徴とするデータ伝送システム。 - 請求項1又は2に記載のデータ伝送システムは、
前記パスを通じて映像データを伝送する
ことを特徴とするデータ伝送システム。 - 請求項1又は2に記載のデータ伝送システムは、
前記パスを通じて文字データを伝送する
ことを特徴とするデータ伝送システム。 - 処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第1の入出力インタフェースと、
処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第2の入出力インタフェースと、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第1のパス選択部と、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第2のパス選択部と
を有することを特徴とする端末装置。 - 請求項6に記載の端末装置において、
他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合に、累積加算用チャネルのデータに内部発生データを加算するデータ処理部を有する
ことを特徴とする端末装置。 - 請求項6に記載の端末装置において、
他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合に、前記データ処理部が累積加算処理マスタとして動作するとき、受信した累積加算用チャネルのデータで循環用チャネルのデータを書き換えると共に、累積加算用チャネルのデータをリセットするデータ処理部を有する
ことを特徴とする端末装置。 - 請求項6に記載の端末装置において、
入力チャネルのそれぞれに対応したデータ加算用の電子ボリュームと、
電子ボリューム処理された任意のチャネルのデータを加算処理するデータ処理部と
を有することを特徴とする端末装置。 - 請求項6に記載の端末装置において、
入力チャネルのそれぞれに対応した内部データ加算用の電子ボリュームと、
電子ボリューム処理された内部データを対応するチャネルデータに加算処理するデータ処理部と
を有することを特徴とする端末装置。 - 処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第1の入出力インタフェースと、処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第2の入出力インタフェースとを有する端末装置におけるパス選択方法であって、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返すステップと、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返すステップと
を有することを特徴とするパス選択方法。 - 処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第1の入出力インタフェースと、処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第2の入出力インタフェースとを通じて外部と通信するコンピュータに、
前記処理パス用のデータ入力部を監視させて、他の端末装置から出力された処理パスの入力があるか検出させ、処理パスの入力が検出されるときは当該処理パスを選択して転送させ、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返させる機能と、
前記中継パス用のデータ入力部を監視させて、他の端末装置から出力された中継パスの入力があるか検出させ、中継パスの入力が検出されるときは当該中継パスを選択して転送させ、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返させる機能と
を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。 - 処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第1の入出力インタフェースと、処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第2の入出力インタフェースとを通じて外部と通信するコンピュータに、
前記処理パス用のデータ入力部を監視させて、他の端末装置から出力された処理パスの入力があるか検出させ、処理パスの入力が検出されるときは当該処理パスを選択して転送させ、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返させる機能と、
前記中継パス用のデータ入力部を監視させて、他の端末装置から出力された中継パスの入力があるか検出させ、中継パスの入力が検出されるときは当該中継パスを選択して転送させ、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返させる機能と
を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331113A JP2005101803A (ja) | 2003-09-24 | 2003-09-24 | データ伝送システム、端末装置、パス選択方法、記録媒体及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331113A JP2005101803A (ja) | 2003-09-24 | 2003-09-24 | データ伝送システム、端末装置、パス選択方法、記録媒体及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101803A true JP2005101803A (ja) | 2005-04-14 |
Family
ID=34459856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331113A Pending JP2005101803A (ja) | 2003-09-24 | 2003-09-24 | データ伝送システム、端末装置、パス選択方法、記録媒体及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101803A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094587A (ja) * | 2007-10-03 | 2009-04-30 | Yamaha Corp | 音響信号処理装置及びネットワークシステム |
US8151159B2 (en) | 2007-02-01 | 2012-04-03 | Hitachi, Ltd. | Data communications system and data communications method between distributed controllers connected by serial bus |
JP2012257054A (ja) * | 2011-06-08 | 2012-12-27 | Hitachi Cable Ltd | アンテナ制御システム及びアンテナ制御システム拡張ユニット |
JP2013541878A (ja) * | 2010-08-27 | 2013-11-14 | テレビック・コンファレンス・ナムローゼ・フェンノートシャップ | デジタル会議システムのために使用するデバイス |
JP2014179875A (ja) * | 2013-03-15 | 2014-09-25 | Canon Inc | 表示装置及びその制御方法 |
WO2018230063A1 (ja) | 2017-06-12 | 2018-12-20 | 株式会社オーディオテクニカ | データ伝送装置とデータ伝送システム |
WO2019111554A1 (ja) * | 2017-12-05 | 2019-06-13 | ソニーセミコンダクタソリューションズ株式会社 | シリアルデータ伝送装置およびクロック再生装置 |
-
2003
- 2003-09-24 JP JP2003331113A patent/JP2005101803A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8151159B2 (en) | 2007-02-01 | 2012-04-03 | Hitachi, Ltd. | Data communications system and data communications method between distributed controllers connected by serial bus |
JP2009094587A (ja) * | 2007-10-03 | 2009-04-30 | Yamaha Corp | 音響信号処理装置及びネットワークシステム |
JP2013541878A (ja) * | 2010-08-27 | 2013-11-14 | テレビック・コンファレンス・ナムローゼ・フェンノートシャップ | デジタル会議システムのために使用するデバイス |
JP2016146217A (ja) * | 2010-08-27 | 2016-08-12 | テレビック・コンファレンス・ナムローゼ・フェンノートシャップTelevic Conference Nv | デジタル会議システムのために使用するデバイス |
US9838647B2 (en) | 2010-08-27 | 2017-12-05 | Televic Conference Nv | Device for use in a digital conference system |
JP2012257054A (ja) * | 2011-06-08 | 2012-12-27 | Hitachi Cable Ltd | アンテナ制御システム及びアンテナ制御システム拡張ユニット |
JP2014179875A (ja) * | 2013-03-15 | 2014-09-25 | Canon Inc | 表示装置及びその制御方法 |
EP3641235A4 (en) * | 2017-06-12 | 2021-03-03 | Audio-Technica Corporation | DATA TRANSMISSION DEVICE AND DATA TRANSMISSION SYSTEM |
CN110741608A (zh) * | 2017-06-12 | 2020-01-31 | 铁三角有限公司 | 数据传输装置和数据传输系统 |
JPWO2018230063A1 (ja) * | 2017-06-12 | 2020-04-30 | 株式会社オーディオテクニカ | データ伝送装置とデータ伝送システム |
WO2018230063A1 (ja) | 2017-06-12 | 2018-12-20 | 株式会社オーディオテクニカ | データ伝送装置とデータ伝送システム |
US20210351952A1 (en) * | 2017-06-12 | 2021-11-11 | Audio-Technica Corporation | Data transmission device and data transmission system |
CN110741608B (zh) * | 2017-06-12 | 2021-12-31 | 铁三角有限公司 | 数据传输装置和数据传输系统 |
JP7161214B2 (ja) | 2017-06-12 | 2022-10-26 | 株式会社オーディオテクニカ | データ伝送装置とデータ伝送システム |
WO2019111554A1 (ja) * | 2017-12-05 | 2019-06-13 | ソニーセミコンダクタソリューションズ株式会社 | シリアルデータ伝送装置およびクロック再生装置 |
JPWO2019111554A1 (ja) * | 2017-12-05 | 2020-12-24 | ソニーセミコンダクタソリューションズ株式会社 | シリアルデータ伝送装置およびクロック再生装置 |
US11223435B2 (en) | 2017-12-05 | 2022-01-11 | Sony Semiconductor Solutions Corporation | Serial data transmission device and clock recovery device |
JP7258774B2 (ja) | 2017-12-05 | 2023-04-17 | ソニーセミコンダクタソリューションズ株式会社 | シリアルデータ伝送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899568B2 (ja) | ネットワークシステム及び音響信号処理装置 | |
JP5076413B2 (ja) | ネットワークシステム及び音響信号処理装置 | |
JP4187028B2 (ja) | ネットワークシステム及び音響信号処理装置 | |
JP4297184B2 (ja) | ネットワークシステム | |
JP2005101803A (ja) | データ伝送システム、端末装置、パス選択方法、記録媒体及びプログラム | |
US8804968B2 (en) | Audio network system and method of detecting topology in audio signal transmitting system | |
CN101964191B (zh) | 音频信号处理系统 | |
JP4341714B2 (ja) | ネットワークシステム及び音響信号処理装置 | |
JP2005117135A (ja) | データ伝送システム、端末装置、データ伝送方法、記録媒体及びプログラム | |
JP4735373B2 (ja) | ネットワークを介して接続された複数の機器で構成される音楽システムの制御装置及び該音楽システムを制御するための統合的なソフトウェアプログラム | |
JP2011066920A (ja) | マルチ拡張機能を有するブロードキャスト・ルータ | |
CN108282720B (zh) | 一种音频数据流的传输方法及装置 | |
JP4030880B2 (ja) | 同期用クロック供給システムおよび同期用クロック供給方法 | |
JP2005101804A (ja) | データ伝送システム、端末装置、クロックマスタ設定装置、クロック位相選択装置、クロックマスタ設定方法、クロック位相選択方法、記録媒体及びプログラム | |
JP2005117134A (ja) | データ伝送システム、端末装置、データ伝送方法、記録媒体及びプログラム | |
JPH0828913B2 (ja) | 時間多重スイッチ | |
JP5045728B2 (ja) | 通信ノード | |
EP2187569B1 (en) | Audio network system | |
US20050047608A1 (en) | Sound field control apparatus, signal processing apparatus, sound field control program, and signal processing program | |
JP4900448B2 (ja) | ネットワークシステム及び音響信号処理装置 | |
JP5458961B2 (ja) | ネットワークシステムの管理方法 | |
JP5665163B2 (ja) | 音響システムの経路設定方法及び経路設定装置 | |
JP5343537B2 (ja) | オーディオ信号伝送システム | |
JPH11289590A (ja) | オーディオデータ処理装置 | |
JP5251466B2 (ja) | オーディオ信号伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081225 |