JP2005100448A5 - - Google Patents

Download PDF

Info

Publication number
JP2005100448A5
JP2005100448A5 JP2004323133A JP2004323133A JP2005100448A5 JP 2005100448 A5 JP2005100448 A5 JP 2005100448A5 JP 2004323133 A JP2004323133 A JP 2004323133A JP 2004323133 A JP2004323133 A JP 2004323133A JP 2005100448 A5 JP2005100448 A5 JP 2005100448A5
Authority
JP
Japan
Prior art keywords
data
data processing
processing
processor
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004323133A
Other languages
English (en)
Other versions
JP2005100448A (ja
JP3861898B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2004323133A priority Critical patent/JP3861898B2/ja
Priority claimed from JP2004323133A external-priority patent/JP3861898B2/ja
Publication of JP2005100448A publication Critical patent/JP2005100448A/ja
Publication of JP2005100448A5 publication Critical patent/JP2005100448A5/ja
Application granted granted Critical
Publication of JP3861898B2 publication Critical patent/JP3861898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Claims (27)

  1. コンピュータプログラムに対応して動作を行う少なくとも一つのデータ処理装置と、
    コンピュータプログラムに対応して動作を行う少なくとも一つのアレイ型プロセッサと、を有し、前記少なくとも一つのデータ処理装置と前記少なくとも一つのアレイ型プロセッサとが並列に接続されるデータ処理システムであって、
    前記アレイ型プロセッサは、
    複数のプロセッサエレメントと複数のスイッチエレメントがマトリクス状に配列されたデータパス部と、
    前記データパス部のコンテキストを動作サイクルごとに切り換え、前記データパス部の動作状態を決定する状態管理部と、を有し、
    前記複数のプロセッサエレメントの少なくとも一部には、前記状態管理部で決定された動作状態に対応する複数の命令コードを格納するインストラクションメモリと、前記命令コードに基づいて演算処理を行う演算部と、を有し、
    前記スイッチエレメントは前記命令コードに基づいて前記プロセッサエレメントの接続関係を個々に切替制御し、
    前記少なくとも一つのアレイ型プロセッサのデータパス部に、前記少なくとも一つのデータ処理装置で処理された処理データの少なくとも一部が伝送され、
    前記少なくとも一つのアレイ型プロセッサのデータパス部で処理された処理データの少なくとも一部が前記少なくとも一つのデータ処理装置に伝送されるとともに前記データパス部がデータ処理に対応して発生するイベントデータの少なくとも一部が他の前記データ処理装置に伝送されるデータ処理システム。
  2. コンピュータプログラムに対応して動作を行う少なくとも一つのデータ処理装置と、
    コンピュータプログラムに対応して動作を行う少なくとも一つのアレイ型プロセッサと、を有し、前記少なくとも一つのデータ処理装置と前記少なくとも一つのアレイ型プロセッサとが並列に接続されるデータ処理システムであって、 前記アレイ型プロセッサは、
    複数のプロセッサエレメントと複数のスイッチエレメントがマトリクス状に配列されたデータパス部と、
    前記データパス部のコンテキストを動作サイクルごとに切り換え、前記データパス部の動作状態を決定する状態管理部と、を有し、
    前記複数のプロセッサエレメントの少なくとも一部には、前記状態管理部で決定された動作状態に対応する複数の命令コードを格納するインストラクションメモリと、前記命令コードに基づいて演算処理を行う演算部と、を有し、
    前記スイッチエレメントは前記命令コードに基づいて前記プロセッサエレメントの接続関係を個々に切替制御し、

    前記少なくとも一つのアレイ型プロセッサのデータパ
    ス部に他の前記データ処理装置で処理された処理データの少なくとも一部が伝送されると
    ともに他の前記データ処理装置が前記データ処理に対応して発行するイベントデータの少
    なくとも一部が前記状態管理部に伝送され、前記アレイ型プロセッサのデータパス部で処
    理された処理データの少なくとも一部が他の前記データ処理装置に伝送されるデータ処理
    システム。
  3. コンピュータプログラムに対応して動作を行う少なくとも一つのデータ処理装置と、
    コンピュータプログラムに対応して動作を行う少なくとも一つのアレイ型プロセッサと、を有し、前記少なくとも一つのデータ処理装置と前記少なくとも一つのアレイ型プロセッサとが並列に接続されるデータ処理システムであって、
    前記アレイ型プロセッサは、
    複数のプロセッサエレメントと複数のスイッチエレメントがマトリクス状に配列されたデータパス部と、
    前記データパス部のコンテキストを動作サイクルごとに切り換え、前記データパス部の動作状態を決定する状態管理部と、を有し、
    前記複数のプロセッサエレメントの少なくとも一部には、前記状態管理部で決定された動作状態に対応する複数の命令コードを格納するインストラクションメモリと、前記命令コードに基づいて演算処理を行う演算部と、を有し、
    前記スイッチエレメントは前記命令コードに基づいて前記プロセッサエレメントの接続関係を個々に切替制御し、

    前記少なくとも一つのアレイ型プロセッサのデータパス部に他の前記データ処理装置で処理された処理データの少なくとも一部が伝送されるとともに他の前記データ処理装置が前記データ処理に対応して発行するイベントデータの少なくとも一部が前記状態管理部に伝送され、前記アレイ型プロセッサのデータパス部で処理された処理データの少なくとも一部が他の前記データ処理装置に伝送されるとともに前記データパス部がデータ処理に対応して発生するイベントデータの少なくとも一部が他の前記データ処理装置に伝送されるデータ処理システム。
  4. 前記状態管理部は、前記複数の命令コードを前記データパスへ送信し、
    前記データパス部の前記プロセッサエレメントは、前記状態管理部から受信する命令コードを前記インストラクションメモリから読み出すことを特徴とする請求項１から３のいずれか一項に記載のデータ処理装置。
  5. 前記アレイ型プロセッサは、他の前記データ処理装置により読み出される前記イベント
    データが前記状態管理部により格納されることと、前記状態管理部により読み出される前
    記イベントデータが他の前記データ処理装置により格納されることと、の少なくとも一方
    を実行する同期制御回路を有している請求項１ないし４の何れか一項に記載のデータ処理
    システム。
  6. 前記アレイ型プロセッサが、各種データを更新自在に一時記憶するデータメモリも有し
    ており、このデータメモリを前記アレイ型プロセッサと他の前記データ処理装置とが共有
    する請求項１ないし５の何れか一項に記載のデータ処理システム。
  7. 前記データメモリが前記データパス部に分散された複数のメモリユニットからなり、こ
    れら複数のメモリユニットを１個の前記データメモリとして他の前記データ処理装置に認
    識させる仮想認識手段を前記アレイ型プロセッサが有している請求項６に記載のデータ処理システム。
  8. 複数の前記メモリユニットの少なくとも一部は、データ読出／書込を受け付けるアクセ
    スポートとアドレスデータごとの記憶エリアとが各々複数のマルチポートメモリからなり
    、前記アレイ型プロセッサと他の前記データ処理装置とによるデータ読出／書込を互いに
    異なる前記アクセスポートと前記記憶エリアとで同時に受け付ける請求項７に記載のデータ処理システム。
  9. 複数の前記メモリユニットの少なくとも一部が複数の前記プロセッサエレメントの少な
    くとも一部に内蔵されており、前記アレイ型プロセッサが複数の前記プロセッサエレメン
    トの一部が前記メモリユニットを使用しているときに他部の前記プロセッサエレメントで
    使用されていない前記メモリユニットを他の前記データ処理装置が使用する請求項７に記
    載のデータ処理システム。
  10. 複数の前記プロセッサエレメントの少なくとも一部が処理データを一時保持するレジス
    タファイルを有しており、複数の前記メモリユニットの少なくとも一部が前記レジスタフ
    ァイルからなる請求項７に記載のデータ処理システム。
  11. 複数の前記プロセッサエレメントの少なくとも一部が前記命令コードを更新自在に一時
    保持するインストラクションメモリを有しており、複数の前記メモリユニットの少なくと
    も一部が前記インストラクションメモリからなる請求項７に記載のデータ処理システム。
  12. 前記アレイ型プロセッサは、複数の前記スイッチエレメントにより切換制御されて複数
    の前記プロセッサエレメントの処理データが伝送されるデータバスを有しており、このデ
    ータバスに前記プロセッサエレメントと並列に複数の前記メモリユニットの少なくとも一
    部が接続されている請求項７に記載のデータ処理システム。
  13. 複数の前記プロセッサエレメントの少なくとも一部が前記命令コードを更新自在に一時
    保持するインストラクションメモリを有しており、前記アレイ型プロセッサは、複数の前
    記スイッチエレメントにより切換制御されて複数の前記プロセッサエレメントの処理デー
    タが伝送されるデータバスと、入力される前記命令コードが複数の前記プロセッサエレメ
    ントまで伝送される命令バスと、を別個に有しており、他の前記データ処理装置が使用す
    る前記メモリユニットの読出／書込データが前記命令バスで伝送される請求項７に記載のデータ処理システム。
  14. 前記状態管理部が、多数ビットのアドレスデータを前記インストラクションメモリへの
    前記命令コードのデータ格納に必要な少数ビットの複数のアドレスデータにデコードする
    インストラクションデコーダを有しており、入力される多数ビットの前記アドレスデータ
    を前記状態管理部まで伝送する少数の大容量バスと、前記状態管理部から複数の前記プロ
    セッサエレメントまで少数ビットの前記アドレスデータを伝送する多数の小容量バスと、
    も有している請求項１３に記載のデータ処理システム。
  15. 前記アレイ型プロセッサは、他の前記データ処理装置による前記データメモリのデータ
    読出に対応してアドレスデータを発行するアドレス発行回路と、このアドレス発行回路で
    発行された前記アドレスデータで前記データメモリから読み出された読出データを出力す
    るデータ読出回路と、を別個に有しており、前記アドレス発行回路と前記データ読出回路とが前記データパス部の両側に分散配置されている請求項６に記載のデータ処理システム。
  16. 請求項１に記載のデータ処理システムのアレイ型プロセッサであって、個々にデータ設
    定される命令コードに対応してデータ処理を個々に実行する複数のプロセッサエレメント
    と個々にデータ設定される命令コードに対応して複数の前記プロセッサエレメントの接続
    関係を個々に切換制御する複数のスイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからなるコンテキストを前記コンピュー
    タプログラムと前記イベントデータとに対応して順次切り換える状態管理部と、を有して
    おり、前記データパス部は、他の前記データ処理装置で処理された処理データの少なくと
    も一部が伝送され、処理した処理データの少なくとも一部を他の前記データ処理装置に伝
    送し、前記状態管理部は、前記データパス部がデータ処理に対応して発生するイベントデ
    ータの少なくとも一部を他の前記データ処理装置に伝送する、アレイ型プロセッサ。
  17. 請求項２に記載のデータ処理システムのアレイ型プロセッサであって、個々にデータ設
    定される命令コードに対応してデータ処理を個々に実行する複数のプロセッサエレメント
    と個々にデータ設定される命令コードに対応して複数の前記プロセッサエレメントの接続
    関係を個々に切換制御する複数のスイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからなるコンテキストを前記コンピュー
    タプログラムと前記イベントデータとに対応して順次切り換える状態管理部と、を有して
    おり、前記データパス部は、他の前記データ処理装置で処理された処理データの少なくと
    も一部が伝送され、処理した処理データの少なくとも一部を他の前記データ処理装置に伝
    送し、前記状態管理部は、他の前記データ処理装置がデータ処理に対応して発行するイベ
    ントデータの少なくとも一部が伝送される、アレイ型プロセッサ。
  18. 請求項３に記載のデータ処理システムのアレイ型プロセッサであって、個々にデータ設
    定される命令コードに対応してデータ処理を個々に実行する複数のプロセッサエレメント
    と個々にデータ設定される命令コードに対応して複数の前記プロセッサエレメントの接続
    関係を個々に切換制御する複数のスイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからなるコンテキストを前記コンピュー
    タプログラムと前記イベントデータとに対応して順次切り換える状態管理部と、を有して
    おり、前記データパス部は、他の前記データ処理装置で処理された処理データの少なくと
    も一部が伝送され、処理した処理データの少なくとも一部を他の前記データ処理装置に伝
    送し、前記状態管理部は、他の前記データ処理装置がデータ処理に対応して発行するイベ
    ントデータの少なくとも一部が伝送され、前記データパス部がデータ処理に対応して発生
    するイベントデータの少なくとも一部を他の前記データ処理装置に伝送する、アレイ型プ
    ロセッサ。
  19. 請求項１に記載のデータ処理システムの他の前記データ処理装置であって、コンピュー
    タプログラムが事前にデータ設定されている情報記憶媒体と、処理データとイベントデー
    タとが入力されるデータ入力手段と、入力される前記処理データを前記コンピュータプロ
    グラムと前記イベントデータとに対応してデータ処理するデータ処理手段と、このデータ
    処理手段で処理された処理データとイベントデータとを出力するデータ出力手段と、を有
    しており、前記データ入力手段は、前記処理データの少なくとも一部とイベントデータと
    を前記アレイ型プロセッサから入力し、前記データ処理手段は、前記データ処理の少なく
    とも一部に対応して新規のイベントデータを発行し、前記データ出力手段は、前記処理デ
    ータの少なくとも一部を前記アレイ型プロセッサに出力する、データ処理装置。
  20. 請求項２に記載のデータ処理システムの他の前記データ処理装置であって、コンピュー
    タプログラムが事前にデータ設定されている情報記憶媒体と、処理データとイベントデー
    タとが入力されるデータ入力手段と、入力される前記処理データを前記コンピュータプロ
    グラムと前記イベントデータとに対応してデータ処理するデータ処理手段と、このデータ
    処理手段で処理された処理データとイベントデータとを出力するデータ出力手段と、を有
    しており、前記データ入力手段は、前記処理データの少なくとも一部を前記アレイ型プロ
    セッサから入力し、前記データ処理手段は、前記データ処理の少なくとも一部に対応して
    新規のイベントデータを発行し、前記データ出力手段は、前記処理データの少なくとも一
    部と新規に発行された前記イベントデータとを前記アレイ型プロセッサに出力する、デー
    タ処理装置。
  21. 請求項３に記載のデータ処理システムの他の前記データ処理装置であって、コンピュー
    タプログラムが事前にデータ設定されている情報記憶媒体と、処理データとイベントデー
    タとが入力されるデータ入力手段と、入力される前記処理データを前記コンピュータプロ
    グラムと前記イベントデータとに対応してデータ処理するデータ処理手段と、このデータ
    処理手段で処理された処理データとイベントデータとを出力するデータ出力手段と、を有
    しており、前記データ入力手段は、前記処理データの少なくとも一部とイベントデータと
    を前記アレイ型プロセッサから入力し、前記データ処理手段は、前記データ処理の少なく
    とも一部に対応して新規のイベントデータを発行し、前記データ出力手段は、前記処理デ
    ータの少なくとも一部と新規に発行された前記イベントデータとを前記アレイ型プロセッ
    サに出力する、データ処理装置。
  22. 請求項１６に記載のアレイ型プロセッサのためのコンピュータプログラムであって、前
    記データパス部に他の前記データ処理装置で処理された処理データの少なくとも一部を入
    力させる処理と、前記データパス部に処理した処理データの少なくとも一部を他の前記デ
    ータ処理装置に出力させる処理と、前記状態管理部に前記データパス部がデータ処理に対
    応して発生するイベントデータの少なくとも一部を他の前記データ処理装置に出力させる
    処理と、を前記アレイ型プロセッサに実行させるためのコンピュータプログラム。
  23. 請求項１７に記載のアレイ型プロセッサのためのコンピュータプログラムであって、前
    記データパス部に他の前記データ処理装置で処理された処理データの少なくとも一部を入
    力させる処理と、前記データパス部に処理した処理データの少なくとも一部を他の前記デ
    ータ処理装置に出力させる処理と、前記状態管理部に他の前記データ処理装置がデータ処
    理に対応して発行するイベントデータの少なくとも一部を入力させる処理と、を前記アレ
    イ型プロセッサに実行させるためのコンピュータプログラム。
  24. 請求項１８に記載のアレイ型プロセッサのためのコンピュータプログラムであって、前
    記データパス部に他の前記データ処理装置で処理された処理データの少なくとも一部を入
    力させる処理と、前記データパス部に処理した処理データの少なくとも一部を他の前記デ
    ータ処理装置に出力させる処理と、前記状態管理部に他の前記データ処理装置がデータ処
    理に対応して発行するイベントデータの少なくとも一部を入力させる処理と、前記状態管
    理部に前記データパス部がデータ処理に対応して発生するイベントデータの少なくとも一
    部を他の前記データ処理装置に出力させる処理と、を前記アレイ型プロセッサに実行させ
    るためのコンピュータプログラム。
  25. 請求項１９に記載のデータ処理装置のためのコンピュータプログラムであって、前記処
    理データの少なくとも一部とイベントデータとを前記アレイ型プロセッサから入力する処
    理と、前記データ処理の少なくとも一部に対応して新規のイベントデータを発行する処理
    と、前記処理データの少なくとも一部を前記アレイ型プロセッサに出力する処理と、を前
    記データ処理装置に実行させるためのコンピュータプログラム。
  26. 請求項２０に記載のデータ処理装置のためのコンピュータプログラムであって、前記処
    理データの少なくとも一部を前記アレイ型プロセッサから入力する処理と、前記データ処
    理の少なくとも一部に対応して新規のイベントデータを発行する処理と、前記処理データ
    の少なくとも一部と新規に発行された前記イベントデータとを前記アレイ型プロセッサに
    出力する処理と、を前記データ処理装置に実行させるためのコンピュータプログラム。
  27. 請求項２１に記載のデータ処理装置のためのコンピュータプログラムであって、前記処
    理データの少なくとも一部とイベントデータとを前記アレイ型プロセッサから入力する処
    理と、前記データ処理の少なくとも一部に対応して新規のイベントデータを発行する処理
    と、前記処理データの少なくとも一部と新規に発行された前記イベントデータとを前記ア
    レイ型プロセッサに出力する処理と、を前記データ処理装置に実行させるためのコンピュ
    ータプログラム。
JP2004323133A 2004-11-08 2004-11-08 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 Expired - Lifetime JP3861898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004323133A JP3861898B2 (ja) 2004-11-08 2004-11-08 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004323133A JP3861898B2 (ja) 2004-11-08 2004-11-08 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001394526A Division JP3693013B2 (ja) 2001-12-26 2001-12-26 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Publications (3)

Publication Number Publication Date
JP2005100448A JP2005100448A (ja) 2005-04-14
JP2005100448A5 true JP2005100448A5 (ja) 2006-01-19
JP3861898B2 JP3861898B2 (ja) 2006-12-27

Family

ID=34464296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004323133A Expired - Lifetime JP3861898B2 (ja) 2004-11-08 2004-11-08 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Country Status (1)

Country Link
JP (1) JP3861898B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5163306B2 (ja) * 2008-06-19 2013-03-13 富士通セミコンダクター株式会社 動的再構成回路およびデータ送信制御方法
WO2010087098A1 (ja) 2009-01-30 2010-08-05 日本電気株式会社 並列演算装置、情報処理システム、並列演算方法、および情報処理装置
WO2011024504A1 (ja) 2009-08-25 2011-03-03 日本電気株式会社 データ処理装置
JP2014016894A (ja) 2012-07-10 2014-01-30 Renesas Electronics Corp 並列演算装置、並列演算装置を備えたデータ処理システム、及び、データ処理プログラム
CN108762460A (zh) * 2018-06-28 2018-11-06 北京比特大陆科技有限公司 一种数据处理电路、算力板、矿机以及挖矿系统

Similar Documents

Publication Publication Date Title
JPS58169663A (ja) アレイプロセツサ装置
KR101999590B1 (ko) 패턴 인식 프로세싱 시스템에서의 전력 관리를 위한 방법들 및 시스템들
CN110825464A (zh) 用于提供由状态机引擎接收的数据的方法及设备
US10339071B2 (en) System and method for individual addressing
JP2006164183A (ja) 半導体信号処理装置
TWI660362B (zh) 用於記憶體內操作之裝置及方法
EP3931688B1 (en) Data processing
JP2005100448A5 (ja)
JP2009059346A (ja) 複数のマルチモードプロセッサに接続するための方法および装置
JP2003196246A (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
WO2016109571A1 (en) Devices for time division multiplexing of state machine engine signals
JP4728581B2 (ja) アレイ型プロセッサ
JP2003316571A (ja) 並列プロセッサ
JP2002269067A (ja) 行列演算装置
JP3861898B2 (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
US20060212663A1 (en) Inter-cluster communication module using the memory access network
JP4916151B2 (ja) 並列演算装置
US20230028952A1 (en) Memory device performing in-memory operation and method thereof
EP1716502B1 (en) Digital signal processing integrated circuit with io connections
JPS6033644A (ja) メモリバンク切換方法および装置
KR20230014614A (ko) 인메모리 연산을 수행하는 메모리 장치 및 그 방법
CN114661345A (zh) 加速运算装置、方法、集成电路芯片、计算装置和板卡
JPH0863392A (ja) メモリ制御装置
JP2010079361A (ja) プロセッサ、プロセッサのデータ処理方法、情報処理装置
JPS644218B2 (ja)