JP2005097073A - 強誘電体材料、強誘電体膜およびその製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子 - Google Patents

強誘電体材料、強誘電体膜およびその製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子 Download PDF

Info

Publication number
JP2005097073A
JP2005097073A JP2004002123A JP2004002123A JP2005097073A JP 2005097073 A JP2005097073 A JP 2005097073A JP 2004002123 A JP2004002123 A JP 2004002123A JP 2004002123 A JP2004002123 A JP 2004002123A JP 2005097073 A JP2005097073 A JP 2005097073A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
site
manufacturing
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004002123A
Other languages
English (en)
Other versions
JP4572361B2 (ja
Inventor
泰彰 ▲濱▼田
Yasuaki Hamada
Takeshi Kijima
健 木島
Junichi Karasawa
潤一 柄沢
Koji Ohashi
幸司 大橋
Eiji Natori
栄治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004002123A priority Critical patent/JP4572361B2/ja
Priority to US10/807,357 priority patent/US7187025B2/en
Priority to CNB2004100317944A priority patent/CN100339996C/zh
Publication of JP2005097073A publication Critical patent/JP2005097073A/ja
Application granted granted Critical
Publication of JP4572361B2 publication Critical patent/JP4572361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H10N30/8554—Lead zirconium titanate based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Abstract

【課題】 角型性が良好なヒステリシス特性を有する強誘電体膜を形成することができる強誘電体材料を提供する。
【解決手段】 本発明の強誘電体材料は、一般式ＡＢＯ３で表される複合酸化物の原料液に、Ａサイトの欠損を補うＡサイト補償成分と、Ｂサイトの欠損を補うＢサイト補償成分と、を含む。
【選択図】 なし

Description

本発明は、強誘電体材料、強誘電体膜およびその製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子に関する。
現在、ＩＣメモリとして強誘電体メモリが提案されている。強誘電体メモリは、強誘電体膜を有し、この強誘電体膜を１対の電極で挟んで構成されており、自発分極によりデータを保持するものである。そのような強誘電体メモリの一つにセルトランジスタを有さず、強誘電体キャパシタのみを用いた単純マトリクス型の強誘電体メモリがある。単純マトリクスが型の強誘電体メモリは、非常に簡単な構造を有し、高い集積度を得ることができることから、その開発が期待されている。
このような単純マトリクス型の強誘電体メモリには、非選択メモリセルに動作電圧の１／２〜１／３の電圧を加えなければならないため、クロストークやディスターブなどの問題がある。このような問題を防ぐには、抗電圧以下では、残留分極をほとんどもたず、抗電圧以上の動作電圧ではなるべく低い電圧で残留分極が飽和するような、角型性の良好な強誘電体膜を適用することが好ましい。
本発明の目的は、上述のような単純マトリクス型の強誘電体メモリに好適に用いることができる角型性が良好なヒステリシス特性を有する強誘電体膜を形成するための強誘電体材料を提供することにある。本発明の他の目的は、角型性が良好なヒステリシス特性を有する強誘電体膜およびその製造方法を提供することにある。また、本発明の他の目的は、前記強誘電体膜を有する強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子を提供することにある。
（１）本発明の強誘電体材料は、一般式ＡＢＯ３で表される複合酸化物の原料に、Ａサイトの欠損を補うＡサイト補償成分と、Ｂサイトの欠損を補うＢサイト補償成分と、を含む。
本発明の強誘電体材料によれば、Ａサイト補償成分と、Ｂサイト補償成分とが共に含まれている。そのため、結晶化などの熱処理において構成成分が蒸発することなどにより生じる欠損を補うための成分がＡサイトおよびＢサイトの双方に添加されている。その結果、本発明の強誘電体材料を用いて強誘電体膜を形成することで、良好な結晶状態を有する強誘電体膜を製造することができる。
本発明は、さらに、下記の態様をとることができる。
（Ａ）本発明の強誘電体材料において、前記Ａサイト補償成分および前記Ｂサイト補償成分は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物であることができる。この態様によれば、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素がＳｉまたはＧｅを含む酸化物またはＳｉおよびＧｅを含む酸化物の構成元素と置換して結晶化温度を低下させることができる。また、他の利点としては、通常、強誘電体膜の構成成分の欠損を充分に補うことができるだけの補償成分を添加すると、結晶化の温度が高くなってしまうが、本態様によれば、低温化で結晶できるために、十分な量の補償成分を添加できる。その結果、より良好な結晶構造を有する強誘電体膜を形成する強誘電体材料を提供することができる。
（Ｂ）本発明の強誘電体材料において、前記原料として、チタン酸ジルコン酸鉛を含み、
少なくとも２価の状態をとる元素と、少なくとも３価の状態をとる元素と、が前記Ａサイト補償成分として添加されていることができる。この態様によれば、チタン酸ジルコン酸鉛において、Ａサイトの鉛の欠損を補償することができる。さらに、２価の元素は、Ａサイトの欠損（鉛の欠損）を補償する役割と同時に、強誘電体膜の表面を平坦化することにも寄与するため、電極との界面が良好な強誘電体膜を形成できる強誘電体材料を提供することができる。
（Ｃ）本発明の強誘電体材料において、前記Ｂサイト補償成分としては、少なくとも５価の状態をとる元素が添加されていることができる。
（Ｄ）本発明の強誘電体材料において、前記少なくとも３価の状態をとる元素として、ランタノイド系列の元素が添加されていることができる。
（２）本発明の強誘電体膜の製造方法は、上述の強誘電体材料を用いて複数の原材料体を積層し、強誘電体材料膜を形成すること、を含み、
第１の原材料体の形成と、第２の原材料体の形成との間に、該第１の原材料体に初期結晶核を形成するための熱処理を行なうこと、を含む。
本発明の強誘電体膜の製造方法によれば、第１の原材料体を形成し、該第１の原材料体に初期結晶核を形成するための熱処理を行なった後に、第２の原材料体の形成を行ない、強誘電体材料膜が形成される。そのため、複数の原材料体が積層された強誘電体材料膜に一括して初期結晶核の成長を行なう場合と比して、下層の原材料体にも良好に初期結晶核を形成することができる。その結果、後の熱処理で良好に結晶成長させることができ、良好な結晶構造を有する強誘電体膜を製造することができる。
本発明は、さらに、下記の態様をとることができる。
（Ａ）本発明の強誘電体膜の製造方法において、前記熱処理は、ラピッドサーマルアニール法により行なわれることができる。この態様によれば、数十℃／秒以上の急速加熱を行うラピッドサーマルアニール法を用いて熱処理を行うことで、結晶の配向性が高い強誘電体膜を得ることができる
（Ｂ）本発明の強誘電体膜の製造方法において、前記強誘電体材料膜に熱処理を行ない結晶化させることにより、強誘電体膜を形成することができる。
（３）本発明の強誘電体キャパシタの製造方法は、基体の上に下部電極、強誘電体膜および上部電極を形成する強誘電体キャパシタの製造方法であって、
上述の強誘電体材料を用いて、複数の原材料体を積層して強誘電体材料膜を形成すること、を含み、
第１の原材料体の形成と、第２の原材料体の形成との間に、該第１の原材料体に初期結晶核を形成するための熱処理を行なうこと、を含む。
本発明によれば、強誘電体膜の形成において、第１の原材料体を形成し、該第１の原材料体に初期結晶核を形成するための熱処理を行なった後に、第２の原材料体の形成が行なわれ、強誘電体材料膜が形成される。そのため、複数の原材料体が積層された強誘電体材料膜に一括して初期結晶核の成長を行なう場合と比して、下層の原材料体にも良好に初期結晶核を形成することができる。その結果、後の熱処理で良好に結晶成長した強誘電体膜を有する強誘電体キャパシタを製造することができる。
本発明は、さらに、下記の態様をとることができる。
（Ａ）本発明の強誘電体キャパシタの製造方法において、前記熱処理は、ラピッドサーマルアニール法により行なわれることができる。この態様によれば、数十℃／秒以上の急速加熱を行うラピッドサーマルアニール法を用いて熱処理を行うことで、結晶の配向性が高い強誘電体膜を得ることができる
（Ｂ）本発明の強誘電体キャパシタの製造方法において、前記強誘電体材料膜に熱処理を行ない結晶化させることにより、強誘電体膜を形成することができる。
（４）本発明の強誘電体キャパシタは、上述の強誘電体キャパシタの製造方法によって製造されたものである。そのため、良好な特性を有する強誘電体キャパシタを提供することができる。
（５）本発明の強誘電体メモリは、上述の強誘電体キャパシタを含むものである。そのため、信頼性の高い強誘電体メモリを提供することができる。
（６）本発明の圧電素子は、上述の強誘電体キャパシタを含むものである。そのため、信頼性の高い圧電素子を提供することができる。
以下、本発明の実施の形態の一例について説明する。
１．強誘電体材料
本実施の形態にかかる強誘電体材料は、ＡＢＯ系酸化物からなる原料液と、Ａサイトの欠損を補うＡサイト補償成分と、Ｂサイトの欠損を補うＢサイト補償成分と、を含む。
Ａサイト補償成分とは、本実施の形態にかかる強誘電体材料を用いて強誘電体膜を製造する際にＡサイトでの欠陥を補う役割を果す元素を含むものである。たとえば、ＡＢＯ系酸化物がチタン酸ジルコン酸鉛である場合、Ａサイト補償成分には、少なくとも２価の状態をとり得る元素と、少なくとも３価の状態をとり得る元素とが含まれる。
Ａサイト補償成分のうち３価の状態をとり得る元素は、Ａサイトでの欠損たとえば鉛の欠損を補う役割を果す。このような３価の元素としては、ランタノイド系列の元素を挙げることができ、たとえば、Ｌａ，Ｎｄ，Ｓｍなどが用いられる。この３価の元素の添加量は、Ａサイトの構成元素に対して１モル％〜３０モル％の割合で添加されることが好ましく、より好ましくは、１モル％〜２０モル％である。３価の元素の添加量が１％モルより低い場合、鉛の欠損を補う量として不十分であり、３０モル％を超える場合には、材料系のバランスが崩れてしまい安定した結晶状態を得ることができない。
Ａサイト補償成分のうち２価の状態をとり得る元素は、上述の３価の元素と同様にＡサイトでの欠損（鉛の欠損）を補う役割を果し、それと同時に、結晶構造の平面を平滑にする役割を果す。そのため、強誘電体キャパシタを形成する場合には電極との界面を良好なものとすることができる。このような２価の状態をとる元素としては、具体的には、Ｃａ，Ｓｒ，Ｂａ，Ｂｅなどが用いられる。この２価の元素の添加量は、Ａサイトの構成元素に対して１モル％〜３０モル％の割合で添加されていることが好ましい。２価の元素の添加量が１モル％より小さい場合、鉛の欠損を補う役割や、平面を平滑化する役割を十分に果すことできず、３０モル％を超えている場合には、材料系のバランスが崩れてしまい安定した結晶状態を得ることができない。
Ｂサイト補償成分は、本実施の形態にかかる強誘電体材料を用いて強誘電体膜を製造する際にＢサイトでの欠損を補う役割を果す元素を含むものである。たとえば、ＡＢＯ系酸化物がチタン酸ジルコン酸鉛である場合、ＢサイトのＴｉの抜けを補うことができる元素であって、原子半径がチタンの原子半径と近似している元素が挙げられる。具体的には、Ｔａ，Ｎｂなどを挙げることができる。このように、ＢサイトのＴｉの欠損をＮｂ（５価）が補うことにより、ＡサイトのＰｂが抜けてしまった場合の電荷の補償をする役割を果す。また、Ｗ，Ｍｏ，ＶでもＮｂと同等の効果が得られる。さらにＭｎでもこれに準じる効果が得られる。Ｂサイト補償成分は、Ｂサイトの構成元素に対して１モル％〜３０モル％の割合で添加されてることが好ましい。Ｂサイト構成元素の添加量が１モル％より小さい場合、Ｂサイトの欠損を補償する役割を十分に果すことができず、３０モル％を超える場合は、材料系のバランスが崩れてしまい安定した結晶状態を得ることができない。
また、Ａサイト補償成分とＢサイト補償成分との添加量の合計は、その添加量は強誘電体膜の全構成元素に対して、５モル％〜４０モル％であることが好ましい。
添加量の合計が少なすぎる場合には、本発明の効果である信頼性について、大きな効果が得られない。Ｐｂの量が化学量論組成を大きく割り込む場合、自発分極が小さくなるため信頼性は良くても期待される分極量が取れなくなってしまう。よって、Ａサイト置換元素の添加量の合計は３０モル％以下にとどめておく必要がある。これはまた、Ｂサイト補償成分についても同様である。添加元素量があまり多すぎると、添加元素同士で酸化物を作る可能性があり、その場合、常誘電体層を挟むことになるため特性の劣化につながる。その為、あまり添加しすぎるのも逆に良くない。
上述のように、本実施の形態にかかる強誘電体材料では、２価の元素および３価の元素のＡサイト補償成分と、少なくとも５価の状態をとる元素のＢサイト補償成分とが添加されている。そのため、Ａサイトでの欠損の補償と、Ｂサイトでの欠損の補償を同時に図ることができる。その結果、良好な結晶構造を有する強誘電体膜を形成できる強誘電体材料を提供することができる。また、Ａサイト補償成分として用いられる２価の元素は、Ａサイトの欠損（たとえば、鉛の欠損）を補償する役割と同時に、強誘電体膜の表面を平坦化することにも寄与するため、電極との界面が良好な強誘電体膜を形成できる強誘電体材料を提供することができる。
また、Ａサイト補償成分およびＢサイト補償成分は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物として添加することが好ましい。上述のようなＳｉまたはＧｅを含む酸化物またはにＳｉおよびＧｅを含む酸化物の例としては、Ａサイト補償成分であれば、ＣａＳｉＯ３，ＳｒＳｉＯ３，ＢａＳｉＯ３，ＢｅＳｉＯ３，ＣａＧｅＯ３，ＳｒＧｅＯ３，ＬａＧｅ２Ｏ５などを挙げることができる。また、Ｂサイト補償成分としては、ＴａＳｉＯ４，ＮｂＳｉＯ４などを挙げることができる。
この態様のように、構成元素中にＳｉまたはＧｅを含む酸化物または構成元素中にＳｉおよびＧｅを含む酸化物を含む強誘電体材料を用いることにより、強誘電体膜を製造する際に、低温での結晶化を行なうことができる。また、上述のようなＡサイト補償成分やＢサイト補償成分が従来の方法により添加された原料を用いて強誘電体膜を形成する場合、欠損を補うのに必要な量を添加すると結晶化温度が高くなってしまう。しかし、本実施の形態によれば、ＳｉまたはＧｅの複合酸化物等として添加しているため、補償成分の添加量を欠損を補うに十分な量を添加した場合でも低温での結晶化を行なうことができる。そのため、欠損を補うのに十分な量の補償成分を含むことができ、良好な結晶構造を有する強誘電体膜を形成することができる強誘電体材料を提供することができる。
２．強誘電体キャパシタの製造方法
次に、本実施の形態にかかる強誘電体材料を用いて強誘電体キャパシタを製造する工程について図１を参照しながら説明する。
（１）まず、図１（Ａ）に示すように、基体１０の上に下部電極２０を形成する。下部電極２０は、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ａｕ、Ａｇ、Ｒｕ、Ｓｒ等の金属や、酸化物導電体（例えば、ＩｒＯｘ等）や、窒化物導電体（例えば、ＴｉＮ等）などを材料としてスパッタ法を用いて形成することができる。また、下部電極２０は、単層膜でもよいし、積層した多層膜でもよい。
（２）次に、図１（Ｂ）に示すように、下部電極２０の上に上述の強誘電体材料を用いて強誘電体材料膜３０を形成する。強誘電体材料膜３０を形成する方法としては、塗布法、ＬＳＭＣＤ法を挙げることができる。塗布法としては、例えば、スピンコート法、ディッピング法を挙げることができる。この強誘電体材料膜３０には、ゾルゲル原料とＭＯＤ原料との混合原料を用いることができる。ゾルゲル原料は、ＭＯＤ原料に比べて、結晶化温度が低く、結晶核の形成速度および結晶成長速度が速い原料を選択することが好ましい。
また、強誘電体材料膜３０の形成を複数回に分けて行なう場合には、次のように行なうことができる。図１（Ｃ）に示すように、一層目の原材料体３０ａを形成し、乾燥および仮焼成する。その後、後述の熱処理で良好に結晶を成長させるための初期結晶核の形成を行なう。結晶核の形成は、たとえば、ＲＴＡ法などで行なうことができる。ついで、初期核形成が行なわれた原材料体３０ａの上に、２層目の原材料体３０ｂを形成した後、原材料体３０ｂの結晶核形成を行なう。同様にして、３層目の原材料体３０ｃおよび、４層目の原材料体３０ｄを形成し３０ａ〜ｄが積層されて所望の膜厚の強誘電体材料膜３０が得られる。強誘電体材料膜３０の形成では、必要に応じて、積層する回数が設定される。
（３）次に、図１（Ｄ）に示すように、強誘電体材料膜３０を熱処理することにより、強誘電体材料膜３０を結晶化させて強誘電体膜４０を形成する。熱処理は、たとえば、ラピッドサーマルアニール法などにより行なうことができる。
（４）次に、図１（Ｅ）に示すように、強誘電体膜４０の上に上部電極５０を形成することにより強誘電体キャパシタを得る。この上部電極５０の材料や形成方法は、下部電極２０と同様のものを適用することができる。
本発明の強誘電体キャパシタの製造方法によれば、Ａサイト補償成分とＢサイト補償成分とを共に含む強誘電体材料を用いて強誘電体キャパシタの製造が行なわれる。そのため、良好な結晶状態を有する強誘電体膜を形成することができ、ヒステリシス特性の良好な強誘電体キャパシタを製造することができる。
また、図１（Ｃ）に示す工程により、強誘電体材料膜３０が形成することができる。そのため、下層の原材料体には初期結晶核がより多く形成された強誘電体材料膜３０を形成することができる。つまり、強誘電体材料膜３０が膜厚方向に対して初期結晶核の濃度勾配を有することとなる。そのため、下層の強誘電体材料膜３０中に、後の熱処理で良好に結晶成長させるに十分な初期結晶核が形成されており、強誘電体膜全体が均一に結晶化することができる。その結果、ヒステリシス特性の良好な強誘電体キャパシタを製造することができる。
なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後に、ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、強誘電体膜４０と上部電極５０および下部電極２０との界面状態が改善され、強誘電体特性の回復を図ることができる。
さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。
なお、これらのポストアニールは、ファーネスアニール法（ＦＡ）を用いてゆっくり加熱を行ってもよいし、ラピッドサーマルアニール法を用いて急速加熱を行ってもよい。
なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。
また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。
以下、本実施の形態にかかる製造方法の詳細な実施例について説明する。
（実施例１）
まず、下部電極としてＰｔ電極が形成された基体を用意した。次に、強誘電体材料として、ＰＺＴ（１２０／２０／８０）に、Ａサイト補償成分として２価のＣａをＡサイトの構成成分に対して２モル％と、３価のＬａをＡサイトの構成成分に対して１．２５モル％と、Ｂサイト補償成分として、ＮｂをＢサイトの構成成分に対して１．２５モル％含むものを用いた。スピンコート法により、１層目の原材料体を形成した後、１５０℃で２分，２５０℃で５分の加熱処理を行ない乾燥させた。ついで、ＲＴＡ法により６５０℃，１０分間の加熱を行ない初期結晶核形成をおこなった。この工程を４回繰り返すことにより、膜厚が２００ｎｍの強誘電体材料膜が形成された。最後に、結晶化のために熱処理を行ない強誘電体膜が形成された。その後、上部電極として、Ｐｔ電極の形成を行ない、本実施例にかかる強誘電体キャパシタが製造された。本実施例にかかる強誘電体キャパシタのヒステリシス特性を図２に示し、飽和特性の結果を図７に示す。
（比較例１）
強誘電体材料として、ＰＺＴ（１２０／２０／８０）に補償成分が添加されていないものを用いた。強誘電体キャパシタを製造する工程は、実施例１と同様に行なった。本比較例１にかかる強誘電体キャパシタのヒステリシス特性を図３に示し、飽和特性の結果を図７に示す。
（比較例２）
強誘電体材料として、ＰＺＴ（１２０／２０／８０）にＡサイト補償成分である２価のＣａをＡサイトの全構成成分に対して５％含むものを用いた。強誘電体キャパシタを製造する工程は、実施例１と同様に行なった。本比較例２にかかる強誘電体キャパシタのヒステリシス特性を図４に示し、飽和特性の結果を図７に示す。
（比較例３）
強誘電体材料として、ＰＺＴ（１２０／２０／８０）にＡサイト補償成分である２価のＣａをＡサイトの全構成成分に対して３．３％と、３価のＬａをＡサイトの全構成成分に対して１．７％含むものを用いた。強誘電体キャパシタを製造する工程は、実施例１と同様に行なった。本比較例３の強誘電体キャパシタのヒステリシス特性を図５に示し、飽和特性の結果を図７に示す。
（比較例４）
強誘電体材料として、ＰＺＴ（１２０／２０／８０）に、Ａサイト補償成分として２価のＣａをＡサイトの全構成成分に対して３．３％と、Ｂサイト補償成分として、ＮｂをＢサイトの全構成成分に対して１．７％含むものを用いた。強誘電体キャシタを製造する工程は、実施例１と同様に行なった。本比較例４にかかる強誘電体キャパシタのヒステリシス特性を図６に示し、飽和特性の結果を図７に示す。
（比較例５）
まず、下部電極としてＰｔ電極が形成された基体を用意した。次に、強誘電体材料として、ＰＺＴ（１２０／２０／８０）に、Ａサイト補償成分として２価のＣａをＡサイトの全構成成分に対して２．５モル％と、３価のＬａをＡサイトの全構成成分に対して１．２５モル％と、Ｂサイト補償成分として、ＮｂをＢサイトの全構成成分に対して１．２５モル％含むものを用いた。スピンコート法により強誘電体材料膜を形成することを４回繰り返し行ない、膜厚が約２００ｎｍの原材料体を形成した。最後に、結晶化のために熱処理を行ない強誘電体膜が形成された。その後、上部電極として、Ｐｔ電極の形成を行ない比較例６にかかる強誘電体キャパシタが形成された。本比較例にかかるヒステリシス特性を図８に示し、飽和特性の結果を図９に示す。
（比較例６）
強誘電体材料として、ＰＺＴ（１２０／２０／８０）に、Ａサイト補償成分として２価のＣａをＡサイトの全構成成分に対して０．５モル％と、３価のＬａをＡサイトの全構成成分に対して０．２５モル％と、Ｂサイト補償成分として、ＮｂをＢサイトの全構成成分に対して０．２５モル％含むものを用いた。このとき、Ａサイト補償成分とＢサイト補償成分の合計は、ＰＺＴに対して１モル％以下であった。強誘電体キャパシタを製造する工程は、実施例１と同様に行なった。本比較例にかかる強誘電体キャパシタの疲労特性の測定結果を実施例の疲労特性の結果と共に図１０に示す。
（評価）
本実施例にかかるヒステリシス特性を示す図１と、比較例１〜４にかかるヒステシリス特性を示す図３〜６とを比較して明らかなように、本実施例の製造方法により得られた強誘電体キャパシタは、角型性の良いヒステリシス形状が得られることが分かった。また、図７は、実施例と比較例１〜４の飽和特性を示すグラフであるが、この図７からも明らかなように、実施例にかかる強誘電体キャパシタは、２Ｖ以下の低電圧で飽和し、良好な特性を示すことが確認された。
また、図８および９から明らかなように、強誘電体材料膜を形成する工程で、１層目の原材料体の形成と、２層目の原材料体の形成との間に、初期結晶核の形成のための熱処理を行なわない場合は、強誘電体膜の特性の劣化が見られることが分かった。これは、強誘電体材料膜に初期結晶核の濃度勾配を形成できず、均一な結晶構造を形成することができないためと考えられる。
さらに、図１０から明らかなように、Ａサイト補償成分およびＢサイト補償成分の全ての元素が添加されている場合でも、添加量が少ないと、良好なヒステリシス特性が得られず、良好な特性の強誘電体膜を得るためには、Ａサイト補償成分とＢサイト補償成分の添加量の合計は、ＰＺＴ全体に対して５モル％は添加さていることが好ましいことが確認された。
（実施例２）
本例では、ＰＺＴに対して、３価の元素と５価の元素とをともに添加することによって信頼性特性にどのような影響があるかを確認した。
まず、本例では、強誘電体材料として、ＰＺＴ（１１０／２０／８０）に、Ａサイト補償成分としてＰｂの含有量に対してＬａの量が５ａｔ％となるような量のＬａ成分を添加し、Ｂサイト補償成分としてＺｒとＴｉの含有量の和に対してＮｂの量が２０ａｔ％となるような量のＮｂ成分を添加した試料について疲労特性を確認した。また、比較例としてＰＺＴ（１１０／２０／８０）に対してＡサイト補償成分として本実施例と同じ量のＬａ成分のみを添加した試料（比較例７）、Ｂサイト補償成分として本実施例と同じ量のＮｂ成分のみを添加した試料（比較例８）についても疲労特性を確認した。このときの各試料の疲労特性を調べた結果を図１１に示す。図１１によれば、本実施例に係る試料において比較例７，８に係る試料よりも疲労特性が良好で、素子応用した場合にも十分な信頼性を確保できることが確認された。
なお、本例では、ＰＺＴ系強誘電体材料を用いたものを試料として採用したが、上述した信頼性向上の効果は、Ｂｉ層状ペロブスカイト構造を有する強誘電体材料（例えば、ＢＩＴなど）においても同様に得られるものと考えられる。
３．強誘電体メモリ
３．１ 第１の強誘電体メモリ
以下、上述の実施の形態にかかる強誘電体キャパシタを有する強誘電体メモリについて説明する。
図１２は、第１の強誘電体メモリ１０００を模式的に示す断面図である。この強誘電メモリ装置１０００は、強誘電体メモリの制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が第１の実施の形態で述べた基体１００に相当する。
基体１００は、半導体基板１０にトランジスタ１２を有する。トランジスタ１２は、公知の構成を適用でき、薄膜トランジスタ（ＴＦＴ）、あるいはＭＯＳＦＥＴを用いることができる。図示の例ではＭＯＳＦＥＴを用いており、トランジスタ１２は、ドレインおよびソース１４、１６と、ゲート電極１８とを有する。ドレインおよびソースの一方１４には電極１５が形成され、ドレインおよびソースの他方１６にはプラグ電極２６が形成されている。プラグ電極２６は、必要に応じてバリア層を介して強誘電体キャパシタＣ１００の第１電極２０に接続されている。そして、各メモリセルは、ＬＯＣＯＳあるいはトレンチアイソレーションなどの素子分離領域１７によって分離されている。トランジスタ１２などが形成された半導体基板１０上には、酸化シリコンなどの絶縁物からなる層間絶縁膜１９が形成されている。
以上の構成において、強誘電体キャパシタＣ１００より下の構造体が基体１００であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板１０に形成されたトランジスタ１２、電極１５，２６、層間絶縁層１９などを有する構造体からなる。このような基体１００上に、第１の実施の形態の製造方法により製造された強誘電体キャパシタＣ１００が形成されている。
この強誘電体メモリ１０００は、ＤＲＡＭセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図１３および図１４に示すように、トランジスタと強誘電体キャパシタにより構成される。
図１３は、メモリセルが１つのトランジスタ１２と１つの強誘電体キャパシタＣ１００とを有する、いわゆる１Ｔ１Ｃセル方式を示す。このメモリセルは、ワード線ＷＬとビット線ＢＬとの交点に位置し、強誘電体キャパシタＣ１００の一端は、ビット線ＢＬとの接続をオン・オフするトランジスタ１２を介してビット線に接続される。また、強誘電体キャパシタＣ１００の他端は、プレート線ＰＬと接続されている。そして、トランジスタ１２のゲートはワード線ＷＬに接続されている。ビット線ＢＬは、信号電荷を増幅するセンスアンプ２００に接続されている。
以下に、１Ｔ１Ｃセルにおける動作の例を簡単に説明する。
読み出し動作においては、ビット線ＢＬを０Ｖに固定した後、ワード線ＷＬに電圧を印加し、トランジスタ１２をオンする。その後、プレート線ＰＬを０Ｖから電源電圧ＶCC程度まで印加することにより、強誘電体キャパシタＣ１００に記憶した情報に対応した分極電荷量がビット線ＢＬに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ２００で増幅することにより、記憶情報をＶCCまたは０Ｖの２つの情報として読み出すことができる。
書き込み動作においては、ワード線ＷＬに電圧を印加し、トランジスタ１２をオン状態にした後、ビット線ＢＬ−プレート線ＰＬ間に電圧を印加し、強誘電体キャパシタＣ１００の分極状態を変更し決定する。
図１４は、２つのトランジスタ１２と２つの強誘電体キャパシタＣ１００とを有する、いわゆる２Ｔ２Ｃセルを示す図である。この２Ｔ２Ｃセルは、前述した１Ｔ１Ｃセルを２個組み合わせて、相補型の情報を保持する構造を有する。すなわち、２Ｔ２Ｃセルでは、センスアンプ２００への２つの差動入力として、相補型にデータを書き込んだ２つのメモリセルから相補信号を入力し、データを検出する。このため、２Ｔ２Ｃセル内の２つの強誘電体キャパシタＣ１００，Ｃ１００は同じ回数の書き込みが行われるため、強誘電体キャパシタＣ１００の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
３．２ 第２の強誘電体メモリ
図１５および図１６は、ＭＩＳトランジスタ型メモリセルを有する強誘電体メモリ２０００を示す。この強誘電体メモリ２０００は、ゲート絶縁層１３に強誘電体キャパシタＣ１００を直接接続する構造を有する。具体的には、半導体基板１０にソースおよびドレイン１４，１６が形成され、さらに、ゲート絶縁層１３上には、フローティングゲート電極（第１電極）２０、本発明に係る強誘電体膜４０およびゲート電極（第２電極）５０が積層された強誘電体キャパシタＣ１００が接続されている。強誘電体膜４０は、第１の実施の形態の製造方法を適用して形成されたものを用いる。この強誘電体メモリ２０００においては、半導体基板１０、ソース，ドレイン１４，１６およびゲート絶縁層１３が、第１の実施の形態で述べた基体１００に相当する。
また、この強誘電体メモリ２０００は、図１６に示すように、ワード線ＷＬは各セルのゲート電極５０に接続され、ドレインはビット線ＢＬに接続されている。この強誘電体メモリにおいては、データの書き込み動作は、選択するセルのワード線ＷＬとウェル（ソース）間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線ＷＬを選択し、選択セルのビット線ＢＬに接続したセンスアンプ２００によって各トランジスタを流れる電流量を検出することで行われる。
３．３ 第３の強誘電体メモリ
図１７は、第３の強誘電体メモリを模式的に示す図であり、図１８は、メモリセルアレイの一部を拡大して示す平面図であり、図１９は、図１７のＡ−Ａ線に沿った断面図である。平面図において、（ ）内の数字は最上層より下の層を示す。
この例の強誘電体メモリ３０００は、図１７に示すように、メモリセル１２０が単純マトリクス状に配列されたメモリセルアレイ１００Ａと、メモリセル（強誘電体キャパシタＣ１００）１２０に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第１信号電極（第１電極）２０を選択的に制御するための第１駆動回路１５０と、第２信号電極（第２電極）５０を選択的に制御するための第２駆動回路１５２と、センスアンプなどの信号検出回路（図示せず）とを含む。
メモリセルアレイ１００Ａは、行選択のための第１信号電極（ワード線）２０と、列選択のための第２信号電極（ビット線）５０とが直交するように配列されている。すなわち、Ｘ方向に沿って第１信号電極２０が所定ピッチで配列され、Ｘ方向と直交するＹ方向に沿って第２信号電極５０が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第１信号電極がビット線、第２信号電極がワード線でもよい。
本実施の形態に係るメモリセルアレイ１００Ａは、図１８および図１９に示すように、絶縁性の基体１００上に、第１信号電極２０、本発明に係る強誘電体膜４０および第２信号電極５０が積層され、第１信号電極２０，第１の実施の形態の製造方法を適用して形成された強誘電体膜４０および第２信号電極５０によって強誘電体キャパシタ１２０が構成される。すなわち、第１信号電極２０と第２信号電極５０との交差領域において、それぞれ強誘電体キャパシタ１２０からなるメモリセルが構成されている。
また、強誘電体膜４０と第２信号電極５０とからなる積層体の相互には、基体１００および第１信号電極２０の露出面を覆うように、誘電体層３８が形成されている。この誘電体層３８は、強誘電体膜４０に比べて小さい誘電率を有することが望ましい。このように強誘電体膜４０および第２信号電極５０からなる積層体の相互間に、強誘電体膜４０より誘電率の小さい誘電体層３８を介在させることにより、第１，第２信号電極２０，５０の浮遊容量を小さくすることができる。その結果、強誘電体メモリ３０００における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
次に、強誘電体メモリ３０００における書き込み，読み出し動作の一例について述べる。
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「Ｖ0」が印加
される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
書き込み動作においては、‘１’の書き込みの場合は、選択セルのキャパシタに「−Ｖ0」の電圧が印加される。‘０’の書き込みの場合は、選択セルのキャパシタに、該選択
セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
以上の述べた強誘電体メモリは、結晶構造の良好な強誘電体膜を含む強誘電体キャパシタを有している。そのため、本実施の形態では、信頼性の高い強誘電体メモリを提供することができる。
以上、蓄積容量型、ＭＩＳトランジスタ型および単純マトリクス型の強誘電体メモリの例について述べたが、本発明の強誘電体メモリはこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。
４．圧電素子およびインクジェット記録ヘッド
次に、本実施の形態の強誘電体膜を圧電素子に適用した場合の例について説明する。なお、本実施の形態ではインクジェット式記録ヘッドの圧電素子に適用した場合を例に挙げて説明する。
インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの２種類が実用化されている。
そして、たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体に亙って成膜技術により均一な圧電体層を形成し、この圧電体層をリソグラフィ法により圧力発生量に対応する形状に切り分けて各圧力発生室毎に独立するように圧電素子を形成したものが知られている。
図２０は、本実施の形態に係るインクジェット式記録ヘッドの概略を示す分解斜視図であり、図２１は、図２０の平面図及びＡ−Ａ，断面図であり、図２２は、圧電素子３００の断面構造を示す概略図である。図示するように、流路形成基板１０は、本実施形態では面方位（１１０）のシリコン単結晶基板からなり、その一方の面には予め熟酸化により形成した二酸化シリコンからなる、厚さ１〜２μｍの弾性膜１５０が形成されている。流路形成基板１０には、複数の圧力発生室１１２がその幅方向に並設されている。また、流路形成基板１０の圧力発生室１１２の長手方向外側の領域には連通部１１３が形成され、連通部１１３と各圧力発生室１１２とが、各圧力発生室１１２毎に設けられたインク供給路１１４を介して連通されている。なお、連通部１１３は、後述する封止基板１３０のリザーバ部１３２と連通して各圧力発生室１１２の共通のインク室となるリザーバ１００の一部を構成する。インク供給路１１４は、圧力発生室１１２よりも狭い幅で形成されており、連通部１１３から圧力発生室１１２に流入するインクの流路抵抗を一定に保持している。
また、流路形成基板１０の開口面側には、各圧力発生室１１２のインク供給路１１４とは反対側の端部近傍に連通するノズル開口１２１が穿設されたノズルプレート１２２が接着剤や熱溶着フイルム等を介して固着されている。
一方、このような流路形成基板１０の開口面とは反対側には、上述したように、厚さが例えば約１．０μｍの弾性膜１５０が形成され、この弾性膜１５０上には、厚さが例えば、約０．４μｍの絶縁体膜１５５が形成されている。さらに、この絶縁体膜１５５上には、厚さが例えば、約０．２μｍの下電極膜２０と、厚さが例えば、約１．０μｍの圧電体層７０と、厚さが例えば、約０．０５μｍの上電極膜５０とが、後述するプロセスで積層形成されて、圧電素子３００を構成している。ここで、圧電素子３００は、下電極膜２０、圧電体層７０および上電極膜５０を含む部分をいう。一般的には、圧電素子３００の何れか一方の電極を共通電極とし、他方の電極及び圧電体層７０を各圧力発生室１１２毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層７０から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、下電極膜２０は圧電素子３００の共通電極とし、上電極膜５０を圧電素子３００の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、各圧力発生室毎に圧電体能動部が形成されていることになる。また、ここでは、圧電素子３００と当該圧電素子３００の駆動により変位が生じる振動板とを合わせて圧電アクチュエータと称する。なお、圧電体層７０は、各圧力発生室１１２毎に独立して設けられ、図２２に示すように、複数層の強誘電体膜４０（４０ａ〜４０ｆ）で構成されている。
インクジェット式記録ヘッドは、インクカートリッジ等と連通するインク流路を具備する記録ヘッドユニットの一部を構成して、インクジェット式記録装置に搭載される。図２３は、そのインクジェット式記録装置の一例を示す概略図である。図２３に示すように、インクジェット式記録ヘッドを有する記録ヘッドユニット１Ａ及び１Ｂは、インク供給手段を構成するカートリッジ２Ａ及び２Ｂが着脱可能に設けられ、この記録ヘッドユニット１Ａ及び１Ｂを搭載したキャリッジ３は、装置本体４に取り付けられたキャリッジ軸５に軸方向移動自在に設けられている。この記録ヘッドユニット１Ａ及び１Ｂは、例えば、それぞれブラックインク組成物及びカラーインク組成物を吐出するものとしている。そして、駆動モータ６の駆動力が図示しない複数の歯車およびタイミングベルト７を介してキャリッジ３に伝達されることで、記録ヘッドユニット１Ａ及び１Ｂを搭載したキャリッジ３はキャリッジ軸５に沿って移動される。一方、装置本体４にはキャリッジ軸５に沿ってプラテン８が設けられており、図示しない給紙ローラなとにより給紙された紙等の記録媒体である記録シートＳがプラテン８上に搬送されるようになっている。
また、液体噴射ヘッドとしてインクを吐出するインクジェット式記録ヘッドを一例として説明したが、本発明は、圧電素子を用いた液体噴射ヘッド及び液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有捜ＥＬディスプレー、ＦＥＤ（面発光ディスフレー）等の電極形成に用いられる電極材料噴射ヘッド、バイオｃｈｉｐ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。
本実施の形態の圧電素子は、上記実施の形態に係るＰＺＴＮ膜を圧電体層に用いるため、次の効果が得られる。
（１）圧電体層中の共有結合性が向上するため圧電定数を向上させることが可能となる。
（２）圧電体層中のＰｂＯの欠損を抑えることができるため、圧電体層の電極との界面における異相が抑制されて電界が加わり易くなり圧電素子としての効率を向上させることが可能となる。
（３）圧電体層のリーク電流が抑えられるため、圧電体層を薄膜化することが可能となる。
また、本実施の形態の液体噴射ヘッド及び液体噴射装置は、上記の圧電体素子を用いるため、特に次の効果が得られる。
（４）圧電体層の疲労劣化を軽減することができるため、圧電体層の変位量の経時変化を抑えて、信頼性を向上させることが可能となる。
本実施の形態にかかる強誘電体キャパシタの製造工程を示す断面図。 実施例にかかる強誘電体キャパシタのヒステリシス特性を示す図。 比較例１にかかる強誘電体キャパシタのヒステリシス特性を示す図。 比較例２にかかる強誘電体キャパシタのヒステリシス特性を示す図。 比較例３にかかる強誘電体キャパシタのヒステリシス特性を示す図。 比較例４にかかる強誘電体キャパシタのヒステリシス特性を示す図。 実施例および比較例１〜４の強誘電体キャパシタの分極値を示すグラフ。 比較例５にかかる強誘電体キャパシタのヒステリシス特性を示す図。 実施例と比較例６にかかる強誘電体キャパシタの疲労特性を示す図。 実施例と比較例６にかかる強誘電体キャパシタの疲労特性を示す図。 実施例と比較例７にかかる強誘電体キャパシタの疲労特性を示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施の形態にかかる強誘電体メモリを示す図。 本実施形態に係る記録ヘッドの分解斜視図。 本実施形態に係る記録ヘッドの平面図及び断面図。 本実施形態に係る圧電素子の層構造を示す概略図。 本実施形態に係るインクジェット式記録装置の一例を示す概略図。
符号の説明
１０…基体、 ２０…下部電極、 ３０ 強誘電体材料膜、 ３０ａ，ｂ，ｃ，ｄ…原材料体、 ４０…強誘電体膜、 ５０…上部電極

Claims (15)

  1. 一般式ＡＢＯ３で表される複合酸化物の原料に、Ａサイトの欠損を補うＡサイト補償成分と、Ｂサイトの欠損を補うＢサイト補償成分と、を含む、強誘電体材料。
  2. 請求項１において、
    前記Ａサイト補償成分および前記Ｂサイト補償成分は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物である、強誘電材料。
  3. 請求項１または２において、
    前記原料として、チタン酸ジルコン酸鉛を含み、
    少なくとも２価の状態をとる元素と、少なくとも３価の状態をとる元素とが前記Ａサイト補償成分として添加されている、強誘電体材料。
  4. 請求項３において、
    前記Ｂサイト補償成分としては、少なくとも５価の状態をとる元素が添加されている、強誘電体材料。
  5. 請求項３または４において、
    前記少なくとも３価の状態をとる元素として、ランタノイド系列の元素が添加されている、強誘電体材料。
  6. 請求項１〜５のいずれかに記載の強誘電体材料を用いる、強誘電体膜の製造方法。
  7. 請求項６において、
    前記強誘電体材料を用いて複数の原材料体を積層して、強誘電体材料膜を形成すること、を含み、
    第１の原材料体の形成と、第２の原材料体の形成との間に、該第１の原材料体に初期結晶核を形成するための熱処理を行なうこと、を含む、強誘電体膜の製造方法。
  8. 請求項７において、
    前記熱処理は、ラピッドサーマルアニール法により行なわれる、強誘電体膜の製造方法。
  9. 請求項７または８において、
    前記強誘電体材料膜に熱処理を行ない結晶化させることにより、強誘電体膜を形成する、強誘電体膜の製造方法。
  10. 基体の上に下部電極、強誘電体膜および上部電極を形成する強誘電体キャパシタの製造方法であって、
    請求項１〜５のいずれかに記載の強誘電体材料を用いて、複数の原材料体を積層して強誘電体材料膜を形成すること、を含み、
    第１の原材料体の形成と、第２の原材料体の形成との間に、該第１の原材料体に初期結晶核を形成するための熱処理を行なうこと、を含む、強誘電体キャパシタの製造方法。
  11. 請求項１０において、
    前記熱処理は、ラピッドサーマルアニール法により行なわれる、強誘電体キャパシタの製造方法。
  12. 請求項１０または１１において、
    前記強誘電体材料膜に熱処理を行ない結晶化させることにより、強誘電体膜を形成する、強誘電体キャパシタの製造方法。
  13. 請求項１０〜１２のいずれかに記載の強誘電体キャパシタの製造方法によって製造された、強誘電体キャパシタ。
  14. 請求項１３に記載の強誘電体キャパシタを含む、強誘電体メモリ。
  15. 請求項１３に記載の強誘電体キャパシタを含む、圧電素子。
JP2004002123A 2003-03-28 2004-01-07 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子 Expired - Fee Related JP4572361B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004002123A JP4572361B2 (ja) 2003-03-28 2004-01-07 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子
US10/807,357 US7187025B2 (en) 2003-03-28 2004-03-24 Ferroelectric material, ferroelectric film and method of manufacturing the same, ferroelectric capacitor and method of manufacturing the same, ferroelectric memory, and piezoelectric device
CNB2004100317944A CN100339996C (zh) 2003-03-28 2004-03-25 强电介质材料、其膜、电容器及它们的制法、强电介质存储器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003091721 2003-03-28
JP2003302902 2003-08-27
JP2004002123A JP4572361B2 (ja) 2003-03-28 2004-01-07 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子

Publications (2)

Publication Number Publication Date
JP2005097073A true JP2005097073A (ja) 2005-04-14
JP4572361B2 JP4572361B2 (ja) 2010-11-04

Family

ID=33493915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002123A Expired - Fee Related JP4572361B2 (ja) 2003-03-28 2004-01-07 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子

Country Status (3)

Country Link
US (1) US7187025B2 (ja)
JP (1) JP4572361B2 (ja)
CN (1) CN100339996C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010214841A (ja) * 2009-03-18 2010-09-30 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
JP2014088030A (ja) * 2013-12-19 2014-05-15 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
US10403815B2 (en) 2013-07-04 2019-09-03 Toshiba Memory Corporation Semiconductor device and dielectric film

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
US7057877B2 (en) * 2003-08-27 2006-06-06 Seiko Epson Corporation Capacitor, method of manufacture thereof and semiconductor device
JP4823895B2 (ja) * 2004-05-28 2011-11-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7497962B2 (en) * 2004-08-06 2009-03-03 Canon Kabushiki Kaisha Method of manufacturing liquid discharge head and method of manufacturing substrate for liquid discharge head
US20070132065A1 (en) * 2005-12-08 2007-06-14 Su Jae Lee Paraelectric thin film structure for high frequency tunable device and high frequency tunable device with the same
US20070243882A1 (en) * 2006-04-12 2007-10-18 Qualcomm Incorporated Method and apparatus for locating a wireless local area network associated with a wireless wide area network
EP1973177B8 (en) * 2007-03-22 2015-01-21 FUJIFILM Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
JP7009758B2 (ja) * 2017-03-23 2022-01-26 セイコーエプソン株式会社 印刷装置および印刷装置用回路基板
US11101274B2 (en) * 2019-12-05 2021-08-24 Micron Technology, Inc. Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06191941A (ja) * 1992-12-25 1994-07-12 Sumitomo Metal Ind Ltd 圧電材料
JPH07267733A (ja) * 1994-03-28 1995-10-17 Daishinku Co 圧電性磁器組成物
WO1999025014A1 (fr) * 1997-11-10 1999-05-20 Hitachi, Ltd. Element dielectrique et mode de fabrication
JP2001181034A (ja) * 1999-12-28 2001-07-03 Tdk Corp 圧電セラミック組成物
WO2002055450A1 (de) * 2001-01-12 2002-07-18 Robert Bosch Gmbh Piezoelektrisches keramisches material, verfahren zu dessen herstellung und elektrokeramisches mehrlagenbauteil
JP2005101491A (ja) * 2003-03-28 2005-04-14 Seiko Epson Corp 強誘電体薄膜及びその製造方法、強誘電体メモリ、圧電素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378382A (en) * 1993-12-09 1995-01-03 Mitsubishi Kasei Corporation Piezoelectric ceramic composition for actuator
JP2642876B2 (ja) * 1994-08-11 1997-08-20 工業技術院長 チタン酸鉛系誘電体薄膜
JP3129175B2 (ja) * 1995-11-27 2001-01-29 三菱マテリアル株式会社 （Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサの製造方法
KR100570576B1 (ko) 2000-10-17 2006-04-13 샤프 가부시키가이샤 산화물 재료, 산화물 박막의 제조 방법 및 상기 재료를사용한 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06191941A (ja) * 1992-12-25 1994-07-12 Sumitomo Metal Ind Ltd 圧電材料
JPH07267733A (ja) * 1994-03-28 1995-10-17 Daishinku Co 圧電性磁器組成物
WO1999025014A1 (fr) * 1997-11-10 1999-05-20 Hitachi, Ltd. Element dielectrique et mode de fabrication
JP2001181034A (ja) * 1999-12-28 2001-07-03 Tdk Corp 圧電セラミック組成物
WO2002055450A1 (de) * 2001-01-12 2002-07-18 Robert Bosch Gmbh Piezoelektrisches keramisches material, verfahren zu dessen herstellung und elektrokeramisches mehrlagenbauteil
JP2005101491A (ja) * 2003-03-28 2005-04-14 Seiko Epson Corp 強誘電体薄膜及びその製造方法、強誘電体メモリ、圧電素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010214841A (ja) * 2009-03-18 2010-09-30 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
US10403815B2 (en) 2013-07-04 2019-09-03 Toshiba Memory Corporation Semiconductor device and dielectric film
JP2014088030A (ja) * 2013-12-19 2014-05-15 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置

Also Published As

Publication number Publication date
JP4572361B2 (ja) 2010-11-04
CN100339996C (zh) 2007-09-26
CN1610116A (zh) 2005-04-27
US20040245492A1 (en) 2004-12-09
US7187025B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
JP3791614B2 (ja) 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4720969B2 (ja) 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP4811556B2 (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP4572361B2 (ja) 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子
JP4735834B2 (ja) 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法
US7037731B2 (en) Ferroelectric capacitor, method of manufacturing the same, ferroelectric memory, and piezoelectric device
US20140132676A1 (en) Liquid ejecting head and liquid ejecting apparatus and actuator
JP2007103722A (ja) キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
JP2009283950A (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
US20050189571A1 (en) Ferroelectric memory
JP4761019B2 (ja) 電極膜、圧電素子、強誘電体キャパシタ及び半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

R150 Certificate of patent or registration of utility model

Ref document number: 4572361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees