JP2005091721A - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2005091721A JP2005091721A JP2003324621A JP2003324621A JP2005091721A JP 2005091721 A JP2005091721 A JP 2005091721A JP 2003324621 A JP2003324621 A JP 2003324621A JP 2003324621 A JP2003324621 A JP 2003324621A JP 2005091721 A JP2005091721 A JP 2005091721A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- pixel
- image display
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 高品質な画像表示を行う電気光学装置を製造する。
【解決手段】 画像表示領域及び周辺領域を含む基板上の一面に層間絶縁膜を形成する工程を含み、画像表示領域における層間絶縁膜の表面に生じる凸部の密度は、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなっている。層間絶縁膜に対して、CMP(化学的機械研磨)処理を、研磨体の圧縮率x[%]を1.12[%]以上2.08[%]以下とし、押し付け圧力p[hPa]を130×(1.6/x)[hPa]以上且つ[{50×(y−21.6)×60/z}+130]×(1.6/x)[hPa]以下(但し、画像表示領域における凸部の密度をy[%]とし、周辺領域における凸部の密度をz[%]とする)として、行う工程を更に含む。
【選択図】 図10
【解決手段】 画像表示領域及び周辺領域を含む基板上の一面に層間絶縁膜を形成する工程を含み、画像表示領域における層間絶縁膜の表面に生じる凸部の密度は、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなっている。層間絶縁膜に対して、CMP(化学的機械研磨)処理を、研磨体の圧縮率x[%]を1.12[%]以上2.08[%]以下とし、押し付け圧力p[hPa]を130×(1.6/x)[hPa]以上且つ[{50×(y−21.6)×60/z}+130]×(1.6/x)[hPa]以下(但し、画像表示領域における凸部の密度をy[%]とし、周辺領域における凸部の密度をz[%]とする)として、行う工程を更に含む。
【選択図】 図10
Description
本発明は、例えばアクティブマトリクス駆動の液晶装置、電子ペーパなどの電気泳動装置、EL(Electro-Luminescence)表示装置等の電気光学装置の製造方法の技術分野に関する。
従来、基板上に、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ(Thin Film Transistor;以下適宜、「TFT」という。)、該TFTの各々に接続され、行及び列方向それぞれに平行に設けられたデータ線及び走査線等を備えることで、いわゆるアクティブマトリクス駆動が可能な電気光学装置が知られている。
ところで、かかる電気光学装置においては、前述のTFT、データ線、走査線及び画素電極等は、前記基板上において積層構造をなして形成されるのが通常である。そして、この積層構造において、前述のTFT、走査線、データ線及び画素電極が形成される基板上の領域を画像表示領域と呼ぶと、該画像表示領域上であって前述のTFTの上には遮光膜が形成される。この遮光膜によって、TFTが遮光されることにより、電気光学装置の駆動時、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
ここに、遮光膜の下地膜として形成される層間絶縁膜の表面の形状は、それよりも下層に形成されたTFT等の固有の「高さ」に影響される。即ち、この固有の高さが当該積層構造の上層に上層にといわば伝播することによって、遮光膜の下地膜となる層間絶縁膜の表面には一般に段差が生じることになる。このような段差が生じると、この段差の形状に対応して遮光膜の表面にも段差が生じる。遮光膜は、光を反射しやすい、例えばアルミニウム含む膜を用いて形成される。よって、その表面に段差が生じると光が乱反射され、電気光学装置の駆動時において、コントラスト比が低下する恐れがある。
そこで、層間絶縁膜の表面に対してCMP(Chemical Mechanical Polishing)処理を施して平坦化した後、該層間絶縁膜上に遮光膜を形成していた。尚、CMP処理とは、一般に、被処理基板と研磨体(パッド)の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液(スラリー)を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨することで、当該表面を平坦化する技術である。
このようなCMP処理を行うことにより、画像のコントラスト比を向上させることが可能となる。このようなCMP処理を利用する例としては、例えば特許文献1に掲げるようなものが挙げられる。
しかしながら、前記のようなCMP処理を実施するにあたっては、以下のような問題点が生じていた。すなわち、基板上においては、前述のように、TFT、走査線、データ線及び画素電極等々のほかに、走査線に走査信号を出力する走査線駆動回路、及びデータ線に画像信号を出力するデータ線駆動回路(以下、まとめて「駆動回路」と呼称することがある。)が形成される。これら走査線駆動回路及びデータ線駆動回路は、具体的には、スイッチング素子たるTFT(前述までの「TFT」とは異なる。以下では、駆動回路を構成するTFTと、前述までの「TFT」を区別するため、後者を特に、「画素スイッチング用TFT」という。)や各種の回路素子・配線等々からなる。
ここで、前述の駆動回路は、画像表示領域の周辺に位置する周辺領域上、とりわけ画像表示領域に隣接する部分の上に形成されるのが一般的である。また、この駆動回路を構成する回路素子・配線等々は、前記の画素スイッチング用TFT、走査線、データ線及び画素電極等に比べて、より密に配置されることが多い。というのも、画像表示領域では、光透過域を確保しなければならないから、必然的に、画素スイッチング用TFT等を疎に配置する必要があるためである。また、前述のような構成を備えた電気光学装置は、更なる小型化が要求されており、これに伴って、前記基板の面積も縮小化傾向にあるのに対し、画像表示領域の大きさは、より大型化が目指されているためでもある。つまり、装置全体としては小型化が、画像の大きさ(即ち、画像表示領域の大きさ)としては大型化が目指されているのである。このような傾向からすると、一般的に、画像表示領域における画素スイッチング素子等の形成密度は、より疎に、該画像表示領域の周辺に位置する周辺領域における素子等の形成密度は、より密にならざるを得ないのである。
そして、このような密度差が画像表示領域及び周辺領域間で存在する場合に、両領域の双方の上に形成された層間絶縁膜に対して前述したCMP処理を実施すると、両者間で、積層構造の高さの相違をもたらすおそれがある。これは、より低密度に回路素子等が形成されている画像表示領域の方が、より高密度に回路素子等が形成されている周辺領域よりも、より研磨されやすいということが一般的な原因として考えられる。本願発明者らの実験によると、かかる段差の大きさ(即ち、高低差)は、200〜300〔nm〕にも及ぶことが確認されている。
ここで、このような段差は、前述の駆動回路の形成領域に対応して形成されることになるから、該段差は、一般に、画像表示領域の周囲を巡るように、言い換えると画像表示領域を縁取るように形成されることになる。そうすると、当該段差において光の干渉が生じる結果、表示すべき画像の周囲にコントラストムラを発生させることになっていたのである。このコントラストムラとは、特に中間調の表示を行った場合、表示された画像の周囲に明確に色むらが発生する現象である。
本発明は、上記問題点に鑑みてなされたものであり、高品質な画像表示を行う電気光学装置を製造可能である電気光学装置の製造方法を提供することを課題とする。
本発明の電気光学装置の第1製造方法は上記課題を解決するために、基板上における画像表示領域に、複数の画素部を形成する工程と、前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程とを含み、前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、前記層間絶縁膜に対して、CMP(化学的機械研磨)処理を、研磨体の圧縮率x[%]を1.12[%]以上2.08[%]以下とし、押し付け圧力p[hPa]を130×(1.6/x)[hPa]以上且つ[{50×(y−21.6)×60/z}+130]×(1.6/x)[hPa]以下(但し、前記画像表示領域における前記凸部の密度をy[%]とし、前記周辺領域における前記凸部の密度をz[%]とする)として行う工程を更に含む。
本発明の第1製造方法によれば、画素部を形成する工程によって、画像表示領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えば画素電極、画素スイッチング用TFT、データ線、走査線、容量線、遮光膜等を夫々備える複数の画素部を形成する。この画素部を形成する工程と並行して又は相前後して、周辺回路を形成する工程によって、周辺領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えばデータ線駆動回路、走査線駆動回路、サンプリンク回路、検査回路等を構成する複数の単位回路を含む周辺回路を形成する。
その後、層間絶縁膜を形成する工程によって、このように各種配線や素子等が形成された画像表示領域及び周辺領域を含む基板上の一面に、層間絶縁膜を形成する。層間絶縁膜は、例えば、画像表示領域における、画素電極や画素スイッチング素子等のいずれかを層間絶縁するように、或いは、周辺領域における、各単位回路を構成する回路素子及び配線等のいずれかを層間絶縁するように形成される。すると、画像表示領域では、複数の画素部の存在に起因して層間絶縁膜の表面に凹凸が生じ、周辺領域では、周辺回路の単位回路の存在に起因して層間絶縁膜の表面に凹凸が生じる。
ここで一般には、例えば液晶装置等の電気光学装置の場合、画素ピッチと比較して周辺回路内の配列ピッチは小さい。このため、画像表示領域において、各画素部を構成する画素電極等は疎に形成され、即ち、形成密度は相対的に低くされる。他方、周辺領域において、各単位回路を構成する回路素子及び配線等は密に形成され、即ち形成密度は相対的に高くされる。従って、画像表示領域における層間絶縁膜表面に生じる凸部の密度は、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなる。
尚、以下では、画像表示領域における画素電極や画素スイッチング素子等の形成密度を適宜「第1形成密度」と称し、周辺領域における回路素子や配線の形成密度を適宜「第2形成密度」と称する。即ち一般には、画像表示領域における第1形成密度よりも、周辺領域における第2形成密度は高いことになる。この際「形成密度」とは、単位面積あたりに、素子或いは配線が何個或いは何本形成されているかを示す密度である。例えば、画素電極や画素スイッチング素子等が単位面積当りに何個形成されているかや、単位面積当りに配線が何本形成されているかを示す密度である。また、「凸部の密度」は、複数の画素部又は周辺回路の単位回路の存在に起因して層間絶縁膜の表面に生じる凸部を平面的にみた場合に、該凸部の面積が単位面積あたりに占める割合によって表される。
本発明においても、上述の如く層間絶縁膜を形成した時点で、画像表示領域における第1形成密度よりも周辺領域における第2形成密度は高く、即ち、画像表示領域における層間絶縁膜表面に生じる凸部の密度が、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、上述の画素部を形成する工程及び周辺回路を構成する工程によってこれらの複数の画素部及び周辺回路は形成されている。
ここでCMP処理を行うと、層間絶縁膜表面の凸部の密度が相対的に低い画像表示領域が、層間絶縁膜表面の凸部の密度が相対的に高い駆動回路の形成領域である周辺領域より研磨されやすい。このため、仮に何らの対策も施さねば、該CMP処理により平坦化された層間絶縁膜の表面には、相対的に研磨され難い周辺領域と相対的に研磨されやすい画像表示領域との境界付近に段差が生じる。
本願発明者らの研究によれば、周辺領域と画像表示領域との境界付近に生じる段差が150[nm]より大きくなると、コントラストムラが明確に発生することが見出されている。そして特に、この段差を150[nm]以下に抑えるためには、次の式(1)によって求められる押し付け圧力p[hPa]によってCMP処理を行えばよいことが判明している。尚、下記式(1)は、特に本願発明者らの研究において、1.6[%]を基準として圧縮率x[%]を1.12[%]以上2.08[%]以下で変化させると共に、画像表示領域の凸部の密度y[%]及び周辺領域の凸部の密度z[%]を変化させて押し付け圧力を求めることにより、導出されたものである。
p=[{50×(y−21.6)×60/z}+130]×(1.6/x)・・・(1)
即ち、式(1)によれば、研磨体の圧縮率x[%]並びに層間絶縁膜における凸部の密度y[%]及びz[%]に応じて押し付け圧力は調整される。ここに、「押し付け圧力」とは、CMP処理が行われる被処理基板と研磨体との間にかけられる圧力をいう。また、圧縮率は、研磨体の、被処理基板が当接される表面硬さの指標となる値であって、{(T2−T1)/T1}×100[%](T1は研磨体(パッド)の、被処理基板が当接される面に対して300[g/mm2]の圧力を加えたときの凹み量、及びT2は研磨体(パッド)の、被処理基板が当接される面に対して1800[g/mm2]の圧力をかけたときの凹み量)として求められる値である。
他方で、押し付け圧力をあまりに小さくすると、研磨速度(1分間当たりの層間絶縁膜の研磨量[nm/分])が0[nm/分]に近くなり、当該CMP処理を行うこと自体が実践的な意味で不可能となってしまう。そして特に、前述の段差の大きさを150[nm]に抑えつつ研磨速度を確保するためには、押し付け圧力を研磨体の圧縮率x[%]に応じて130×(1.6/x)[hPa]以上としてCMP処理を行えばよいことが、判明している。尚、この値は、特に本願発明者らの研究において、1.6[%]を基準として圧縮率x[%]を1.12[%]以上2.08[%]以下で変化させて押し付け圧力を求めることにより導出されたものである。
よって、前記CMP処理を行う工程では、前記CMP処理の終了時の、前記画像表示領域における前記層間絶縁膜の表面と前記周辺領域における前記層間絶縁膜の表面との段差が150[nm]以下となるように且つ研磨速度を確保できるように、上限値を上記式(1)によって求められる値とし、下限値を130×(1.6/x)[hPa]として、該下限値と上限値の範囲内で押し付け圧力を設定する。
以上の結果、CMP処理を層間絶縁膜に施すことにより、画像表示領域内と周辺領域とで凸部の密度が相異なる層間絶縁膜を、その全域に渡って迅速且つ良好に平坦化することが可能となる。特に画像表示領域と周辺領域との間に生じる段差を低減できるので、当該段差付近で発生しやすいコントラストムラの発生を効果的に抑制することが可能となる。従って、本発明の第1製造方法では、高品質な画像を表示することが可能な電気光学装置を製造することができる。
本発明の電気光学装置の第2製造方法は上記課題を解決するために、基板上における画像表示領域に、複数の画素部を形成する工程と、前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程とを含み、前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、前記層間絶縁膜の一面に対して、CMP(化学的機械研磨)処理を、押し付け圧力を変えて複数回行う工程を更に含み、前記CMP処理を複数回行う工程では、最終回のCMP処理を、研磨体の圧縮率x[%]を1.12[%]以上2.08[%]以下とし、押し付け圧力p[hPa]を130×(1.6/x)[hPa]以上且つ[{50×(y−21.6)×60/z}+130]×(1.6/x)[hPa]以下(但し、前記画像表示領域における前記凸部の密度をy[%]とし、前記周辺領域における前記凸部の密度をz[%]とする)として行う。
本発明の第2製造方法によれば、画素部を形成する工程によって、画像表示領域に、複数の画素部を形成する。この画素部を形成する工程と並行して又は相前後して、周辺回路を形成する工程によって、周辺領域に、周辺回路を形成する。その後、層間絶縁膜を形成する工程によって、層間絶縁膜を形成すると、画像表示領域では、複数の画素部の存在に起因して層間絶縁膜の表面に凹凸が生じ、周辺領域では、周辺回路の単位回路の存在に起因して層間絶縁膜の表面に凹凸が生じる。そして、このように層間絶縁膜を形成した時点で、画像表示領域における層間絶縁膜表面に生じる凸部の密度が、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、これらの複数の画素部及び周辺回路は形成されている。
その後、CMP処理を、このように画像表示領域及び周辺領域の両者に凹凸が相異なる密度で形成された層間絶縁膜に対して、押し付け圧力を変えて複数回行う。最終回より前に行われるCMP処理は、最終回よりも大きい押し付け圧力で行い、その後、最終回のCMP処理を、本発明の第1製造方法と同様、上限値を上記式(1)によって求められる値とし、下限値を130×(1.6/x)[hPa]として、該下限値と上限値の範囲内で押し付け圧力を設定して行う。すると、最終回より前のCMP処理では、研磨速度を最終回よりも高めて、即ち、迅速にCMP処理を行うことができる。この最終回より前のCMP処理を完了した時点では、層間絶縁膜の表面に生じる段差の大きさが、150[nm]以下となる必要は無く、例えば300[nm]程度とされる。即ち、係る150[nm]以下という制限を守る必要は無いので、相対的に研磨速度を高めることが出来る。
以上の結果、複数回のCMP処理を層間絶縁膜に施すことにより、画像表示領域内と周辺領域とで凸部の密度が相異なる層間絶縁膜を、その全域に渡って極めて迅速且つ良好に平坦化することが可能となる。特に画像表示領域と周辺領域との間に生じる段差を低減できるので、当該段差付近で発生しやすいコントラストムラの発生を効果的に抑制することが可能となる。従って、本発明の第2製造方法では、高品質な画像を表示することが可能な電気光学装置を製造することができる。更に、CMP処理を複数回に分けて行って、最終回より前のCMP処理で層間絶縁膜の表面を粗く研磨しておくことにより、本発明の第1製造方法に比べて、該層間絶縁膜の平坦化を迅速或いは効率良く行うことが可能となり、生産性を確保することができる。
本発明の第2製造方法の一態様では、前記CMP処理を複数回行う工程は、前記層間絶縁膜の一面に対して、第1のCMP処理を、押し付け圧力を前記最終回のCMP処理よりも大きい圧力として行う工程と、前記第1のCMP処理の後に、前記最終回のCMP処理を行う工程とを含む。
この態様によれば、例えば、前記第1のCMP処理は、前記第1のCMP処理の後に前記層間絶縁膜の表面において前記画像表示領域及び前記周辺領域の境界付近に生じる段差の大きさが300[nm]以下となるように行われる。その後の最終回のCMP処理は、段差の大きさが150[nm]以下となるように行われる。
本発明の第1又は第2製造方法の他の態様では、前記複数の画素部を形成する工程は、画素スイッチング素子を形成する工程及び該複数の画素スイッチング素子の上に遮光膜を形成する工程を含み、前記層間絶縁膜は、前記遮光膜の下地膜として形成される。
この態様によれば、画像表示領域には、遮光膜が複数の画素スイッチング素子に対して形成される。この遮光膜は、好ましくは光を反射する材料、例えばアルミニウムを含む膜として、本発明の第1製造方法におけるCMP処理、若しくは本発明の第2製造方法における複数回のCMP処理によって平坦化された層間絶縁膜上に形成される。よって、この態様によれば、本発明の第1又は第2の製造方法により形成された電気光学装置において、遮光膜による光の乱反射を防止し、コントラスト比を向上させることが可能であると共に、画素スイッチング素子における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
この、複数の画素部に夫々画素スイッチング素子を形成する工程を含む態様では、前記複数の画素部を形成する工程は、複数の画素電極を形成する工程と、該複数の画素電極に画像信号を前記画素スイッチング素子を介して供給する複数のデータ線を夫々、導電膜により形成する工程とを更に含み、前記周辺回路を形成する工程は、前記単位回路毎に、少なくとも一の配線を前記導電膜と同一膜により形成する工程を含み、前記層間絶縁膜は、前記データ線の上又は下に配置されるように製造してもよい。
このように製造すれば、データ線及び各単位回路における少なくとも一の配線は、同一の導電膜により形成される。よって、この導電膜の形成密度は、画像表示領域において疎となると共に、周辺領域において密となる。従って、層間絶縁膜に対して、CMP処理を施した場合、前述の導電膜の形成密度に対応して、該層間絶縁膜の表面において画像表示領域と周辺領域との境界付近に段差が生じるものの、この段差の大きさは150[nm]以下とされる。このため、前述の導電膜の形成密度に対応して、層間絶縁膜の表面に生じる段差に起因する、コントラストムラの発生を抑制することが可能となる。
この、複数の画素部に夫々画素スイッチング素子を形成する工程を含む態様によれば、前記遮光膜は、前記画素電極に蓄積容量を付加するための容量線として形成されるように製造してもよい。
このように製造すれば、遮光膜が容量線を兼ねるため、本発明の第1又は第2製造方法により製造された電気光学装置の駆動時、蓄積容量を用いることで各画素電極における画像信号の保持特性を向上させることが可能となる。よって、この態様によれば、更に高品質な画像を表示することが可能な電気光学装置を製造することができる。
本発明の第1又は第2製造方法の他の態様では、前記画素部を形成する工程は、複数の画素電極に蓄積容量を付加するための容量線を形成する工程と、該容量線の上に、前記複数の画素電極を形成する工程とを更に含み、前記層間絶縁膜は、前記複数の画素電極と前記容量線とを層間絶縁するように形成される。
この態様によれば、本発明の第1又は第2製造方法により製造された電気光学装置の駆動時、蓄積容量を用いることで各画素電極における画像信号の保持特性を向上させることが可能となる。
また、平坦化された層間絶縁膜上に画素電極が形成されると、該画素電極の上に配向膜を形成する際、均一なラビング処理を行うことができる。よって、コントラスト比を向上させることが可能となり、更に高品質な画像を表示することが可能な電気光学装置を製造することができる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
<1:第1実施形態>
先ず、本発明の電気光学装置に係る第1実施形態について、図1から図10を参照して説明する。
先ず、本発明の電気光学装置に係る第1実施形態について、図1から図10を参照して説明する。
<1−1:電気光学装置の全体構成>
まず、本発明の電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のH−H’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
まず、本発明の電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のH−H’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域10aの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮光膜53より以遠が周辺領域として規定されている。
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、前記額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、前記額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
また、対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
なお、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
<1−2:画素部における構成>
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図3から図6を参照して説明する。ここに図3は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図4及び図5は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。なお、図4及び図5は、それぞれ、後述する積層構造のうち下層部分(図4)と上層部分(図5)とを分かって図示している。
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図3から図6を参照して説明する。ここに図3は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図4及び図5は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。なお、図4及び図5は、それぞれ、後述する積層構造のうち下層部分(図4)と上層部分(図5)とを分かって図示している。
また、図6は、図4及び図5を重ね合わせた場合のA−A´断面図である。なお、図6においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
<1−2−1:画素部の回路構成>
図3において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
図3において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートにゲート電極3aが電気的に接続されており、所定のタイミングで、走査線11a及びゲート電極3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。この蓄積容量70は、走査線11aに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極300を含んでいる。
<1−2−2:画素部の具体的構成>
以下では、上記データ線6a、走査線11a及びゲート電極3a、TFT30等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図4乃至図6を参照して説明する。
以下では、上記データ線6a、走査線11a及びゲート電極3a、TFT30等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図4乃至図6を参照して説明する。
まず、図5において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部により輪郭が示されている)、また、図4及び図5に示すように、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性のポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうち図4中右上がりの斜線領域で示したチャネル領域1a´に対向するゲート電極3aにコンタクトホール12cvを介して電気的に接続されており、該ゲート電極3aは該走査線11aに含まれる形となっている。すなわち、ゲート電極3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に、走査線11aに含まれるゲート電極3aが対向配置された画素スイッチング用のTFT30が設けられている。これによりTFT30(ゲート電極を除く。)は、ゲート電極3aと走査線11aとの間に存在するような形態となっている。
次に、電気光学装置は、図4及び図5のA−A´線断面図たる図6に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるTFTアレイ基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。
TFTアレイ基板10の側には、図6に示すように、前記の画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなる。
このように対向配置されたTFTアレイ基板10及び対向基板20間には、前述のシール材52(図1及び図2参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。
一方、TFTアレイ基板10上には、前記の画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図6に示すように、下から順に、走査線11aを含む第1層、ゲート電極3aを含むTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、容量配線400等を含む第5層、前記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。なお、前述のうち第1層から第3層までが、下層部分として図4に図示されており、第4層から第6層までが上層部分として図5に図示されている。
(積層構造・第1層の構成―走査線等―)
まず、第1層には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図4のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図4のX方向に沿うように延びる本線部と、データ線6a或いは容量配線400が延在する図4のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
まず、第1層には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図4のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図4のX方向に沿うように延びる本線部と、データ線6a或いは容量配線400が延在する図4のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
(積層構造・第2層の構成―TFT等―)
次に、第2層として、ゲート電極3aを含むTFT30が設けられている。TFT30は、図6に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
次に、第2層として、ゲート電極3aを含むTFT30が設けられている。TFT30は、図6に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
また、本実施形態では、この第2層に、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図4に示すように、各画素電極9aのX方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
なお、上述のTFT30は、好ましくは図6に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。
(積層構造・第1層及び第2層間の構成―下地絶縁膜―)
以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長の方向に沿った溝状のコンタクトホール12cvが掘られており、このコンタクトホール12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、図4によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
また、この側壁部3bは、前記のコンタクトホール12cvを埋めるように形成されているとともに、その下端が前記の走査線11aと接するようにされている。ここで走査線11aは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極3a及び走査線11aは、当該行に着目する限り、常に同電位となる。
(積層構造・第3層の構成―蓄積容量等―)
さて、前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量70は、図4の平面図を見るとわかるように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
さて、前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量70は、図4の平面図を見るとわかるように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。ちなみに、ここにいう中継接続は、前記の中継電極719を介して行われている。
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。本実施形態において、容量電極300を固定電位とするためには、固定電位とされた容量配線400(後述する。)と電気的接続が図られることによりなされている。また、容量電極300は、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極300は、TFT30に上側から入射しようとする光を遮る機能を有している。
誘電体膜75は、図6に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
本実施形態において、この誘電体膜75は、図6に示すように、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bというように二層構造を有するものとなっている。上層の窒化シリコン膜75bは画素電位側容量電極の下部電極71より少し大きなサイズにパターニングされ、遮光領域(非開口領域)内で収まるように形成されている。
なお、本実施形態では、誘電体膜75は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
(積層構造、第2層及び第3層間の構成―第1層間絶縁膜―)
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。
そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後記第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するためのコンタクトホール882が、後記第2層間絶縁膜42を貫通しつつ開孔されている。
(積層構造・第4層の構成―データ線等―)
さて、前述の第3層に続けて第4層には、データ線6aが設けられている。このデータ線6aは、図6に示すように、下層より順に、アルミニウムからなる層(図6における符号41A参照)、窒化チタンからなる層(図6における符号41TN参照)、窒化シリコン膜からなる層(図6における符号401参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
さて、前述の第3層に続けて第4層には、データ線6aが設けられている。このデータ線6aは、図6に示すように、下層より順に、アルミニウムからなる層(図6における符号41A参照)、窒化チタンからなる層(図6における符号41TN参照)、窒化シリコン膜からなる層(図6における符号401参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
また、この第4層には、データ線6aと同一膜として、容量配線用中継層6a1及び第2中継電極6a2が形成されている。これらは、図5に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
ちなみに、これら容量配線用中継層6a1及び第2中継電極6a2は、データ線6aと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。
(積層構造・第3層及び第4層間の構成―第2層間絶縁膜―)
以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG 、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続する、前記のコンタクトホール81が開孔されているとともに、前記容量配線用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、前記のコンタクトホール882が形成されている。
以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG 、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続する、前記のコンタクトホール81が開孔されているとともに、前記容量配線用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、前記のコンタクトホール882が形成されている。
(積層構造・第5層の構成―容量配線等―)
さて、前述の第4層に続けて第5層には、本発明に係る「遮光膜」として容量配線400が形成されている。この容量配線400は、平面的にみると、図5に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該容量配線400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
さて、前述の第4層に続けて第5層には、本発明に係る「遮光膜」として容量配線400が形成されている。この容量配線400は、平面的にみると、図5に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該容量配線400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
さらには、図5中、XY方向それぞれに延在する容量配線400の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線400に、この略三角形状の部分が設けられていることにより、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層1aに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層1aには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
また、第4層には、このような容量配線400と同一膜として、第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール804及び89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これら容量配線400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
他方、上述の容量配線400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
(積層構造・第4層及び第5層間の構成―第3層間絶縁膜―)
以上説明した前述のデータ線6aの上、かつ、容量配線400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、前記の容量配線400と容量配線用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
以上説明した前述のデータ線6aの上、かつ、容量配線400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、前記の容量配線400と容量配線用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
(積層構造・第6層並びに第5層及び第6層間の構成―画素電極等―)
最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び前記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。画素電極9aとTFT30との間は、このコンタクトホール89及び第3中継層402並びに前述したコンタクトホール804、第2中継層6a2、コンタクトホール882、中継電極719、コンタクトホール881、下部電極71及びコンタクトホール83を介して、電気的に接続されることとなる。
最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び前記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。画素電極9aとTFT30との間は、このコンタクトホール89及び第3中継層402並びに前述したコンタクトホール804、第2中継層6a2、コンタクトホール882、中継電極719、コンタクトホール881、下部電極71及びコンタクトホール83を介して、電気的に接続されることとなる。
<1−3:積層構造・周辺領域上の構成―CMOS型TFT等―>
以上説明したような画素部における構成は、図4及び図5に示すように、各画素部において共通である。図1及び図2を参照して説明した画像表示領域10aには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。そして、これら走査線駆動回路104及びデータ線駆動回路101は、例えば図7に示されるような複数のスイッチング素子としてのTFTや配線等々から構成されている。ここに図7は、周辺領域上に形成されるスイッチング素子の一例たるCMOS型のTFT202の実際的な構造を示す断面図である。
以上説明したような画素部における構成は、図4及び図5に示すように、各画素部において共通である。図1及び図2を参照して説明した画像表示領域10aには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。そして、これら走査線駆動回路104及びデータ線駆動回路101は、例えば図7に示されるような複数のスイッチング素子としてのTFTや配線等々から構成されている。ここに図7は、周辺領域上に形成されるスイッチング素子の一例たるCMOS型のTFT202の実際的な構造を示す断面図である。
この図7において、CMOS型TFT202は、p型TFT202pとn型TFT202nを含み、これらそれぞれは、半導体層202a、絶縁膜2、ゲート電極膜202b、半導体層202aのドレイン及びソースに接続される各種電極210a乃至210d並びに配線220からなる。そして、図7においては、符号12、41、42、43及び44等が示されていることかわかるように、当該CMOS型のTFT202及びその上層の構築物は、図6に示した画素部における構成と同一の機会に形成されているものである。すなわち、半導体層202aは、TFT30の半導体層1aと同一の機会に形成されており、ゲート電極膜202bは、ゲート電極3aと同一の機会に形成されている、などというようである。なお、図6において蓄積容量70を構成していた下部電極71及び容量電極300についても、図7において、これらと同一の機会に形成された配線膜711及び712が、各種電極210a乃至210dを構成している。また、図6においてデータ線6aを構成していた三層の膜(アルミニウムからなる膜41A、窒化チタンからなる膜41TN及び窒化シリコンからなる膜401)についても、図7において、これらと同一の機会に形成された配線膜221乃至223が、配線220を構成している。なお、図7においては図示されていないが、図6における容量配線400と同一の機会に薄膜を形成し、これをもCMOS型TFT202の構成の一部として(例えば、配線として利用する等)よいことは言うまでもない。
このように、画素部における構成と周辺領域におけるCMOS型TFT202等の各種の回路素子及び配線等々を同一の機会に形成する構成によれば、これらを別々に形成する態様に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
そして、本実施形態においては特に、このようなCMOS型TFT202等を含む周辺領域上、及び前述の画像表示領域10aに跨って形成される第3層間絶縁膜43の表面において、周辺領域と画像表示領域10aとの境界には、後述する大きさに調整された段差が形成されている。これは、以下に述べるように、本実施形態において特徴的な製造方法が採用されることによっている。以下では、この点について、項を改めて説明することとする。
<1−4:電気光学装置の製造方法>
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図8乃至図10を参照して説明する。図8は、本実施形態に係る電気光学装置が、比較的大きさサイズのガラス基板上で一挙に複数形成されることを説明するための部分平面図である。また、図9及び図10は、製造プロセスの各工程における電気光学装置の積層構造を、図6の断面図及び図7のCMOS型のTFT202の断面図に関して、順を追って示す工程図である(前者は、図9の右方に位置する図(b)及び図10の右方に位置する図に、後者は図9の左方に位置する図(a)及び図10の左方に位置する図に示されている。)。
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図8乃至図10を参照して説明する。図8は、本実施形態に係る電気光学装置が、比較的大きさサイズのガラス基板上で一挙に複数形成されることを説明するための部分平面図である。また、図9及び図10は、製造プロセスの各工程における電気光学装置の積層構造を、図6の断面図及び図7のCMOS型のTFT202の断面図に関して、順を追って示す工程図である(前者は、図9の右方に位置する図(b)及び図10の右方に位置する図に、後者は図9の左方に位置する図(a)及び図10の左方に位置する図に示されている。)。
なお、以下においては、本実施形態において特徴的な第3層間絶縁膜43に係る製造工程についてのみ特に詳しく説明することとし、それ以前の走査線11a、半導体層1a、ゲート電極3a、蓄積容量70及びデータ線6a等の製造工程、及びそれ以降の容量配線400等の製造工程の説明に関しては省略することとする。
まず、図9及び図10の製造工程の説明に入る前に、その前提として、本実施形態に係る電気光学装置は、図8に示すような比較的大きなサイズのガラス基板Sの上において、一挙に複数形成される形態がとられる。すなわち、ガラス基板Sの上において、図1に示した電気光学装置が縦横それぞれにマトリクス状に配列されるように形成され、各電気光学装置においては、それぞれ、図6及び図7に示したような各種の要素(TFT30、蓄積容量70、CMOS型TFT202、これを含む走査線駆動回路104、或いはデータ線駆動回路101等々)を含む積層構造が構築されることになるのである。ちなみに、図8において示されるガラス基板Sは、図6及び図7に示されるTFTアレイ基板10に該当する。また、図10では、TFTアレイ基板10の側が形成されるガラス基板Sのみについて図示されているが、これとは別に、他の図示しないガラス基板の上に、対向電極21、配向膜22等が形成されて対向基板20が複数形成されるとともに、最終的には、前記ガラス基板Sと前記図示しないガラス基板とを対向させて貼り合わせその間に液晶を封入し、更には、TFTアレイ基板10及び対向基板20の各別に応じて裁断することによって、図1乃至図7に示したような各個別の電気光学装置が製造されることになる。
さて、以上の前提の下、本実施形態にかかる電気光学装置は、図9の工程から図10の工程に示すように順次製造されることになる。
まず、図9の工程においては、第3層間絶縁膜43の前駆膜431が形成される。この前駆膜431は、TEOS(テトラ・エチル・オルソ・シリケート)ガスを用いた常圧又は減圧CVD法等により形成される。尚、前駆膜431の形成においては、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、常圧又は減圧CVD法等を行ってもよい。
そして、この前駆膜431においては、下層に位置するデータ線6a、容量配線用中継電極6a1及び第2中継電極6a2が固有に有する高さ、或いは、その更に下層に位置するゲート電極3a及び中継電極719等々が固有に有する高さに起因した段差が形成されている。このように、下層に位置する各種の要素が固有に有する高さが上層に上層にいわば伝播することによって、前駆膜431の表面において、不均一な段差を生じさせることになる。
このような前駆膜431の上に容量配線400を形成すると、前駆膜431の前述した段差の形状に対応して、容量配線400を構成する膜の表面にも段差が生じることになる。特に該容量配線400の下層はアルミニウムからなる層として形成されているため、その表面に段差が生じると光が乱反射され、電気光学装置の駆動時において、コントラスト比が低下する恐れがある。
よって、図10の工程では、この段差を消滅させるために、当該前駆膜431に対してCMP処理が施される。このCMP処理では、前駆膜431までが形成されたものを被処理基板として、これと研磨体(パッド)との両者を回転させながら、夫々の表面同士を当接させると共に、該当接部位にシリカ粒等を含んだ研磨液(スラリー)を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨する。
本実施形態では、走査線駆動回路104、或いはデータ線駆動回路101を構成するCMOS型TFT202等の回路素子及び配線の周辺領域を平面視した場合における第2形成密度は、画像表示領域10aにおけるTFT30及び画素電極9a等の第1形成密度よりも大きくなる。即ち、画像表示領域における前駆膜431の凸部の密度は、周辺領域における前駆膜431の凸部の密度よりも低い。これは、画像表示領域10aでは、光透過域を確保しなければならないことから、必然的に、各種の要素を疎に配置する必要があるためである(図4及び図5参照)。また、装置全体としては小型化が、画像の大きさとしては大型化が目指されているためでもある。本実施形態において、より具体的には、画像表示領域10aにおける隣接しあう画素電極9a間のピッチDD(図5参照)は、10〔μm〕以上とされており、これと対比すると、周辺領域上のCMOS型TFT202等の回路素子・配線等々の形成密度は、より密な状況にあることになる。
よって、CMP処理では、前駆膜431において、より低密度にTFT30等が形成されている画像表示領域10aの方が、より高密度にCMOS型TFT202等が形成されている周辺領域よりも、より研磨されやすい。その結果、CMP処理後、画像表示領域10aと周辺領域との間で積層構造の高さに相違が生じる。このため、CMP処理後、形成された第3層間絶縁膜43の表面には段差が生じ、該段差は画像表示領域10aの周囲を囲むように形成される。
本願発明者らの研究によれば、周辺領域と画像表示領域との境界付近に生じる段差が150[nm]より大きくなると、コントラストムラが明確に発生することが見出されている。そして特に、この段差を150[nm]以下に抑えるためには、上記式(1)によって求められる押し付け圧力p[hPa]によってCMP処理を行えばよいことが判明している。
図11には、本願発明者の研究における、パッドの圧縮率x[%]並びに前駆膜431における凸部の密度y[%]及びz[%]を変化させた場合の押し付け圧力p[hPa]の値を表にまとめて示してある。
図11に示す表によれば、上記式(1)において、圧縮率を1.12[%]以上2.08[%]以下として、凸部の密度y=23[%]及び凸部の密度z=60[%]とした場合、押し付け圧力は286[hPa]となる。更に、上記式(1)において、圧縮率を1.12[%]以上2.08[%]以下として、凸部の密度y=30[%]及び凸部の密度z=60[%]とした場合、押し付け圧力は786[hPa]となる。
他方、押し付け圧力の下限値は、研磨速度を確保するために、パッドの表面硬さ即ち圧縮率に応じて調整される。圧縮率を1.12[%]以上2.08[%]以下として、押し付け圧力の下限値は100(=130×(1.6/2.08))[hPa]となる。
本実施形態では、特にCMP処理は詳細な条件を以下のようなものとして行われる。スラリーは、直径が数10〜数100[nm]のヒュームドシリカを10〜15%含有するアンモニア溶液を用いて毎分200[cc]で供給し、ターンテーブルの回転数を100[回転/分]とし、被処理基板自体の回転数は20[回転/分]とすると共に、プレス方法はEX/SITUを用い、圧縮率が1.6%のパッドを用いて行う。
また、本実施形態では、図9の工程において前駆膜431は、画像表示領域10aの凸部の密度が23[%]、周辺領域の凸部の密度が60[%]として形成されているものとする。そして、図10の工程では、CMP処理は、押し付け圧力を130(=130×(1.6/1.6))[hPa]以上200(=[{50×(23−21.6)×60/60}+130]×(1.6/1.6))[hPa]として行われる。
よって、本実施形態によれば、コントラストムラの発生を抑制し、高品質な画像を表示することが可能な電気光学装置を製造することができる。
<2:第2実施形態>
次に、本発明の電気光学装置に係る第2実施形態について説明する。第2実施形態では、第1実施形態と電気光学装置の製造方法における、第3層間絶縁膜43に係る製造工程の詳細が異なっている。よって、第2実施形態について、電気光学装置の構成及び製造方法について、重複する説明を省略すると共に、第1実施形態との共通箇所には、同一符号を付して示し、異なる点についてのみ、図6、図7、及び図9、並びに図12及び図13を参照して以下に説明する。図12及び図13は、第3層間絶縁膜43に係る製造工程における電気光学装置の積層構造を、図6の断面図及び図7のCMOS型のTFT202の断面図に関して、順を追って示す工程図である(前者は、図12及び図13の右方に位置する図に、後者は図12及び図13の左方に位置する図に示されている。)。
次に、本発明の電気光学装置に係る第2実施形態について説明する。第2実施形態では、第1実施形態と電気光学装置の製造方法における、第3層間絶縁膜43に係る製造工程の詳細が異なっている。よって、第2実施形態について、電気光学装置の構成及び製造方法について、重複する説明を省略すると共に、第1実施形態との共通箇所には、同一符号を付して示し、異なる点についてのみ、図6、図7、及び図9、並びに図12及び図13を参照して以下に説明する。図12及び図13は、第3層間絶縁膜43に係る製造工程における電気光学装置の積層構造を、図6の断面図及び図7のCMOS型のTFT202の断面図に関して、順を追って示す工程図である(前者は、図12及び図13の右方に位置する図に、後者は図12及び図13の左方に位置する図に示されている。)。
先ず、第1実施形態と同様、図9の工程により前駆膜431が形成される。
続いて、図12の工程では、前駆膜431に対してCMP処理における第1処理が施される。第1処理は、好ましくは、押し付け圧力を400[hPa]以上700[hPa]以下として行われる。押し付け圧力をこのような値とすると、研磨速度は500[nm/分]程度となる。第1処理後、画像表示領域10aにおけるTFT30等の形成密度と、周辺領域におけるCMOS型TFT202等の形成密度との相違に起因して、前駆膜431aの表面に生じる段差の大きさaは300[nm]以下となる。
その後、図13の工程では、第1処理が施された前駆膜431aに対してCMP処理における第2処理が施される。第2処理は、押し付け圧力を130[hPa]以上200[hPa]以下として行われる。その結果、第3層間絶縁膜43の表面に生じる段差の大きさは、第1処理後前駆膜431aの表面に生じる段差の大きさaの半分(a/2)程度、即ち150[nm]以下となる。
よって、第2実施形態によれば、CMP処理において第1処理を行って前駆膜431aの表面を粗く研磨することにより、第1実施形態に比べて、当該CMP処理を迅速に行うことが可能となり、生産性を確保することができる。更に第2処理を行うことで、画像表示領域の縁付近に生じる段差を低減することで、コントラストムラの発生を抑制し、高品質な画像を表示することが可能な電気光学装置を製造することができる。
<3:変形例>
以上説明した第1又は第2実施形態において、第3層間絶縁膜43と同様に第4層間絶縁膜44が形成されてもよい。このように第4層間絶縁膜44を形成することにより、該第4層間絶縁膜44の上に配向膜16を形成する際、均一なラビング処理を行うことができる。
以上説明した第1又は第2実施形態において、第3層間絶縁膜43と同様に第4層間絶縁膜44が形成されてもよい。このように第4層間絶縁膜44を形成することにより、該第4層間絶縁膜44の上に配向膜16を形成する際、均一なラビング処理を行うことができる。
<4:電子機器>
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図14は、投射型カラー表示装置の図式的断面図である。
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図14は、投射型カラー表示装置の図式的断面図である。
図14において、第1又は第2実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法もまた、本発明の技術的範囲に含まれるものである。
9a…画素電極
10a…画像表示領域
30…TFT
43…第3層間絶縁膜
400…容量配線
10a…画像表示領域
30…TFT
43…第3層間絶縁膜
400…容量配線
Claims (7)
- 基板上における画像表示領域に、複数の画素部を形成する工程と、
前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、
前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程と
を含み、
前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、
前記層間絶縁膜に対して、CMP(化学的機械研磨)処理を、研磨体の圧縮率x[%]を1.12[%]以上2.08[%]以下とし、押し付け圧力p[hPa]を130×(1.6/x)[hPa]以上且つ[{50×(y−21.6)×60/z}+130]×(1.6/x)[hPa]以下(但し、前記画像表示領域における前記凸部の密度をy[%]とし、前記周辺領域における前記凸部の密度をz[%]とする)として行う工程を更に含むことを特徴とする電気光学装置の製造方法。 - 基板上における画像表示領域に、複数の画素部を形成する工程と、
前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、
前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程と
を含み、
前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、
前記層間絶縁膜の一面に対して、CMP(化学的機械研磨)処理を、押し付け圧力を変えて複数回行う工程を更に含み、
前記CMP処理を複数回行う工程では、最終回のCMP処理を、研磨体の圧縮率x[%]を1.12[%]以上2.08[%]以下とし、押し付け圧力p[hPa]を130×(1.6/x)[hPa]以上且つ[{50×(y−21.6)×60/z}+130]×(1.6/x)[hPa]以下(但し、前記画像表示領域における前記凸部の密度をy[%]とし、前記周辺領域における前記凸部の密度をz[%]とする)として行うことを特徴とする電気光学装置の製造方法。 - 前記CMP処理を複数回行う工程は、
前記層間絶縁膜の一面に対して、第1のCMP処理を、押し付け圧力を前記最終回のCMP処理よりも大きい圧力として行う工程と、
前記第1のCMP処理の後に、前記最終回のCMP処理を行う工程と
を含むことを特徴とする請求項2に記載の電気光学装置の製造方法。 - 前記複数の画素部を形成する工程は、画素スイッチング素子を形成する工程及び該複数の画素スイッチング素子の上に遮光膜を形成する工程を含み、
前記層間絶縁膜は、前記遮光膜の下地膜として形成されること
を特徴とする請求項1から3のいずれか一項に記載の電気光学装置の製造方法。 - 前記複数の画素部を形成する工程は、複数の画素電極を形成する工程と、該複数の画素電極に画像信号を前記画素スイッチング素子を介して供給する複数のデータ線を夫々、導電膜により形成する工程とを更に含み、
前記周辺回路を形成する工程は、前記単位回路毎に、少なくとも一の配線を前記導電膜と同一膜により形成する工程を含み、
前記層間絶縁膜は、前記データ線の上又は下に配置されること
を特徴とする請求項4に記載の電気光学装置の製造方法。 - 前記遮光膜は、前記画素電極に蓄積容量を付加するための容量線として形成されること
を特徴とする請求項4又は5に記載の電気光学装置の製造方法。 - 前記画素部を形成する工程は、複数の画素電極に蓄積容量を付加するための容量線を形成する工程と、該容量線の上に、前記複数の画素電極を形成する工程とを更に含み、
前記層間絶縁膜は、前記複数の画素電極と前記容量線とを層間絶縁するように形成されること
を特徴とする請求項1から3のいずれか一項に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324621A JP2005091721A (ja) | 2003-09-17 | 2003-09-17 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324621A JP2005091721A (ja) | 2003-09-17 | 2003-09-17 | 電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005091721A true JP2005091721A (ja) | 2005-04-07 |
Family
ID=34455323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324621A Withdrawn JP2005091721A (ja) | 2003-09-17 | 2003-09-17 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005091721A (ja) |
-
2003
- 2003-09-17 JP JP2003324621A patent/JP2005091721A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298356B2 (en) | Electro-optic device and electronic equipment | |
KR100746060B1 (ko) | 전기광학장치 및 전자기기, 그리고 전기광학장치의제조방법 | |
JP4095518B2 (ja) | 電気光学装置及び電子機器 | |
KR20080077323A (ko) | 전기 광학 장치 및 그 제조 방법, 그리고 전자 기기 | |
JP3791517B2 (ja) | 電気光学装置及び電子機器 | |
JP4650153B2 (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
JP4016955B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2004226954A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2004102058A (ja) | 電気光学装置及び電子機器 | |
JP3743291B2 (ja) | 電気光学装置及びプロジェクタ | |
JP4069906B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4329445B2 (ja) | 電気光学装置並びに電子機器 | |
JP4506133B2 (ja) | 電気光学装置及び電子機器 | |
JP2007199350A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2006085137A (ja) | 電気光学装置及び電子機器 | |
KR20030076421A (ko) | 전기 광학 장치 및 그 제조 방법 및 전자기기 | |
JP2004240053A (ja) | 電気光学装置及び電子機器 | |
JP2007057847A (ja) | 電気光学装置及びその製造方法、並びに電子機器及び接続構造 | |
JP4862936B2 (ja) | 電気光学装置及び電子機器 | |
JP4075691B2 (ja) | 電気光学装置の製造方法並びに基板装置の製造方法 | |
JP5707970B2 (ja) | 電気光学装置及び電子機器 | |
US7667681B2 (en) | Electro-optical device having exterior circuit connection terminal | |
JP5098682B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP4003724B2 (ja) | 電気光学装置及び電子機器 | |
JP2007057846A (ja) | 電気光学装置用基板の製造方法、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |