JP2005091047A

JP2005091047A - 位置測定装置

Info

Publication number: JP2005091047A
Application number: JP2003322214A
Authority: JP
Inventors: Yasushi Sudo; 靖須藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-09-12
Filing date: 2003-09-12
Publication date: 2005-04-07

Abstract

【課題】安価で精度の低いエンコーダを用いて、高精度な位置検出(測定)を実現する位置測定装置を提供する。
【解決手段】エンコーダパルス間隔より十分高速のクロックを発生させるクロックジェネレータ１２と、その高速クロックによりエンコーダスリット間隔を計数し、その計測結果を基にエンコーダの分解能を高分解能化する計数装置１３とを備えた位置測定装置。
【選択図】図１

Description

本発明は、回転体の位置測定装置に関する。

図３は一般的な回転体制御システムの構成図である。モータ１の駆動軸に取り付けたエンコーダ２によってモータ１の回転位置検出を行い、その位置情報を処理装置３によって処理し、モータ１の駆動制御データをモータドライバ４に与えることで、モータの回転制御等を実現する。ここでこの回転制御を高精度に行うためには、モータ１の回転情報を高精度で得る必要があり、そのためにはエンコーダ２に高精度が必要とされる。
関連する技術として、例えば、特許文献１には、高速回転数量域でも分解能が低下せず高精度に回転数を測定することができる回転数計測装置が示されており、特許文献２には、ＰＬＬ回路を使用してエンコーダ精度を確保しようとする技術が示されており、エンコーダスリット自体の精度を細分化して位置精度を上げる技術などが公知となっている。
特開平１０−１４２２４８号公報特許第３３６１４３５号

しかし、エンコーダの高精度化のためには、エンコーダのスリットの高分解能化が必要であり、この高分解能化は高コストにつながる。また、エンコーダスリットの高精度化に伴い、検出部分のアナログ回路等も精度が必要になり、これもまた高コスト化を招いてしまう。
本発明は、安価で精度の低いエンコーダを用いて、高精度な位置検出（測定）を実現する位置測定装置を提供することを目的とする。

上記目的を達成するために、請求項１記載の発明は、エンコーダパルス間隔より十分高速のクロックを発生させるクロックジェネレータと、その高速クロックによりエンコーダスリット間隔を計数し、その計測結果を基にエンコーダの分解能を高分解能化する計数装置とを備えた位置測定装置を最も主要な特徴とする。
請求項２記載の発明は、請求項１の位置測定装置において、過去ｎパルス分のエンコーダパルス間隔に計数された高速クロックの計数値を記憶するメモリを有し、ｎパルス分のデータをメモリに記憶する位置測定装置を主要な特徴とする。
請求項３記載の発明は、請求項２の位置測定装置において、記憶された過去ｎ個分の計数値を基に、現在計数中のエンコーダパルス間隔の計数値を予測し、エンコーダパルスのエッジの発生前に、エンコーダパルス精度以下の位置情報を得る位置測定装置を主要な特徴とする。
請求項４記載の発明は、請求項２の位置測定装置において、記憶領域を１つとして、前のエンコーダパルス間隔の計数値を現在のパルス間隔の基準値として、現在位置情報を得る位置測定装置を主要な特徴とする。

本発明によれば、エンコーダパルス間隔より十分高速のクロックを発生させるクロックジェネレータと、その高速クロックによりエンコーダスリット間隔を計数し、その計測結果を基にエンコーダの分解能を高分解能化する計数装置とを備えたことで、所期の目的を達成することができる。

以下、本発明の実施の形態を図面に従って説明する。
図１は本発明の実施の形態に係る位置測定装置の機能ブロック図である。エンコーダ１１は低価格低分解能のエンコーダであり、このエンコーダは図３と同様に位置検出を行うモータ軸等に取り付けられる。このエンコーダ１１とは別にエンコーダ１１の発生クロック周期より十分に高速なクロックを発生させるクロックジェネレータ１２を用いる。このクロックジェネレータ１２から発生したクロックは、計数装置１３によって計数される。この計数結果は、メモリ１４に記憶される。
実際の高精度化の方法について図２のタイミングチャートを用いて説明を行う。
まず低分解能のエンコーダ出力パルスと同時に、この低分解能エンコーダパルスに対して充分高い周波数の基準クロックを発生させ、同時に計測を行う。このような計測により、低分解能のパルス間隔を高速なクロックで計数した値を得ることができる。
例えば、図３における低分解能エンコーダのパルス(1)の間隔のクロック数が６、(2)の間隔のクロック数が７という値が得られる。
実際に制御動作を行う場合は、このエンコーダパルスや基準クロックとは非同期に位置情報を取得するためのトリガが発生される。このトリガは低分解能エンコーダ出力パルスとは同期していないために、図２で示すように一定間隔でサンプリングを行った場合には、低分解能パルス間に発生することとなる。低分解能エンコーダ１１に何も補正を欠けない場合は、エンコーダ１１の出力パルスのエッジからサンプリングパルスまでの距離がそのまま誤差となってしまう。

そこで、本発明では、サンプリングのエッジが派生した時点で、エンコーダ出力パルスからの基準クロックカウント値を記憶する。次に、直前のエンコーダ出力パルスのエッジ観測時に記憶した低分解能パルス間のカウント値を基に、以下の式で表すような補正を実施する。
ｐｃ：直前のエンコーダ出力パルスエッジで計測した低分解能パルス間隔、
１：低分解能エンコーダのスリット距離、
ｃ：サンプリングパルス時に計測した、低分解能エンコーダ出力パルスエッジからの基準クロックカウント値、
とすると、求めるサンプリングエッジでのエンコーダ出力パルスエッジからの位置情報Ｌは、
Ｌ＝ｃ×（ｌ／ｐｃ）
で求められる。
同様にサンプリングパルスのエッジから次のエンコーダ出力パルスまでの基準クロック値をカウントし、上式のｃにこのカウント数を代入することで、サンプリングパルスエッジからエンコーダ出力パルスエッジまでの距離ＬＬを求めることができる。
このようにエンコーダパルス間のサンプリンパルスエッジまでの距離を算出することにより、サンプリングパルス間の距離Ｄは、
Ｓ：サンプリングパルス間の低分解能エンコーダエッジ数、
ＬＬ（ｎ−１）：一つ前のサンプリングパルスエッジからエンコーダエッジまでの距離、
ｐｃ（ｎ−１）：一つ前のサンプリングパルスエッジを含む低分解能エンコーダパルスカウント値、
＊ＬＬ（ｎ−１）、ｐｃ（ｎ−１）は計数回路での過去のカウント値を記憶するメモリ１４に記憶されているデータを使用する。
ｌ：低分解能エンコーダのスリット距離、
Ｄ＝ＬＬ（ｎ−１）×（ｌ／ｐｃ（ｎ−１））＋（Ｓ−１）×ｌ＋Ｌ
で求められる。

図２のカウント値を例に図２中のサンプリングパルスａ，ｂ間の距離を上式に当てはめると
ｐｃ：６
ｌ：１ｍｍ
ｃ：４
Ｌ＝ｃ×（ｌ／ｐｃ）＝４×（１／６）
Ｓ：１
ＬＬ（ｎ−１）：５
ｐｃ（ｎ−１）：６
ｌ：１ｍｍ
Ｄ＝ＬＬ（ｎ−１）×（ｌ／ｐｃ（ｎ−１））＋（Ｓ−１）×ｌ＋Ｌ
＝５×（１／６）＋（１−１）×ｌ＋４×（１／６）
＝９×（１／６）
＝１．５
となり、ａ，ｂ間の距離は１．５ｍｍとなる。
上式のような処理によって、基準クロックの選択にもよるが、低分解能スリットを１ｍｍとしたときにｉｍｍ以下の距離精度を得ることが可能となる。
また、過去に記憶したカウント値を基に速度変動の傾向を処理装置によって求め、上記式のｌ／ｐｃ（ｎ−１）の値を過去のカウント値から推測を行ってもよい。
このように、エンコーダ自体のパルス間隔精度が低い場合でも、基準クロックでパルス間を計測し、補完することで、見かけ上高精度な位置情報を得ることが可能となる。

本発明の実施の形態に係る位置測定装置の機能ブロック図である。本発明の実施の形態に係る位置測定装置におけるタイミングチャートである。一般的な回転体制御システムの構成図である。

符号の説明

１１エンコーダ
１２クロックジェネレータ
１３計数装置
１４メモリ

Claims

エンコーダパルス間隔より十分高速のクロックを発生させるクロックジェネレータと、その高速クロックによりエンコーダスリット間隔を計数し、その計測結果を基にエンコーダの分解能を高分解能化する計数装置とを備えたことを特徴とする位置測定装置。
請求項１の位置測定装置において、過去ｎパルス分のエンコーダパルス間隔に計数された高速クロックの計数値を記憶するメモリを有し、ｎパルス分のデータをメモリに記憶することを特徴とする位置測定装置。
請求項２の位置測定装置において、記憶された過去ｎ個分の計数値を基に、現在計数中のエンコーダパルス間隔の計数値を予測し、エンコーダパルスのエッジの発生前に、エンコーダパルス精度以下の位置情報を得ることを特徴とする位置測定装置。
請求項２の位置測定装置において、記憶領域を１つとして、前のエンコーダパルス間隔の計数値を現在のパルス間隔の基準値として、現在位置情報を得ることを特徴とする位置測定装置。